ITMI960065A1 - Apparato di comunicazione digitale di tipo privato per interconnettere una pluralita' di elementi - Google Patents

Description

D E S C R I Z I O N E:

La presente invenzione si riferisce ad un apparato di comunicazione digitale di tipo! privato per interconnettere una pluralità di moduli di interfaccia i quali sono messi in comunicazione tramite un bus comune.

Sono già noti nella letteratura apparati del tipo appena descritto. Scopo della presente invenzione è quello di fornire un ulteriore contributo a questo settore della tecnica.

Quindi di provvedere un sistema che migliori le prestazioni dei sistemi sopra menzionati. In particolare che sia particolarmente semplice. Altro scopo dell’ invenzione è quello di provvedere ad un sistema avente una struttura compatta, facile da realizzare e di basso costo.

Tale scopo viene raggiunto mediante un apparato di comunicazione digitale di tipo privato avente le caratteristiche esposte nella rivendicazione il e a un circuito integrato come descritto nella rivendicazione 8.

Ulteriori aspetti vantaggiosi della presente invenzione sono esposti nelle rivendicazioni dipendenti.

Vantaggiosamente è stata distribuita la gestione dell’accesso parzialmente in ognuno dei moduli di interfaccia connessi al bus. Nonostante questo tutti i moduli sono simili tra di loro. Ciò semplifica particolarmente la costruzione di questi moduli.

Ognuno dei moduli presenti sul bus può diventare il gestore master del bus. In base alla situazione dei collegamenti presenti ad un dato istante ed in base alle regole stabilite del gestore dell’accesso (distribuito tra i vari moduli) viene deciso chi è il modulo master. Tale apparato è del tipo multipunto, utilizza come bus un cavo bifilare e l’accesso al bus è effettuato mediante la tecnica a divisione di tempo (TDMA).

I vari moduli di interfaccia presentano una connesione PCM per potersi collegare al mondo esterno, cioè è possibile collegare set telefonici, collegamenti a linee pubbliche esterne, e a vari servizi come fax, minitei, computer, stampanti ecc.., e a quanto altro abbia una interfaccia PCM. In questo modo la modularità dell’apparato è massima, allo stesso modulo di interfaccia possono essere collegati apparati periferici diversi.

Quindi particolare cura è stata posta nella realizzazione di questi moduli di interfaccia per poter gestire in modo comune, senza intoppi, l’accesso al bus, pur non dimenticando di mantenere una realizzazione particolarmente compatta tanto da poter essere realizzata mediante un circuito integrato di tipo ASIC (a parte naturalmente del microprocessore).

Si è così ottenuto un apparato di comunicazione digitale di tipo privato in grazio di connettere un buon numero di apparati terminali, estremamente versatile, altamente modulare, di dimensioni compatte, senza un gestore unico (e quindi un ulteriore apparato) per l’accesso al bus.

La presente invenzione risulterà più chiara dalla presente descrizione di un suo esempio realizzativo non limitativo considerato insieme ai disegni allegati, in cui:

figura 1 rappresenta una schematizazione dell’intero apparato composto dai moduli di interfaccia connessi sul bus,

figura 2 rappresenta la struttura della trama,

figura 3 mostra in dettaglio la parola di sincronizzazione SYNC, figura 4 rappresenta lo schema a blocchi del modulo di interfaccia, figura 5 rappresenta gli stati del modulo di controllo di accesso, figure 6a-i rappresentano tutte le combinazione di operazioni che devono essere eseguite dal modulo di commutazione.

Il sistema di comunicazione in oggetto è del tipo multipunto, utilizza come bus un cavo bifilare e l’accesso al bus è effettuato mediante la tecnica a divisione di tempo (TDMA).

Secondo un esempio di realizzazione, come si può vedere dalla figura 1, il bus comprensivo delle terminazioni di linea TL, è lungo al massimo 200 metri, e le connessioni al bus di ciascun modulo M di interfaccia non deve eccedere i 5 metri. Il numero massimo di moduli M di interfaccia che si possono connettere al bus è di 12. Ai moduli M di interfaccia si possono connettere differenti elementi terminali. In una forma di realizzazione della invenzione si possono connettere 8 set telefonici di cui al massimo 2 possono essere collegati a linee pubbliche esterne, e al massimo 4 ulteriori interfacce per vari servizi come fax, minitei, computer, stampanti ecc..

Il controllo di accesso al bus comune è effettuato mediante la tecnica a divisione di tempo TDMA. Dalla figura 2 si vede che la struttura della trama è formata da un canale di sincronizzazione SYNC, uno per la segnalazione SIG e 10 canali Ch1 - Ch10. La figura 2 mostra la struttura della trama quando, è trasmessa dal modulo master. Il modulo master sarà normalmente un modulo il quale è sincronizzato dalla rete telefonica esterna. Gli altri moduli dovrebbero trasmettere nei canali rispettando i tempi di propagazione del bus.

Per un bus di 200 metri il ritardo di propagazione dovrebbe essere al massimo di 1.4 μS, per i moduli che sono posti agli estremi del cavo. In questo caso anche la risposta sarà ricevuta dopo altri 1.4 μS. Risulta quindi necessario un ritardo di almeno 2.8 μS come tempo di guardia tra i canali. Un ulteriore 1 μS è stato aggiunto come margine per eventuali problemi di jitter, di distorsioni e per facilitare la sincronizzazione dei canali.

Visto che la distanza tra i moduli è relativamente corta rispetto alla velocità utilizzata, la scelta del codice di linea non è determinata dal rapporto segnale rumore di crosstalk o dalla distorsione di attenuazione del cavo, ma piuttosto dalla interferenza intersimbolica causata dalle riflessioni di linea. Queste riflessioni sono causate dalla capacità dei cavi di connessione dei moduli di interfaccia e dalle interfacce connesse lungo il bus.

Il caso peggiore di riflessione occorre quando il bus ha una impedenza più alta rispetto al carico capacitivo dei cavi di connessione dei moduli.

Il caso peggiore di distorsione, introdotto da queste riflessioni, si ha quando l’attenuazione del bus è bassa ed il tempo di propagazione è lungo. In questo caso le riflessioni ritornano al trasmettitore con minima attenuazione.

Il codice di linea è stato scelto per minimizzare l’influenza di queste riflessioni, inoltre non deve avere la componente continua per facilitare ed utilizzare l’accoppiamento a trasformatore.

Queste considerazioni portano alla scelta del codice a due livelli bifase denominato Manchester. Questo codice di linea non ha componenti in continua e ha un comparatore di ricezione indipendente dàlia attenuazione del segnale ricevuto.

Tale codice non è sensibile alla polarità, quindi ciascun modulo deve allineare la polarità dei suoi simboli trasmessi e ricevuti alla polarità della trama di allineamento trasmesso dal modulo master. La parola di sincronizzazione SYNC è mostrata in dettaglio in figura 3. La prima parte di questo intervallo di tempo è senza segnale seguito da una violazione V del codice la quale è utilizzata dal ricevitore per riconoscere il riferimento di tempo situato nel centro della violazione stessa. Questo riferimento di tempo è utilizzato dal meccanismo di estrazione del clock della trama. La violazione del codice è invertita ogni trama per ridurre il jitter a bassa frequenza introdotto.

I seguenti quattro simboli SI - S4 sono utilizzati dal modulo in ricezione per verificare che è stata raggiunta la corretta sincronizzazione. Inoltre sono utilizzati dal ricevitore in modo slave per determinare la polarità con la quale il trasmettitore deve trasmettere e ricevere sul bus. La polarità con la quale il modulo slave trasmette e riceve sul bus è riferita alla polarità della trama di allineamento ricevuta dal modulo master.

Gli ultimi quattro simboli 11 - 14 contengono l’indirizzo del modulo autorizzato ad usare il canale di segnalazione.

Il diagramma à blocchi del modulo di interfaccia è riportato in figura 4.

Esso è costituito dai seguenti blocchi.

Una interfaccia di linea 1 connessa al bus 7, una interfaccia PCM 3 la quale è la connessione del modulo verso il mondo esterno. Ad essa è possibile collegare telefoni locali, linee telefoniche esterne, accessori vari quali stampanti, fax, computer ecc., e qualsiasi altro terminale che sia in grado di comunicare in PCM.

Vi è un modulo di commutazione 2 connesso alla interfaccia di linea 1 e alla interfaccia PCM 3, e serve per smistare le comunicazioni da e per le due sopradette interfacce, un modulo di controllo di accesso 5 che pilota e controlla l’interfaccia di linea I e quindi l’accesso al bus 7 ed infine un microprocessore 6 per pilotare il modulo di commutazione 2, l’interfaccia PCM 3 e il modulo di controllo di accesso 5.

E’ possibile aggiungere un modulo di watch dog 4 connesso al bus 7 e pilotato dal microprocessore 6 per evitare eventuali blocchi dell’intero apparato. Questi blocchi verranno ora descritti in maggiori dettagli.

L’interfaccia di linea 1 è accoppiata mediante trasformatore al bus 7 ed effettua i collegamenti tra i vari moduli utilizzando i canali predisposti come descritto precedentemente.

L’interfaccia PCM 3 gestisce i dati in ingresso ed in uscita e i relativi clock. Effettua anche la conversione serie parallelo e parallelo serie per i collegamenti con il modulo di commutazione 2. Tale interfaccia può gestire sia gli accessi telefonici di tipo tradizionale, quali quelli analogici, sia terminali ISDN. Nel primo caso non vi puii essere sincronizzazione con l’esterno. Nel secondo caso, essendo possibile avere due terminali di questo tipo connessi al bus, uno di èssi sarà quello che farà diventare il relativo modulo di interfaccia quello master mentre l’altro sarà in modalità slave. Il dispositivo ISDN nella modalità master fornirà il clock dal collegamento ISDN quando esso sarà attivo mentre fornirà il clock da un oscillatore libero locale (PLL) quando il collegamento ISDN non sarà attivo. Il clock così fornito sarà il clock di sincronizzazione del bus 7.

Il terminale ISDN è in modalità slave quando un altro terminale ISDN ha un collegamento ISDN attivo. In questo caso l’oscillatore locale genererà un clock sincronizzato con il clock fornito dall’altro collegamento ISDN attivo.

Quando il modulo slave diventa master (cioè quando il suo collegamento ISDN diventa attivo o quando esso è attivo e il collegamento master si interrompe) il clock da lui generato risulterà molto vicino in fase a quello master in modo da assicurare che il cambio della sorgente di sincronizzazione non penalizzi gli altri terminali e le comunicazioni in corso. Per far ciò dobbiamo assicurarci anche che i moduli di interfaccia dedicati ai terminali ISDN abbiano le loro connessioni sul bus 7 abbastanza vicine in modo che il ritardo di propagazione verso gli altri terminali sia airincirca lo stesso.

Da notare che vi sono altre costrizioni sulle attribuzioni delle risorse interne ai canali PCM per via della struttura del modulo di commutazione 2 che vedremo successivamente. Sono usati i primi quattro canali della trama PCM: i primi due per il segnale di attesa e il codec locale, i successivi due per il canale dell 'ISDN, o due canali fonici da rete analogica.

Il modulo di controllo di accesso 5 è responsabile dell’interpretazione delle informazioni dell’interfaccia di linea 1 relative allo stato del collegamento e reagisce di conseguenza tenendo conto anche delle direttive fornite dal microprocessore 6. Esso comunica col microprocessore 6 tramite interrupts e registri. Tale modulo deve essere in grado di fornire all’apparato le seguenti prestazioni.

Esso deve mantenere in uno stato stabile il sistema. Uno dei dispositivi deve fornire continuamente al bus 7 un segnale di sincronizzazione ogni 125 fino a che non vi siano cambi di configurazione nel sistema.

Deve essere in grado di connettere e configurare nuovi dispositivi durante il normale funzionamento dell’apparato senza interruzioni e con il minimo disturbo. Questo include: l’aggancio del modulo di interfaccia con la trama di sincronizzazione; il possibile cambio della sorgente di sincronizzazione se il nuovo dispositivo deve fornire le sue funzioni correttamente entro il più breve tempo possibile; e un tempo di installazione il più breve possibile così che esso può immediatamente entrare in funzione senza bloccare il sistema per un eccessivo periodo di tempo.

Deve assicurare che in caso della simultanea installazione di alcuni o di tutti i dispositivi, solo uno si predisponga come sorgente di sincronizzazione; ed anche nel caso in cui due dispositivi si predispongano come sorgenti di sincronizzazione, assicurarsi che il tempo di coesistenza di due sorgenti di sincronizzazione sia il più corto possibile e che il sistema recuperi la corretta configurazione velocemente.

Deve fornire un metodo sicuro per disinstallare un dispositivo disturbando il meno possibile il sistema; anche nel caso in cui il dispositivo da disinstallare sia quello predisposto come sorgente di sincronismo.

Oltre a queste prestazioni il modulo di controllo dell’accesso 5 deve anche gestire il canale di segnalazione.

Si supponga a questo punto che il circuito che gestisce il livello fisico del sistema stia eseguendo il suo compito bene e che le perdite di sincronizzazione siano rari eventi.

II comportamento del modulo di controllo dell’accesso 5 si può riassumere come segue riferendosi anche alle prestazioni prima elencate.

Ad un dispositivo che non era sorgente di sincronismo e perde la sincronizzazione non è permesso di diventare immediatamente sorgente di sincronismo. Fintanto che esiste energia nel collegamento esso proverà a sincronizzarsi ancora. In caso che il collegamento si interrompa (cioè quando non esiste più energia sul collegamento) esso attende alcuni istanti e cerca di diventare sorgente di sincronismo.

Una sorgente di sincronismo che nota una perturbazione nella trama di sincronizzazione si attiverà mandando la parola di sincronizzazione ma non manderà dati sul canale. Si manterrà attiva fmtanto che le altre periferiche hanno recuperato le perdite di sincronizzazione (cioè fino a quando il canale di segnalazione è impiegato come prima): in questo caso le comunicazioni esistenti prima della perturbazione sono recuperate (se il microprocessore non ha già cancellato il registro associato). Se dopo un tempo di attesa prefissato il sistema non ha ricuperato, il microprocessore ordinerà al modulo di controllo dell’accesso di predisporsi in uno stato inattivo. A questo punto il modulo di interfaccia non trasmetterà più e la struttura di trama si interromperà. Il sistema quindi riprende il funzionamento come descritto precedentemente. Quando un dispositivo è sorgente di sincronizzazione, il microprocessore si assicura che esso riconosca le risposte alle richieste di segnalazione degli altri dispositivi. Se non sopraggiungono tali risposte durante un intervallo di tempo prefissato il microprocessore ordinerà ancora al modulo di controllo dell’accesso di predisporsi in uno stato inattivo (considerando che c’è la probabilità che esista un problema serio, o che il dispositivo non è stato installato). Esso proverà ancora a diventare sorgente di sincronizzazione a fronte di un evento esterno (telefono sollevato, collegamento telefonico esterno attivato, altre richieste degli utenti). Quando un collegamento cade, il ripristino inizia con uno o più dispositivi che trasmettono energia (ciascun dispositivo trasmette una differente sequenza) dopo un tempo di guardia e con un periodo di trasmissione seguito da un periodo di silenzio durante il quale esso riconosce che gli altri dispositivi stanno trasmettendo. I tempi di guardia e di trasmissione sono differenti per ogni modulo di interfaccia, in dipendenza del loro numero di identificazione nel sistema.

L’accesso al canale di segnalazione è gestito via software. Il modulo sorgente del sincronismo manda un numero di autorizzazione con la parola di sincronizzazione che comunica agli altri moduli chi ha l’accesso al canale di segnalazione. Il modo in cui i vari moduli sono interpellati è gestito dal software.

Il modulo di controllo di accesso 5 gestisce quindi solo i processi dei tentativi dei moduli di interfaccia per diventare sorgenti della sincronizzazione. L’aggancio dei moduli di interfaccia alla trama già presente sul bus è gestito dalla interfaccia di linea 1 .

Riferendosi ora alla figura 5 possiamo vedere riassunti gli stati del modulo di controllo di accesso.

Il microprocessore forza il modulo nello stato inattivo IDLE;, se non vi è energia durante un tempo di attesa si passa allo stato di RESTART. Dopo la durata dello stato di RESTART si passa allo stato PRE-LISTEN che serve solo al modulo per attendere che l’energia trasmessa sul bus 7 si attenui. Quindi si passa allo stato LISTEN nel quale il modulo sta in attesa per qualche istante. Se vi è energia sul bus durante questo istante si passa ancora allo stato IDLE altrimenti si passa allo stato SOS, cioè sorgente della sincronizzazione, al quale si può accedere anche in modo via software se vi sono notevoli perturbazioni sul bus si passa di nuovo allo stato IDLE.

Il modulo di controllo di accesso 5 è visto dal microprocessore 6 come una serie di registri e una sorgente di interrupts. L’uso delle risorse della trama sul bus 7 è definita dall’occupazione dei differenti canali e da altre indicazioni sullo stato del collegamento. Se non diversamente specificato il livello attivo di tutti i bit vale 1. I registri associati allo stato del bus sono tre a sola lettura di 8 bit, B0-B7.

I registri STATI e STAT2 mostrano quali canali contengono dati (riconoscimento delle energia locale).

II registro SYS contiene informazioni sulla gestione del bus.

II bit NRG mostra se esiste energia sul bus. SYNCLOSS dice se il modulo slave è agganciato alla trama. Quando il modulo è sorgente della sincronizzazione riconosce se vi e una perturbazione sulla trama. Da notare che un valore 0, in questo caso, non è equivalente alla assenza di perturbazione. Esso, in questo caso, deve essere riconosciuto ad un livello più alto riconoscendo un valore errato sui dati trasferiti.

MST2-0 indica lo stato del modulo di controllo di accesso 5. Tali stati possono essere: stato inattivo, stato di attesa o di guardia e stato di sorgente del sincronismo.

Risulta possibile mascherare gli interrupts generati dall’osservazione dei collegamenti in modo semplice: STATI, STAT2 e SYS hanno i loro equivalenti nel registro dei mascheramenti.

Scrivendo un 1 in uno di questi registri (stato iniziale dopo un reset) significa che un cambiamento nel corrispondente registro non genererà un interrupt. Il contenuto delle informazioni contenute nel registro sullo stato del bus non sarà modificato dai valori scritti in quest’altro registro. Qualsiasi cambiamento nei bit non mascherati di STATI e STAT2 sarà segnalato al microprocessore 6 mediante un interrupt, un altro interrupt sarà utilizzato per MSYS.

Il bit B7 del registro STATI non è mascherabile in quanto non genera interrupt. Esso dà informazioni sulla presenza di energia nel’intervallo di tempo relativo alla parola di sincronismo. Come anche per qualsiasi bit nei registri STATI e STAT2, esso non ha significato quando SYNCLOSS è uguale a 1. Questa informazione non dovrebbe essere utilizzata eccetto che per la commutazione di una sorgente di sincronismo ISDN.

Il microprocessore 6 pilota il comportamento del modulo di controllo di accesso, della priorità dei dispositivi e delle sorgenti di sincronismo tramite un registro di comandi Tl.

Esso lo può forzare nello stato IDLE, ponendo B7 di Tl uguale ad 1, nello stato SOS, ponendo B6 a 1, oppure forzarlo a tentare di diventare SOS (RESTART) posizionando un 1 ai bit B6 e B7. Può inoltre forzarlo a prendere un sincronismo esterno per sincronizzare il suo PLL, ponendo B5 uguale, ad 1. Gli altri bit del registro TI servono per identificare il modulo e la sua priorità.

IL canale di segnalazione è gestito con l’aiuto di un semplice registro e di un interrupt.

Quando il modulo di interfaccia è nello stato SOS, esso decide quale modulo sul bus è autorizzato ad accedere al canale di segnalazione. Questo è fatto tramite un registro programmabile dal microprocessore.

Il contenuto di questo registro è aggiornato dal microprocessore 6 del modulo master.

II modulo di controllo di accesso 5 confronta il numero di autorizzazione di segnalazione acquisito dalla interfaccia di linea 1 ed avverte il microprocessore 6 quando il canale di segnalazione è proprio, cioè nel caso in cui il numero concordi con il suo identificativo.

E’ importante assicurarsi che i moduli del sistema siano tutti numerati con un differente identificativo. Quando si installa il sistema, prima che sia scelto un SOS, non c’è mezzo di assicurarsi che il numero sia corretto. Quando si aggiunge un nuovo dispositivo, il numero proposto (formato dall’utente) può essere confrontato con quelli esistenti per evitare problemi di generazione. In caso di guasto, si raccomanda che la configurazione del sistema sia salvata in tutti i moduli, cosi che il ripristino del sistema sia automatico.

L’arbitrato per la priorità della sincronizzazione è effettuato da un mix di hardware e software. L’interfaccia di linea 1 gestisce la sincronizzazione dei moduli slave, il modulo di controllo di accesso 5 gestisce il processo dei tentativi dei moduli di interfaccia per diventare sorgenti della sincronizzazione, ed il software gestisce il resto.

Per quanto riguarda l’hardware, quando un modulo è nello stato IDLE esso rimane in questo stato fintanto che esiste energia sul collegamento (così che una trama valida non sia disturbata da un dispositivo non sincronizzato).

Si passa dallo stato LISTEN allo stato IDLE in base all’esistenza di energia dopo che il dispositivo ha smesso di trasmettere (la soluzione al problema di priorità quando diversi dispositivi diventano attivi simultaneamente).

I differenti tempi di guardia implementati hardware sono fatti in modo che il minor numero di terminali entrino nello stato RESTART simultaneamente, e che tra essi solo uno diventi SOS.

La numerazione dei moduli fornisce valori unici per questi tempi. Il tempo che impiega un modulo slave per diventare SOS, quando il master cade o è rimosso dal sistema, è minore di 32ms e dipende dal numero più basso dato a uno dei moduli in funzione (più basso è questo numero più basso è il tempo). Se la programmazione non è cambiata dal microprocessore nel frattempo, le comunicazioni sono automaticamente riattivate.

Per quanto riguarda il software, il processore locale decide quando abilitare il passaggio del modulo di controllo di accesso 5 dallo stato IDLE allo stato RESTART se tutti i tentativi automatici hanno fallito.

Lo stato della macchina può essere direttamente commutato allo stato SOS dal microprocessore 6. Questa funzione non dovrebbe mai essere usata eccetto che per cambiare il modulo SOS immediatamente (commutazione soft per le sorgenti ISDN).

Lo stato della macchina può inoltre essere direttamente commutato allo stato RESTART dal microprocessore 6. Questa funzione serve per fare facilmente un test del sistema creando una perturbazione sul bus. Essa non dovrebbe mai essere usata nel software finale di uso.

Il microprocessore 6 commuta dallo stato SOS allo stato IDLE quando esso scopre l’assenza di energia nel canale di segnalazione durante un tempo di attesa.

Il microprocessore 6 del modulo SOS determina chi ha l’accesso al canale di segnalazione (tramite la programmazione del registro SIGC).

Il modulo di commutazione 2 è la risorsa hardware utilizzata per far transitare i dati da e per l’interfaccia PCM 3 e l’interfaccia di linea 1.

La sua struttura è completamente parallela: i registri necessari a convertire i dati da parallelo a seriale e viceversa sono parte delle interfacce PCM 3 e di linea 1.

La sua sincronizzazione è determinata dal fatto che un singolo clock pilota le interfacce: non esistono problemi di non sincronicità tra le interfacce PCM 3, di linea 1 e di commutazione 2.

Questo modulo deve memorizzare i dati dalla interfaccia PCM 3 in un buffer detto buffer PCM. Il buffer deve essere in grado di gestire fino a quattro differenti canali: uno è predisposto per l’inserzione di una musica di attesa, un altro è dedicato al codec locale. I due rimanenti canali sono dedicati all’interfaccia con due linee telefoniche. Per ragioni semplificative questi quattro canali sono fissi e sono i primi quattro canali della trama PCM. Ogni canale ha un registro dedicato.

Deve inoltre fornire all’interfaccia di linea 1 i dati dal buffer PCM, e le segnalazioni e i dati dal microprocessore 6. Perciò un buffer per le segnalazioni è aggiunto al buffer PCM. Il microprocessore 6 ha accesso al registro associato al codec locale per gestire le funzioni vivavoce. Questi registri sono multiplexati sul bus 7. Deve inoltre memorizzare dati provenienti dalla interfaccia PCM 3 e dalla interfaccia di linea 1 in un buffer, chiamato buffer TWIN.

Questo buffer deve essere in grado di gestire fino a tre canali differenti: uno è dedicato al codec locale, i due canali rimanenti sono dedicati alle linee telefoniche. Il microprocessore 6 ha accesso al registro associato al codec locale per le funzioni di vivavoce. Deve fornire all’interfaccia PCM 3 i dati provenienti dal buffer TWIN o dal microprocessore 6, e ottenere le segnalazioni dalla interfaccia di linea 1. I tre registri del buffer TWIN sono multiplexati sull’interfaccia PCM 3.

Deve eseguire le operazioni aritmetiche richieste dalla funzione conferenza, tramite un sommatore. I risultati delle addizioni non. sono mai mandati all’ interfaccia di linea 1. Ciascun modulo di interfaccia esegue addizioni solo su canali verso il codec locale o verso le interfacce di linea urbana. Questo significa che devono essere eseguite solo tre operazioni per trama. Un sottomodulo contenente i necessari expander, sommatori e compressori è responsabile per queste operazioni.

Verrà ora analizzata in dettaglio ogni combinazione di operazioni che deve essere eseguita dal modulo di commutazione 2, coprendo tutte le funzioni possibili usando un esempio per ciascuna.

L’interfaccia PCM 3 ha risorse separate per l’ingresso e l’uscita. Perciò, per un canale PCM, solo un numero è usato per indirizzare un canale bidirezionale: LOC per il codec locale e PCx per l’interfaccia telefonica esterna.

L’interfaccia di linea 1 ha risorse condivise per l’ingresso e l’uscita. Perciò sono necessari due canali per stabilire un canale bidirezionale (TWx e TWy). Nel caso di una conferenza sono usati tre canali del bus (TWx e TWy da due moduli di interfaccia remoti e TWxy dal telefono locale).

Vi sono le seguenti limitazioni: non si può effettuare più di una conferenza per volta, nessun elemento di una conferenza può essere copiato come un canale individuale su un altro.

Nella figura 6 a-i, è rappresentato il buffer TWIN 11, il buffer PCM 14. Gli elementi 12 e 13 servono per sommare e commutare le linee.

Figura 6a rappresenta una semplice comunicazione' tra il modulo locale e un modulo sul bus (sono usati 2 canali).

Figura 6b rappresenta una semplice comunicazione tra il modulo locale e una linea telefonica esterna (non sono usati canali sul bus). Figura 6c rappresenta una semplice comunicazione tra un modulo sul bus e una linea telefonica esterna (sono usati 2 canali).

Figura 6d rappresenta una conferenza tra il modulo locale e due moduli sul bus (sono usati 3 canali).

Figura 6e rappresenta una conferenza tra il modulo locale un modulo sul bus e una linea telefonica esterna (sono usati 3 canali). Figura 6f rappresenta una conferenza tra una linea telefonica esterna e due moduli sul bus (sono usati 3 canali).

Figura 6g rappresenta una conferenza tra il modulo locale e due linee telefoniche esterne (non sono usati canali sul bus).

Figura 6h rappresenta una conferenza tra due linee telefoniche esterne e un modulo sul bus (sono usati 3 canali).

Figura 6i, un canale d’ingresso PCM manda direttamente a due canali di uscita PCM (per la musica non sono utilizzati canali sul bus). Per esempio PCx per la musica PCy = SYS1 e PCz = SYS2. Deve essere notato che esistono solo cinque casi per la conferenza perché un terminale può eseguire operazioni di conferenza per se stesso o per la sua linea telefonica esterna, e non vengono eseguite addizioni verso l’interfaccia di linea.

In una trama possono essere eseguite al massimo tre addizioni: una per il modulo locale e due per l’interfaccia di linea telefonica. Al fine di evitare di aggiungere troppi registri per effettuare addizioni, è stata adottata la seguente politica. II buffer sommatore è una destinazione per i canali sul bus simile a qualsiasi TWIN buffer. Tutti i canali passano attraverso il sommatore. Quando la parola da passare non deve essere sommata l’ingresso del buffer è mascherato. Quando la parola da passare è un operando non memorizzato, l’operazione è eseguita immediatamente quando arriva e il risultato è memorizzato in un registro del buffer TWIN. La programmazione del modulo di commutazione 2 deve dare le seguenti informazioni.

Per ogni possibile canale PCM dobbiamo conoscere la sorgente e la destinazione, e per ogni possibile canale PCM coinvolto in una conferenza dobbiamo conoscere le due sorgenti e se le comunicazioni arrivano dal bus o dal collegamento PGM.

Il modulo di watch dog 4 è fatto in modo che il software deve accedere ad un finto buffer a bassa velocità così che l’hardware presuppone di non essere bloccato in una cattiva condizione. Altrimenti un contatore, che prende il sincronismo dal sistema, dà ravvio al reset del microprocessore. Il tempo necessario per r'esettare il microprocessore è programmato per mezzo di un contatore da 0 a 448 ms in passi di 32ms.

Il microprocessore 6 gestisce le informazioni per essere in grado di pilotare l’interfaccia 3, e i moduli 2, 4, e 5.

Esiste anche una minima protezione hardware per evitare conflitti sul bus. Tale protezione esiste per evitare che un modulo che non è agganciato su una trama sia in grado di trasmettere sul bus. Quando il sistema è operante (cioè quando esiste un SOS e quando tutti gli altri moduli sono agganciati alla trama), non vi è modo di bloccare un modulo che proverà a sovrascrivere e occupare un canale. Questo è vero per qualsiasi canale sia esso di dati o di segnalazione. II metodo di trasmettere segnalazioni sul bus è tale che è possibile segnalare l’occupazione del canale di segnalazione durante la trama seguente. Se il modulo non è selezionato dal SOS (cioè se il numero di autorizzazione del canale di segnalazione non è uguale al numero identificativo del modulo) questa funzione è disabilitata.

I circuiti implementativi dei vari blocchi facenti parte il modulo di interfaccia non verranno descritti in dettaglio in quanto una persona esperta del ramo non avrà alcuna difficoltà nella loro comprensione e realizzazione. In particolare dalla precedente descrizione si deducono tutti gli aspetti funzionali necessari alla implementazione circuitale.

In una particolare forma vantaggiosa di realizzazione del trovato esso è stato implementato, ad eccezione del microprocessore, mediante un unico circuito integrato ASIG (Application Specific Integrated Circuit). In questo modo, oltre ad, avere i vantaggi derivanti da una struttura modulare dell’apparato si ha anche una dimensione di questi moduli di interfaccia molto ridotta, al punto da poter essere addirittura inserita ad esempio in un telefono.

Claims (8)

1. RIVENDICAZIONI 1. Apparato di comunicazione digitale di tipo privato comprendente una pluralità di moduli di interfaccia i quali sono messi in comunicazione tramite un bus comune, mezzi di gestione dell’accesso di detti moduli di interfaccia a detto bus comune, detti mezzi di gestione dell’accesso èssendo distribuiti parzialmente in ognuno di detti moduli di interfaccia.
2. 2. Apparato di comunicazione in accordo alla rivendicazione 1, dove ognuno di detti moduli di interfaccia può diventare il gestore master di detto bus.
3. 3. Apparato di comunicazione in accordo alla rivendicazione 1, dove detto bus comune è costituito da un bus bifilare bidirezionale.
4. 4. Apparato di comunicazione in accordo alla rivendicazione 1, dove detto controllo di accesso a detto bus comune è effettuato mediante la tecnica a divisione di tempo.
5. 5. Apparato di comunicazione in accordo alla rivendicazione 1, dove detti moduli di interfaccia presentano una interfaccia PCM per potersi collegare al mondo esterno.
6. 6. Apparato di comunicazione in accordo alla rivendicazione 1, dove detto modulo di interfaccia comprende: una interfaccia di linea (1) connessa a detto bus, una interfaccia PCM (3), un modulo di commutazione (2) connesso a detta interfaccia di linea (1) e detta interfaccia PCM (3), un modulo di controllo di accesso (5) che pilota detta interfaccia di linea (1), un microprocessore (6) per pilotare detto modulo di commutazione (2), detta interfaccia PCM (3) e detto modulo di controllo di accesso (5).
7. 7. Apparato di comunicazione in accordo alla rivendicazione 6, comprendente ulteriormente un modulo di watch dog (4) connesso a detto bus e pilotato da detto microprocessore (6).
8. 8. Circuito integrato comprendente una interfaccia di linea (1) connessa a detto bus, una interfaccia PCM (3), un modulo di commutazione (2) connesso a detta interfaccia di linea (1) e detta interfaccia PCM (3), un modulo di controllo di accesso (5) che pilota detta interfaccia di linea (1).