IT8309484A1 - Dispositivo per rilevare in un flusso di dati digitali codificati in un codice a doppia densita' - Google Patents

Description

Descrizione dell'Invenzione Industriale dal titolo: "DISPOSITIVO PER RIVELARE ERRORI IN UN FLUSSO DI DATI DIGITALI CODIFICATI IN UN CODICE A DOPPIA DENSIT?"

RIASSUNTO

Nella decodificazione di un flusso di dati codifica ti in un codice tipo Miller il numero degli intervalli di transizione di durata intermedia viene contato fra intervalli di transizione successivi di lunga durata. Ogniqualvolta un numero dispari di intervalli di transizione di durata intermedia viene rivelato fra intervalli di transizione successivi di lunga durata, viene prodotto un segnale di errore. Il segnale di errore viene sviluppato,da due porte utilizzanti segnali altrimenti presenti nel dispositivo di decodificazione.

DESCRIZIONE

La presente invenzione riguarda sistemi di rivelazione di errori in tempo reale e, pi? particolarmente, sistemi per rivelare errori in certi tipi di dati bina ri codificati.

Nel campo della rivelazione di errori in dati digitali, sono ben noti e largamente utilizzati schemi di controllo di errori di parit?. Comunque, tali schemi di controllo di parit? richiedono generalmente l'uso di un bit addizionale di parit? che viene aggiunto ad una sequenza di bit "1" o "0". Tradizionalmente, i bit "1" vengono contati in una particolare lunghezza o sequenza di bit che costituiscono un segmento o parola di elaboratore. Se si utilizza un sistema di parit? dispari, allora il numero di bit "1" in ?gni particolare parola di elaboratore deve essere dispari. Se la particolare codificazione di una particolare parola di elaboratore fornisce un numero pari di bit "1", viene aggiunto un bit binario "1" di parit?. Se la particolare codifi cazione di una particolare parola di elaboratore forni sce un numero dispari di bit "1", allora viene aggiunto un bit "0" di parit?.

Vi sono molte variazioni dello schema suddetto per rivelare errori, ma tutte hanno la significativa carat teristica che vengono aggiunti dei bit ai dati per generare un modello prevedibile e gli errori sono rivela ti come alterazioni rispetto al modello che ? previsto. I bit aggiunti sono considerati come un appesantimento e un accresciuto appesantimento aumenta la larghezza di banda richiesta per elaborare i dati. Pertanto, tali tecniche non sono del tutto desiderabili.

Nel brevetto USA No. 4,122,441 intitolato "Error De tection and Indication System for Bi-Phase Encoded Digital Data" (Sistema di Rivelazione e di Indicazione di Errore per Dati Digitali Codificati in Bi-Fase), ri lasciato il 24 ottobre 1978 a Robinson et al. e assegnato allo stesso assegnatario della domanda in oggetto, viene descritto un sistema di rivelazione di errore in tempo reale per dati digitali codificati in bifase o in modo simile. I dati codificati in bi-fase o in modo simile sono caratterizzati dall'avere due tran sizioni in una cella di bit per un valore "1" binario o per un valore "0" binario, e una transizione in una cella di bit per l'altro valore binario. Tale codifica zione genera di conseguenza un numero pari di transizioni corrispondenti al valore binario rappresentato dalle due transizioni fra ciascun manifestarsi dell'al tro valore binario rappresentato da una transizione. Il controllo del numero delle transizioni del valore binario rappresentato da due transizioni fornisce un 'in dicazione circa il manifestarsi di un numero dispari di transizioni. Ci? rappresenta una condizione di errore. Il sistema descritto utilizza un circuito logico rispon dente (o sensibile) a dati di orologio binario "1" e bi nario "0" prelevati dai dati codificati in bi-fase di per s? provvisti di segnali di orologio. Quando viene rivelata una condizione di errore, viene generato un segnale di indicazione di errore.

Oltre ai codici bi-fase per la codificazione di dati binari e che sono caratterizzati dall'avere due tran, sizioni in una cella di bit per un ..valore binario seie zionato, vi sono una quantit? di codici noti come codi ci a doppia densit? come quello noto come codice di Miller nei quali non vi ? mai pi? di una transizione in una data cella di bit. Tali c?dici non possono esse re elaborati mediante il sistema di rivelazione di errore descritto in detto brevetto di Robinson et al.

Siccome i codici a doppia densit? permettono di raddop piare il contenuto dei dati in un canale di una data larghezza di banda rispetto ai codici bi-fase, viene fatto largo uso dei primi. Perci?, esiste ima notevole necessit? di un sistema di rivelazione di errore capace di effettuare la rivelazione di errore in tempo rea le quando applicata a dati binari codificati con doppia densit? secondo Miller o in modo simile.

Secondo la presente invenzione viene previsto un si sterna di rivelazione di errore in tempo reale per dati binari codificati con doppia densit? tipo Miller o in modo similare in cui, durante la decodificazione della forma d'onda contenente detti dati, vengono generati segnali indicativi degli intervalli fra transizioni sue cessive di detta forma d'onda, i quali intervalli per una forma d'onda priva di errore sono di durata breve, intermedia o lunga in relazione al rapporto di 2:3:4, detto sistema di rivelazione di errore comprendendo in combinazione un mezzo avente un primo ed un secondo stato di funzionamento ed accoppiato per alternarsi fra detti due stati in risposta a ciascuna rivelazione in detta forma d'onda di un intervallo di transizione cor rispondente a detta durata intermedia, un mezzo per as sicurare che detto mezzo menzionato per primo si trova in detto primo stato in risposta a ciascuna rivelazione in detta forma d'onda di un intervallo di transizio ne corrispondente a detta lunga durata, e un mezzo per generare un segnale di errore ogniqualvolta detto mezzo menzionato per primo si trova in detto secondo stato nel momento della rivelazione di un intervallo di transizione corrispondente a detta lunga durata.

L'invenzione sar? meglio compresa dopo la lettura della seguente descrizione dettagliata della sua forma di attuazione attualmente preferita, con riferimento ai disegni allegati, in cui:

Fig. 1 ? un diagramma logico del gruppo di circuiti di decodificazione comprendente i circuiti di ri velazione di errore della presente invenzione;

Fig. 2 ? una serie di forme d'onda per descrivere il funzionamento del circuito di Fig. 1;

Fig. 3 ? una serie di forme d'onda per descrivere un ulteriore aspetto del funzionamento del circuito di Fig. 1; e

Fig. 4 ? una serie di forme d'onda per descrivere un tipo particolare di codice a doppia densit?.

Gli stessi numeri di riferimento sono usati nei disegni per designare le parti uguali o similari.

Prima di procedere con la trattazione relativa al di spositivo specifico sar? utile riconsiderare la natura del codice Miller e di altri di quella classe. Riferen dosi alla Fig. 3, viene indicato in 10 un flusso arbitrario di bit di dati. Subito sotto al flusso 10 sono mostrati i limiti, 11, delle celle di bit per ciascun bit di dati. Nella linea 12 viene mostrato il treno d'impulsi codificato secondo Miller per i bit 10. le regole di codificazione per il codice Miller specifica no che ciascun "1" ha una transizione nella met? di una cella di bit(mentre uno "0" ha una 'transizione allo inizio di una cella di bit, nurch? non avvenga alcuna transizione minore di una cella di bit da un'altra. Per ci?, la transizione iniziale richiesta per uno "0" che segue un "1" viene saltata o ritardata.

Per decodificare dati codificati secondo Miller ? conveniente usare un orologio avente impulsi corrispon denti ad una met? dell'intervallo della cella di bit. La temporizzazione di tale orologio ? mostrata nella linea 13 di Fig. 3? Il confronto della forma d'onda co dificata secondo Miller della linea 12 con il segnale di orologio 13 rivela che gli intervalli fra le fransi zioni della forma d'onda 12 espressi in termini di impulsi d'orologio 13 sono uguali a "2", a "3" oppure a "4" come mostrato nella linea 14 di Fig. 3- Cio?, per una .forma d'onda esente da errori gli intervalli fra transizioni successive della forma d'onda sono di durata breve, intermedia o lunga in relazione al rapporto 2:3:4. E' conveniente, dunque, pensare ad una forma d'onda codificata secondo Miller come consistente d? una serie di "2"-s, "3"-s> e "4"-s in termini di intervallo di mezza cella di bit o di orologio con fre quenza doppia. L'analisi della codificazione Miller ri vela che per ogni sequenza casuale di bit codificati, il numero di "3"-s che sono presenti fra qualunque due "4"-s deve essere sempre pari. E' questa caratteristica che forma la base della presente invenzione. Cio?, se decodificando un flusso di dati codificati secondo Miller si incontra un numero dispari di "3"-s fra successivi "4"-s,ci? significa che si ? in presenza di un errore. Un altro schema di codificazione al quale ? ap plicabile il sistema di rivelazione di errore in ogget. to ? mostrato in Pig. 4. Il flusso 10 di bit di dati e la rappresentazione 11 della cella di bit sono gli stes_ si come in Fig. 3 a scopo di confronto. Se il flusso di dati 10 viene codificato nel segno bifase (Bi0-M) come mostrato nella linea 15 e un circuito bistab?le viene messo in condizione di commutare di stato in risposta a ciascuna transizione in andata positiva e di ignorare le transizioni in andata negative, viene prodotta una forma d'onda codificata 16. Quando la forma d'onda 16 ? messa in relazione agli impulsi di orologio a frequenza doppia 13, gli intervalli fra le transizioni saranno definiti come nella linea 17? Per corno dit? di trattazione la forma d'onda codificata 16 ? i- ? dentificata come HDDR II ed ha la stessa caratterista ca di quella codificata secondo Miller.in quanto vi ? sempre un numero pari di "3"-s fra i "4"-s in un segna le esente da errore.

Anche se non sono qui illustrati, vi sono altri tipi di codificazione, simili al codice Miller, da cui possono essere eliminati gli errori mediante la presen te invenzione, l'invenzione ? applicabile ad un codice Miller Modificato in cui un "1" ha una transizione nel mezzo di una cella di bit mentre uno zero ha una transizione all'inizio, ma la transizione saltata o ritardata ? quella del "1" quando uno "0" viene dopo di esso. Se la definizione "1" e "0" del codice Miller Modifica to viene invertita, il risultato ? il codice "Wood".

La codificazione Wood produce la stessa forma d'onda del codice Miller, ma mezza cella di bit si presenta in anticipo. Tutti i codici a doppia intensit? di tipo Miller richiedono un "preambolo" contenente transizioni uno-zero-uno per consentire ai decodificatori di riconoscere i limiti della cella di bit. Pi? specificatameli te, il dispositivo di decodificazione deve rivelare un "4" allo scopo di sincronizzarsi con il segnale coditi cato. Nel codice secondo Miller, una sequenza uno-zero--uno produce un "4".

Riferendosi ora alla Fig. 1, viene in essa mostrato un sistema per elaborare un flusso di dati codificati secondo Miller e derivarne un segnale di dati (NRZL) di non ritorno a livello zero, e un segnale di orologio NRZL e, se se ne d? il caso, un segnale di errore. I dati codificati sono inviati in 20 all'entrata di un rivelatore di transizione 21 di qualsiasi costruzione nota. L'uscita dal rivelatore di transizione 21 ? inviata tramite la connessione 22 all'entrata CLEAR di un registro di spostamento 23 la cui entrata dei dati, D, ? collegata ad una fonte di tensione positiva o entrata^ logico. L'entrata CLOCK del registro 23 ? alimentata da un "1? x CLOCK" che d? una frequenza d'impul so 16 volte la frequenza di bit dei dati. Il segnale "16 x CLOCK" pu? essere prodotto e sincronizzato con la forma d'onda in entrata in un qualunque modo ben no to. Il registro di spostamento 23 ? fornito di una piu ralit? di uscite designate con C8, C9, C16, C17, C20, C24, C25, C29 e C36, corrispondenti, rispettivamente, a conteggi di ugual numero. Quindi, le varie uscite del registro di spostamento 23 forniranno una base dei tempi per temporizzare gli intervalli fra successive transizioni nei dati codificati in entrata come rivela ti dal rivelatore di transizione 21.

A scopo di illustrazione, viene mostrato sulla linea 50 in Fig. 2 un segmento di dati codificati secondo Miller. Sotto di essa, sulla linea 51, vi e la rappresentazione del "16 x CLOCK" mentre sulle linee 52 a 60 sono rappresentate o le uscite dirette o quelle indirette corrispondenti, rispettivamente, alle uscite C8 a C36 del registro di spostamento 23 per i dati 50. Per esempio, se il registro 'di spostamento ? stato inizialmente azzerato, l'uscita su C8 si sposter? da uno 0 logico ad un j logico nell'ottavo conteggio dal "16 x CLOCK" come mostrato sulla linea 52. L'u scita C16 si sposta similmente al sedicesimo conteggio come mostrato sulla linea 54, e cos? via.

Si deve osservare che il segmento di campione sulla linea 50 ? composto da un "4", un "3" e un "2" in quest'ordine, come mostrato in 61, 62 e 63, rispettivamen te. Di conseguenza, fra le transizioni definenti la porzione 61 si formano uscite su ciascuno dei punti da C8 a C29. Poich? ? presente la transizione fra 61 e 62, il conteggio C36 non ? raggiunto e il registro di spostamento viene azzerato per ripetere il suo ciclo di temporizzazione. Per gli intervalli pi? brevi rappresen tati da 62 e 63 , solo le uscite..appropriate manifestano una variazione in un modo che dovrebbe essere compreso facilmente.

Confrontando la Fig. 2 con la Fig. 3 sar? evidente che ciascun impulso d'orologio sulla linea 13 di Fig. 3 corrisponde a otto impulsi d'orologio sulla linea 51 in Fig. 2. Cio?, l'uscita C8 del registro di spostamen to 23 segna l'intervallo di mezza cella di bit.

Ritornando alla Fig. 1, le uscite dal registro di spostamento 23 sono fornite, come indicato dalla nomen d atura convenzionale, ad una serie di sei porte G-1, G-2 , G-3, G-4 , G-5 e G-6. Le porte G-1, G-2 e G-3, sono ulteriormente alimentate con l'uscita proveniente dal rivelatore di transizione 21 attraverso le connessioni 22 e 24. Pertanto, se il rivelatore 21 produce un'uscita prima che il registro di spostamento 23 raggiunga un conteggio di venti, apparir? un impulso "2" all'uscita della porta G-1. Vedi linea 64 in Fig. 2.

Se la transizione rivelata appare fra i conteggi di 20 e 29, apparir? un impulso "3" all'uscita della porta G-2. Vedi linea 65 in Fig. 2.

In fine, se la transizione rivelata appare fra i conteggi di 29 e 36? apparir? un impulso "4" all'uscita della porta G-3? Vedi linea 66 in Fig. 2.

Le porte G-4, G-5 e G-6 producono rispettivamente impulsi di temporizzazione ai conteggi di 8, 16 e 24 rispettivamente, come mostrato rispettivamente sulle linee 67, 68 e 69 in Fig. 2.

Allo scopo di elaborare ulteriormente i segnali per estrarre i dati INRZL, viene prevista una serie di flip-flop D 25, 26 e 27 interconnessi l'uno con l'altro e con le porte G-1 a G-5 e G-7 a G-13 come mostrato. Si comprender? che i condiittori numerati in modo uguale sono intercollegati o direttamente o attra verso un invertitore. Per esempio, l'uscita dalla porta G-3 ? invertita e inviata alla rispettiva entrata di entrambe le porte G-8 e G-13?

Il segnale di orologio ILRZL CLOCK viene estratto da un altro flip-flop D 28 collegato all'invertitore 1-1 e a tutte le porte . G-14 a G-22, il tutto come mostra to

Come cosa accessoria al procedimento di decodificazione, ? necessario "conteggiare" il numero di "3"-s e ci? ? ottenuto mediante la serie dei flip-flop D 29, 30 e 31 interconnessi, come mostrato, con le porte G-23, G-24 e G-25. Le entrate di orologio dei flip-flop 30 e 31 sono collegate al "16 x CLOCK" e funzionano come un registro di spostamento per trasferire lo stato del flip-flop 29, cio? il segnale nella sua uscita Q, con un "breve ritardo, alle uscite Q e Q del flip-flop 31? contrassegnate,? rispettivamente ,~con 3PO e 3PO. Come indicato nel disegno, l'uscita 3P0 ? collegata alle en trate delle porte G-7, G-15, G-19 e G-24, come anche ad un'entrata di una porta G-26 per uno scopo che verr? descritto. L'uscita 3P0 dal flip-flop 31 ? collegata similmente alle porte G-9, G-18, G-21 e G-23.

In fine, la porta G-26 ha una seconda entrata colle gata all'uscita "4" della porta G-3, ed ha la sua usci ta collegata ad un'entrata di una porta G-27. L'uscita C36 dal registro di spostamento 23, dopo inversione, ? collegat? alla seconda entrata della porta G-27. Come mostrato, il segnale di'errore "viene ottenuto all'usci ta della porta G-27.

In .questo esempio, le porte G-1 a G-6, e G-25 so^ no porte AND mentre tutte le altre sono port? NANI).

Supponendo una rivelazione priva di errori della forma d'onda 12 codificata secondo Miller di Pig. 3, le uscite 3P0 e 3P0 del flip-flop 31 saranno come mostrato sulle linee 70 e 71. I dati NRZL alla uscita Q del flip-flop 26 saranno come mostrato sulla linea 72 mentre l'uscita d'orologio NRZL in Q del flip-flop 28 sar? come mostrato sulla linea 73?

Se per qualche ragione dovesse apparire una transizione nella forma d'onda codificata in un punto sbaglia to come indicato entro il cerchio 74 sulla linea 75, il segnale 3P0 apparir? ora come mostrato sulla linea 76. Poich? la transizione entro il cerchio 74 ? stata ritar data ed appare ora come un "4" invece di un "3", l'impulso "4" alla porta G-26 coincider? con un 1_ logico in 3P0 facendo s? che uno 0 logico sia applicato alla porta G-27 che fornisce un 1_ logico alla sua uscita co_ me segnale di errore. Vedi linea 77 in Pig. 3? Si deve comprendere che il manifestarsi di un conteggio di 36 generer? altres? un segnale di errore.

Tutti i componenti in Pig. 1 con le eccezioni delle porte G?26 e G-27 sono necessari per decodificare i da ti codificati secondo Miller. Quindi, con l'aggiunta di appena due porte NANO, cio? le porte G-26 e G-27, viene fornita la rivelazione di errore.

Per riassumere, i segnali nelle uscite delle porte G-1, G-2 e G-3 sono indicativi degli intervalli fra transizioni successive della forma d'onda che viene de codificata, i quali intervalli per una forma d'onda esen te da errore sono di durata breve, intermedia o lunga in relazione al rapporto di 2:3:4. I flip-flop 29, 30 e 31 costituiscono mezzi aventi un primo ed un secondo stato di funzionamento accoppiato per alternarsi fra detti stati sensibili in risposta a ciascuna rivelazio ne nella forma d'onda in entrata di un intervallo di transizione corrispondente a detta durata intermedia. Alimentando il segnale "4" attraverso la porta G-25 adl'entrata CLEAR del flip-flop 29 quest'ultimo viene condotto ad una condizione selezionata ogni volta che un'uscita "4" appare dalla porta G-3? Questo mezzo assicura che i flip-flop 29, 30 e 31 sono in un primo sta to, o stato di partenza, in risposta a ciascuna rivela zione nella forma d'onda in entrata di un intervallo di transizione corrispondente alla lunga durata. Ogniqualvolta i flip~flop 29, 30 e 31 sono nel loro se condo stato nel momento della rivelazione di un intervallo di transizione corrispondente a detta lunga dura ta, le porte G-26 e G-27 forniscono un segnale di erro re.

Le porte G-23 e G-24 costituiscono un mezzo di instradamento accoppiato in modo sensibile all'uscita ri tardata, cio? a 3P0 e 3P0, per alimentare segnali di entrata, cio? il segnale "3", alternativamente all'oro logio e alle entrate di azzeramento del flip-flop 29. La porta G-25 costituisce un ulteriore mezzo che fun

Claims (7)

1. RIVENDICAZIONI

   1 . Un sistema di rivelazione di errore in tempo reale per dati binari codificati con doppia densit? secon do Miller o in modo simile in cui, durante la decodifi cazione della forma d'onda contenente detti dati, vengono generati segnali indicativi degli intervalli fra transizioni successive di detta forma d'onda, i quali intervalli per una forma d'onda esente da errori sono di durata breve, intermedia o lunga in relazione al rapporto 2:3:4, detto sistema di rivelazione di errore comprendendo in combinazione un mezzo avente un primo ed un secondo stato di funzionamento e che ? accoppiato per alternarsi fra detti stati in risposta a ciascu na rivelazione in detta forma d'onda di un intervallo di transizione corrispondente a detta durata intermedia, un mezzo per assicurare che detto mezzo menzionato per primo trovasi in detto primo stato in risposta a ciascuna rivelazione in detta forma d'onda di un intervallo di transizione corrispondente a detta lunga durata, e un mezzo per generare un segnale di errore ogniqualvolta detto mezzo menzionato per primo trovasi in detto secondo stato nel momento-della rivelazione di un intervallo di transizione corrispondente a detta lunga durata.
2. 2. Un sistema secondo la rivendicazione 1, caratterizzato dal fatto che detto mezzo che genera un segnale di errore comprende un mezzo per generare un segnale di errore ogniqualvolta una transizione di forma d'onda non ? rivelata entro un intervallo predetermi nato dopo la rivelazione della transizione precedente quando detto intervallo predeterminato supera detta lunga durata,
3. 3 Un sistema secondo la rivendicazione caratterizzato dal fatto che detto mezzo che genera un segnale di errore comprende una porta NAND avente una prima entrata rappresentativa dello stato di detto mezzo aven te un primo ed un secondo stato di funzionamento, una seconda entrata, detta seconda entrata essendo accoppiata in modo sensibile in risposta all'uscita del mez zo per rivelare in detta forma d'onda il manifestarsi di quelle transizioni che sono distanziate, da una tran sizione immediatamente precedente, di un intervallo corrispondente a detta lunga durata, e un'uscita per produrre detto segnale di errore.
4. 4. Un sistema secondo la rivendicazione 3, caratterizzato dal fatto che detto mezzo generante un segnale di errore comprende un'ulteriore-porta NAND avente una entrata collegata a detta uscita della porta menzionata per prima, una seconda entrata collegata in modo sensibile in risposta al mezzo per produrre un segnale ogniqualvolta l'intervallo fra transizioni successive di detta forma d'onda supera una durata predeterminata in eccesso rispetto a detta lunga durata, ed un'uscita contenente detto segnale di errore.
5. 5. Un sistema secondo la rivendicazione 1, caratterizzato dal fatto che detto mezzo avente un primo ed un secondo stato di funzionamento comprende una pluralit? di circuiti flip-flop interconnessi ad un registro di spostamento con il primo flip-flop funzionante come un'entrata ed impulsi d'orologio che sono forniti ai successivi flip-flop per fornire un'uscita ritardata indicativa degli stati di detto primo flip-flop, un mezzo di ?nstradamento di segnale accoppiato in modo sensibile in risposta a detta uscita ritardata per ali mentare segnali di entrata alternativamente all'orologio e all'entrate di azzeramento di detto primo flip-flop come una funzione di detta uscita ritardata, e un1mezzo di entrata per detto mezzo di instradamento di segnale, il quale mezzo di entrata ? accoppiato in modo sensit? le in risposta all'uscita del mezzo per rivelare in det ta forma d'onda il manifestarsi di quelle transizioni che sono distanziate da una transizione immediatamente precedente di un intervallo corrispondente a detta dura ta intermedia.
6. 6. Un sistema secondo la rivendicazione 5, caratteri^ zato dal fatto che un ulteriore mezzo funzionante come un circuito OR ? interposto fra detta entrata di azzeramento di detto primo flip-flop e detto mezzo di instradamento per accoppiare detta entrata di azzeramento all'uscita del mezzo per rivelare in detta forma d'on da il manifestarsi di quelle transizioni che sono distan ziate da una transizione immediatamente precedente di un intervallo corrispondente a detta lunga durata.
7. 7. Un sistema secondo la rivendicazione 5,'caratteriz zato dal fatto che detta uscita ritardata e detta usci ta del mezzo per rivelare in detta forma d'onda transi zioni distanziate di detto intervallo di durata intermedia dalle transizioni precedenti sono entrambe accoo piate come entrate al mezzo per decodificare detta for ma d'onda codificata per produrre un segnale NRZL.