IT201900015237A1

IT201900015237A1 - Circuito di pilotaggio per un convertitore risonante, relativo circuito integrato, convertitore elettronico e procedimento

Info

Publication number: IT201900015237A1
Application number: IT102019000015237A
Authority: IT
Inventors: Claudio Adragna
Original assignee: St Microelectronics Srl
Priority date: 2019-08-29
Filing date: 2019-08-29
Publication date: 2021-03-01
Also published as: US20210067046A1; EP3787172B1; CN213717839U; EP3787172A1; US11387739B2; CN112688536A

Description

DESCRIZIONE dell’invenzione industriale dal titolo:

“Circuito di pilotaggio per un convertitore risonante, relativo circuito integrato, convertitore elettronico e procedimento”

TESTO DELLA DESCRIZIONE

Campo tecnico

Le forme di attuazione della presente descrizione sono relative a un dispositivo di controllo di un convertitore risonante switching.

Descrizione della tecnica relativa

I convertitori risonanti sono un’ampia gamma di convertitori switching caratterizzati dalla presenza di un circuito risonante che svolge un ruolo attivo nel determinare il flusso di potenza di ingresso-uscita. Considerando le implementazioni più comuni, in questi convertitori, un ponte completo (“full-bridge”) (o un semi-ponte (“half-bridge”)) che consiste di quattro (o di due) switch di potenza (tipicamente, transistori a effetto di campo, FET (“Field Effect Transistor”), di potenza, come i transistori a effetto di campo a semiconduttore a ossidi metallici (MOSFET, “Metal– Oxide–Semiconductor Field-Effect Transistor”), alimentato con una tensione continua genera una tensione a onda quadra che è applicata a un circuito risonante sintonizzato su una frequenza vicino alla frequenza fondamentale di detta onda quadra. Così, a causa delle sue caratteristiche selettive, il circuito risonante risponde principalmente alla componente fondamentale e in modo trascurabile alle armoniche di ordine superiore dell’onda quadra.

Come risultato, la potenza che circola può essere modulata cambiando la frequenza dell’onda quadra, mantenendo allo stesso tempo costante il duty cycle al 50%. Inoltre, a seconda della configurazione del circuito risonante, le correnti e/o le tensioni associate al flusso di potenza hanno una sagoma sinusoidale o una sagoma sinusoidale a tratti.

Queste tensioni sono raddrizzate e filtrate così da fornire una potenza DC a un carico. Nelle applicazioni offline, per soddisfare i regolamenti di sicurezza, il sistema di raddrizzamento e di filtraggio che alimenta il carico è spesso accoppiato al circuito risonante con un trasformatore che fornisce l’isolamento tra la sorgente e il carico, come richiesto dai regolamenti summenzionati. Come in tutti i convertitori di rete isolati, anche in questo caso si fa una distinzione tra un lato primario (come in relazione all’avvolgimento primario del trasformatore) connesso alla sorgente di ingresso e un lato secondario (come in relazione all’avvolgimento secondario (agli avvolgimenti secondari) del trasformatore) che fornisce potenza al carico attraverso il sistema di raddrizzamento e di filtraggio.

Attualmente, tra i molti tipi di convertitori risonanti, è largamente usato il cosiddetto convertitore risonante LLC, specialmente nella sua versione a semi-ponte. La designazione LLC proviene dal fatto che il circuito risonante impiega due induttori (L) e un condensatore (C).

La Figura 1 rappresenta un esempio di un convertitore risonante LLC 20. In generale, un convertitore elettronico 20 comprende:

- un terminale di ingresso positivo 200a e un terminale di ingresso negativo 200b per ricevere una tensione DC di ingresso Vin; e

- un terminale di uscita positivo 202a e un terminale di uscita negativo 202b per fornire una corrente di uscita Iout o una tensione di uscita Vout regolata (DC).

Per esempio, la tensione di ingresso Vin può essere fornita da un generatore di tensione DC 10, come una batteria. Tuttavia, la tensione di ingresso Vin può anche essere ottenuta da una tensione AC, per es. per mezzo di un circuito raddrizzatore, come un raddrizzatore a ponte, e un circuito di filtro opzionale, come un condensatore. Per contro, la corrente di uscita Iout o la tensione di uscita Vout regolata può essere usata per alimentare un carico 30.

Nell’esempio considerato, il convertitore elettronico 20 comprende un semi-ponte comprendente due switch elettronici SW1 e SW2, come FET, come FET a canale n, per es. NMOS, connessi (per es., direttamente) in serie tra i terminali di ingresso 200a e 200b, in cui il terminale di ingresso negativo 200b rappresenta di solito una prima massa GND1. Per esempio, nell’esempio considerato, il terminale di drain del transistore SW1 è connesso direttamente al terminale 200a, il terminale di source del transistore SW1 è connesso direttamente al terminale di drain del transistore SW2 e il terminale di source del transistore SW2 è connesso direttamente al terminale 200b.

Di conseguenza, il semi-ponte SW1, SW2 è alimentato attraverso la tensione di ingresso Vin e il nodo intermedio tra gli switch elettronici SW1 e SW2 (per es., il terminale di drain del transistore SW1) rappresenta un nodo di commutazione HB.

Nell’esempio considerato, i terminali di controllo, per es. i terminali di gate dei rispettivi FET, degli switch elettronici SW1 e SW2 sono pilotati attraverso un circuito di pilotaggio (“driver”) 210, che è configurato per generare rispettivi segnali di pilotaggio HSGD e LSGD per gli switch elettronici SW1 e SW2.

Tipicamente, il circuito di pilotaggio 210 è configurato per generare i segnali di pilotaggio HSGD e LSGD al fine di ripetere le quattro fasi seguenti per ciascun ciclo di commutazione:

- durante un primo intervallo di tempo, chiudere il primo switch elettronico SW1 e aprire il secondo switch elettronico SW2, per cui il nodo di commutazione HB è connesso al nodo di ingresso positivo 200a, cioè la tensione di ingresso Vin;

- durante un secondo intervallo di tempo, aprire sia il primo sia il secondo switch elettronico SW1/SW2;

- durante un terzo intervallo di tempo, aprire il primo switch elettronico SW1 e chiudere il secondo switch elettronico SW2, per cui il nodo di commutazione HB è connesso al nodo di ingresso negativo 200a, per es. la massa GND1; e

- durante un quarto intervallo di tempo, aprire sia il primo sia il secondo switch elettronico SW1/SW2.

Nell’esempio considerato, il nodo di commutazione HB tra gli switch elettronici SW1 e SW2 è connesso a un blocco circuitale (risonante).

Specificamente, nell’esempio considerato, questo circuito comprende un trasformatore T comprendente un avvolgimento primario T1 e un avvolgimento secondario con presa centrale che comprende un primo avvolgimento secondario T2a e un secondo avvolgimento secondario T2b connessi in serie.

Nell’esempio considerato, l’avvolgimento primario T1 del trasformatore T è connesso (per es., direttamente) con un condensatore Cr e una prima induttanza Ls tra il nodo di commutazione HB e il terminale negativo 200b. Inoltre, una seconda induttanza Lp è connessa (per es., direttamente) in parallelo con l’avvolgimento primario T1. Così, nell’esempio considerato il condensatore Cr, la prima induttanza Ls e la seconda induttanza Lp sono connessi in serie (da cui deriva la denominazione convertitore LLC), e l’induttanza Lp è connessa in parallelo all’avvolgimento primario T1. Per esempio, nella Figura 1, un primo terminale del condensatore Cr è connesso (per es., direttamente) al nodo di commutazione HB, un secondo terminale del condensatore Cr è connesso (per es., direttamente) attraverso l’induttanza Ls a un primo terminale dell’avvolgimento primario T1 e un secondo terminale dell’avvolgimento primario T1 è connesso (per es., direttamente) al terminale 200b.

In un trasformatore T reale, comunque, i due avvolgimenti T1 e T2 non sono accoppiati perfettamente, e un trasformatore T comprende anche un’induttanza di dispersione e un’induttanza di magnetizzazione. Sostanzialmente, una tale induttanza di dispersione può essere modellata attraverso un’induttanza connessa in serie con l’avvolgimento primario T1. Per contro, l’induttanza di magnetizzazione del trasformatore T (usata per modellare il flusso magnetico) può essere modellata con un’induttanza connessa in parallelo con l’avvolgimento primario T1. Così, l’induttanza Ls può consistere nell’induttanza di dispersione del trasformatore T, può essere implementata con un induttore connesso in serie con l’avvolgimento primario T1, o può risultare sia dall’induttanza di dispersione del trasformatore T sia da un tale induttore. Similmente, l’induttanza Lp può consistere nell’induttanza di magnetizzazione del trasformatore T, può essere implementata con un induttore connesso in parallelo con l’avvolgimento primario T1, o può risultare sia dall’induttanza di magnetizzazione del trasformatore T sia da un tale induttore.

Come menzionato in precedenza, nella Figura 1 è usato un dispositivo a presa centrale (“center-tap”) sul lato secondario, cioè l’avvolgimento secondario comprende un primo terminale, un secondo terminale e un terminale di presa centrale. Specificamente, nell’esempio considerato, il terminale di presa centrale è connesso (per es., direttamente) a uno dei terminali di uscita 202a/202b, e il primo e il secondo terminale dell’avvolgimento secondario T2 sono connessi (per es., direttamente) attraverso un rispettivo diodo Da e Db all’altro terminale di uscita 202a/202b. Per esempio, nell’esempio considerato, il terminale di presa centrale è connesso (per es., direttamente) ai terminali di uscita 202b, e il primo e il secondo terminale dell’avvolgimento secondario T2 sono connessi (per es., direttamente) agli anodi dei rispettivi diodi Da e Db e i catodi dei diodi Da e Db sono connessi (per es., direttamente) al terminale 202a. Di conseguenza, a causa della funzione di raddrizzamento dei diodi Da e Db, il terminale 202a corrisponde al terminale di uscita positivo e il terminale 202b corrisponde al terminale di uscita negativo, che corrisponde di solito a una seconda massa GND2. Tuttavia, invertendo l’orientamento dei diodi Da e Db, il terminale 202b corrisponderebbe al terminale di uscita positivo.

In generale, anche altri raddrizzatori (invece dei diodi Da e Db) possono essere usati tra l’avvolgimento secondario T2 e i terminali di uscita 202a e 202b. Per esempio, il primo e il secondo terminale dell’avvolgimento secondario T2 (che così può anche non comprendere un terminale di presa centrale) possono essere connessi ai terminali di uscita 202a e 202b attraverso un raddrizzatore a ponte.

Spesso, il convertitore elettronico 20 può anche comprendere un filtro di uscita connesso tra il raddrizzatore e i terminali di uscita 202a e 202b. Per esempio, nella Figura 1 un condensatore Cout è connesso (per es., direttamente) tra i terminali di uscita 202a e 202b.

I convertitori risonanti offrono considerevoli vantaggi in confronto ai tradizionali convertitori switching (convertitori non risonanti, tipicamente controllati con modulazione a larghezza di impulso o PWM (Pulse Width Modulation)), come forme d’onda senza fronti bruschi, basse perdite di commutazione degli switch di potenza grazie alla loro commutazione “soft”, un’efficienza di conversione elevata (di solito è raggiungibile > 95%), la capacità di funzionare ad alte frequenze, la generazione di bassa interferenza elettromagnetica o EMI (Electro Magnetic Interference) e/o un’alta densità di potenza (cioè, che permette di costruire sistemi di conversione atti a trattare livelli di potenza considerevoli in uno spazio relativamente piccolo).

Così, nell’esempio considerato, il convertitore elettronico fornisce attraverso i terminali di uscita 202a e 202b una tensione Vout e una corrente Iout. Spesso, un anello chiuso (implementato di solito con un sistema di controllo a retroazione negativa) così mantiene costante la tensione di uscita Vout o la corrente di uscita Iout del convertitore al cambiare delle condizioni di funzionamento, per es. una variazione della tensione di ingresso Vin e/o del carico di uscita 30.

Per esempio, la Figura 2 rappresenta un esempio di un circuito di controllo per un generico convertitore risonante a semi-ponte 20.

Come menzionato in precedenza, un convertitore risonante a semi-ponte 20 comprende un semi-ponte comprendente due switch elettronici connessi in serie tra i terminali di ingresso 200a e 200b del convertitore elettronico 20. Inoltre, il convertitore 20 comprende un circuito 204 comprendente un dispositivo risonante (“resonant tank”) (per es., un condensatore Cr, induttanze Ls e Lp, e un trasformatore T), un circuito raddrizzatore (per es., diodi Da e Db) e un circuito di filtro opzionale (per es., un condensatore Cout). Specificamente, il circuito 204 è connesso su un lato al nodo di commutazione HB (tra gli switch elettronici SW1 e SW2) e al terminale di ingresso negativo 200b (o, in alternativa, al terminale di ingresso positivo 200a) al fine di ricevere un segnale a onda sostanzialmente quadra e, sull’altro lato, ai terminali di uscita 202a e 202b al fine di fornire una tensione di uscita Vout o una corrente di uscita Iout.

Al fine di implementare un controllo ad anello chiuso, il convertitore 20 comprende un sensore 212 configurato per monitorare la tensione di uscita Vout (per una sorgente di tensione) o la corrente di uscita Iout (per una sorgente di corrente). Per esempio, nella Figura 2, il convertitore 20 è configurato per fornire una tensione regolata. Di conseguenza, il sensore 212 può essere un sensore di tensione configurato per monitorare la tensione di uscita Vout. Per esempio, nella Figura 2 è usato un divisore di tensione che comprende due resistori R1 e R2 connessi tra i terminali 202a e 202b, per cui il sensore di tensione fornisce un segnale di misurazione proporzionale alla tensione di uscita Vout.

Il segnale di misurazione (indicativo della corrente Iout o della tensione Vout) fornito dal sensore 212 è fornito a un amplificatore di errore configurato per generare un segnale di errore Er. Per esempio, l’amplificatore di errore può confrontare il segnale di misurazione con un segnale di riferimento, come una tensione di riferimento Vref, e può generare un segnale di errore Er indicativo della differenza tra il segnale di misurazione e la tensione di riferimento Vref.

Nell’esempio considerato, il segnale di errore Er è quindi fornito al circuito di pilotaggio 210 al fine di modificare una data quantità di controllo x, in cui l’energia trasferita durante ciascun ciclo di commutazione dipende sostanzialmente dalla quantità di controllo x. Generalmente, il segnale di errore Er può essere fornito direttamente al circuito di pilotaggio 210 oppure indirettamente, per es. attraverso un fotoaccoppiatore 218 (che è usato di solito nel caso dei convertitori elettronici isolati). Inoltre, il segnale di errore Er o un segnale indicativo del (per es., proporzionale al) segnale di errore Er (per es., nel caso in cui sia usato anche un fotoaccoppiatore 218) fornito al circuito di pilotaggio 210 può essere un qualsiasi segnale di controllo adatto, come una tensione Vc o una corrente Ic. Senza perdita di generalità, in seguito ipotizzeremo che la quantità x sia modificata in funzione di una corrente di controllo Ic. Inoltre, sebbene sia indicato principalmente che la corrente Ic è rappresentativa della tensione di uscita Vout del convertitore, la corrente Ic può anche essere rappresentativa della corrente di uscita Iout.

Spesso, l’amplificatore di errore è implementato con un amplificatore operazionale 214 che riceve in ingresso il segnale di misurazione (per es., all’ingresso negativo/invertente) e il segnale di riferimento (per es., all’ingresso positivo/non invertente). Inoltre, l’amplificatore operazionale 214 ha associata una rete di retroazione 216 connessa tra l’uscita dell’amplificatore operazionale e uno dei terminali di ingresso (di solito il terminale di ingresso invertente). Per esempio, la rete di retroazione 216 può comprendere componenti per implementare l’amplificatore di errore come un regolatore che ha un componente proporzionale (P) (per es., attraverso un resistore) e/o un componente integrativo (I) (per es., attraverso un condensatore). Così, in generale, la rete di retroazione 216 implementa un filtro dell’amplificatore di errore. Per esempio, un tale filtro 216 può essere utile al fine di selezionare una risposta in frequenza appropriata dell’amplificatore di errore, per es. al fine di assicurare:

- un anello di controllo stabile (cioè, che, in occasione di disturbi delle condizioni operative del convertitore, una volta che il transitorio causato dal disturbo si è attenuato, il parametro di uscita Vout/Iout tende a recuperare uno stato stazionario costante);

- una buona regolazione (cioè, il nuovo valore costante recuperato dal parametro di uscita Vout/Iout in seguito a un disturbo è molto vicino a quello precedente alla perturbazione); e

- buone prestazioni dinamiche (cioè, durante il transitorio in seguito a un disturbo, il parametro di uscita Vout/Iout non devia eccessivamente dal valore desiderato e il transitorio stesso è breve).

Gli obiettivi di controllo summenzionati possano essere espressi nei termini di alcune quantità caratteristiche della funzione di trasferimento dell’anello di controllo, come la larghezza di banda, il margine di fase, il guadagno DC. Per esempio, in un convertitore DC-DC, questi obiettivi possono essere raggiunti modificando la rete di retroazione 216, al fine di:

- modificare la risposta in frequenza dell’amplificatore di errore,

- modificare il suo guadagno, e

- posizionare in modo conveniente i poli e gli zeri della sua funzione di trasferimento (compensazione ni frequenza).

Come menzionato in precedenza, questo è ottenuto spesso usando una rete di retroazione passiva 216 che comprende una o più resistenze e/o uno o più condensatori di valore appropriato.

Tuttavia, al fine di determinare la compensazione in frequenza necessaria per ottenere le caratteristiche desiderate della funzione di trasferimento dell’anello di controllo, è necessario conoscere sia il guadagno del modulatore, cioè il guadagno del sistema che converte la corrente di controllo Ic nella quantità di controllo x, sia la risposta in frequenza del convertitore stesso alle variazioni della quantità di controllo x.

L’inventore ha osservato che il guadagno del modulatore di solito non dipende dalla frequenza di commutazione (almeno entro la gamma delle frequenze rilevanti), e che è fisso all’interno del circuito di pilotaggio 210. Inoltre, sebbene i convertitori DC-DC siano sistemi fortemente non lineari (a causa dell’azione di commutazione), con approssimazioni adatte e secondo certe ipotesi, la loro risposta in frequenza può essere descritta e rappresentata da una funzione di trasferimento caratterizzata dal guadagno, dagli zeri e dai poli. Questa funzione di trasferimento dipende sostanzialmente dalla topologia del convertitore, cioè la configurazione reciproca degli elementi che trattano la potenza, dalla sua modalità di funzionamento, cioè dal fatto che ci sia, in un ciclo di commutazione, una circolazione di una corrente continua nella parte magnetica (Modalità a Corrente Continua o CCM (Continuous Current Mode)) oppure no (Modalità a Corrente Discontinua o DCM (Discontinuous Current Mode)), e dalla quantità di controllo x controllata dall’anello di controllo.

Per esempio, nei convertitori risonanti, la quantità di controllo x usata per controllare il convertitore è spesso direttamente la frequenza di commutazione dell’onda quadra applicata al circuito risonante (Direct Frequency Control, DFC).

Tuttavia, l’inventore ha osservato che questo semplice procedimento di controllo soffre di un comportamento dinamico caratterizzato da un guadagno DC fortemente variabile, e di un numero di poli che variano da uno a tre e con una posizione molto mobile, a seconda del punto di funzionamento. In aggiunta, il trasferimento di energia dipende fortemente dalla tensione di ingresso Vin (avendo come risultato, per es., una scarsa suscettibilità audio), cosicché l’anello di controllo deve cambiare in modo apprezzabile la frequenza di funzionamento per compensare dette variazioni, che sono difficilmente inevitabili nei convertitori fatti funzionare dalla linea di alimentazione (nella misura in cui la tensione di ingresso Vin può variare a causa delle variazioni della tensione di rete raddrizzata), comportando così la necessità di un guadagno di anello aperto elevato nella gamma di frequenza rilevante.

Tutte queste caratteristiche rendono praticamente impossibile ottenere un comportamento dinamico ottimizzato in tutte le condizioni di funzionamento, ed è richiesto un notevole compromesso tra stabilità, prestazioni dinamiche e reiezione al ripple di ingresso.

L’inventore ha osservato che un possibile rimedio a questi punti deboli consiste nell’usare un circuito di pilotaggio 210 comprendente un modulo di controllo 220 che implementa una tecnica di controllo nota come “Controllo di Spostamento di Tempo” (TSC, “Time-shift control”). La letteratura insegna che la dinamica di un convertitore controllato con TSC è quella di un sistema del secondo ordine a basso Q, cioè che presenta una coppia di poli reali ben separati l’uno dall’altro (almeno 5 volte). In pratica, questo significa che è possibile ottenere eccellenti prestazioni dinamiche con un piccolo compromesso rispetto ad altri vincoli e con uno sforzo progettuale significativamente minore.

Per esempio, il brevetto US 8,773,872 B2 descrive due implementazioni con TSC.

Nella prima implementazione (come rappresentato nella Figura 4 di US 8,773,872 B2), il TSC è ottenuto:

1. caricando e scaricando alternativamente un condensatore con una corrente costante tra due livelli di tensione negli intervalli di tempo di un ciclo di commutazione quando la tensione applicata al dispositivo risonante e la corrente che scorre attraverso di esso hanno segno uguale,

2. mantenendo costante la tensione del condensatore negli intervalli di tempo di un ciclo di commutazione quando la tensione e la corrente del dispositivo risonante hanno segno opposto

3. facendo commutare il semi-ponte e invertendo le fasi di carica/scarica del condensatore quando la tensione del condensatore raggiunge l’uno o l’altro dei livelli di tensione summenzionati.

Nella seconda implementazione (come rappresentato nelle Figure 6 o 9 di US 8,773,872 B2), il TSC è ottenuto:

1. caricando un condensatore con una corrente costante fino a un livello di tensione nell’intervallo di tempo di un semi-ciclo di commutazione, quando la tensione applicata al dispositivo risonante e la corrente che scorre attraverso di esso hanno segno uguale,

2. mantenendo costante la tensione del condensatore nell’intervallo di tempo di un semi-ciclo di commutazione quando la tensione e la corrente del dispositivo risonante hanno segno opposto

3. facendo commutare il semi-ponte e resettando il condensatore (tipicamente a zero) quando la tensione del condensatore raggiunge il livello di tensione summenzionato.

In entrambe le implementazioni, la corrente costante usata per caricare (e anche per scaricare, nella prima implementazione) il condensatore è proporzionale alla corrente di controllo Ic. Inoltre, in entrambe le implementazioni, il modulo di controllo 220 monitora anche la corrente Is che scorre dal semi-ponte SW1/SW2 nel dispositivo risonante. Per esempio, come menzionato in precedenza, il dispositivo risonante può essere connesso tra il nodo di commutazione HB e il terminale negativo 200b (o, in alternativa, il terminale positivo 200a). In questo caso, un sensore di corrente 222 può essere connesso in serie con il dispositivo risonante. Per esempio, il sensore di corrente 222 può essere un resistore shunt (per es., connesso tra il dispositivo risonante e il terminale 200b, per es. tra l’avvolgimento primario T1 del trasformatore T e il terminale 200b) che fornisce una tensione Vs indicativa della (per es., proporzionale alla) corrente Is che scorre attraverso il dispositivo risonante. Specificamente, il documento US 8,773,872 B2 usa un comparatore di corrente zero al fine di rilevare il segno della corrente Is nel dispositivo risonante. Per esempio, nel documento US 8,773,872 B2 è usato un comparatore (simbolo di riferimento CO1 nel documento US 8,773,872 B2) riferito a zero/massa, che riceve una tensione Vs proporzionale alla corrente istantanea del dispositivo risonante.

L’inventore ha osservato che queste implementazioni tendono a rendere asimmetrica la corrente risonante Is a un (piccolo) carico leggero. Specificamente, l’inventore ha osservato che questa asimmetria può derivare dall’offset della tensione di ingresso del comparatore di corrente zero e/o da una perturbazione nei segnali, avendo come risultato un duty cycle dell’onda quadra nel nodo HB differente dall’ideale 50%. Questo è dovuto a un effetto cumulativo: qualsiasi perturbazione o asimmetria nell’istante a corrente zero in un ciclo si propaga nei cicli seguenti mantenendo il suo segno positivo, in una sorta di “anello di retroazione positivo”. Se il guadagno equivalente di questo anello positivo supera l’unità, l’anello diventa instabile e fa sì che il duty cycle diverga rispetto al 50% ideale. La peggiore conseguenza di ciò è una distribuzione disuguale della corrente secondaria e, per es., un aumento termico disuguale risultante nei raddrizzatori secondari (D1 e D2). Un altro effetto negativo è l’aumento del ripple della tensione di uscita.

Le condizioni operative in cui questa instabilità si verifica dipendono dalle caratteristiche del dispositivo risonante, per es. dai valori di Cr, Ls, Lp e dal rapporto di spire del trasformatore (indicato nella Figura 1 come a:1:1) per un convertitore LLC. Per esempio, l’inventore ha osservato che questa instabilità si verifica normalmente a un carico molto leggero (cioè, quando il segnale di rilevamento (“sense”) di corrente Vs è molto piccolo e l’offset del comparatore di corrente zero ha un impatto apprezzabile). Tuttavia, in questo caso, sebbene non si apprezzi, di solito non c’è alcuna conseguenza pratica significativa a causa della piccola corrente Is. Per contro, in qualche convertitore elettronico, questo può avvenire anche a un carico relativamente alto (per es., a metà carico) e, in questo caso, lo stress termico disuguale potrebbe avere un impatto sull’affidabilità del sistema. Similmente, il maggiore ripple della tensione di uscita potrebbe superare il valore massimo specificato.

Scopo e sintesi

In considerazione di quanto precede, uno scopo delle varie forme di attuazione è perciò di fornire dispositivo di controllo TSC che sia meno sensibile all’offset della tensione di ingresso del comparatore di corrente zero e/o a perturbazioni che tendono a modificare il duty cycle dell’onda quadra generata rispetto al 50%. Questo permette di ottenere una corrente più simmetrica del dispositivo risonante e, quindi, una distribuzione più uguale delle correnti secondarie, per es. tra i diodi raddrizzatori, in modo tale che siano stressati termicamente in modo uguale.

Secondo una o più forme di attuazione, uno o più degli scopi precedenti sono raggiunti per mezzo di un circuito di pilotaggio per un convertitore risonante avente le caratteristiche esposte specificamente nelle rivendicazioni che seguono. Forme di attuazione concernono inoltre un relativo circuito integrato, convertitore elettronico e procedimento.

Le rivendicazioni sono parte integrante dell’insegnamento tecnico della descrizione qui fornita. Come menzionato in precedenza, varie forme di attuazione della presente descrizione sono relative a un circuito di pilotaggio per un convertitore risonante. Per esempio, un tale convertitore risonante è configurato di solito per generare una tensione di uscita o una corrente di uscita a due terminali di uscita da una tensione di ingresso applicata a un terminale di ingresso positivo e un terminale di ingresso negativo. Specificamente, in varie forme di attuazione, il convertitore risonante può comprendere almeno un semi-ponte comprendente uno switch elettronico del lato alto (“high-side”) e uno switch elettronico del lato basso (“low-side”) connessi in serie tra il terminale di ingresso positivo e il terminale di ingresso negativo, in cui il nodo intermedio tra lo switch elettronico high-side e lo switch elettronico low-side rappresenta un nodo di commutazione. Un circuito risonante (“resonant tank”), raddrizzatore e filtro può essere connesso tra il nodo di commutazione e i due terminali di uscita del convertitore. Per esempio, il convertitore risonante può essere un convertitore risonante LLC come descritto in precedenza.

In varie forme di attuazione, il circuito di pilotaggio comprende terminali per interagire con il convertitore elettronico. Per esempio, un primo e un secondo terminale possono essere connessi ai terminali di controllo dello switch elettronico high-side e dello switch elettronico lowside al fine di pilotare il semi-ponte attraverso rispettivi segnali di pilotaggio. Un terzo terminale può essere connesso a un sensore di corrente al fine di ricevere un segnale proporzionale alla corrente risonante che scorre dal nodo di commutazione al circuito risonante, raddrizzatore e filtro. Un quarto terminale può essere connesso a un circuito di retroazione al fine di ricevere un segnale di retroazione determinato in funzione della tensione di uscita o della corrente di uscita.

In varie forme di attuazione, il circuito di pilotaggio comprende un comparatore analogico di corrente zero configurato per generare un primo segnale di controllo che indica quando la corrente risonante cambia segno in funzione del segnale ricevuto al terzo terminale.

In varie forme di attuazione, il circuito di pilotaggio comprende anche un primo circuito generatore di rampa configurato per fornire in uscita un primo segnale di rampa e un circuito di confronto configurato per determinare se il primo segnale di rampa raggiunge almeno una soglia di riferimento.

Secondo varie forme di attuazione della presente descrizione, il circuito di pilotaggio può pilotare periodicamente lo switch elettronico high-side e lo switch elettronico low-side attraverso i segnali di pilotaggio durante un primo e un secondo semi-periodo di commutazione consecutivi, in cui ciascuno del primo e del secondo semiperiodo di commutazione termina quando il circuito di confronto indica che il primo segnale di rampa ha raggiunto una rispettiva soglia di riferimento. Specificamente, una volta che il primo semi-periodo di commutazione è iniziato, il circuito di pilotaggio apre (immediatamente) lo switch elettronico low-side, e chiude lo switch elettronico highside dopo un ritardo, e una volta che il secondo semi-periodo di commutazione è iniziato, il circuito di pilotaggio apre (immediatamente) lo switch elettronico high-side, e chiude lo switch elettronico low-side dopo il ritardo.

Per esempio, al fine di determinare il primo e il secondo semi-periodo di commutazione, durante uno tra il primo e il secondo semi-periodo di commutazione, il primo circuito generatore di rampa può essere configurato per aumentare il primo segnale di rampa e il circuito di confronto può essere configurato per determinare se il primo segnale di rampa raggiunge una soglia di riferimento superiore, e durante l’altro tra il primo e il secondo semiperiodo di commutazione, il primo circuito generatore di rampa può essere configurato per diminuire il primo segnale di rampa, e il circuito di confronto può essere configurato per determinare se il primo segnale di rampa raggiunge una soglia di riferimento inferiore.

In alternativa, durante ciascuno del primo e del secondo semi-periodo di commutazione, il primo circuito generatore di rampa può essere configurato per aumentare il primo segnale di rampa, e il circuito di confronto può essere configurato per determinare se il primo segnale di rampa raggiunge una soglia di riferimento superiore, in cui il primo segnale di rampa è resettato quando il primo segnale di rampa raggiunge la soglia di riferimento superiore. In una maniera complementare, durante ciascuno del primo e del secondo semi-periodo di commutazione, il primo circuito generatore di rampa può essere configurato per diminuire il primo segnale di rampa, e il circuito di confronto può essere configurato per determinare se il primo segnale di rampa raggiunge una soglia di riferimento inferiore, in cui il primo segnale di rampa è resettato quando il primo segnale di rampa raggiunge la soglia di riferimento inferiore.

Specificamente, in varie forme di attuazione, il circuito di pilotaggio comprende un circuito di controllo e un circuito di correzione.

In varie forme di attuazione, il circuito di controllo è configurato per generare, in ciascuno del primo e del secondo semi-periodo di commutazione, uno o più segnali di controllo che indicano un primo intervallo che inizia nell’istante in cui il rispettivo semi-periodo è iniziato e che termina nell’istante in cui il primo segnale di controllo indica che la corrente risonante ha cambiato segno, e un secondo intervallo che inizia nell’istante in cui il primo segnale di controllo indica che la corrente risonante ha cambiato segno e termina nell’istante in cui il circuito di confronto indica che il primo segnale di rampa ha raggiunto una rispettiva soglia di riferimento.

In varie forme di attuazione, il circuito di correzione è configurato per modificare il primo segnale di rampa fornito in ingresso al circuito di confronto, per cui il primo segnale di rampa ha un primo valore di gradiente durante il primo intervallo e un secondo valore di gradiente durante il secondo intervallo, il primo valore di gradiente essendo un valore non zero e il valore assoluto del secondo valore di gradiente essendo maggiore del valore assoluto del primo valore di gradiente.

Per esempio, in varie forme di attuazione, il primo circuito generatore di rampa comprende un circuito integratore configurato per generare il primo segnale di rampa integrando un primo segnale. In questo caso, il circuito di correzione può modificare il primo segnale di rampa sommando un secondo segnale al primo segnale, all’ingresso del circuito integratore analogico. Per esempio, a questo scopo, il circuito integratore può comprendere un condensatore di integrazione, il circuito di pilotaggio può comprendere un primo generatore di corrente configurato per generare il primo segnale, e il circuito di correzione può comprendere un secondo generatore di corrente configurato per generare il secondo segnale.

Per esempio, in varie forme di attuazione, il primo segnale può essere impostato a zero durante il primo intervallo e a un valore non zero durante il secondo intervallo, e il secondo segnale può essere impostato a un valore non zero costante durante il primo e il secondo intervallo. In alternativa, il primo segnale può essere impostato a un valore non zero durante il primo e il secondo intervallo, e il secondo segnale può essere impostato a zero durante il primo intervallo e a un valore non zero costante durante il secondo intervallo. In alternativa, il primo segnale può essere impostato a zero durante il primo intervallo e a un valore non zero durante il secondo intervallo, e il secondo segnale può essere impostato a un valore non zero costante durante il primo intervallo e a zero durante il secondo intervallo.

Per contro, in una implementazione digitale, il primo circuito generatore di rampa può comprendere un contatore digitale configurato per generare il primo segnale di rampa incrementando un valore di conteggio di una data dimensione di gradino. In questo caso, il circuito di correzione può essere configurato per modificare il primo segnale di rampa impostando la dimensione di gradino a un primo valore di gradino durante il primo intervallo e a un secondo valore di gradino durante il secondo intervallo. In alternativa, il circuito di correzione può impostare un segnale di clock del contatore digitale a un primo segnale di clock durante il primo intervallo e a un secondo segnale di clock durante il secondo intervallo.

Invece di modificare l’ingresso del primo generatore di rampa, il circuito di correzione può anche modificare l’uscita del primo generatore di rampa. Per esempio, quando il primo circuito generatore di rampa comprende un circuito integratore configurato per generare il primo segnale di rampa integrando un primo segnale, il circuito di correzione può modificare il primo segnale di rampa sommando un secondo segnale di rampa al primo segnale di rampa, all’uscita del circuito integratore analogico. Per esempio, in varie forme di attuazione, il primo segnale è impostato a zero durante il primo intervallo e a un valore non zero durante il secondo intervallo, e il secondo segnale di rampa corrisponde a un segnale di rampa lineare durante il primo e il secondo intervallo. In alternativa, il primo segnale è impostato a un valore non zero durante il primo e il secondo intervallo, e il secondo segnale di rampa corrisponde a zero durante il primo intervallo e a un segnale di rampa lineare durante il secondo intervallo.

Invece di modificare il primo segnale di rampa, il circuito di correzione può modificare una o più delle soglie di riferimento del circuito di confronto sommando un secondo segnale di rampa a un rispettivo valore di soglia iniziale. Per esempio, in varie forme di attuazione, il primo circuito generatore di rampa può comprendere di nuovo un circuito integratore configurato per generare il primo segnale di rampa integrando un primo segnale. In questo caso, il primo segnale può essere impostato a zero durante il primo intervallo e a un valore non zero durante il secondo intervallo, e il secondo segnale di rampa può corrispondere a un segnale di rampa lineare durante il primo e il secondo intervallo. In alternativa, il primo segnale può essere impostato a un valore non zero durante il primo e il secondo intervallo, e il secondo segnale di rampa può corrispondere a zero durante il primo intervallo e a un segnale di rampa lineare durante il secondo intervallo.

In varie forme di attuazione, al fine di regolare la tensione di uscita o la corrente di uscita, il secondo valore di gradiente o almeno una delle soglie di riferimento possono essere determinati in funzione del segnale di retroazione.

Breve descrizione dei disegni annessi

Le forme di attuazione della presente descrizione saranno ora descritte con riferimento alle tavole annesse dei disegni, che sono forniti puramente a titolo di esempio non limitativo, e nei quali:

Le caratteristiche e i vantaggi della presente invenzione diverranno evidenti dalla descrizione dettagliata che segue di sue forme di attuazione pratiche, rappresentate a titolo di esempio non limitativo nei disegni annessi, nei quali:

- la Figura 1 rappresenta uno schema circuitale di un convertitore risonante LLC secondo la tecnica nota;

- la Figura 2 rappresenta uno schema a blocchi di un convertitore risonante con regolazione TSC della tensione di uscita secondo la tecnica nota;

- la Figura 3 rappresenta una prima forma di attuazione di un dispositivo di controllo per un convertitore risonante che usa un procedimento di TSC migliorato;

- la Figura 4 rappresenta una prima forma di attuazione del dispositivo di controllo della Figura 3;

- la Figura 5 rappresenta una seconda forma di attuazione del dispositivo di controllo della Figura 3;

- la Figura 6 rappresenta diagrammi temporali delle tensioni coinvolte nel dispositivo della Figura 4;

- la Figura 7 rappresenta diagrammi temporali delle tensioni coinvolte nel dispositivo della Figura 5;

- la Figura 8 rappresenta una forma di attuazione del dispositivo di controllo della Figura 4;

- la Figura 9 rappresenta una forma di attuazione del dispositivo di controllo della Figura 5;

- la Figura 10 rappresenta una seconda forma di attuazione di un dispositivo di controllo per un convertitore risonante che usa un procedimento di TSC migliorato;

- la Figura 11 rappresenta una terza forma di attuazione di un dispositivo di controllo per un convertitore risonante che usa un procedimento di TSC migliorato;

- le Figure 12 e 13 rappresentano implementazioni digitali del dispositivo di controllo della Figura 10;

- la Figura 14 rappresenta un esempio di generazione di un segnale di controllo di corrente proporzionale alla tensione di ingresso di un convertitore;

- la Figura 15 rappresenta una quarta forma di attuazione di un dispositivo di controllo per un convertitore risonante che usa un procedimento di TSC migliorato;

- la Figura 16 rappresenta diagrammi temporali delle tensioni coinvolte nel dispositivo della Figura 15;

- la Figura 17 rappresenta una quinta forma di attuazione di un dispositivo di controllo per un convertitore risonante che usa un procedimento di TSC migliorato;

- la Figura 18 rappresenta diagrammi temporali delle tensioni coinvolte nel dispositivo della Figura 17; e

- la Figura 19 rappresenta una sesta forma di attuazione di un dispositivo di controllo per un convertitore risonante che usa un procedimento di TSC migliorato;

- la Figura 20 rappresenta diagrammi temporali delle tensioni coinvolte nel dispositivo della Figura 19.

Descrizione dettagliata di forme di attuazione

Nella descrizione che segue, sono illustrati vari dettagli specifici, allo scopo di permettere una comprensione approfondita delle forme di attuazione. Le forme di attuazione possono essere fornite senza uno o più dei dettagli specifici o con altri procedimenti, componenti, materiali, ecc. In altri casi, operazioni, materiali o strutture note non sono illustrate o descritte in dettaglio per evitare di rendere poco chiari vari aspetti delle forme di attuazione.

Un riferimento a “una forma di attuazione” nel quadro di questa descrizione intende indicare che una particolare configurazione, struttura, o caratteristica descritta con riferimento alla forma di attuazione è compresa in almeno una forma di attuazione. Per cui, le frasi come “in una forma di attuazione” o simili che possono essere presenti in vari punti di questa descrizione non fanno necessariamente riferimento proprio alla stessa forma di attuazione. Inoltre, particolari conformazioni, strutture o caratteristiche possono essere combinate in un modo adeguato qualsiasi in una o più forme di attuazione.

I riferimenti usati qui sono forniti semplicemente per convenienza e quindi non definiscono la sfera di protezione o l’ambito delle forme di attuazione.

Nelle Figure da 3 a 20 descritte qui di seguito, le parti, gli elementi o i componenti che sono già stati descritti con riferimento alle Figure 1 e 2 sono indicati con gli stessi riferimenti usati precedentemente in queste figure. La descrizione di questi elementi è già stata fatta e non sarà ripetuta in seguito al fine di non rendere troppo pesante la presente descrizione dettagliata.

La Figura 3 rappresenta uno schema circuitale di un dispositivo di controllo 210a per un convertitore risonante secondo una prima forma di attuazione della presente descrizione.

Per esempio, un tale dispositivo di controllo 210a può essere usato per controllare il funzionamento di un convertitore elettronico (LLC) come rappresentato nelle Figure 1 e 2, e si applica nella sua interezza la rispettiva descrizione.

Così, anche nella forma di attuazione considerata, il circuito di pilotaggio 210a riceve un segnale di retroazione, come una corrente Ic, determinato in funzione della tensione di uscita Vout o della corrente di uscita Iout. Per esempio, in varie forme di attuazione, il segnale di controllo Ic è determinato attraverso un anello di controllo a retroazione negativa della tensione di uscita (si veda la descrizione della Figura 2). Per esempio, quando il circuito di pilotaggio 210a è implementato in un circuito integrato, il circuito di pilotaggio 210a può ricevere il segnale di retroazione Ic attraverso un pin del circuito integrato.

Specificamente, nella forma di attuazione considerata, la corrente di controllo Ic è connessa a uno stadio di ingresso 2100 opzionale, che implementa sostanzialmente un amplificatore di potenza.

Per esempio, come rappresentato nella Figura 8, lo stadio di ingresso può essere implementato con un amplificatore operazionale OA1 e un transistore bipolare Q1, come un transistore bipolare npn. Specificamente, nella forma di attuazione considerata, la corrente di controllo Ic è connessa a un primo terminale di ingresso (per es., il terminale invertente) di un amplificatore operazionale OA1, in cui l’amplificatore operazionale OA1 riceve una tensione di riferimento Vref a un secondo terminale di ingresso (per es., il terminale non invertente) di un amplificatore operazionale OA1. L’uscita dell’amplificatore operazionale OA1 è connessa al terminale di base del transistore bipolare Q1, e il terminale di emettitore del transistore bipolare Q1 è connesso al primo terminale di ingresso (per es., il terminale invertente) dell’amplificatore operazionale OA1. Così, l’uscita dello stadio di ingresso 2100, per es. il terminale di collettore del transistore bipolare Q1, fornisce la corrente Ic.

Nella forma di attuazione rappresentata nella Figura 3, il circuito di pilotaggio comprende:

- un circuito di integrazione 2300 configurato per generare un segnale di integrazione INT che è proporzionale all’integrale del segnale di retroazione Ic durante dati periodi di tempo; e

- un circuito di controllo 2106 configurato per controllare il funzionamento del circuito di integrazione 2300 attraverso uno o più segnali di controllo CTR1 in funzione del segnale di misurazione Vs (che è proporzionale alla corrente risonante Is) e del segnale di integrazione INT.

Inoltre, il circuito di controllo 2106 è configurato per generare i segnali di pilotaggio HSGD e LSGD per lo switch high-side SW1 e lo switch low-side SW2, rispettivamente, in funzione del segnale di misurazione Vs e del segnale di integrazione INT.

Per esempio, nella Figura 3, il circuito di integrazione 2300 comprende un integratore analogico comprendente un condensatore CT e un generatore di corrente 2302 configurato per fornire una corrente I1 al condensatore CT, in cui la corrente I1 è proporzionale al segnale di retroazione Ic. In varie forme di attuazione, il condensatore CT può essere esterno rispetto al circuito integrato che comprende il circuito di pilotaggio 210a. Di conseguenza, il nodo N1 può essere connesso a un pin di un tale circuito integrato. Di conseguenza, nella forma di attuazione considerata, il segnale di integrazione INT corrisponde alla tensione VCT sul condensatore CT.

La Figura 4 rappresenta una prima forma di attuazione di un circuito di integrazione 2300 analogico. Specificamente, nella forma di attuazione considerata, il circuito di pilotaggio 210a comprende un circuito di carica/generatore di corrente 2102 che fornisce una corrente k·Ic a un nodo N1, in cui il circuito di carica 2102 può essere disabilitato/abilitato in funzione del segnale di controllo S1, e un circuito di scarica/generatore di corrente 2104 che fornisce una corrente -k·Ic al nodo N1, in cui il circuito di scarica 2104 può essere disabilitato/abilitato in funzione del segnale di controllo S2. Nella forma di attuazione considerata, il nodo N1 è connesso a un primo terminale del condensatore CT, in cui un secondo terminale del condensatore CT è connesso a una massa, per es. GND1.

Di conseguenza, nella forma di attuazione considerata, il circuito di carica 2102 e il circuito di scarica 2104 implementano sostanzialmente il generatore di corrente 2302 configurato per fornire, attraverso il nodo N1, una corrente I1 al condensatore CT, che può essere impostata a:

- una corrente k·Ic (il segnale S1 abilita il circuito di carica e il segnale S2 disabilita il circuito di scarica) - una corrente -k·Ic (il segnale S1 disabilita il circuito di carica e il segnale S2 abilita il circuito di scarica); o

- zero (i segnali S1 e S2 disabilitano sia il circuito di carica 2102 sia il circuito di scarica 2104).

Così, come rappresentato nella Figura 6, sostanzialmente, la forma di attuazione rappresentata nella Figura 4 permette di caricare e di scaricare il condensatore CT durante dati semi-periodi TA e TB di ciascun ciclo di commutazione Ts, generando con ciò una tensione VCT che ha una forma d’onda triangolare.

Nelle forme di attuazione considerate, il circuito di controllo 2106 è così configurato per generare i segnali di controllo S1 e S2 e i segnali di pilotaggio LSGD e HSGD in funzione della tensione VCT sul condensatore CT (al nodo N1) e del segnale di misurazione Vs.

Specificamente, in varie forme di attuazione, il circuito di pilotaggio 210a è configurato per generare i segnali di pilotaggio HSGD e LSGD al fine di ripetere le quattro fasi seguenti per ciascun ciclo di commutazione:

- durante un primo intervallo di tempo Δt1, chiudere il primo switch elettronico SW1 e aprire il secondo switch elettronico SW2, per cui il nodo di commutazione HB è connesso al nodo di ingresso positivo 200a, cioè alla tensione di ingresso Vin;

- durante un secondo intervallo di tempo Δt2, aprire sia il primo sia il secondo switch elettronico SW1/SW2;

- durante un terzo intervallo di tempo Δt3, aprire il primo switch elettronico SW1 e chiudere il secondo switch elettronico SW2, per cui il nodo di commutazione HB è connesso al nodo di ingresso negativo 200a, per es. la massa GND1; e

- durante un quarto intervallo di tempo Δt4, aprire sia il primo sia il secondo switch elettronico SW1/SW2.

Di conseguenza, nella forma di attuazione considerata, il semi-periodo TA corrisponde al secondo intervallo di tempo Δt2 e al terzo intervallo di tempo Δt3 (TA = Δt2 Δt3), e il semi-periodo TB corrisponde al quarto intervallo di tempo Δt4 e al primo intervallo di tempo Δt1 (TB = Δt4 Δt1).

Specificamente, in varie forme di attuazione, l’intervallo di tempo Δt2 e l’intervallo di tempo Δt4 hanno una durata costante Td. Di conseguenza, il circuito di pilotaggio 210a deve determinare le durate dell’intervallo di tempo Δt1 e dell’intervallo di tempo Δt3. Per esempio, in varie forme di attuazione, il circuito di controllo 2106 è configurato per determinare gli istanti in cui gli intervalli TA e TB dovrebbero terminare, cioè quando dovrebbero terminare gli intervalli Δt3 e Δt1.

Per esempio, nella forma di attuazione rappresentata nella Figura 4, il circuito di controllo 2106 può essere configurato per eseguire le fasi seguenti durante l’intervallo di tempo TA:

- una volta che l’intervallo TA è iniziato, attendere che il segnale Vs indichi che la corrente risonante è diventata zero/negativa (durante questo intervallo i generatori di corrente 2102 e 2104 sono disabilitati);

- nell’istante in cui il segnale Vs indica che la corrente risonante è diventata negativa, abilitare il generatore di corrente 2102 (attraverso il segnale S1), caricando con ciò il condensatore CT con una corrente k·Ic, e

- una volta che il segnale di integrazione (tensione VCT sul condensatore CT) raggiunge una soglia superiore Vp, disabilitare il generatore di corrente 2102 (attraverso il segnale S1) e terminare l’intervallo TA, terminando con ciò l’intervallo Δt3 e iniziando l’intervallo TB.

Per contro, il circuito di controllo 2106 può essere configurato per eseguire le fasi seguenti durante l’intervallo di tempo TB:

- una volta che l’intervallo TB è iniziato, attendere che il segnale Vs indichi che la corrente risonante è diventata zero/positiva (durante questo intervallo, i generatori di corrente 2102 e 2104 sono disabilitati);

- nell’istante in cui il segnale Vs indica che la corrente risonante è diventata positiva, abilitare il generatore di corrente 2104 (attraverso il segnale S2), scaricando con ciò il condensatore CT con una corrente -k·Ic, e

- una volta che il segnale di integrazione (tensione VCT sul condensatore CT) raggiunge una soglia inferiore Vv, disabilitare il generatore di corrente 2104 (attraverso il segnale S2) e terminare l’intervallo TB, terminando con ciò l’intervallo Δt1 e iniziando l’intervallo TA.

In parallelo, il circuito di controllo 2106 può:

- una volta che l’intervallo TA è iniziato, impostare il segnale LSGD ad alto dopo un periodo Td, attivando con ciò lo switch low-side SW2, e alla fine dell’intervallo TA impostare contemporaneamente a basso il segnale LSGD, disattivando con ciò lo switch low-side SW2,

- una volta che l’intervallo TB è iniziato, impostare il segnale HSGD ad alto dopo un periodo Td, attivando con ciò lo switch high-side SW1, e alla fine dell’intervallo TB impostare contemporaneamente a basso il segnale HSGD, disattivando con ciò lo switch high-side SW1.

Generalmente, il ruolo dei generatori di corrente 2102 e 2014 può anche essere invertito durante gli intervalli TA e TB, cioè il generatore di corrente 2102 può essere abilitato e la tensione VCT sul condensatore CT può essere confrontata con la soglia superiore Vp durante l’intervallo TB e il generatore di corrente 2104 può essere abilitato e la tensione VCT sul condensatore CT può essere confrontata con la soglia inferiore Vv durante l’intervallo TA.

La Figura 5 rappresenta una seconda forma di attuazione di un circuito di integrazione 2300 analogico. Specificamente, nella forma di attuazione considerata, il circuito di pilotaggio comprende un circuito di carica/generatore di corrente 2102 che fornisce una corrente k·Ic al condensatore CT, in cui il circuito di carica 2102 può essere disabilitato/abilitato in funzione del segnale di controllo S1, e un circuito di reset 2118 configurato per resettare la carica sul condensatore CT in funzione di un segnale di controllo S5.

Così, come rappresentato nella Figura 7, sostanzialmente, la forma di attuazione rappresentata nella Figura 5 permette di resettare il condensatore CT e di caricare il condensatore CT durante ciascun semi-periodo TA e TB, generando con ciò una tensione VCT che ha una forma d’onda a dente di sega.

Nelle forme di attuazione considerate, il circuito di controllo 2106 è così configurato per generare i segnali di controllo S1 e S5 e i segnali di pilotaggio LSGD e HSGD in funzione della tensione VCT sul condensatore CT (nel nodo N1) e del segnale di misurazione Vs.

Specificamente, anche in questa forma di attuazione, il circuito di pilotaggio 210a può generare i segnali di pilotaggio HSGD e LSGD al fine di ripetere le quattro fasi seguenti per ciascun ciclo di commutazione:

- durante un primo intervallo di tempo Δt1, chiudere il primo switch elettronico SW1 e aprire il secondo switch elettronico SW2, per cui il nodo di commutazione HB è connesso al nodo di ingresso positivo 200a, cioè la tensione di ingresso Vin;

Di conseguenza, anche in questo caso, il semi-periodo TA corrisponde al secondo intervallo di tempo Δt2 e al terzo intervallo di tempo Δt3 (TA = Δt2 Δt3), e il semi-periodo TB corrisponde al quarto intervallo di tempo Δt4 e al primo intervallo di tempo Δt1 (TB = Δt4 Δt1). Specificamente, in varie forme di attuazione, l’intervallo di tempo Δt2 e l’intervallo di tempo Δt4 possono avere di nuovo una durata Td costante.

Di conseguenza, il circuito di pilotaggio 210a deve determinare le durate dell’intervallo di tempo Δt1 e dell’intervallo di tempo Δt3. Specificamente, in varie forme di attuazione, il circuito di controllo 2106 è configurato per determinare gli istanti in cui gli intervalli TA e TB dovrebbero terminare, cioè quando dovrebbero terminare gli intervalli Δt3 e Δt1.

Per esempio, nella forma di attuazione rappresentata nella Figura 5, il circuito di controllo 2106 può essere configurato per eseguire le fasi seguenti durante l’intervallo di tempo TA:

- una volta che l’intervallo TA è iniziato, attendere che il segnale Vs indichi che la corrente risonante è diventata zero/negativa (durante questo intervallo, il generatore di corrente 2102 è disabilitato);

- una volta che il segnale di integrazione (tensione VCT sul condensatore CT) raggiunge una soglia superiore Vp, disabilitare il generatore di corrente 2102 (attraverso il segnale S1), resettare il segnale di integrazione attraverso il circuito di reset 2118 (attraverso il segnale S5) e terminare l’intervallo TA, terminando con ciò l’intervallo Δt3 e iniziando l’intervallo TB.

- una volta che l’intervallo TB è iniziato, attendere che il segnale Vs indichi che la corrente risonante è diventata zero/positiva (durante questo intervallo, il generatore di corrente 2102 è disabilitato);

- nell’istante in cui il segnale Vs indica che la corrente risonante è diventata positiva, abilitare il generatore di corrente 2102 (attraverso il segnale S1), caricando con ciò il condensatore CT con una corrente k·Ic, e

- una volta che il segnale di integrazione (tensione VCT sul condensatore CT) raggiunge la soglia superiore Vp, disabilitare il generatore di corrente 2102 (attraverso il segnale S1), resettare il segnale di integrazione attraverso il circuito di reset 2118 (attraverso il segnale S5) e terminare l’intervallo TB, terminando con ciò l’intervallo Δt1 e iniziando l’intervallo TA.

In parallelo, il circuito di controllo 2106 può di nuovo:

- una volta che l’intervallo TA è iniziato, impostare il segnale LSGD ad alto dopo un periodo Td, attivando lo switch low-side SW2, e alla fine dell’intervallo TA impostare contemporaneamente a basso il segnale LSGD, disattivando con ciò lo switch low-side SW2,

Così, le forme di attuazione hanno in comune che il circuito di pilotaggio 210a comprende un generatore di corrente che fornisce una corrente proporzionale alla corrente Ic. Specificamente, durante ciascuno dei semiperiodi TA o TB, il circuito di controllo 2106 è configurato per:

- una volta che il rispettivo semi-periodo è iniziato, attendere che il segnale Vs indichi che la corrente risonante cambia segno, cioè diventa positiva o negativa;

- nell’istante in cui il segnale Vs indica che la corrente risonante ha cambiato segno, abilitare il generatore di corrente 2102, applicando con ciò una corrente proporzionale alla corrente Ic al condensatore CT, e

- una volta che il segnale di integrazione INT (tensione VCT sul condensatore CT) raggiunge una data soglia Vp/Vv, disabilitare il generatore di corrente e terminare il rispettivo semi-periodo, iniziando con ciò il semi-periodo seguente (TB o TA).

Come rappresentato nella Figura 3, in varie forme di attuazione, il circuito di integrazione 2300 comprende un secondo generatore di corrente 2306. Specificamente, questo generatore di corrente 2306 fornisce una seconda corrente I2 al condensatore CT.

Specificamente, in varie forme di attuazione questo generatore di corrente 2306 è sempre abilitato, per cui - durante il periodo di tempo tra l’istante in cui è iniziato il rispettivo semi-periodo TA/TB e l’istante in cui il segnale Vs indica che la corrente risonante ha cambiato segno, il condensatore CT riceve una corrente costante I2 = Io dal generatore di corrente 2306 (con I1 = 0, perché il generatore di corrente 2302 è disabilitato); e

- durante il periodo di tempo tra l’istante in cui il segnale Vs indica che la corrente risonante ha cambiato segno e l’istante in cui il rispettivo semi-periodo TA/TB termina, il condensatore CT riceve una corrente costante I2 = Io dal generatore di corrente 2306 e una corrente I1 proporzionale alla corrente Ic dal generatore di corrente 2302.

Generalmente, in particolare quando sono usate una carica e una scarica alternate (si veda la forma di attuazione della Figura 4), la corrente I2 ha lo stesso segno della corrente I1. Così, come rappresentato nella Figura 3, il generatore di corrente 2306 può ricevere un segnale di controllo CTR2 al fine di commutare il segno della corrente I2.

Per esempio, questo è rappresentato anche nella Figura 4, in cui il generatore di corrente 2306 è implementato con un generatore di corrente 2114 che fornisce una corrente Io e un generatore di corrente 2116 che fornisce una corrente -Io, in cui uno dei generatori di corrente 2114 o 2116 è abilitato in funzione del segnale S4. Per contro, nella forma di attuazione rappresentata nella Figura 5, il generatore di corrente 2306 può essere implementato soltanto con il generatore di corrente 2114 che fornisce una corrente Io.

Per esempio, la Figura 8 rappresenta una forma di attuazione del circuito di pilotaggio 210a rappresentato nella Figura 4.

Nella forma di attuazione rappresentata nella Figura 8, la corrente Ic (per es., all’uscita dello stadio di ingresso OA1, Q1) è fornita all’ingresso di un primo specchio di corrente (Q2, Q3, Q4). Per esempio, nella forma di attuazione, lo specchio di corrente è implementato con transistori bipolari, come transistori bipolari pnp. Di conseguenza, nella forma di attuazione considerata, la corrente Ic scorre attraverso l’ingresso Q2 dello specchio di corrente, per es. implementato con un primo transistore bipolare pnp, ed è rispecchiata su una prima uscita Q3 dello specchio di corrente, per es. implementato con un secondo transistore bipolare pnp, e una seconda uscita Q4 dello specchio di corrente, per es. implementato con un secondo transistore bipolare pnp. L’uscita Q3 dello specchio di corrente (Q2-Q3) fornisce così una prima corrente proporzionale alla corrente Ic, e l’uscita Q4 dello specchio di corrente (Q2-Q4) fornisce una seconda corrente proporzionale alla corrente Ic.

Questa prima corrente fornita dall’uscita Q3 dello specchio di corrente (Q2-Q3) è quindi applicata all’ingresso Q5 di un secondo specchio di corrente (Q5, Q6), per es. implementato con transistori bipolari, come transistori bipolari npn. L’uscita Q3 dello specchio di corrente (Q5-Q6) fornisce così una corrente proporzionale alla prima corrente, che è proporzionale a sua volta alla corrente Ic.

Nella forma di attuazione considerata, l’uscita Q4 del primo specchio di corrente (Q2-Q4) e l’uscita Q6 del secondo specchio di corrente (Q5-Q6) sono connesse entrambe al nodo N1. Specificamente, in varie forme di attuazione, dimensionando in maniera adatta gli specchi di corrente, l’uscita Q4 del primo specchio di corrente (Q2-Q4) fornisce una corrente k·Ic al nodo N1 e l’uscita Q6 del secondo specchio di corrente (Q5-Q6) fornisce una corrente -k·Ic al nodo N1.

Nella forma di attuazione considerata, il circuito comprende anche sotto-circuiti per disabilitare selettivamente il flusso di corrente rispettivamente dall’uscita Q4 del primo specchio di corrente (Q2-Q4) e dall’uscita Q6 del secondo specchio di corrente (Q5-Q6) al nodo N1.

Per esempio, nella forma di attuazione considerata, al fine di disabilitare selettivamente il flusso di corrente dall’uscita Q4 del primo specchio di corrente (Q2-Q4) al nodo N1, un primo sotto-circuito comprende:

- un diodo D1 connesso tra l’uscita Q4 del primo specchio di corrente e il nodo N1;

- uno switch elettronico Q8, come un transistore bipolare, per es. un transistore bipolare npn, connesso tra l’uscita Q4 del primo specchio di corrente e la massa, in cui lo switch elettronico Q8 è pilotato in funzione di un segnale di controllo S1 binario.

Così, quando lo switch elettronico Q8 è chiuso, la corrente fornita dall’uscita Q4 del primo specchio di corrente (Q2-Q4) scorre a massa, e il diodo D1 blocca un flusso di corrente dal nodo N1.

Per contro, nella forma di attuazione considerata, al fine di disabilitare selettivamente il flusso di corrente dall’uscita Q6 del secondo specchio di corrente (Q5-Q6) al nodo N1, un secondo sotto-circuito comprende:

- uno switch elettronico Q7, come un transistore bipolare, per es. un transistore bipolare npn, configurato per disabilitare il secondo specchio di corrente (Q5-Q6), in cui lo switch elettronico Q8 è pilotato in funzione di un segnale di controllo S2 binario.

Così, nella forma di attuazione considerata, lo specchio di corrente Q2-Q4 e il primo sotto-circuito D1, Q8 implementano il circuito di carica 2102 che fornisce una corrente k·Ic, in cui il circuito di carica 2102 può essere disabilitato/abilitato in funzione del segnale di controllo S1, e lo specchio di corrente Q2-Q3, lo specchio di corrente Q5-Q6 e il secondo sotto-circuito (Q7) implementano il circuito di scarica 2104 che fornisce una corrente -k·Ic, in cui il circuito di scarica 2104 può essere disabilitato/abilitato in funzione del segnale di controllo S2.

Come menzionato in precedenza, nella forma di attuazione considerata, il circuito di controllo 2106 è configurato per generare i segnali di controllo S1 e S2 (Figura 4) o i segnali di controllo S1 e S5 in funzione della tensione VCT sul condensatore CT (nel nodo N1) e del segnale di misurazione Vs.

Per esempio, in varie forme di attuazione, il segnale Vs proporzionale alla corrente risonante è fornito a un comparatore 2108, che genera così un segnale di controllo S3 binario che indica se il segnale Vs (la corrente risonante) è positivo o negativo. Per esempio, nella forma di attuazione rappresentata nella Figura 4, il circuito 2108 è implementato con un comparatore CO1 che riceve a un terminale di ingresso positivo la tensione Vs, un terminale di ingresso negativo è connesso a massa, per es. GND1, e l’uscita del comparatore CO1 fornisce il segnale S3. Di conseguenza, nella forma di attuazione considerata, il segnale S3 è alto quando il segnale Vs (la corrente risonante) è positivo.

Inoltre, nella forma di attuazione considerata, il circuito di controllo 2106 comprende un circuito 2110 configurato per impostare un segnale di controllo S4 binario a un primo livello logico (per es., a basso) quando la tensione VCT è minore di una soglia inferiore Vv, e a un secondo livello logico (per es., ad alto) quando la tensione VCT è maggiore di una soglia superiore Vp. Così, il circuito 2110 implementa sostanzialmente un comparatore con isteresi che ha rispettive soglie inferiore e superiore Vv e Vp.

Per esempio, in varie forme di attuazione, il circuito 2106 comprende:

- un primo comparatore CO3 che riceve la tensione VCT a un terminale di ingresso negativo, la tensione Vv a un terminale di ingresso positivo;

- un secondo comparatore CO2 che riceve la tensione VCT a un terminale di ingresso positivo, la tensione Vp a un terminale di ingresso negativo; e

- un flip-flop set-reset FF1, che riceve a un terminale di ingresso di set il segnale all’uscita del comparatore CO3 e a un terminale di ingresso di reset il segnale all’uscita del comparatore CO2, in cui l’uscita (Q) del flip-flop FF1 fornisce il segnale S4.

In varie forme di attuazione, i segnali S3 e S4 sono elaborati da un circuito 2112 al fine di generare i segnali S1 e S2, e anche i segnali di pilotaggio HSGD e LSGD per gli switch SW1 e SW2.

Specificamente, nella forma di attuazione considerata, il circuito di carica 2102 è abilitato quando il segnale S3 indica che la corrente risonante è negativa, e il segnale S4 indica che la tensione VCT è minore della soglia superiore Vp. Per contro, nella forma di attuazione considerata, il circuito di scarica 2104 è abilitato quando il segnale S3 indica che la corrente risonante Is è positiva, e il segnale S4 indica che la tensione VCT è maggiore della soglia inferiore Vv.

Nella forma di attuazione considerata, il segnale S4 è fornito anche a un dispositivo monostabile MF1. Specificamente, l’uscita del dispositivo monostabile MF1 è impostata ad alto dopo un ritardo di Td rispetto a ciascun fronte di salita o di discesa del segnale S4. L’uscita del dispositivo monostabile MF1 e il segnale S4 sono forniti a una porta logica AND1, come una porta logica AND, al fine di generare il segnale LSGD. Inoltre, l’uscita del dispositivo monostabile MF1 e la versione invertita del segnale S4 (per es., a un’uscita invertita del flip-flop FF1) sono fornite a una porta logica AND2, come una porta logica AND, al fine di generare il segnale HSGD. Di conseguenza, sostanzialmente, il dispositivo monostabile MF1 e le porte logiche AND1 e AND2 implementano un circuito configurato per:

- impostare il segnale LSGD ad alto (chiudendo con ciò lo switch elettronico low-side SW2), dopo un ritardo Td rispetto a un fronte di salita nel segnale S4;

- impostare il segnale LSGD a basso (aprendo con ciò lo switch elettronico low-side SW2), quando il segnale S4 va basso (in modo sostanzialmente contemporaneo al fronte di discesa del segnale S4);

- impostare il segnale HSGD ad alto (chiudendo con ciò lo switch elettronico high-side SW1), dopo un ritardo Td rispetto a un fronte di discesa nel segnale S4; e

- impostare il segnale HDGD a basso (aprendo con ciò lo switch elettronico high-side SW1), quando il segnale S4 va alto (in modo sostanzialmente contemporaneo al fronte di salita del segnale S4).

In generale, il dispositivo monostabile MF1 può anche essere implementato con altri circuiti di ritardo, come una linea di ritardo.

Di conseguenza, come rappresentato anche nella Figura 6, quando il segnale HSDG è impostato ad alto (lo switch elettronico high-side SW1 è chiuso) e la corrente risonante è positiva, il circuito di controllo 2106 abilita il circuito di scarica 2104. Una volta che la tensione VCT raggiunge la soglia inferiore Vv, il segnale S4 è impostato ad alto, per cui il circuito di controllo 2106 imposta il segnale HSDG a basso. Dopo il tempo (morto) Td, il circuito di controllo 2106 imposta allora il segnale LSDG ad alto (lo switch elettronico low-side SW2 è chiuso). Una volta che la corrente risonante diventa negativa, il circuito di controllo 2106 abilita il circuito di carica 2102. Una volta che la tensione VCT raggiunge la soglia superiore Vp, il segnale S4 è impostato a basso, per cui il circuito di controllo 2106 imposta il segnale LSDG a basso. Dopo il tempo (morto) Td, il circuito di controllo 2106 imposta quindi il segnale HSDG ad alto. Una volta che la corrente risonante diventa positiva, il circuito di controllo 2106 abilita di nuovo il circuito di scarica 2102.

Specificamente, nella forma di attuazione considerata, il circuito di controllo 2106 è configurato per terminare l’intervallo di tempo Δt1, quando la tensione VCT raggiunge la soglia inferiore Vv. Specificamente, nella forma di attuazione considerata, il circuito di controllo 2106 disattiva contemporaneamente il circuito di scarica 2104, e una volta che la corrente risonante diventa positiva, il circuito di controllo 2106 attiva il circuito di carica 2102. Similmente, il circuito di controllo 2106 è configurato per terminare l’intervallo di tempo Δt3, quando la tensione VCT raggiunge la soglia superiore Vp. Specificamente, nella forma di attuazione considerata, il circuito di controllo 2106 disattiva contemporaneamente il circuito di carica 2102, e una volta che la corrente risonante diventa negativa, il circuito di controllo 2106 attiva il circuito di scarica 2102. Così, mentre il tempo Td (tra l’istante in cui la tensione VCT raggiunge la soglia superiore/reset del segnale LSGD e l’istante in cui il segnale HSGD è impostato) è fisso, il tempo Tz tra l’istante in cui la tensione VCT raggiunge la soglia superiore Vp e l’istante in cui il circuito di scarica è attivato (perché la corrente risonante diventa positiva) è variabile.

Nella forma di attuazione considerata, il generatore di corrente 2114 è implementato con:

- un circuito di polarizzazione, come un resistore o un generatore di corrente, che genera una corrente Io; e

- uno specchio di corrente, per es. implementato con transistori bipolari, come transistori bipolari pnp, in cui un ingresso Q9 dello specchio di corrente riceve la corrente Io fornita dal circuito di polarizzazione e un’uscita Q11 dello specchio di corrente è connessa a un nodo N2, che è connesso a sua volta al condensatore CT.

Nella forma di attuazione considerata, il generatore di corrente 2116 è implementato con:

- una seconda uscita Q10 dello specchio di corrente Q9-Q11; e

- un secondo specchio di corrente, per es. implementato con transistori bipolari, come transistori bipolari npn, in cui un ingresso Q12 dello specchio di corrente riceve la corrente fornita dall’uscita Q10 del primo specchio di corrente e un’uscita Q13 del secondo specchio di corrente è connessa a un nodo N2.

Specificamente, il secondo specchio di corrente Q12-Q13 può essere abilitato selettivamente attraverso uno switch elettronico Q14, come un transistore bipolare, pilotato attraverso il segnale S4. Inoltre, l’uscita Q11 dello specchio di corrente Q9-Q11 fornisce sempre la corrente Io. Così, al fine di fornire la corrente Io o -Io, lo specchio di corrente Q12-Q13 può essere dimensionato (per es., attraverso un fattore di specularità di 2) al fine di fornire una corrente -2Io al nodo N2.

Così, nella forma di attuazione considerata, se il segnale S2 all’uscita di CO1 è dapprima alto, l’uscita della porta logica NAND1, che riceve all’ingresso l’uscita negata del comparatore CO1 e l’uscita Q del flip-flop FF1, così è alta. Il transistore Q8, connesso tra il transistore Q4 e la massa GND (corrispondente, per es., a GND1), è attivato e devia a massa la corrente che scorre attraverso il transistore bipolare Q4. Dato che l’uscita Q di FF1 è alta, il transistore Q14 è ON, cosicché lo specchio Q12-Q13 è OFF e Q11 fornisce una corrente Io al condensatore di temporizzazione CT. In questo modo, CT è caricato soltanto dalla corrente Io e sarà osservata una rampa di tensione di salita con una pendenza Io/CT.

Dopo qualche tempo, la corrente risonante diventa negativa così come il segnale Vs: l’uscita del comparatore CO1 (segnale S3) diventerà bassa, gli ingressi della porta logica NAND1 saranno entrambi alti e, perciò, la sua uscita (segnale S1) diventerà bassa. Il transistore Q8 è disattivato e la corrente rispecchiata dal transistore Q4 è deviata nel condensatore CT attraverso il diodo D1. D’altra parte, dato che l’uscita Q del flip-flop FF1 è bassa, l’uscita della porta logica NAND2 che riceve il segnale Q e l’uscita del comparatore CO1 sono alte, per cui il transistore Q7, connesso tra i terminali di base comuni dei transistori Q5 e Q6 e la massa GND, è attivato e mantiene disattivato lo specchio Q5-Q6. La corrente kIc dal transistore Q4 si sommerà ad Io e caricherà il condensatore CT, così su di esso sarà osservata una rampa di tensione di salita con una pendenza (kIc Io)/ CT. Una rampa con tale pendenza è prodotta dall’istante in cui la corrente del circuito risonante è negativa e, cioè, il suo segno è uguale a quello della tensione applicata al circuito risonante stesso (negativo di per sé quando il transistore SW2 del semi-ponte è attivato).

Non appena la tensione sul condensatore CT raggiunge la tensione di riferimento Vp, il comparatore CO2, configurato per confrontare la tensione VCT alle estremità del condensatore CT con la tensione di riferimento Vp, resetta il flip-flop SR FF1 la cui uscita Q diventa zero. Questo fa sì che il semi-ponte sia fatto commutare: l’uscita LSGD diventa immediatamente zero e, dopo un ritardo Td generato da MF1 insieme alla porta logica AND2, l’uscita HSGD della porta logica AND2 diventa alta, e il transistore SW1 del semi-ponte è attivato. L’uscita della porta logica NAND1 è forzata alta e il transistore Q8 è attivato; la corrente che scorre attraverso il transistore Q4 è deviata verso la massa GND. Il diodo D1 polarizzato inversamente isola il condensatore CT, evitando così che si scarichi attraverso il transistore Q8. Simultaneamente, dato che l’uscita Q di FF1 è bassa, il transistore Q14 è OFF cosicché lo specchio Q12-Q13 è ON e Q13 assorbe una corrente 2Io; siccome Q11 sta ancora fornendo una corrente Io, il condensatore di temporizzazione CT è caricato con una corrente netta uguale a Io e sarà osservata una rampa di tensione di discesa con una pendenza -Io/CT.

Fino ad ora, lo specchio Q5-Q6 era disattivato. All’ingresso della porta logica NAND2, tuttavia, il segnale Q ora è alto, per cui l’uscita della porta logica dipende dallo stato del comparatore CO1. A causa del periodo di conduzione del transistore SW2 del semi-ponte, la corrente è negativa quando il semi-ponte è fatto commutare, per cui l’uscita del comparatore CO1 è ancora bassa, l’uscita della porta logica NAND2 è alta, il transistore Q7 è attivato e lo specchio Q5-Q6 è disattivato. A causa della commutazione, tuttavia, la tensione applicata ora al circuito risonante è positiva, per cui, dopo un breve tempo, anche la corrente del circuito risonante e la tensione Vs diventeranno positive. L’uscita di CO1 diventa alta, quella di NAND2 con entrambi gli ingressi alti diventa bassa e lo specchio Q5-Q6 è attivato prendendo una corrente uguale a Ic dal condensatore CT. Su di esso sarà osservata una rampa di tensione di discesa con una pendenza –(kIc Io)/CT. Una rampa con tale pendenza è prodotta dall’istante in cui la corrente del circuito risonante è positiva e il suo segno è uguale a quello della tensione applicata al circuito risonante stesso (positivo di per sé quando il MOSFET SW1 del semi-ponte è attivato).

La scarica procede finché la tensione VCT non raggiunge il valore Vv quando il comparatore CO3 imposta di nuovo il flip-flop SR FF1, portando alta la sua uscita Q e disattivando ancora gli specchi Q5-Q6 e Q12-Q13, arrestando la scarica del condensatore CT. L’uscita della porta logica NAND1 è ancora alta, siccome la corrente del circuito risonante è ancora positiva e l’uscita del comparatore CO1 è alta, il transistore Q8 è attivato e il diodo D1 è polarizzato inversamente. Perciò, la corrente di carica CT è soltanto Io.

A causa della commutazione, tuttavia, la tensione applicata ora al circuito risonante è negativa, per cui, dopo un breve tempo, anche la corrente del circuito risonante e la tensione Vs diventeranno negative. L’uscita del comparatore CO1 diventa bassa e, perciò, anche quella di NAND1, il transistore Q8 è disattivato e la corrente che scorre attraverso il transistore Q4 carica di nuovo il condensatore CT, ecc., ecc.

Così, sostanzialmente, il circuito di controllo 210a rappresentato nelle Figure 4 e 8 è configurato per:

- caricare e scaricare alternativamente il condensatore CT con una prima corrente costante Io, non zero, negli intervalli di tempo di un ciclo di commutazione Ts quando la tensione e la corrente del dispositivo risonante hanno segno opposto (S3 è alto e S4 è alto, o S3 è basso e S4 è basso), - caricare e scaricare alternativamente il condensatore CT con una seconda corrente costante kIc Io negli intervalli di tempo di un ciclo di commutazione Ts quando la tensione applicata al dispositivo risonante e la corrente che scorre attraverso di esso hanno segno uguale (S3 è alto e S4 è basso, o S3 è basso e S4 è alto), quando detta seconda corrente costante comprende una corrente Ic rappresentativa dell’anello di retroazione che controlla la tensione di uscita o la corrente di uscita del convertitore ed è più grande della prima corrente costante Io, non zero, e

- fare commutare il semi-ponte e invertire le fasi di carica/scarica del condensatore CT quando la tensione del condensatore VCT raggiunge un valore di soglia inferiore o superiore Vv e Vp.

L’equazione che descrive la carica del condensatore CT in un semi-periodo di commutazione partendo a t = 0 e che termina a t = Ts/2 (Ts essendo il periodo di commutazione), che nel caso ideale dovrebbe corrispondere alla durata dei semi-periodi TA e TB, e in cui la corrente del dispositivo risonante cambia segno a t = Tz, indicando con Vv (per esempio, uguale a 1 V) la tensione della valle della forma d’onda sul condensatore CT e con Vp (per esempio, uguale a 4 V) la tensione del picco della forma d’onda, può essere scritta come:

Notando che lo spostamento di tempo TSH comandato è uguale Ts/2-Tz, questa equazione può essere riscritta come:

Risolvendo questa equazione per TSH, è possibile trovare la legge di controllo che collega lo spostamento di tempo comandato alla corrente di controllo Ic:

La Figura 9 rappresenta uno schema circuitale di un dispositivo di controllo in linea con la forma di attuazione rappresentata nella Figura 5.

La corrente di controllo Ic (che è modulata dall’anello di controllo a retroazione negativa della corrente o della tensione di uscita) è fornita di nuovo a uno stadio di ingresso opzionale che comprende un amplificatore operazionale OA1 e un transistore Q1 (si veda anche la rispettiva descrizione della Figura 8). Così, l’uscita dell’amplificatore operazionale OA1 controlla un transistore bipolare Q1 che consente alla corrente Ic di essere fornita di nuovo verso uno specchio di corrente Q2-Q4, per es. implementato con transistori bipolari, come transistori bipolari pnp connessi a una tensione di alimentazione Vdd. Di conseguenza, quando abilitata, l’uscita Q4 dello specchio di corrente fornisce di nuovo una corrente kIc a un nodo N1, che è connesso anche al condensatore CT.

La Figura 9 rappresenta anche un sotto-circuito alternativo per abilitare l’uscita Q4 dello specchio di corrente Q2-Q4, che può anche essere usato al posto del diodo D1 e dello switch elettronico Q8.

Specificamente, nella forma di attuazione considerata, lo specchio di corrente Q2-Q4 può essere disabilitato selettivamente attraverso uno switch elettronico Q8a, per es. un transistore bipolare pnp. Nella forma di attuazione considerata, al fine di pilotare correttamente il terminale di controllo dello switch elettronico Q8a (per es., il terminale di base di un rispettivo transistore), il sottocircuito può anche comprendere un resistore di pull-up R1, e uno switch elettronico Q8b connesso (opzionalmente con un ulteriore resistore R2) tra il terminale di controllo dello switch elettronico Q8a e la massa, per es. GND1. Di conseguenza, nella forma di attuazione considerata, il segnale S1 può essere applicato al terminale di controllo dello switch elettronico Q8b.

Così, nella forma di attuazione considerata, lo specchio di corrente Q2-Q4 e il sotto-circuito che comprende i componenti Q8a, R1, R2 e Q8b implementano il generatore di corrente 2102 della Figura 5 che fornisce una corrente kIc, che può essere abilitata/disabilitata selettivamente in funzione del segnale di controllo S1.

Nella forma di attuazione considerata, il generatore di corrente 2114 è implementato (in modo simile alla forma di attuazione rappresentata nella Figura 8) attraverso:

- un circuito di polarizzazione configurato per generare una corrente Io, come un resistore R3; e

- uno specchio di corrente Q9-Q11, che riceve all’ingresso Q9 la corrente Io e che fornisce all’uscita Q11 una corrente Io al nodo N2, che è di nuovo connesso al condensatore CT.

Di conseguenza, nella forma di attuazione considerata, quando lo specchio di corrente Q2-Q4 è abilitato, cioè quando il transistore bipolare Q8a che ha i terminali di collettore e di emettitore accoppiati tra la tensione di alimentazione Vdd e il terminale di base dei transistori Q2 e Q4 è OFF, lo specchio Q2-Q4 genera la corrente kIc verso il nodo N1/il condensatore CT, così caricandolo. Il transistore bipolare Q8a è OFF (e lo specchio Q2, Q4 è ON) quando il transistore bipolare Q8b è OFF; il transistore bipolare Q8a è ON (e lo specchio Q2, Q4 è OFF) quando il transistore bipolare Q8b, pilotato dalla porta logica di OR-esclusivo XOR1, è ON. Il condensatore CT è caricato anche dalla corrente Io fornita dalla sorgente di corrente costituita da Q9, Q11 e R3 (che definisce il valore di Io ≈ Vdd/R3, ipotizzando che Vdd >> Vbe). In varie forme di attuazione, questo generatore è sempre attivo o ON.

In linea con la descrizione della Figura 5, nella forma di attuazione considerata, il circuito di pilotaggio 210a comprende anche un circuito di reset 2118. Specificamente, nella forma di attuazione considerata, il circuito di reset 2118 è implementato con uno switch elettronico Q6, come un transistore bipolare Q6 (per es., npn), configurato per cortocircuitare il condensatore CT, per es. connettendo a massa il nodo N1, in funzione del segnale di controllo S5.

Di conseguenza, nella forma di attuazione considerata, il circuito di controllo 2106 deve generare i vari segnali di controllo. Generalmente, in linea con la descrizione della Figura 8, è usato un comparatore CO1 per generare il segnale di controllo S3 in funzione del segnale di misurazione Vs.

Inoltre, durante ciascun semi-periodo TA/TB, il circuito di pilotaggio 210a è configurato per:

a) abilitare il generatore di corrente 2102, cioè abilitare l’uscita Q4 dello specchio di corrente Q2-Q4, quando il segnale Vs indica che la corrente risonante ha cambiato segno;

b) determinare quando la tensione VCT raggiunge la soglia Vp; e

c) quando la tensione VCT raggiunge la soglia Vp, resettare il condensatore CT e fare partire un nuovo semiperiodo.

A questo scopo, il circuito comprende di nuovo un comparatore CO2 configurato per determinare quando la tensione VCT raggiunge/supera la soglia Vp. L’uscita del comparatore può quindi essere fornita a un circuito generatore di trigger opzionale, per es. sotto forma di un circuito monostabile MF2, configurato per generare il segnale di controllo S5 usato per resettare il condensatore CT alla fine dei semi-periodi TA e TB.

Nella forma di attuazione considerata, l’uscita del comparatore CO2 è fornita anche a un flip-flop FF1, che cambia livello di uscita in risposta a ciascun fronte di salita del segnale all’uscita del comparatore. Per esempio, in varie forme di attuazione è usato un flip-flop J-K, che riceve il segnale all’uscita del comparatore CO2 come segnale di clock. Generalmente, un tale flip-flop J-K può avere associato un circuito che fornisce rispettivi valori al fine di effettuare una commutazione/inversione dei livelli di uscita, per es. applicando un “1” al terminale J e un “1” al terminale K del flip-flop JK FF1. Di conseguenza, l’uscita del flip-flop FF1 può essere usata di nuovo come segnale di controllo S4.

Nella forma di attuazione considerata, una porta logica XOR1, come una porta logica XOR, può allora essere usata per generare il segnale S1 in funzione dei segnali S3 e S4, perché la corrente kIc dovrebbe essere abilitata quando il segnale S3 è alto e il segnale S4 è basso o quando il segnale S3 è basso e il segnale S4 è alto. In effetti, nelle forme di attuazione rappresentate nelle Figure 5 e 9, il circuito di pilotaggio 210a è configurato per:

- caricare il condensatore CT con una prima corrente costante Io, non zero, nell’intervallo di tempo Tz di un semi-ciclo di commutazione (TA, TB) quando la corrente e la tensione del dispositivo risonante hanno segno opposto (S3 è alto e S4 è alto, o S3 è basso e S4 è basso),

- caricare il condensatore CT con una seconda corrente costante kIc Io nell’intervallo di tempo di un semi-ciclo di commutazione (TA, TB) quando la tensione applicata al dispositivo risonante e la corrente che scorre attraverso di esso hanno segno uguale (S3 è alto e S4 è basso, o S3 è basso e S4 è alto), in cui la seconda corrente (costante) comprende una corrente Ic rappresentativa dell’anello di retroazione che controlla la tensione di uscita o la corrente di uscita del convertitore ed è più grande della prima corrente costante Io, non zero, e

- fare commutare il semi-ponte e resettare il condensatore CT quando la tensione del condensatore CT raggiunge una tensione di soglia Vp.

Nella forma di attuazione considerata, i segnali LSGD e HSGD possono così essere generati come nella Figura 8 in funzione del segnale S4 (e della sua versione invertita), per es. usando un circuito monostabile MF1 e due porte logiche AND1 e AND2.

Specificamente, nella forma di attuazione considerata, la tensione VCT sul condensatore CT è inizialmente zero. Un circuito di inizializzazione 2117 imposta gli ingressi J e K del flip-flop FF1, per es. a “0” e a “1”, rispettivamente, in modo tale che la sua uscita Q (segnale S4) sia bassa (e, perciò, che la sua Q negata sia alta), quindi imposta J = K = “1”. Con ciò, da ora, il flip-flop FF1 agirà come un Toggle a ogni fronte positivo applicato al suo ingresso asincrono/ingresso di clock dal comparatore CO2, atto a confrontare la tensione VCT attraverso il condensatore CT con la tensione di riferimento Vp. Dato che il segnale S4 è asserito basso, dopo un ritardo Td effettuato dal dispositivo monostabile MF1, insieme alla porta logica AND1, l’uscita LSGD diventa alta e il transistore low-side del semi-ponte è attivato. Il segnale Vs è inizialmente positivo, così l’uscita (segnale S3) del comparatore CO1 è dapprima alta, e l’uscita (segnale S1) della porta OR-esclusivo XOR1 che riceve i segnali S3 e S4 così è alta. Il transistore bipolare Q8b è ON così come il transistore bipolare Q8a, così lo specchio Q2-Q4 è OFF, il condensatore CT è caricato soltanto dalla corrente Io e sarà osservata una rampa con una pendenza di Io/CT.

Quando il segnale Vs diventa negativo come risultato dell’evoluzione naturale della corrente del dispositivo risonante, il segnale S3 diventa basso, gli ingressi della porta logica XOR1 diventeranno entrambi bassi e, perciò, la sua uscita (segnale S1) diventerà bassa. Il transistore Q8b è disattivato, il transistore Q8a è disattivato di conseguenza, e lo specchio Q2-Q4 è attivato, in modo tale che la corrente kIc che scorre attraverso il transistore Q4 carichi il condensatore CT e su di esso sarà osservata una rampa di tensione ascendente con una pendenza (kIc Io)/CT. Una tale rampa con pendenza più elevata è prodotta dall’istante in cui la corrente del circuito risonante diventa negativa, cioè, ha lo stesso segno della tensione applicata al circuito risonante stesso (negativo di per sé quando il transistore low-side del semi-ponte è attivato).

Non appena la tensione VCT sul condensatore CT raggiunge la tensione di riferimento Vp, l’uscita del comparatore CO2 diventa alta invertendo così lo stato delle uscite del flipflop FF1, la cui uscita Q (segnale S4) diventa alta (e Q negato diventa bassa). Questo fa sì che il semi-ponte sia fatto commutare: l’uscita LSGD diventa immediatamente zero e, dopo un ritardo Td generato dal dispositivo monostabile MF1 insieme alla porta logica AND2, l’uscita HSGD diventa alta, e il transistore high-side SW1 del semi-ponte è attivato.

Simultaneamente, il fatto che l’uscita del comparatore CO2 vada alta innesca il dispositivo monostabile MF2 che rilascia un breve impulso che accende temporaneamente il transistore bipolare Q6, che perciò scarica velocemente il condensatore CT. La durata dell’impulso fornito in uscita da MF2 e, quindi, il tempo di ON di Q6 dovrebbero essere sufficienti da scaricare totalmente CT, in modo tale che la tensione VCT sia resettata sostanzialmente a zero.

Il segnale Vs è ancora negativo, per cui l’uscita del comparatore CO1 (segnale S3) è bassa e l’uscita (segnale S1) della porta logica XOR1, dato che il segnale S4 è alto, è forzata alta e perciò i transistori Q8b e Q8a sono attivati, disattivando così lo specchio di corrente Q2-Q4. Di nuovo, il condensatore CT è caricato soltanto dalla corrente Io e sarà osservata una rampa con una pendenza di Io/CT, a condizione che la tensione Vs rimanga negativa.

A causa della commutazione, tuttavia, la tensione applicata ora al circuito risonante è positiva, per cui, dopo un breve tempo, anche la corrente del circuito risonante diventerà positiva, così come lo farà la tensione Vs. L’uscita (segnale S3) del comparatore CO1 diventa alta, quella della porta logica XOR1 (segnale S1), dato che entrambi gli ingressi sono alti (segnali S3 e S4), diventa bassa, i transistori Q8b e Q8a sono disattivati e lo specchio di corrente Q2-Q4 è attivato caricando il condensatore CT con la sua corrente kIc. Su di esso sarà osservata una rampa di tensione ascendente con una pendenza (kIc Io)/CT. Una tale rampa è prodotta dall’istante in cui la corrente del circuito risonante è positiva e, cioè, il suo segno è uguale a quello della tensione applicata al circuito risonante stesso (positivo di per sé quando il transistore high-side del semi-ponte è attivato).

Questa carica procede finché la tensione attraverso il condensatore CT non raggiunge ancora una volta il valore Vp, e l’uscita di CO2 diventa alta, invertendo perciò lo stato delle uscite del FF1, la cui uscita Q (segnale S4) diventa zero. Questo fa sì che il semi-ponte sia fatto commutare: l’uscita HSGD diventa immediatamente zero e, dopo un ritardo Td generato da MF1 insieme alla porta logica AND1, l’uscita LSGD diventa alta, e il transistore low-side del semi-ponte è attivato.

Simultaneamente, il fatto che l’uscita di CO2 vada alta innesca il dispositivo monostabile MF2 che rilascia un breve impulso che accende temporaneamente il transistore bipolare Q6, che perciò scarica velocemente il condensatore CT. La durata dell’impulso fornito in uscita da MF2 e, quindi, il tempo di ON di Q6 dovrebbero essere di nuovo sufficienti a scaricare totalmente CT, in modo tale che la tensione VCT sia resettata sostanzialmente a zero e che inizi un nuovo ciclo con le stesse fasi descritte precedentemente.

Anche in questo caso, la corrente di retroazione Ic controlla la distanza di tempo tra i passaggi per lo zero della corrente del circuito risonante e la commutazione seguente del semi-ponte. Le equazioni che descrivono il funzionamento di questo circuito e la legge di controllo risultante possono essere trovate con (1), (2) e (3) in cui Vv = 0.

L’inventore ha osservato che le forme di attuazione qui descritte permettono di implementare un circuito di pilotaggio 210a meno suscettibile a modificare il duty cycle dell’onda quadra generata rispetto al 50% e, quindi, atto a mitigare il problema delle asimmetrie nella corrente risonante e della distribuzione disuguale delle correnti secondarie.

Per esempio, con riferimento alla forma di attuazione rappresentata nella Figura 9 e ipotizzando che il comparatore di corrente zero CO1 abbia un offset positivo, per es. di 5 mV, la corrente del dispositivo risonante è riconosciuta come negativa a condizione che la tensione Vs sia minore di 5 mV e come positiva soltanto quando Vs è maggiore di 5 mV. Perciò, nei semi-cicli positivi TB (cioè, quando lo switch high-side SW1 del semi-ponte è ON) il passaggio per lo zero con una direzione positiva della corrente del dispositivo risonante è rilevato quando è già maggiore di zero e quindi più tardi che nei semi-cicli negativi TA (cioè, quando lo switch low-side SW2 del semi-ponte è ON) in cui il passaggio per lo zero con una direzione negativa della corrente del dispositivo risonante rilevato quando è ancora maggiore di zero. Come risultato, con uno spostamento di tempo TSH comandato fisso, la durata dei semi-cicli positivi TB sarà più lunga di quella dei semi-cicli negativi TA.

Senza la tecnica di compensazione descritta, per es. Io = 0, lo spostamento di tempo TSH comandato è sostanzialmente lo stesso in entrambi i semi-cicli, così qualsiasi discordanza ΔTz nella rilevazione degli istanti di passaggio per lo zero si traduce nella stessa discordanza nella durata dei due semi-cicli.

Con il procedimento proposto, il valore della rampa alla fine della fase di carica lenta con la tecnica di compensazione proposta sarà più alto soltanto nei semi-cicli positivi TB (dove dura più a lungo) rispetto ai semi-cicli negativi TA (dove è più breve). Perciò, nei semi-cicli positivi TB, si impiegherà un tempo più breve affinché la rampa raggiunga il livello di riferimento Vp e un tempo più lungo nei semi-cicli negativi TA. Ci sarà una discordanza ΔTSH dello spostamento di tempo comandato nei due semi-cicli che ha il segno opposto di ΔTz, cosicché tende a compensare ΔTz.

In generale, anche un altro disturbo che causa un cambiamento ΔTz nell’istante Tz quando è rilevato il passaggio per lo zero del segnale Vs può essere compensato parzialmente da un cambiamento ΔTSH che ridurrà il cambiamento della durata del semi-ciclo risultante.

In modo degno di nota, nelle forme di attuazione considerate, la sorgente di corrente costante Io è sempre attiva per tutto ciascun semi-ciclo di commutazione (TA o TB).

Come opzione alternativa, questa sorgente di corrente potrebbe essere attiva soltanto durante il primo intervallo Tz di ciascun semi-periodo TA/TB (cioè, per 0 ≤ t ≤ Tz), in modo tale che le pendenze della rampa per Tz < t ≤ Ts/2 in ciascun semi-ciclo di commutazione sarebbero ±kIc/CT (invece di ±(kIc Io)/CT).

Come altra opzione alternativa, la sorgente di corrente costante Io potrebbe essere attiva soltanto durante l’intervallo di tempo Tz < t ≤ Ts/2 e la corrente ±kIc sempre attiva durante ciascun semi-ciclo di commutazione, in modo tale che le pendenze della rampa sarebbero ±kIc/CT per 0 ≤ t ≤ Tz e di nuovo ±(kIc Io)/CT nel resto del semi-ciclo di commutazione.

In effetti, l’inventore ha osservato che può essere usato un qualsiasi generatore di corrente (o una combinazione di generatori di corrente) configurato per generare una pendenza inferiore nell’intervallo di tempo 0 ≤ t ≤ Tz e una pendenza maggiore nell’intervallo di tempo Tz < t ≤ Ts/2.

Nelle forme di attuazione considerate fino ad ora, l’ampiezza delle rampe è costante e la corrente di retroazione Ic modula la pendenza della rampa nell’intervallo di tempo Tz < t ≤ Ts/2 e opzionalmente anche nell’intervallo 0 ≤ t ≤ Tz, modulando così il TSH comandato. In generale, una modulazione simile del tempo TSH può essere ottenuta mantenendo costanti le pendenze delle rampe (una pendenza inferiore nell’intervallo di tempo 0 ≤ t ≤ Tz e una pendenza maggiore nell’intervallo di tempo Tz < t ≤ Ts/2) e modulando/variando l’ampiezza delle rampe in funzione della corrente Ic. Questa modulazione può coinvolgere l’uno o l’altro dei due livelli di tensione Vp o Vv (o entrambi).

Per esempio, la Figura 10 rappresenta una forma di attuazione in linea con il dispositivo rappresentato nella Figura 8, in cui la corrente di retroazione Ic modula soltanto il livello di tensione Vp.

In questo caso, l’ingresso Q2 dello specchio di corrente Q2-Q3/Q2-Q4 è connesso a un circuito di polarizzazione, come un resistore R1, configurato per generare una corrente di riferimento Iref (costante). Di conseguenza, quando abilitata, l’uscita Q4 fornisce una corrente k·Iref al nodo N1 e l’uscita Q6 dello specchio di corrente Q5-Q6 fornisce una corrente -k·Iref al nodo N1.

Come menzionato in precedenza, diversamente dalle forme di attuazione precedenti in cui Vp era fissata internamente e la corrente di controllo Ic determinava la pendenza della rampa VCT, in questo caso per modulare la tensione di riferimento Vp è usata la corrente di controllo Ic (che può essere ricevuta di nuovo a un pin esterno). Per esempio, nella forma di attuazione considerata, il terminale che riceve la corrente Ic è connesso (per es., direttamente) a un primo terminale di un resistore R3 e il secondo terminale del resistore R3 è connesso (per es., direttamente) alla tensione di alimentazione Vdd. Di conseguenza, la tensione al primo terminale del resistore R3 può essere usata come tensione di riferimento Vp, con Vp = Vdd − R3∙Ic.

L’inventore ha osservato che questo funzionamento è ancora coerente con il funzionamento richiesto dell’anello: nelle forme di attuazione in cui Ic controlla la pendenza della rampa VCT, una Ic più grande produce una carica più veloce e, quindi, un TSH più breve; viceversa, una Ic più piccola produce una carica più lenta e, quindi, un TSH più lungo. Similmente, in questa forma di attuazione una Ic più grande produce una Vp minore e, quindi, un TSH più breve; una Ic più piccola produce una Vp maggiore e, quindi, un TSH più lungo.

I circuiti/blocchi rimanenti e il funzionamento di questo circuito sono identici a quelli del circuito rappresentato nella Figura 8, così non saranno descritti di nuovo.

Perciò, la legge di controllo che collega lo spostamento di tempo TSH comandato alla tensione di controllo Vp (che è funzione della corrente di controllo Ic) è:

Di conseguenza, nella forma di attuazione considerata, il circuito di pilotaggio 210a è configurato per:

- caricare e scaricare alternativamente il condensatore CT con una prima corrente costante Io, non zero, negli intervalli di tempo di un ciclo di commutazione quando la corrente e la tensione del dispositivo risonante hanno segno opposto,

- caricare e scaricare alternativamente il condensatore CT con una seconda corrente costante, maggiore della prima corrente costante non zero, negli intervalli di tempo di un ciclo di commutazione quando la tensione applicata al dispositivo risonante e la corrente che scorre attraverso di esso hanno segno uguale, e

- fare commutare il semi-ponte e invertire le fasi di carica/scarica del condensatore CT quando la tensione del condensatore raggiunge un valore di soglia inferiore o uno superiore, dove (almeno) il valore di soglia superiore è determinato in funzione del segnale di controllo di retroazione Ic.

Generalmente, sebbene nelle forme di attuazione descritte in precedenza siano state usate una corrente Io fissa e opzionalmente Iref, una o più di queste correnti possono anche essere impostabili, per es. fornendo un terminale del circuito di pilotaggio 210a da connettere a un rispettivo circuito di polarizzazione esterno, come un resistore R2 o un resistore R1 esterni.

Per contro, la Figura 14 rappresenta una forma di attuazione in cui la corrente può essere impostata attraverso un segnale di tensione. Per esempio, nella forma di attuazione considerata, il segnale di tensione è fornito attraverso un divisore di tensione resistivo che comprende due resistori R5 e R6 connessi tra una tensione, come la tensione di ingresso Vin, e la massa, per es. GND1. Per esempio, questo ha il vantaggio che il segnale di tensione è determinato in funzione della (è proporzionale alla) tensione di ingresso Vin. Per esempio, questo fornisce un tipo di controllo feedforward, che permette di ridurre i cambiamenti necessari nel segnale di controllo Ic per mantenere regolata la tensione (o la corrente) di uscita quando la tensione di ingresso Vin cambia, migliorando così ulteriormente la risposta di transitorio alle variazioni della tensione di ingresso e la reiezione del ripple della tensione di ingresso.

Nella forma di attuazione considerata, il segnale di tensione (per es., sul resistore R6) è connesso a un primo ingresso (per es., quello non invertente) di un amplificatore operazionale OA2, l’uscita dell’amplificatore operazionale OA2 è connessa a un generatore di corrente variabile Q20, per es. implementato con un transistore bipolare (per es., npn). L’uscita del generatore di corrente Q20 è connessa alla massa attraverso un resistore R7, generando con ciò una tensione sul resistore che è proporzionale alla corrente fornita dal generatore di corrente Q20. Connettendo la tensione a un secondo terminale di ingresso (per es., quello invertente) dell’amplificatore operazionale OA2, l’amplificatore operazionale OA2 varierà sostanzialmente il segnale di uscita, variando con ciò la corrente fornita dalla sorgente di corrente Q20, al fine di imporre il segnale di tensione al primo terminale di ingresso sul resistore R7.

Nella forma di attuazione considerata, per fornire una corrente proporzionale al segnale di tensione, può così essere usato uno specchio di corrente Q21-Q22, per es. implementato con transistori bipolari (per es., pnp).

Una modifica simile a come discusso con riferimento alla Figura 10 può anche essere effettuata nella forma di attuazione della Figura 9. Specificamente, in questo caso il generatore di corrente 2102, che può essere abilitato selettivamente in funzione del segnale S1, fornisce una corrente k·Iref e il generatore di corrente 2114 fornisce sempre una corrente Io.

Per esempio, nella Figura 11 è rappresentata una forma di attuazione nella quale entrambi i generatori di corrente 2102 e 2114 sono implementati con lo stesso generatore di corrente, che comprende:

- un primo circuito di polarizzazione, come un primo resistore R1,

- uno switch elettronico Q8 configurato per abilitare selettivamente il primo circuito di polarizzazione in funzione del segnale di controllo S1, e

- un secondo circuito di polarizzazione, come un secondo resistore R2, configurato per fornire la corrente Io,

- uno specchio di corrente Q2-Q4, in cui l’ingresso Q2 dello specchio di corrente è connesso al primo e al secondo circuito di polarizzazione.

Specificamente, nella forma di attuazione considerata, il condensatore CT è caricato dalla corrente fornita dall’uscita Q4 dello specchio di corrente Q2-Q4. Nella forma di attuazione considerata (quando sono usati resistori come circuiti di polarizzazione), il valore di questa corrente è definito in modo differente, a seconda dello stato dello switch elettronico Q8/segnale S1: ipotizzando che Vdd >> Vbe, quando lo switch elettronico Q8 è OFF l’uscita Q4 fornisce una corrente Io1 ≈ Vdd/R2, e quando lo switch elettronico Q8 è ON l’uscita Q4 fornisce una corrente Io2 ≈ Vdd/(R1//R2) (connessione in parallelo dei resistori R1 e R2, con Io2 > Io1).

Specificamente, considerando i livelli logici del segnale S1, lo switch elettronico Q8 è pilotato dal segnale negato/invertito S1, cioè lo switch elettronico Q8 è OFF quando il segnale S1 è alto (cioè, quando la corrente del dispositivo risonante e la tensione applicata hanno segni opposti) ed è ON quando il segnale S1 è basso (cioè, quando la corrente del dispositivo risonante e la tensione applicata hanno lo stesso segno).

Nella forma di attuazione considerata, questo generatore di corrente è sempre ON, ma potrebbe essere disattivato opzionalmente durante la scarica/reset di CT per ridurre il consumo complessivo. Lo stesso si applica anche alle forme di attuazione descritte con riferimento alle Figure 5 e 9.

Inoltre, in linea con la descrizione della Figura 10, per generare la tensione di riferimento Vp in funzione della corrente Ic, può essere usato un resistore R3 connesso alla tensione di alimentazione.

I circuiti/blocchi rimanenti e il funzionamento di questo circuito sono identici a quelli del circuito rappresentato nella Figura 9, così non saranno descritti di nuovo.

Così, nella forma di attuazione considerata, la tensione VCT sul condensatore CT è inizialmente zero. Il circuito di inizializzazione 2117 imposta gli ingressi J e K del flip-flop FF1 a “0” e a “1”, rispettivamente, in modo tale che la sua uscita Q (segnale S4) sia bassa, quindi il circuito 2117 imposta J = K = “1”. Con ciò, da ora, il flipflop FF1 agirà come un Toggle a ogni fronte positivo applicato al suo ingresso di clock/asincrono dal comparatore CO2, atto a confrontare la tensione VCT attraverso il condensatore CT con la tensione di riferimento Vp determinata in funzione della corrente di controllo Ic. Dato che Q (segnale S4) è asserita bassa, dopo un ritardo Td effettuato dal dispositivo monostabile MF1 che ha l’uscita Q (segnale S4) del flip-flop FF1 all’ingresso, insieme alla porta logica AND1, l’uscita LSGD diventa alta e il transistore low-side SW2 del semi-ponte è attivato. Il segnale Vs è inizialmente positivo, così l’uscita del comparatore CO1 è dapprima alta, così l’uscita (segnale S1) della porta OR-esclusivo XOR1 che riceve all’ingresso l’uscita del comparatore CO1 e l’uscita Q (segnale S4) (attualmente bassa) del flip-flop FF1 è alta. Di conseguenza, il transistore bipolare Q8 è OFF, e il generatore di corrente Q2-Q4 carica il condensatore CT con una corrente Io1, e sarà osservata una rampa con una pendenza di Io1/CT.

Quando il segnale Vs diventa negativo come risultato dell’evoluzione naturale della corrente del dispositivo risonante, l’uscita (segnale S3) del comparatore CO1 diventerà bassa, gli ingressi della porta logica XOR1 saranno entrambi bassi e, perciò, la sua uscita (segnale S1) diventerà bassa. Di conseguenza, il transistore Q8 è attivato e il generatore di corrente Q2-Q4 carica il condensatore CT con una corrente Io2, in cui in generale Io2 = k·Io1, e su di esso sarà osservata una rampa di tensione ascendente con una pendenza Io2/CT. Una tale rampa con pendenza più elevata (k volte) è prodotta dall’istante in cui la corrente del circuito risonante diventa negativa, cioè, ha lo stesso segno della tensione applicata al circuito risonante stesso (negativo di per sé quando il transistore low-side del semiponte è attivato).

Non appena la tensione VCT sul condensatore CT raggiunge la tensione di riferimento Vp, l’uscita del comparatore CO2 diventa alta invertendo così lo stato dell’uscita (segnale S4) del flip-flop FF1, la cui uscita Q (segnale S4) diventa uno. Questo fa sì che il semi-ponte sia fatto commutare: l’uscita LSGD diventa immediatamente zero e, dopo un ritardo Td generato dal dispositivo monostabile MF1 insieme alla porta logica AND2, l’uscita HSGD diventa alta, e il transistore high-side del semi-ponte è attivato.

Simultaneamente, il fatto che l’uscita di CO2 vada alta innesca il dispositivo monostabile MF2 che rilascia un breve impulso che accende temporaneamente il transistore bipolare Q6, che perciò scarica velocemente il condensatore CT. La durata dell’impulso fornito in uscita da MF2 e, quindi, il tempo di ON di Q6 dovrebbero essere sufficienti da scaricare totalmente CT, in modo tale che la tensione VCT sia resettata sostanzialmente a zero.

Il segnale Vs è ancora negativo, per cui l’uscita del comparatore CO1 è bassa e l’uscita (segnale S1) della porta logica XOR1, dato che Q (segnale S4) è alta, è forzata alta e perciò il transistore Q8 è OFF. Di nuovo, il condensatore CT è caricato dalla corrente Io1 fornita dal generatore di corrente Q2-Q4 e sarà osservata una rampa con una pendenza di Io1/CT a condizione che la tensione Vs rimanga negativa.

A causa della commutazione, tuttavia, la tensione applicata ora al circuito risonante è positiva, per cui, dopo un breve tempo, anche la corrente del circuito risonante diventerà positiva, così come lo diventerà la tensione Vs. L’uscita (segnale S3) del comparatore CO1 diventa alta, quella della porta logica XOR1 (segnale S1), dato che entrambi gli ingressi sono alti, diventa bassa, il transistore Q8 è attivato e il generatore di corrente Q2-Q4 carica il condensatore CT con la sua corrente Io2. Su di esso sarà osservata una rampa di tensione ascendente con una pendenza Io2/CT (k volte maggiore di Io1/CT). Una tale rampa è prodotta dall’istante in cui la corrente del circuito risonante è positiva e, cioè, il suo segno è uguale a quello della tensione applicata al circuito risonante stesso (positivo di per sé quando il transistore high-side SW1 del semi-ponte è attivato).

Questa carica più veloce procede finché la tensione attraverso il condensatore CT non raggiunge ancora una volta il valore Vp, e l’uscita di CO2 diventa alta, invertendo perciò lo stato delle uscite di FF1, la cui uscita Q (segnale S4) diventa zero. Questo fa sì che il semi-ponte sia fatto commutare: l’uscita HSGD diventa immediatamente zero e, dopo un ritardo Td generato da MF1 insieme alla porta logica AND1, l’uscita LSGD diventa alta, e il transistore low-side SW2 del semi-ponte è attivato.

Simultaneamente, il fatto che l’uscita di CO2 vada alta innesca il dispositivo monostabile MF2 che rilascia un breve impulso che accende temporaneamente il transistore bipolare Q6, che perciò scarica velocemente il condensatore CT. La durata dell’impulso fornito in uscita da MF2 e, quindi, il tempo di ON di Q6 dovrebbero essere sufficienti da scaricare totalmente CT, in modo tale che la tensione VCT sia resettata sostanzialmente a zero e che inizi un nuovo ciclo con le stesse fasi descritte precedentemente.

Le equazioni che descrivono il funzionamento di questo circuito e la legge di controllo risultante possono essere trovate seguendo lo stesso procedimento usato per ricavare (1), (2), (3) e (4), con Vv = 0. Il risultato è:

Di conseguenza, nella forma di attuazione considerata, il circuito di pilotaggio 210a è configurato per effettuare le fasi seguenti durante ciascun semi-periodo (TA o TB): - caricare il condensatore CT con una prima corrente costante, non zero, in un primo intervallo di tempo Tz di un semi-ciclo di commutazione (TA o TB) quando la corrente e la tensione del dispositivo risonante hanno segno opposto (cioè, prima che il comparatore CO1 segnali che la corrente risonante ha cambiato segno),

- caricare il condensatore CT con una seconda corrente costante, più grande della prima corrente costante, non zero, fino a una tensione di riferimento superiore Vp che è funzione di un segnale di retroazione Ic rappresentativo dell’anello di retroazione che controlla la tensione di uscita o la corrente di uscita del convertitore, in un secondo intervallo di tempo di un semi-ciclo di commutazione quando la tensione applicata al dispositivo risonante e la corrente che scorre attraverso di esso hanno segno uguale (cioè, dopo che il comparatore CO1 segnala che la corrente risonante ha cambiato segno), e

- fare commutare il semi-ponte e resettare il condensatore CT (e terminare il rispettivo semi-periodo TA o TB) quando la tensione del condensatore VCT raggiunge la tensione di riferimento superiore.

Di conseguenza, nelle forme di attuazione discusse fino ad ora, durante ciascun semi-periodo TA e TB, il circuito di integrazione 2300 è configurato per:

- durante un primo intervallo (Tz) tra l’istante in cui il rispettivo intervallo (TA o TB) inizia e l’istante in cui il comparatore CO1 segnala, attraverso il segnale S3, che la corrente risonante ha cambiato segno/raggiunto lo zero (cioè, quando la tensione sul dispositivo risonante e la corrente risonante hanno segni opposti), generare un segnale di integrazione INT (per es., VCT) integrando un segnale che ha una prima ampiezza data (e preferibilmente costante); e - durante un secondo intervallo tra l’istante in cui il comparatore CO1 segnala, attraverso il segnale S3, che la corrente risonante ha cambiato segno/raggiunto lo zero e l’istante in cui il comparatore CO2 segnala che il segnale di integrazione ha raggiunto un dato valore di soglia (cioè, quando la tensione sul dispositivo risonante e la corrente risonante hanno lo stesso segno), generare il segnale di integrazione INT (per es., VCT) integrando un segnale che ha una seconda ampiezza data, in cui la seconda ampiezza è in generale maggiore della prima ampiezza.

Specificamente, nelle forme di attuazione discusse con riferimento alle Figure da 3 a 9, il circuito di pilotaggio 210a è configurato per determinare la seconda ampiezza durante il secondo intervallo di tempo (e opzionalmente anche la prima ampiezza durante il primo intervallo di tempo) in funzione del segnale di controllo di retroazione Ic, mentre il valore di soglia Vp rimane costante. Per contro, nelle forme di attuazione rappresentate nelle Figure 10 e 11, il circuito di pilotaggio 210a è configurato per determinare il valore di soglia Vp (e/o Vv) in funzione del segnale di controllo di retroazione Ic, mentre la prima e la seconda ampiezza rimangono costanti durante il primo e il secondo intervallo di tempo.

In generale, mentre fino ad ora sono stati elaborati i segnali di corrente (Ic, Iref e Io), questi segnali possono anche essere sostituiti con segnali di tensione. Inoltre, invece di effettuare una elaborazione analogica, almeno una parte delle operazioni possono anche essere implementate in digitale, per es. per mezzo di una programmazione adatta di un microprocessore digitale.

Per esempio, la Figura 12 rappresenta una possibile implementazione nella quale una parte dei blocchi della Figura 10 sono implementati in digitale.

Specificamente, nella forma di attuazione considerata, il circuito di pilotaggio 210a comprende un convertitore analogico/digitale (ADC, “Analog-to-Digital Converter”) 2400 per determinare un segnale digitale indicativo del segnale di retroazione Ic. Per esempio, nella forma di attuazione considerata, la corrente di retroazione Ic è connessa a un primo terminale di un resistore R3 e un secondo terminale del resistore è connesso alla tensione di alimentazione Vdd. Di conseguenza, l’ADC 2400 può convertire la tensione al primo terminale del resistore R3. In generale, il circuito per la conversione da Ic a Vp (R3) e/o l’ADC 2400 possono essere interni o esterni al circuito integrato del circuito di pilotaggio 210a.

Nella forma di attuazione considerata, il campione digitale acquisito dall’ADC 2400 corrisponde così a (o in generale può essere usato per determinare) una versione digitale Vp* della soglia superiore Vp.

Nella forma di attuazione considerata, questa parola binaria Vp* è applicata a un ingresso di un multiplexer MUX2 (digitale) che, sull’altro ingresso, riceve una parola binaria Vv* indicativa della soglia inferiore Vv. Il segnale digitale selezionato dal multiplexer MUX2 è applicato all’ingresso invertente di un comparatore digitale CO2. Il comparatore digitale CO2 riceve anche l’uscita di un contatore avanti-indietro a N bit 2406 sul suo ingresso non invertente.

Nella forma di attuazione considerata, la direzione di conteggio del contatore 2406 e la selezione effettuata dal multiplexer MUX2 è determinata in funzione del segnale fornito dal comparatore CO2 ed è invertita all’inizio di ciascun semi-ciclo di commutazione (TA o TB): quando l’uscita del comparatore CO2 è bassa, il contatore 2406 conta in avanti e MUX2 fornisce Vp* sull’ingresso invertente di CO2; quando è alto, il contatore 2406 conta all’indietro e MUX2 fa passare oltre Vv* all’ingresso invertente di CO2.

Per esempio, nella forma di attuazione rappresentata nella Figura 12, l’uscita del comparatore CO2 può essere fornita di nuovo a un flip-flop JK con associato un circuito di inizializzazione 2117, che così fornisce un segnale S4 che indica se il semi-periodo è l’intervallo TA (switch lowside chiuso) o TB (switch high-side chiuso).

Per contro, la Figura 13 mostra che in una implementazione digitale, il flip-flop FF1 non è strettamente necessario (e può essere omesso), perché quando sono fatti commutare immediatamente i valori di soglia nel multiplexor MUX2, il segnale all’uscita del comparatore CO2 corrisponde direttamente al segnale S4. Tuttavia, in questo caso è usato preferibilmente un circuito 2408 che è configurato per selezionare la configurazione iniziale per il contatore 2406 e il multiplexor MUX2.

Nella forma di attuazione considerata, il contatore digitale 2406 è così configurato per (in ciascun semi-periodo TA o TB):

- durante un primo intervallo (Tz) tra l’istante in cui inizia il rispettivo intervallo (TA o TB) e l’istante in cui il comparatore CO1 segnala, attraverso il segnale S3, che la corrente risonante ha cambiato segno/raggiunto lo zero (cioè, quando la tensione sul dispositivo risonante e la corrente risonante hanno segni opposti), generare un segnale di integrazione INT integrando (cioè, incrementando o decrementando) un valore di conteggio con una prima dimensione di gradino STEP1; e

- durante un secondo intervallo tra l’istante in cui il comparatore CO1 segnala, attraverso il segnale S3, che la corrente risonante ha cambiato segno/raggiunto lo zero e l’istante in cui il comparatore CO2 segnala che il segnale di integrazione ha raggiunto un dato valore di soglia, generare il segnale di integrazione INT integrando (cioè, incrementando o decrementando) il valore di conteggio con una seconda dimensione di gradino STEP2, in cui la seconda dimensione di gradino è maggiore della prima dimensione di gradino.

Per esempio, nella Figura 12, è usato un multiplexor MUX3 per fornire la dimensione di gradino STEP1 o STEP2 al contatore 2406 in funzione del segnale S3 (per es., di nuovo all’uscita di una porta logica XOR XOR1 che riceve i segnali S3 e S4).

Per contro, come rappresentato nella Figura 13, la dimensione di gradino può anche rimanere costante, ma il segnale di clock del contatore è cambiato, cioè:

- durante un primo intervallo (Tz) tra l’istante in cui inizia il rispettivo intervallo (TA o TB) e l’istante in cui il comparatore CO1 segnala, attraverso il segnale S3, che la corrente risonante ha cambiato segno/raggiunto lo zero (cioè, quando la tensione sul dispositivo risonante e la corrente risonante hanno segni opposti), generare un segnale di integrazione INT integrando (cioè, incrementando o decrementando) un valore di conteggio con una dimensione di gradino costante in risposta a un primo segnale di clock CLK1; e

- durante un secondo intervallo tra l’istante in cui il comparatore CO1 segnala, attraverso il segnale S3, che la corrente risonante ha cambiato segno/raggiunto lo zero e l’istante in cui il comparatore CO2 segnala che il segnale di integrazione ha raggiunto un dato valore di soglia, generare il segnale di integrazione INT integrando (cioè, incrementando o decrementando) il valore di conteggio con una dimensione di gradino costante in risposta a un secondo segnale di clock CLK2, in cui il secondo segnale di clock CLK2 è più veloce del primo segnale di clock CLK1.

Per esempio, nella forma di attuazione considerata, il segnale di clock del contatore 2406 è selezionato tra i segnali di clock CLK1 e CLK2 attraverso un multiplexor MUX3, che è pilotato attraverso una logica (per es., una porta logica XOR) XOR1 che riceve in ingresso i segnali S3 e S4. Per esempio, il segnale di clock CLK1 può essere ricavato dal segnale di clock CLK2 per mezzo di un divisore di frequenza. Nella forma di attuazione considerata, il segnale S3 è determinato di nuovo come nelle forme di attuazione precedenti attraverso un comparatore analogico CO1.

In generale, i blocchi MF1 e le porte logiche AND1 e AND2 possono anche essere implementati attraverso una elaborazione digitale corrispondente al fine di:

- in risposta a un fronte di salita del segnale S4, impostare il segnale LSGD immediatamente a basso e il segnale HSGD ad alto dopo un ritardo Td; e

- in risposta a un fronte di discesa del segnale S4, impostare il segnale HSGD immediatamente a basso e il segnale LSGD ad alto dopo un ritardo Td.

Di conseguenza, nelle forme di attuazione rappresentate nelle Figure 12 e 13, per es. a causa dei circuiti di inizializzazione 2117 o 2408, il contatore 2406 è impostato inizialmente a zero, la direzione di conteggio è in avanti e il multiplexor MUX2 fornisce il valore Vp*. Coerentemente con questo, l’uscita del comparatore CO2 è bassa, cosicché il segnale di pilotaggio HSGD è asserito basso e, dopo un ritardo Td (per es., attraverso il dispositivo monostabile MF1 che ha l’uscita Q del flip-flop FF1 in ingresso, insieme alla porta logica AND1), l’uscita LSGD diventa alta e il transistore low-side SW2 del semi-ponte è attivato.

Ipotizzando che inizialmente il segnale Vs sia positivo, così l’uscita del comparatore CO1 (segnale S3) è dapprima alta, l’uscita della porta XOR1 (segnale S1) così è alta. Di conseguenza, il multiplexor MUX3 seleziona la dimensione di gradino più piccola STEP1 (Figura 12) o il segnale di clock più lento CLK1 (Figura 13), e il contatore 2406 inizia a contare. Quando il segnale Vs diventa negativo come risultato dell’evoluzione naturale della corrente del dispositivo risonante, l’uscita del comparatore CO1 (segnale S3) diventerà bassa, gli ingressi della porta logica XOR1 saranno entrambi bassi e, perciò, la sua uscita (segnale S1) diventerà bassa. Di conseguenza, il multiplexor MUX3 seleziona la dimensione di gradino più grande STEP2 (Figura 12) o il segnale di clock più veloce CLK2 (Figura 13), e il contatore continua a contare.

Di conseguenza, in entrambi i casi, il gradiente/rate di incremento efficace (rispetto a un dato periodo di riferimento, per es. 1s) del segnale INT all’uscita del contatore 2406 aumenta dall’istante in cui la corrente del circuito risonante diventa negativa, cioè, ha lo stesso segno della tensione applicata al circuito risonante stesso (negativo di per sé quando il transistore low-side del semiponte è attivato).

Non appena il segnale INT all’uscita del contatore 2406 raggiunge la parola digitale di riferimento Vp*, l’uscita del comparatore digitale CO2 diventa alta, impostando alto con ciò il segnale S4. Questo fa sì che il semi-ponte sia fatto commutare: l’uscita LSGD diventa immediatamente zero e, dopo un ritardo Td (per es., generato dal dispositivo monostabile MF1 insieme alla porta logica AND2), l’uscita HSGD diventa alta, e il transistore high-side SW1 del semiponte è attivato.

Simultaneamente, dato che il segnale S4 è alto, il contatore 2406 inverte la sua direzione da avanti a indietro e il multiplexor MUX2 fornisce in uscita Vv*, che conferma che l’uscita di CO2 rimane alta. Come descritto in precedenza, per questo motivo il flip-flop FF1 può essere omesso.

Il segnale Vs è ancora negativo, per cui l’uscita del comparatore CO1 (segnale S3) è bassa e l’uscita della porta logica XOR1 (segnale S1), dato che il segnale S4 è alto, è forzata alta. Di conseguenza, il multiplexor MUX3 seleziona la dimensione di gradino più piccola STEP1 (Figura 12) o il segnale di clock più lento CLK1 (Figura 13), e il contatore 2406 comincia a contare verso il basso. Quando il segnale Vs diventa positivo come risultato dell’evoluzione naturale della corrente nel dispositivo risonante, l’uscita del comparatore CO1 (segnale S3) diventerà alta, gli ingressi della porta logica XOR1 saranno entrambi alti e, perciò, la sua uscita (segnale S1) diventerà bassa. Di conseguenza, il multiplexor MUX3 seleziona la dimensione di gradino più grande STEP2 (Figura 12) o il segnale di clock più veloce CLK2 (Figura 13), e il contatore continua a contare.

Di conseguenza, in entrambi i casi, il gradiente/rate di incremento efficace (rispetto a un dato periodo di riferimento, per es. 1s) del segnale INT all’uscita del contatore 2406 aumenta dall’istante in cui la corrente del circuito risonante diventa positiva, cioè, ha lo stesso segno della tensione applicata al circuito risonante stesso (positivo di per sé quando il transistore high-side del semiponte è attivato).

Non appena il segnale INT all’uscita del contatore 2406 raggiunge la parola digitale di riferimento Vv*, l’uscita del comparatore digitale CO2 diventa bassa, impostando basso con ciò il segnale S4. Questo fa sì che il semi-ponte sia fatto commutare: l’uscita HSGD diventa immediatamente bassa e, dopo un ritardo Td (per es., generato da MF1 insieme alla porta logica AND1), l’uscita LSGD diventa alta, e il transistore low-side SW2 del semi-ponte è attivato.

Simultaneamente, dato che l’uscita del comparatore digitale CO2 è bassa, il contatore inverte la sua direzione da indietro a in avanti e il multiplexor MUX2 seleziona il valore Vp*, che conferma che l’uscita di CO2 rimane bassa, e inizia un nuovo ciclo con le stesse fasi descritte precedentemente.

Così, anche nelle implementazioni digitali, durante ciascun semi-periodo TA e TB, il circuito di integrazione 2300 è configurato per:

- durante un primo intervallo (Tz) tra l’istante in cui inizia il rispettivo intervallo (TA o TB) e l’istante in cui il comparatore CO1 segnala, attraverso il segnale S3, che la corrente risonante ha cambiato segno/raggiunto lo zero (cioè, quando la tensione sul dispositivo risonante e la corrente risonante hanno segni opposti), generare un segnale di integrazione INT (per es., VCT) che ha un primo gradiente/rate di salita (non zero); e

- durante un secondo intervallo tra l’istante in cui il comparatore CO1 segnala, attraverso il segnale S3, che la corrente risonante ha cambiato segno/raggiunto lo zero e l’istante in cui il comparatore CO2 segnala che il segnale di integrazione ha raggiunto un dato valore di soglia, generare il segnale di integrazione INT (per es., VCT) che ha un secondo gradiente/rate di salita, in cui il secondo gradiente/rate di salita è maggiore del primo gradiente /rate di salita.

Anche in questo caso, il secondo gradiente/rate di salita o, in alternativa, il valore di soglia (Vp e Vv, o soltanto Vp) di almeno uno tra i semi-periodi TA e TB può essere determinato in funzione del segnale di controllo di retroazione Ic.

Generalmente, le frequenze dei segnali di clock CLK1 e/o CLK2, o le dimensioni di gradino STEP1 e/o STEP2 possono essere impostabili.

Così, sostanzialmente, il segnale di integrazione INT risulta per una combinazione di:

- durante il semi-periodo TA o TB completo, una prima parte/segnale di rampa lineare risultante dall’integrazione di un segnale costante (per es., Io), e

- soltanto durante il secondo intervallo, una seconda parte/rampa (di solito lineare) risultante dall’integrazione di un secondo segnale (per es., Iref o kIc).

Così, il segnale INT può essere considerato come la sovrapposizione di due rampe, una che parte all’inizio di ciascun semi-ciclo e l’altra che parte dal momento in cui il comparatore di corrente zero rileva un cambiamento di segno nella corrente risonante. Nelle forme di attuazione considerate fino ad ora, questa sovrapposizione di rampe è stata ottenuta principalmente sommando (o in generale modificando) i segnali all’ingresso di un integratore (analogico o digitale). Tuttavia, in generale, invece di sommare il segnale Io all’ingresso del circuito integratore, la corrispondente prima parte lineare/segnale di rampa può anche essere sommata direttamente all’uscita del circuito integratore.

Per esempio, questo è rappresentato schematicamente nella Figura 15, che è basata sostanzialmente sulla forma di attuazione della Figura 9.

Specificamente, sono state introdotte le modifiche seguenti rispetto alla Figura 9:

- il generatore di corrente 2114 (per es., implementato con i componenti R3, Q9 e Q11) è stato rimosso;

- è stato aggiunto un generatore di rampa 2122, in cui il generatore di rampa 2122 fornisce sostanzialmente un segnale di tensione Vx corrispondente all’integrale di un valore costante (che corrisponde, per es., alla corrente Io discussa in precedenza); e

- è stato aggiunto un sommatore 2120 (di tensione), in cui il sommatore 2120 riceve in ingresso il segnale di integrazione INT/tensione VCT e il segnale di tensione Vx, e fornisce in uscita un segnale INT’, che è fornito all’ingresso del comparatore CO2.

In generale, il generatore di rampa 2122 dovrebbe essere resettato alla fine o all’inizio di ciascun semi-periodo TA/TB. Di conseguenza, il generatore di rampa 2122 può essere resettato insieme al condensatore CT, per es. attraverso il circuito di reset 2118, per es. attraverso il dispositivo monostabile MF2. Per contro, nella forma di attuazione considerata, il condensatore CT è resettato attraverso il segnale S1 (nella misura in cui il condensatore non dovrebbe essere caricato durante la parte iniziale Tz dei semi-periodi TA e TB), mentre il generatore di rampa 2122 è resettato separatamente alla fine o all’inizio di ciascun semi-periodo TA/TB, per es. usando di nuovo un dispositivo monostabile MF2 o usando il segnale all’uscita del dispositivo monostabile MF1.

Per esempio, la Figura 16 rappresenta esempi di forme d’onda per la tensione VCT sul condensatore CT, la tensione Vx e il segnale di integrazione INT combinato.

In generale, una modifica simile può anche essere effettuata nelle altre forme di attuazione.

Di conseguenza, in generale, il circuito di pilotaggio 210a comprende terminali (per es., pin di un rispettivo circuito integrato) configurati per essere connessi:

- ai terminali di controllo (per es., di gate) di uno switch elettronico high-side e di uno switch elettronico low-side SW1 e SW2 connessi in serie tra un terminale positivo 200a e un terminale negativo 200b, in cui il nodo intermedio tra i due switch elettronici SW1 e SW2 rappresenta un nodo di commutazione HB;

- un sensore di corrente 222 atto a monitorare la corrente risonante Is che scorre dal nodo di commutazione HB al dispositivo risonante; e

- un circuito di retroazione da 212 a 218 che fornisce un segnale di retroazione Ic determinato in funzione della tensione Vout o della corrente Iout di uscita.

Specificamente, il circuito di pilotaggio 210a comprende un circuito di integrazione 2300 (analogico o digitale), un comparatore 2108/CO1 (analogico) e un circuito di confronto 2110 che comprende almeno un comparatore CO2/CO3 (analogico o digitale).

Specificamente, in varie forme di attuazione, il comparatore 2108/CO1 è configurato per generare un segnale S3 che indica quando la corrente risonante cambia segno in funzione del segnale Vs fornito dal sensore di corrente 222. Il circuito di integrazione 2300 riceve in ingresso un primo segnale e fornisce in uscita un segnale di integrazione INT. Il circuito di confronto è configurato per determinare se il segnale di integrazione INT raggiunge almeno una soglia di riferimento Vp/Vv.

Specificamente, durante ciascun semi-periodo TA/TB di ciascun ciclo di commutazione Ts, il circuito di pilotaggio 210a è configurato per:

- durante un primo intervallo (Tz) tra l’istante in cui inizia il rispettivo semi-periodo (TA o TB) e l’istante in cui il comparatore CO1 segnala, attraverso il segnale S3, che la corrente risonante ha cambiato segno (cioè, quando la tensione sul dispositivo risonante e la corrente risonante hanno segni opposti), impostare a zero il primo segnale; e - durante un secondo intervallo tra l’istante in cui il comparatore CO1 segnala, attraverso il segnale S3, che la corrente risonante ha cambiato segno/raggiunto lo zero e l’istante in cui il circuito di confronto segnala che il segnale di integrazione INT ha raggiunto l’almeno una soglia di riferimento Vp/Vv, determinare il primo segnale (kIc o -kIc) in funzione di un secondo segnale (Ic o Iref).

In varie forme di attuazione, il secondo segnale (Ic) o, in alternativa, almeno una delle soglie di riferimento Vp/Vv è determinato in funzione del segnale di retroazione Ic.

Specificamente, nelle forme di attuazione considerate finora, il circuito di pilotaggio 210a è configurato per modificare il segnale di integrazione INT fornito al circuito di confronto 2110:

- sommando un offset costante (per es., Io o -Io in base al semi-periodo) all’ingresso del circuito di integrazione 2300; o

- sommando un segnale di rampa lineare (Vx) al segnale di integrazione INT all’uscita del circuito di integrazione 2300/all’ingresso del circuito di confronto 2110.

Specificamente, quando il primo segnale all’ingresso del circuito di integrazione 2300 è positivo, un segnale di rampa positivo è stato sommato al segnale di soglia Vp e, quando il primo segnale all’ingresso del circuito di integrazione 2300 è negativo, un segnale di rampa negativo è stato sommato al segnale di soglia Vp.

Tuttavia, l’inventore ha trovato che il fatto di sommare un segnale di rampa lineare (Vx) al segnale di integrazione INT a un primo ingresso di un comparatore (per es., CO2) è equivalente a sottrarre lo stesso segnale di rampa (Vx) (o a sommare la sua versione negativa) al segnale di soglia superiore Vp al secondo ingresso del comparatore. Specificamente, quando il segnale di soglia corrisponde a un valore di soglia superiore Vp, un segnale di rampa negativo deve essere sommato al segnale di soglia Vp e, quando il segnale di soglia corrisponde a un valore di soglia inferiore Vv, un segnale di rampa positivo deve essere sommato al segnale di soglia Vv.

Per esempio, questo è rappresentato schematicamente nella Figura 17, in cui il sommatore 2120 è stato rimosso ed è stato aggiunto un circuito (sommatore o sottrattore) 2124, in cui il circuito è configurato per generare un segnale di soglia modificato Vp’ all’ingresso del comparatore CO2 sommando un segnale di rampa negativo al segnale di soglia Vp o sottraendo un segnale di rampa positivo dal segnale di soglia Vp.

Per esempio, la Figura 18 rappresenta esempi di forme d’onda per la tensione VCT sul condensatore CT, la tensione Vp e il segnale di soglia modificato Vp’.

Per contro, la Figura 19 rappresenta una forma di attuazione in linea con il dispositivo rappresentato nella Figura 8.

Anche in questo caso, il generatore di corrente 2114/2116 aggiuntivo è stato rimosso. Inoltre, sono stati aggiunti il generatore di rampa 2122 e il circuito sottrattore 2124.

Di conseguenza, nella forma di attuazione considerata, il segnale di soglia inferiore Vv fornito al circuito di confronto (CO2, CO3) corrisponde al segnale di rampa Vx, e il segnale di soglia superiore Vp’ fornito al circuito di confronto (CO2, CO3) corrisponde a una soglia superiore Vp meno il segnale di rampa Vx.

Per esempio, la Figura 20 rappresenta esempi di forme d’onda per la tensione VCT sul condensatore CT, la tensione Vp e il segnale di soglia modificato Vp’.

Così, nelle forme di attuazione considerate, il circuito di pilotaggio 210a può comprendere un circuito di correzione (per es., blocchi 2306; 2114; 2114 e 2116; Mux3, 2122) configurato per:

- modificare il (primo) segnale di rampa INT fornito in ingresso al circuito di confronto 2110 (modificando il segnale di ingresso del generatore di rampa/circuito integratore o sommando un segnale di rampa al segnale all’uscita del generatore di rampa/circuito integratore), per cui il segnale di rampa INT ha un primo valore di gradiente (per es., Io o kIc) durante l’intervallo Tz e poi un secondo valore di gradiente (per es., kIc Io o Io kIref) durante il resto del rispettivo semi-periodo, in cui il primo valore di gradiente è un valore non zero e il valore assoluto del secondo valore di gradiente è maggiore del valore assoluto del primo valore di gradiente (preferibilmente, il primo e il secondo valore di gradiente hanno lo stesso segno), o

- modificare una o più delle soglie di riferimento (Vp/Vv) del circuito di confronto (2110) sommando un (secondo) segnale di rampa (per es., Vx) a un rispettivo valore di soglia iniziale.

Per esempio, al fine di implementare la prima opzione, il circuito di pilotaggio 210a può essere configurato per modificare il (primo) segnale di rampa INT:

- impostando il segnale di ingresso del circuito di integrazione 2300 durante il primo intervallo (Tz) a un primo valore (per es., Io, kIref o kIc), e

- impostando il segnale di ingresso del circuito di integrazione 2300 durante il secondo intervallo (Tz) a un secondo valore (per es., kIref+Io, kIc+Io, o anche kIref o kIc se questi valori sono più grandi del primo valore).

Per esempio, a questo scopo può essere usata una qualsiasi delle soluzioni seguenti:

- il primo segnale può essere impostato a zero durante il primo intervallo (Tz) e a un valore non zero (kIc; kIref) durante il secondo intervallo, e il secondo segnale può essere impostato a un valore non zero costante (Io) durante il primo intervallo (Tz) e il secondo intervallo; o

- il primo segnale è impostato a un valore non zero costante (kIc; kIref) durante il primo intervallo (Tz) e il secondo intervallo, e il secondo segnale è impostato a zero durante il primo intervallo (Tz) e a un valore non zero costante (Io) durante il secondo intervallo; o

- il primo segnale è impostato a zero durante il primo intervallo (Tz) e a un valore non zero (kIc; kIref) durante il secondo intervallo, e il secondo segnale è impostato a un valore non zero costante (Io) durante il primo intervallo (Tz) e a zero durante il secondo intervallo.

In alternativa, il segnale di ingresso del circuito di integrazione 2300 può essere impostato a zero durante il primo intervallo (Tz) e a un valore non zero (per es., kIc; kIref) durante il secondo intervallo. In questo caso, il (primo) segnale di rampa INT può essere modificato sommando un secondo segnale di rampa (Vx) al segnale di rampa INT, in cui questo segnale di rampa corrisponde a un segnale di rampa lineare durante il primo intervallo (Tz) e il secondo intervallo. In maniera complementare, il segnale di ingresso del circuito di integrazione 2300 può essere impostato a un valore non zero costante (kIc; kIref) durante il primo intervallo (Tz) e il secondo intervallo, e il segnale di rampa (Vx) può corrispondere a zero durante il primo intervallo (Tz) e a un segnale di rampa lineare durante il secondo intervallo.

Per contro, al fine di implementare la seconda opzione, il segnale di ingresso del circuito di integrazione 2300 può essere impostato a zero durante il primo intervallo (Tz) e a un valore non zero (kIc; kIref) durante il secondo intervallo. In questo caso, il secondo segnale di rampa sommato al valore di soglia (Vx) può corrispondere a un segnale di rampa lineare durante il primo intervallo (Tz) e il secondo intervallo. In maniera complementare, il segnale di ingresso del circuito di integrazione 2300 può essere impostato a un valore non zero (kIc; kIref) durante il primo intervallo (Tz) e il secondo intervallo, e il secondo segnale di rampa (Vx) può corrispondere a zero durante il primo intervallo (Tz) e a un segnale di rampa lineare durante il secondo intervallo.

In generale, sebbene le forme di attuazione precedenti siano equivalenti da un punto di vista funzionale, le specifiche forme di attuazione possono essere più o meno complesse e/o adatte per una implementazione analogica o digitale. Per esempio, la forma di attuazione rappresentata nella Figura fornisce una soluzione di complessità molto bassa.

Inoltre, sono già disponibili vari circuiti di controllo integrati noti che implementano un controllo di Spostamento di tempo (senza le modifiche precedenti). Così, le forme di attuazione qui descritte possono anche essere usate per modificare tali circuiti integrati o per aggiungere la modifica precedente esternamente al circuito di pilotaggio. Per esempio, in circuiti di pilotaggio 210 che usano un condensatore CT esterno, i generatori di corrente 2114 aggiuntivi e opzionalmente 2116 possono essere aggiunti al convertitore elettronico, (implementando con ciò l’opzione a) senza dovere modificare il circuito integrato del circuito di pilotaggio 210. Similmente, in circuiti di pilotaggio 210 in cui il valore (i valori) di soglia Vp e/o Vv possono essere impostati esternamente, questi segnali possono essere modificati esternamente al fine di implementare l’opzione c).

È stata realizzata una serie di simulazioni su un convertitore di esempio per confrontare la discordanza delle correnti secondarie causata dall’offset di ingresso del comparatore di corrente zero con il procedimento di TSC di tecnica nota e con il procedimento di TSC innovativo. In aggiunta, è stata verificata la risposta ai piccoli segnali del convertitore per valutare l’impatto del procedimento innovativo sulle sue caratteristiche dinamiche.

Di esempio è un convertitore risonante LLC che funziona su un bus a 400 Vdc (Vin nella Figura 1) e con dati nominali di uscita di 12 V / 20 A, caratterizzato dai seguenti parametri chiave: a = 16, Cr = 39 nF, Ls = 105 µH, Lp = 560 µH. È stato usato il dispositivo di controllo della Figura 9. I test sono stati fatti a un carico del 10% e con un segnale Vs con ampiezza di picco di circa 0,26 V. L’offset di ingresso del comparatore di corrente zero CO1 è stato spazzolato da 0 mV a 5 mV (corrispondente a circa il 2% dell’ampiezza di picco di Vs) con gradini di 1 mV. Il test ha mostrato che con il procedimento di TSC modificato proposto la discordanza è ridotta in media di un fattore di due.

Ripetendo i test con metà dell’ampiezza del segnale di Vs, il vantaggio del procedimento di TSC modificato proposto è anche più pronunciato. Per esempio, con un offset di 5 mV, la discordanza delle correnti secondarie è superiore al 91% senza effettuare la compensazione proposta (il che significa che la corrente di uscita è portata quasi interamente soltanto da un raddrizzatore) ed è ridotta al 38,4% con il procedimento di TSC modificato proposto, perciò di un fattore di 2,4.

Per quanto riguarda le caratteristiche dinamiche del convertitore, il TSC tradizionale e quello modificato proposto sono praticamente equivalenti.

Naturalmente, fermi restando i principi di fondo dell’invenzione, i dettagli di costruzione e le forme di attuazione possono variare, anche in modo apprezzabile, rispetto a quanto è stato descritto e illustrato qui, puramente a titolo di esempio, senza uscire con ciò dall’ambito della presente invenzione, come definito dalle rivendicazioni che seguono.

Per esempio, sebbene si sia fatto riferimento principalmente a un convertitore risonante LLC, le presenti soluzioni sono applicabili anche ad altri convertitori risonanti, come i convertitori risonanti LCC, LLCC, ecc.

Similmente, sebbene si sia fatto riferimento principalmente a una configurazione a semi-ponte, nulla impedisce di applicare le soluzioni anche a convertitori che usano la configurazione a ponte completo, in cui il dispositivo risonante è connesso ai nodi intermedi tra due semi-ponti, e lo switch high-side del primo semi-ponte è fatto commutare insieme allo switch low-side del secondo semi-ponte, e lo switch low-side del primo semi-ponte è fatto commutare insieme allo switch high-side del secondo semiponte.

Inoltre, sebbene si sia fatto riferimento principalmente ai transistori bipolari, possono essere usati anche i Transistori a Effetto di Campo (FET, “Field Effect Transistor”), per es. al fine di implementare i vari generatori di corrente, specchi di corrente o switch elettronici.

Claims

RIVENDICAZIONI 1. Circuito di pilotaggio (210a) per un convertitore risonante (20) configurato per generare una tensione di uscita (Vout) o una corrente di uscita (Iout) a due terminali di uscita (202a, 202b) da una tensione di ingresso (Vin) applicata a un terminale di ingresso positivo (200a) e a un terminale di ingresso negativo (200b), detto convertitore risonante (20) comprendendo: - almeno un semi-ponte comprendente uno switch elettronico high-side (SW1) e uno switch elettronico lowside (SW2) connessi in serie tra detto terminale di ingresso positivo (200a) e detto terminale di ingresso negativo (200b), in cui il nodo intermedio tra detto switch elettronico high-side (SW1) e detto switch elettronico lowside (SW2) rappresenta un nodo di commutazione (HB), e - un circuito risonante, raddrizzatore e filtro (204) connesso tra detto nodo di commutazione (HB) e detti due terminali di uscita (202a, 202b); in cui detto circuito di pilotaggio (210a) comprende: - un primo e un secondo terminale configurati per essere connessi ai terminali di controllo di detto switch elettronico high-side (Q1) e di detto switch elettronico low-side (Q2) al fine di pilotare detto semi-ponte attraverso rispettivi segnali di pilotaggio (HSGD, LSGD), - un terzo terminale configurato per essere connesso a un sensore di corrente (222) al fine di ricevere un segnale (Vs) proporzionale alla corrente risonante (Is) che scorre dal nodo di commutazione (HB) a detto circuito risonante, raddrizzatore e filtro (204), - un quarto terminale configurato per essere connesso a un circuito di retroazione (da 212 a 218) al fine di ricevere un segnale di retroazione (Ic) determinato in funzione di detta tensione di uscita (Vout) o di detta corrente di uscita (Iout), - un comparatore analogico di corrente zero (CO1) configurato per generare un primo segnale di controllo (S3) che indica quando la corrente risonante (Is) cambia segno in funzione del segnale (Vs) ricevuto a detto terzo terminale, - un primo circuito generatore di rampa (2300) configurato per fornire in uscita un primo segnale di rampa (INT), e - un circuito di confronto (2110; CO2, CO3) configurato per determinare se detto primo segnale di rampa (INT) raggiunge almeno una soglia di riferimento (Vp/Vv); in cui il circuito di pilotaggio (210a) è configurato per: - pilotare detto switch elettronico high-side (SW1) e detto switch elettronico low-side (SW2) attraverso detti segnali di pilotaggio (HSGD, LSGD) durante un primo (TB) e un secondo (TA) semi-periodo di commutazione consecutivi, in cui ciascuno di detto primo (TB) e detto secondo (TA) semiperiodo di commutazione termina quando detto circuito di confronto (2110) indica che detto primo segnale di rampa (INT) ha raggiunto una rispettiva soglia di riferimento (Vp/Vv), - una volta che detto primo semi-periodo di commutazione (TB) è iniziato, aprire detto switch elettronico low-side (SW2) e chiudere detto switch elettronico high-side (SW1) dopo un ritardo (Td), e - una volta che detto secondo semi-periodo di commutazione (TA) è iniziato, aprire detto switch elettronico high-side (SW1) e chiudere detto switch elettronico low-side (SW2) dopo detto ritardo (Td); caratterizzato dal fatto che detto circuito di pilotaggio (210a) comprende: - un circuito di controllo (2112) configurato per generare in ciascuno di detto primo (TB) e detto secondo (TA) semi-periodo di commutazione uno o più segnali di controllo (S1; S1, S5) che indicano: - un primo intervallo (Tz) che inizia nell’istante in cui il rispettivo semi-periodo (TA, TB) è iniziato e che termina nell’istante in cui detto primo segnale di controllo (S3) indica che la corrente risonante (Is) ha cambiato segno, e - un secondo intervallo che inizia nell’istante in cui detto primo segnale di controllo (S3) indica che la corrente risonante (Is) ha cambiato segno e termina nell’istante in cui detto circuito di confronto (2110; CO2, CO3) indica che detto primo segnale di rampa (INT) ha raggiunto una rispettiva soglia di riferimento (Vp/Vv); e - un circuito di correzione (2306; 2114; 2114, 2116; Mux3; 2122) configurato per: - modificare detto primo segnale di rampa (INT) fornito in ingresso a detto circuito di confronto (2110; CO2, CO3), per cui detto primo segnale di rampa (INT) ha un primo valore di gradiente (Io; kIc) durante detto primo intervallo (Tz) e un secondo valore di gradiente (kIc Io; Io kIref) durante detto secondo intervallo, detto primo valore di gradiente (Io; kIc) essendo un valore non zero e il valore assoluto di detto secondo valore di gradiente (kIc Io; Io kIref) essendo maggiore del valore assoluto di detto primo valore di gradiente, o - modificare una o più delle soglie di riferimento (Vp/Vv) di detto circuito di confronto (2110) sommando un secondo segnale di rampa (Vx) a un rispettivo valore di soglia iniziale.
2. Circuito di pilotaggio (210a) secondo la Rivendicazione 1, in cui il circuito di pilotaggio 210a è configurato per: - determinare detto secondo valore di gradiente in funzione di detto segnale di retroazione (Ic); o - determinare almeno una di dette soglie di riferimento (Vp/Vv) in funzione di detto segnale di retroazione (Ic).
3. Circuito di pilotaggio (210a) secondo la Rivendicazione 1 o la Rivendicazione 2, in cui detto primo circuito generatore di rampa (2300) comprende un circuito integratore configurato per generare detto primo segnale di rampa (INT) integrando un primo segnale, e in cui detto circuito di correzione (2306; 2114; 2114, 2116) è configurato per modificare detto primo segnale di rampa (INT) sommando un secondo segnale a detto primo segnale all’ingresso di detto circuito integratore analogico (2300), in cui: - detto primo segnale è impostato a zero durante detto primo intervallo (Tz) e a un valore non zero (kIc; kIref) durante detto secondo intervallo, e detto secondo segnale è impostato a un valore non zero costante (Io) durante detto primo intervallo (Tz) e detto secondo intervallo; o - detto primo segnale è impostato a un valore non zero (kIc; kIref) durante detto primo intervallo (Tz) e detto secondo intervallo, e detto secondo segnale è impostato a zero durante detto primo intervallo (Tz) e a un valore non zero costante (Io) durante detto secondo intervallo; o - detto primo segnale è impostato a zero durante detto primo intervallo (Tz) e a un valore non zero (kIc; kIref) durante detto secondo intervallo, e detto secondo segnale è impostato a un valore non zero costante (Io) durante detto primo intervallo (Tz) e a zero durante detto secondo intervallo.
4. Circuito di pilotaggio (210a) secondo la Rivendicazione 3, in cui detto circuito integratore comprende un condensatore di integrazione (CT) e detto circuito di pilotaggio (210a) comprende un primo generatore di corrente (2302; 2102; 2102, 2104) configurato per generare detto primo segnale, e detto circuito di correzione (2306; 2114; 2114, 2116) comprende un secondo generatore di corrente configurato per generare detto secondo segnale.
5. Circuito di pilotaggio (210a) secondo la Rivendicazione 1 o la Rivendicazione 2, in cui detto primo circuito generatore di rampa (2300) comprende un contatore digitale (2406) configurato per generare detto primo segnale di rampa (INT) incrementando un valore di conteggio di una data dimensione di gradino, e in cui detto circuito di correzione (2306; 2114; 2114, 2116) è configurato per modificare detto primo segnale di rampa (INT): - impostando detta dimensione di gradino a un primo valore di gradino (STEP1) durante detto primo intervallo (Tz) e a un secondo valore di gradino (STEP2) durante detto secondo intervallo; o - impostando un segnale di clock di detto contatore digitale (2406) a un primo segnale di clock (CLK1) durante detto primo intervallo (Tz) e a un secondo segnale di clock (CLK2) durante detto secondo intervallo.
6. Circuito di pilotaggio (210a) secondo la Rivendicazione 1 o la Rivendicazione 2, in cui detto primo circuito generatore di rampa (2300) comprende un circuito integratore configurato per generare detto primo segnale di rampa (INT) integrando un primo segnale, e in cui detto circuito di correzione (2306; 2114; 2114, 2116) è configurato per modificare detto primo segnale di rampa (INT) sommando (2120) un secondo segnale di rampa (Vx) a detto primo segnale di rampa (INT) all’uscita di detto circuito integratore analogico (2300), e in cui: - detto primo segnale è impostato a zero durante detto primo intervallo (Tz) e a un valore non zero (kIc; kIref) durante detto secondo intervallo, e detto secondo segnale di rampa (Vx) corrisponde a un segnale di rampa lineare durante detto primo intervallo (Tz) e detto secondo intervallo; o - detto primo segnale è impostato a un valore non zero (kIc; kIref) durante detto primo intervallo (Tz) e detto secondo intervallo, e detto secondo segnale di rampa (Vx) corrisponde a zero durante detto primo intervallo (Tz) e a un segnale di rampa lineare durante detto secondo intervallo.
7. Circuito di pilotaggio (210a) secondo la Rivendicazione 1 o la Rivendicazione 2, in cui detto primo circuito generatore di rampa (2300) comprende un circuito integratore configurato per generare detto primo segnale di rampa (INT) integrando un primo segnale, e in cui detto circuito di correzione (2306; 2114; 2114, 2116) è configurato per modificare una o più delle soglie di riferimento (Vp/Vv) di detto circuito di confronto (2110) sommando un secondo segnale di rampa (Vx) a un rispettivo valore di soglia iniziale, e in cui: - detto primo segnale è impostato a zero durante detto primo intervallo (Tz) e a un valore non zero (kIc; kIref) durante detto secondo intervallo, e detto secondo segnale di rampa (Vx) corrisponde a un segnale di rampa lineare durante detto primo intervallo (Tz) e detto secondo intervallo; o - detto primo segnale è impostato a un valore non zero (kIc; kIref) durante detto primo intervallo (Tz) e detto secondo intervallo, e detto secondo segnale di rampa (Vx) corrisponde a zero durante detto primo intervallo (Tz) e a un segnale di rampa lineare durante detto secondo intervallo.
8. Circuito di pilotaggio (210a) secondo una qualsiasi delle rivendicazioni precedenti, in cui: - durante uno tra detto primo (TB) e detto secondo (TA) semi-periodo di commutazione, detto primo circuito generatore di rampa (2300) è configurato per aumentare detto primo segnale di rampa (INT), e detto circuito di confronto (2110; CO2, CO3) è configurato per determinare se detto primo segnale di rampa (INT) raggiunge una soglia di riferimento superiore (Vp), e - durante l’altro tra detto primo (TB) e detto secondo (TA) semi-periodo di commutazione, detto primo circuito generatore di rampa (2300) è configurato per diminuire detto primo segnale di rampa (INT), e detto circuito di confronto (2110; CO2, CO3) è configurato per determinare se detto primo segnale di rampa (INT) raggiunge una soglia di riferimento inferiore (Vv).
9. Circuito di pilotaggio (210a) secondo una qualsiasi delle rivendicazioni precedenti da 1 a 8, in cui: - durante ciascuno di detto primo (TB) e detto secondo (TA) semi-periodo di commutazione, detto primo circuito generatore di rampa (2300) è configurato per aumentare detto primo segnale di rampa (INT), e detto circuito di confronto (2110; CO2, CO3) è configurato per determinare se detto primo segnale di rampa (INT) raggiunge una soglia di riferimento superiore (Vp), in cui detto primo segnale di rampa (INT) è resettato quando detto primo segnale di rampa (INT) raggiunge detta soglia di riferimento superiore (Vp); o - durante ciascuno di detto primo (TB) e detto secondo (TA) semi-periodo di commutazione, detto primo circuito generatore di rampa (2300) è configurato per diminuire detto primo segnale di rampa (INT), e detto circuito di confronto (2110; CO2, CO3) è configurato per determinare se detto primo segnale di rampa (INT) raggiunge una soglia di riferimento inferiore (Vp), in cui detto primo segnale di rampa (INT) è resettato quando detto primo segnale di rampa (INT) raggiunge detta soglia di riferimento inferiore (Vv).
10. Circuito integrato comprendente un circuito di pilotaggio (210a) secondo una qualsiasi delle rivendicazioni precedenti, in cui il primo, il secondo, il terzo e il quarto terminale di detto circuito di pilotaggio (210a) sono connessi a rispettivi pin di detto circuito integrato.
11. Convertitore elettronico comprendente: - un terminale di ingresso positivo (200a) e un terminale di ingresso negativo (200b); - due terminali di uscita (202a, 202b) per fornire una tensione di uscita (Vout) o una corrente di uscita (Iout); - almeno un semi-ponte comprendente uno switch elettronico high-side (SW1) e uno switch elettronico lowside (SW2) connessi in serie tra detto terminale di ingresso positivo (200a) e detto terminale di ingresso negativo (200b), in cui il nodo intermedio tra detto switch elettronico high-side (SW1) e detto switch elettronico lowside (SW2) rappresenta un nodo di commutazione (HB); - un circuito risonante, raddrizzatore e filtro (204) connesso tra detto nodo di commutazione (HB) e detti due terminali di uscita (202a, 202b); - un sensore di corrente (222) configurato per generare un segnale (Vs) proporzionale alla corrente risonante (Is) che scorre dal nodo di commutazione (HB) a detto circuito risonante, raddrizzatore e filtro (204); - un circuito di retroazione (da 212 a 218) configurato per generare un segnale di retroazione (Ic) determinato in funzione di detta tensione di uscita (Vout) o di detta corrente di uscita (Iout); e - un circuito di pilotaggio (210a) secondo una qualsiasi delle rivendicazioni precedenti da 1 a 9.
12. Convertitore elettronico secondo la Rivendicazione 11, in cui detto circuito risonante, raddrizzatore e filtro (204) comprende - un trasformatore (T) comprendente un avvolgimento primario (T1) e un avvolgimento secondario (T2); - un condensatore (Cr) e una prima induttanza (Ls) connessi in serie con detto avvolgimento primario (T1) tra detto nodo di commutazione (HB) e detto terminale di ingresso positivo (200a) o detto terminale di ingresso negativo (200b); - una seconda induttanza (Lp) connessa in parallelo con detto avvolgimento primario (T1); - un circuito raddrizzatore (Da, Db) connesso tra detto avvolgimento secondario (T2) e detti due terminali di uscita (202a, 202b).
13. Procedimento di funzionamento di un convertitore elettronico secondo la Rivendicazione 11 o la Rivendicazione 12, comprendente: - pilotare detto switch elettronico high-side (SW1) e detto switch elettronico low-side (SW2) durante un primo (TB) e un secondo (TA) semi-periodo di commutazione consecutivi: - una volta che detto primo semi-periodo di commutazione (TB) è iniziato, aprendo detto switch elettronico low-side (SW2) e chiudendo detto switch elettronico high-side (SW1) dopo un ritardo (Td), - una volta che detto secondo semi-periodo di commutazione (TA) è iniziato, aprendo detto switch elettronico high-side (SW1) e chiudendo detto switch elettronico low-side (SW2) dopo detto ritardo (Td); - in ciascuno di detto primo (TB) e detto secondo (TA) semi-periodo di commutazione: - determinando quando la corrente risonante (Is) cambia segno, - generando un primo segnale di rampa (INT) e determinando quando detto primo segnale di rampa (INT) raggiunge almeno una soglia di riferimento (Vp/Vv), - determinando un primo intervallo (Tz) che inizia nell’istante in cui il rispettivo semi-periodo (TA, TB) è iniziato e che termina nell’istante in cui la corrente risonante (Is) cambia segno, e - determinando un secondo intervallo che inizia nell’istante in cui la corrente risonante (Is) cambia segno e termina nell’istante in cui detto primo segnale di rampa (INT) raggiunge una rispettiva soglia di riferimento (Vp/Vv); e - modificare detto primo segnale di rampa (INT) fornito in ingresso a detto circuito di confronto (2110; CO2, CO3), in modo tale che detto primo segnale di rampa (INT) abbia un primo valore di gradiente (Io; kIc) durante detto primo intervallo (Tz) e un secondo valore di gradiente (kIc Io; Io kIref) durante detto secondo intervallo, detto primo valore di gradiente (Io; kIc) essendo un valore non zero e il valore assoluto di detto secondo valore di gradiente (kIc Io; Io kIref) essendo maggiore del valore assoluto di detto primo valore di gradiente, o - modificare una o più delle soglie di riferimento (Vp/Vv) sommando un secondo segnale di rampa (Vx) a un rispettivo valore di soglia iniziale.