IT201800005810A1

IT201800005810A1 - Circuito ad auto-test, dispositivo, veicolo e procedimento corrispondenti

Info

Publication number: IT201800005810A1
Application number: IT102018000005810A
Authority: IT
Priority date: 2018-05-29
Filing date: 2018-05-29
Publication date: 2019-11-29
Also published as: EP3575810A1; EP3575810B1; US11077755B2; CN110542868A; US20190366849A1; CN211318696U; CN110542868B

Description

DESCRIZIONE dell’invenzione industriale dal titolo:

“Circuito ad auto-test, dispositivo, veicolo e procedimento corrispondenti”

TESTO DELLA DESCRIZIONE

Campo tecnico

La descrizione è relativa ai circuiti ad auto-test. Una o più forme di attuazione possono essere applicate al campo automotive, per esempio ai veicoli elettrici e/o ai veicoli elettrici ibridi.

Sfondo tecnologico

La tecnologia in evoluzione dei veicoli elettrici (EV, “Electric Vehicle”) e dei veicoli elettrici ibridi (HEV, “Hybrid Electric Vehicle”) rende prestazioni perfezionate dei sistemi di gestione della batteria (BMS, “Battery Management System”) una caratteristica desiderabile al fine di facilitare un funzionamento sicuro, affidabile ed efficiente della batteria.

Un compito di un sistema di gestione della batteria (BMS) comporta di misurare le tensioni delle singole celle di batteria. Questo può comportare di estrarre tensioni differenziali relativamente piccole rispetto a tensioni di modo comune (molto) elevate.

Inoltre, un fattore di cui tenere conto nelle applicazioni automotive è la natura rumorosa dell’ambiente di un veicolo, con un’interferenza elettromagnetica, per esempio, che si manifesta su un’ampia gamma di frequenze. Questo può dare origine a una indesiderata perdita di precisione che può influire negativamente sulle prestazioni e sulla durata del pacco batterie.

Una misurazione precisa può essere facilitata disponendo amplificatori di tensione differenziale con un alto rapporto di reiezione di modo comune o CMRR (Common Mode Rejection Ratio) in ciascuna cella per fornire segnali di tensione (per esempio, con traslazione di livello) che possono essere forniti a un convertitore analogico/digitale (ADC, “Analog-to-Digital Converter”) per essere digitalizzati.

Tali dispositivi possono comprendere varie altre caratteristiche, per esempio, a scopi di protezione e di diagnostica. La rilevazione di carico aperto (“open load”), la rilevazione della dispersione, l’auto-test incorporato o BIST (Built-In Self-Test) sono esempi di tali opzioni che sono desiderabili al fine di facilitare il rispetto dei requisiti di sicurezza in campi quali il campo automotive.

Nonostante la estesa attività in tale settore, sono auspicabili soluzioni ulteriormente perfezionate.

Questo si applica, per esempio, alla capacità di effettuare test durante il funzionamento (“running”) allo scopo di rilevare errori che si verificano in una catena di elaborazione comprendente vari elementi come, per esempio, multiplexer, traslatori di livello (“level shifter”), generatori di segnali di riferimento, convertitori analogico/digitali.

Scopo e sintesi

Uno scopo di una o più forme di attuazione è di contribuire a fornire tali soluzioni perfezionate.

Secondo una o più forme di attuazione, tale scopo può essere raggiunto per mezzo di un circuito avente le caratteristiche esposte nelle rivendicazioni che seguono.

Una o più forme di attuazione possono essere relative a un dispositivo corrispondente, per esempio un sistema di gestione di batteria o BMS.

Una o più forme di attuazione possono essere relative a un veicolo (per esempio, un veicolo a motore come un EV o un HEV) equipaggiato con un tale dispositivo.

Una o più forme di attuazione possono essere relative a un procedimento corrispondente.

Le rivendicazioni sono parte integrante della descrizione tecnica di esempi di forme di attuazione come qui fornito.

Una o più forme di attuazione possono facilitare l’ottenimento di uno o più dei vantaggi seguenti:

- si può fornire un’architettura circuitale che facilita l’esplorazione di una pluralità di caratteristiche di ingresso;

- si può generare un segnale di ingresso per il BIST (Built-In Self-Test) come segnale a bassa tensione, risparmiando così area circuitale;

- si agevola una precisione elevata nella conversione di tensione di segnale di BIST;

- si può ottenere una precisione migliore rispetto a soluzioni tradizionali, per esempio basate su Zener.

In una o più forme di attuazione, è fornito un convertitore analogico/digitale atto a confrontare un riferimento di corrente con una corrente desiderata che emula una tensione differenziale di ingresso, facilitando così una verifica delle prestazioni dell’intera catena di elaborazione coinvolta.

Breve descrizione delle figure

Una o più forme di attuazione saranno ora descritte, a puro titolo di esempio, con riferimento alle figure annesse, nelle quali:

- la Figura 1 è un esempio di uno schema a blocchi di un possibile contesto di uso di forme di attuazione,

- la Figura 2 è un esempio di uno schema a blocchi funzionale di forme di attuazione,

- la Figura 3 è un esempio di uno schema circuitale di forme di attuazione, e

- la Figura 4 illustra ulteriormente un possibile contesto di uso di forme di attuazione.

Descrizione dettagliata di esempi di forme di attuazione

Nella descrizione che segue, sono illustrati uno o più dettagli specifici, allo scopo di fornire una comprensione approfondita di esempi di forme di attuazione di questa descrizione. Le forme di attuazione possono essere ottenute senza uno o più dei dettagli specifici o con altri procedimenti, componenti, materiali, ecc. In altri casi, operazioni, materiali o strutture note non sono illustrate o descritte in dettaglio in modo tale che certi aspetti delle forme di attuazione non saranno resi poco chiari.

Un riferimento a “una forma di attuazione” nel quadro della presente descrizione intende indicare che una particolare configurazione, struttura, o caratteristica descritta con riferimento alla forma di attuazione è compresa in almeno una forma di attuazione. Per cui, le frasi come “in una forma di attuazione” che possono essere presenti in uno o più punti della presente descrizione non fanno necessariamente riferimento proprio alla stessa forma di attuazione. Inoltre, particolari conformazioni, strutture o caratteristiche possono essere combinate in un modo adeguato qualsiasi in una o più forme di attuazione.

I riferimenti usati qui sono forniti semplicemente per convenienza e quindi non definiscono l’ambito di protezione o l’ambito delle forme di attuazione.

Nelle figure, un riferimento 10 indica nel suo complesso un circuito configurato per includere una caratteristica di BIST (built-in self-test) come discusso in seguito.

In una o più forme di attuazione, il circuito 10 può essere atto a rilevare (misurare) una tensione di ingresso DV/HV.

Una tale designazione intende evidenziare il fatto che una o più forme di attuazione possono essere applicate alla rilevazione/misurazione di una piccola tensione differenziale (DV) estratta da una tensione di modo comune (molto) elevata (HV).

Una o più forme di attuazione possono essere applicate a fornire informazioni corrispondenti alla tensione DV come un segnale CODE codificato in forma digitale utilizzabile in varie applicazioni di elaborazione indicate in generale con P.

Come rappresentato come esempio nella Figura 4, un circuito 10 come rappresentato qui come esempio può essere associato, per esempio, a un sistema di gestione della batteria (BMS) in un veicolo V come un veicolo elettrico (EV) o un veicolo elettrico ibrido (HEV) per rilevare le tensioni nelle celle di batteria C del pacco batterie BP che equipaggia il veicolo V.

Tuttavia, il riferimento a una tale possibile applicazione non deve essere inteso in un senso limitativo delle forme di attuazione.

In una o più forme di attuazione come rappresentate qui come esempio, il circuito 10 può comprendere un multiplexer di ingresso 12 seguito da uno stadio di traslazione di livello 14 della tensione (differenziale) che produce un segnale (di tensione) di uscita Vdiff applicato a un convertitore analogico/digitale (ADC) 16 (per esempio, sigma-delta).

L’ADC 16 è sensibile a un segnale (di tensione) di riferimento VBG e produce un segnale di uscita Vout sotto forma di un flusso continuo di bit (“bitstream”) digitale il cui valore medio è funzione del rapporto tra il segnale di ingresso Vdiff e il riferimento VBG.

Un riferimento 18 indica un filtro digitale attivo sul segnale Vout per produrre il segnale CODE come versione digitale di detto valore medio indicativo della tensione di ingresso DV (per esempio, una piccola tensione differenziale DV sopra una alta tensione di modo comune HV).

Eccezion fatta per quanto discusso in dettaglio nel seguito, gli elementi nel layout del circuito rappresentato come esempio nella Figura 1 possono essere considerati come tradizionali nella tecnica, il che rende superfluo fornire qui una descrizione più dettagliata.

Un approccio per verificare un funzionamento corretto di un circuito 10 come rappresentato come esempio nella Figura 1 può comportare, per esempio, di fornire un segnale di test da un generatore di pattern di auto-test al filtro digitale 18 per verificare il suo funzionamento corretto: ciò consiste in una verifica effettuata soltanto sul percorso digitale.

In alternativa, una verifica completa può essere applicata alla catena di elaborazione rappresentata come esempio nella Figura 1 usando un riferimento di tensione Zener connesso (per esempio, attraverso il multiplexer 12) come un ingresso allo stadio differenziale 14.

Un inconveniente di un tale approccio consiste nel fatto che si può verificare soltanto un valore puntuale della tensione di ingresso differenziale, mentre la tensione differenziale DV può presentare un intervallo funzionale, per esempio, da 0 V a 5 V.

Le Figure 2 e 3 sono esempi di un approccio atto a essere usato in una o più forme di attuazione per fornire ad un circuito come il circuito 10 una funzione di BIST (built-in self-test).

In una o più forme di attuazione come rappresentato come esempio nelle Figure 2 e 3, il multiplexer 12 comprende un primo terminale di ingresso 121 e un secondo terminale di ingresso 122 configurati per ricevere tra loro la tensione differenziale DV da rilevare (misurare). Come indicato, questa può essere, per esempio, una tensione come rilevata ai capi di una delle celle di batteria C in un pacco batterie BP che equipaggia un veicolo V, come un EV o un HEV.

In una o più forme di attuazione come rappresentate come esempio nelle Figure 2 e 3, il multiplexer 12 comprende un primo switch sw1 commutabile tra uno stato conduttivo e uno stato non conduttivo. Come risultato del fatto di essere nello stato conduttivo (“on”), il primo switch sw1 accoppia il primo terminale di ingresso 121 del multiplexer 12 con un primo nodo di ingresso 141 dello stadio (di traslazione di livello di tensione) differenziale 14. Come risultato del fatto che il primo switch sw1 è nello stato non conduttivo (“off”), il primo terminale di ingresso 121 del multiplexer 12 e il primo nodo di ingresso 141 dello stadio differenziale 14 sono reciprocamente isolati.

In una o più forme di attuazione come rappresentate come esempio nelle Figure 2 e 3, il multiplexer 12 comprende un secondo switch sw2 commutabile tra uno stato conduttivo e uno stato non conduttivo. Come risultato del fatto di essere nello stato conduttivo (“on”), il secondo switch sw2 accoppia il secondo terminale di ingresso 122 del multiplexer 12 con un secondo nodo di ingresso 142 dello stadio 14. Come risultato del fatto che il secondo switch sw2 è nello stato non conduttivo (“off”), il secondo terminale di ingresso 121 del multiplexer 12 e il secondo nodo di ingresso 142 dello stadio differenziale 14 sono reciprocamente isolati.

In una o più forme di attuazione come rappresentato come esempio nelle Figure 2 e 3, il multiplexer 12 comprende un terzo switch sw3 commutabile tra uno stato conduttivo e uno stato non conduttivo. Come risultato del fatto di essere nello stato conduttivo (“on”), il terzo switch sw3 accoppia (“mette in cortocircuito”) il primo nodo di ingresso 141 e il secondo nodo di ingresso 142 dello stadio 14. Come risultato del fatto che il terzo switch sw3 è nello stato non conduttivo (“off”), il primo nodo di ingresso 141 e il secondo nodo di ingresso 142 dello stadio 14 sono reciprocamente isolati.

Inoltre, come risultato del fatto che il primo switch sw1 e il terzo switch sw3 sono nello stato conduttivo (“on”) con il secondo switch sw2 nello stato non conduttivo (“off”), il primo terminale di ingresso 121 del multiplexer 12 è accoppiato sia al primo nodo di ingresso 141 sia al secondo nodo di ingresso 142 dello stadio 14.

Come rappresentato come esempio nello schema a blocchi della Figura 2, in una o più forme di attuazione lo stadio differenziale 14 può comprendere un blocco traslatore di livello di tensione 1400 configurato per applicare un guadagno di traslazione di livello (per esempio, 1/5R) alla tensione differenziale tra il primo terminale di ingresso 121 e il secondo terminale di ingresso 122 come trasferita attraverso gli switch sw1, sw2 (quando conduttivi) del multiplexer 12 ai nodi di ingresso 141 e 142 dello stadio 14.

Questo tipo di funzionamento (che corrisponde al funzionamento normale del circuito) è rappresentato come esempio nella Figura 2 mostrando i nodi di ingresso 141 e 142 dello stadio 14 accoppiati (con segni opposti, “+” e “-”) a un nodo di somma 1402 che alimenta a sua volta il blocco traslatore di livello 1400.

In una tale modalità operativa, l’ADC 16 può confrontare Vdiff/5R con un valore di riferimento applicato in 161, per esempio Vbg2/R. A titolo di esempio, questa può essere una tensione bandgap (nota) di circa 1,2 V con un intervallo di tensione di cella (Vdiff), per esempio, da 0 V a 5 V.

Un riferimento a un resistore con un valore di resistenza uguale a 5R indica che può essere coperto tutto quell’intervallo, con l’intervallo di scala 1:1 (FSR (“Full Scale Range”) - vale a dire, la massima tensione differenziale di ingresso che può essere applicata al fine di evitare la saturazione dello stadio) uguale per esempio a 1,2 V * 5R/R = 6 V.

Il valore assoluto di R (che facilita una conversione di una tensione differenziale in una corrente differenziale) non influisce sull’uscita CODE: si veda il lato destro delle Figure 2 e 3, l’uscita CODE essendo indipendente da questo valore.

Una scelta giudiziosa di tale valore facilita il fatto di avere una corrente nell’intervallo dei microampere (uA).

Per esempio, al fine di avere una corrente di segnale massima uguale a 50 uA, si può scegliere un resistore con un valore di resistenza uguale a R = Vdiff_max/I = 6V/50uA = 120 kohm, in modo tale che, nella modalità funzionale qui considerata, CODE possa essere valutato come:

CODE=[(Vbg2/R)/(Vdiff/5R)]*2^mbit,

dove mbit è il numero dei bit usati.

Per il resto, si apprezzerà che i valori quantitativi indicati sono puramente esemplificativi e non limitativi delle forme di attuazione.

Nella Figura 2, un riferimento 1404 indica un nodo di somma dove l’uscita dal blocco 1400 è sommata con il segnale da un altro stadio di guadagno 1440 (con un guadagno 1/nR) che riceve un ingresso da un blocco di commutazione 1442. Come rappresentato come esempio nella Figura 2, il blocco di commutazione 1442 può includere un quarto switch sw4 e un quinto switch sw5 che possono accoppiare allo stadio 1440 una tensione di riferimento – per esempio bandgap - Vbg1 (a scopi di test) o una tensione 0.

In una o più forme di attuazione, gli switch da sw1 a sw5 come qui rappresentati come esempio possono comprendere switch elettronici, per esempio, transistori MOSFET.

Il funzionamento degli switch da sw1 a sw5, vale a dire, una commutazione tra lo stato conduttivo (“on”) e lo stato non conduttivo (“off”) può essere controllato, in maniera nota di per sé, da una circuitazione logica non visibile nelle figure per semplicità di rappresentazione.

Tale circuitazione logica permette una commutazione a una modalità di test (built-in self-test o BIST). Una modalità di BIST può essere attivata quando desiderabile, per esempio un BIST può essere effettuato su richiesta, in caso di un malfunzionamento che implica una misurazione delle celle di batteria (per esempio, sotto/sovratensione), in certi intervalli di tempo specificati tra due atti di BIST, e così via. Per esempio, un codice di BIST può essere confrontato con due soglie scritte nella logica, con un malfunzionamento del BIST trasmesso eventualmente all’unità di controllo U (per esempio, un microcontrollore): si veda la Figura 4.

Come discusso in seguito, in una modalità di auto-test o di BIST, l’ADC 16 può confrontare Vbg1/nR (vale a dire, l’uscita dallo stadio di guadagno 1440) con il riferimento Vbg2/R. Ipotizzando (ragionevolmente) per semplicità che Vbg1 e Vbg2 siano due tensioni bandgap identiche, il loro rapporto dipenderà (soltanto) da n.

In tal caso (BIST), l’uscita CODE può essere valutata come:

CODE=[(Vbg2/R)/(Vbg1/nR)]*2^mbit = (1/n)*2^mbit.

Questo facilita una “emulazione” nella modalità di test della presenza di una tensione differenziale di ingresso uguale a Vbg1*n.

Esisterà così la possibilità di variare (per esempio, sotto la logica di controllo come discusso precedentemente) il valore per n e di selezionare un certo punto caratteristico di ingresso o di esplorare una curva caratteristica di ingresso a scopi di (auto)test.

Gli elementi 1440 e 1442 sono esempi di una circuitazione di iniezione di segnali di test 144 attivabile (per esempio, come discusso in seguito) per forzare attraverso lo stadio differenziale 14 una corrente che è previsto che emuli a scopi di test una tensione differenziale di ingresso al circuito 10.

In una o più forme di attuazione, con lo stadio 1440 accoppiato a una tensione di ingresso 0 attraverso lo switch sw5, il segnale applicato al nodo 1040 dallo stadio 1440 può essere messo a zero durante un funzionamento “normale” come discusso precedentemente, vale a dire con la tensione differenziale DV tra il primo terminale di ingresso 121 e il secondo terminale di ingresso 122 del multiplexer 12 trasferita attraverso gli switch sw1, sw2 (conduttivi) ai nodi di ingresso 141 e 142 dello stadio 14.

Per contro, con la tensione di riferimento Vbg1 accoppiata allo stadio 1440 a scopi di test attraverso lo switch sw4 reso conduttivo, lo stadio 1440 inietterà un segnale non zero Vbg1/nR nel nodo 1404, mentre l’ingresso differenziale allo stadio 14 sarà messo a zero come risultato del fatto che il terzo switch sw3 è portato allo stato conduttivo (“on”) e che cortocircuita così gli ingressi 141, 142. Inoltre, il fatto che il primo switch sw1 e il terzo switch sw3 sono portati allo stato conduttivo (“on”) con il secondo switch sw2 nello stato non conduttivo (“off”) farà sì che il primo terminale di ingresso 121 del multiplexer 12 sia accoppiato sia al primo nodo di ingresso 141 sia al secondo nodo di ingresso 142 dello stadio 14, cosicché la tensione di modo comune associata a essi (per esempio, HV) è applicata al primo nodo di ingresso 141 dello stadio 14.

Come indicato, gli elementi 1400, 1442 e 1404 nella Figura 2 possono essere considerati come esempi di una circuitazione di iniezione di segnali di test 144 attivabile (per esempio, attraverso lo switch sw4) per forzare attraverso lo stadio differenziale 14 una corrente che “emula” a scopi di test (modalità di BIST) una tensione differenziale - eventualmente variabile o “spazzolabile” -tra i terminali di ingresso 121, 122 del multiplexer 12 trasferita ai nodi di ingresso 141, 142 dello stadio 14 (cortocircuitati dallo switch sw3 nella modalità di test).

Per il resto, si apprezzerà che la Figura 2 intende fornire uno schema a blocchi funzionale di “alto livello” di una o più forme di attuazione. In un tale schema a blocchi funzionale, è rappresentato come esempio che la circuitazione di iniezione di segnali di test 144 agisce in un nodo 1404 (per esempio, sul lato di uscita dello stadio 14).

Per esempio, lo switch sw5 nella Figura 2 intende sostanzialmente evidenziare il fatto che nelle condizioni di auto-test (BIST), il contributo del percorso di segnale associato è nullo. In altre parole, lo stadio 1442 nella Figura 2 potrebbe essere rappresentato in alternativa come includere un singolo switch, cioè sw4, configurato per commutare tra 0 (stato operativo o funzionale normale) e Vbg1 (nello stato di BIST o di auto-test).

La Figura 3 fornisce uno schema circuitale a “livello di transistori” di una possibile implementazione corrispondente del concetto basilare che sta alla base di una o più forme di attuazione come rappresentato nella Figura 2. Nella possibile implementazione esemplificata nella Figura 3, la circuitazione di iniezione di segnali di test 144 agisce ai nodi di ingresso 141, 142, vale a dire sul lato di ingresso dello stadio 14.

Inoltre, nella Figura 3 è rappresentato come esempio che una corrente differenziale scorre nei nodi 241, 242 (uscita dallo stadio 14/ingresso nell’ADC 16) con un tale segnale differenziale confrontato nell’ADC 16 con un riferimento (corrente) Vbg2/R accoppiato a entrambi i nodi. Questo è rappresentato come esempio nella Figura 3 rappresentando il nodo di riferimento 161 come due nodi 161a, 161b che facilitano un accoppiamento di una corrente di riferimento differenziale Vbg2/R (per esempio, ingresso in 161a, uscita in 161b) all’ADC 16.

Lo schema a livello di transistori della Figura 3 è così un esempio di possibili implementazioni del concetto di iniettare una corrente differenziale nello stadio 14 al fine di emulare una tensione differenziale di ingresso a scopi di test.

Vale a dire, una o più forme di attuazione come rappresentato come esempio nella Figura 3 possono essere fatte commutare tra una modalità operativa e una modalità di auto-test (BIST).

Come indicato, questo può avvenire sotto il controllo di una circuitazione logica (per esempio, interna) configurabile per attivare un BIST per esempio su richiesta, in caso di un malfunzionamento che implica una misurazione di celle di batteria (per esempio, sotto/sovratensione), a certi intervalli di tempo specificati tra due atti di BIST, e così via, con un malfunzionamento del BIST trasmesso eventualmente all’unità di controllo U.

In una modalità operativa normale del circuito 10, gli switch sw1 e sw2 sono chiusi (vale a dire, conduttivi con lo switch sw3 aperto, cioè non conduttivo), mentre lo (gli) switch sw4 è aperto/sono aperti (non conduttivo (conduttivi)) con uno switch sw5 (come presentato – soltanto – nella Figura 2) chiuso, vale a dire, conduttivo.

In una tale modalità operativa normale, i terminali di ingresso 121 e 122 sono accoppiati rispettivamente ai nodi di ingresso 141 e 142 dello stadio differenziale 14, mentre la circuitazione di iniezione di corrente 144 è inattiva cosicché lo stadio differenziale 14 applica all’ingresso dell’ADC 16 un segnale (di tensione) Vdiff che è una replica traslata di livello della tensione di ingresso DV.

In una modalità di auto-test, gli switch sw1 e sw3 sono chiusi (conduttivi) con lo switch sw2 aperto (non conduttivo) mentre la circuitazione di iniezione di corrente 144 è attiva con lo (gli) switch sw4 chiuso/i (conduttivo/i) e lo switch sw5 (come presentato – soltanto – nella Figura 2) aperto, vale a dire non conduttivo. In una tale modalità di auto-test, gli ingressi 141, 142 allo stadio differenziale 14 sono cortocircuitati in modo tale che sia rilevata soltanto la (alta) tensione di modo comune HV, mentre una corrente differenziale è forzata attraverso la circuitazione 144 al fine di emulare una tensione differenziale di ingresso rendendo possibile verificare un funzionamento corretto del circuito 10.

Inoltre, in una o più forme di attuazione, esiste la possibilità nella modalità di auto-test di variare selettivamente l’intensità della corrente differenziale forzata attraverso la circuitazione 144. In tal modo, possono essere emulati valori differenti di una tensione differenziale di ingresso, rendendo così possibile verificare un funzionamento corretto del circuito 10 sopra un intero intervallo possibile di tensioni di ingresso DV (per esempio, da 0 V a 5V), superando così una limitazione intrinseca delle soluzioni basate su Zener dove può essere usato un singolo valore (come impostato da un diodo Zener) a scopi di test.

Come rappresentato come esempio nello schema circuitale a livello di transistori della Figura 3, lo stadio differenziale 14 può essere configurato in modo da operare tra una tensione di alimentazione Vb e la massa con due generatori di corrente (di un tipo noto qualsiasi) attivi per generare una corrente di intensità 2I tra la linea di tensione di alimentazione in Vb e rispettivi nodi A, B accoppiati – come discusso in seguito – a nodi di uscita (differenziale) 241, 242 dello stadio differenziale 14 accoppiato all’ingresso dell’ADC 16.

Come rappresentato come esempio nello schema circuitale della Figura 3, i nodi A e B sono accoppiati a massa attraverso linee di corrente comprendenti un primo transistore 34a e un secondo transistore 34b (per esempio, transistori MOSFET) aventi i loro terminali di controllo (i gate, nel caso di un transistore a effetto di campo come i transistori MOSFET) pilotati attraverso l’uscita di due nodi differenziali (per esempio, amplificatori operazionali (“op-amp”) 141 e 142).

Come rappresentato come esempio nello schema circuitale della Figura 3, l’op-amp 141 ha:

- un primo ingresso (per esempio, l’ingresso non invertente) atto a essere accoppiato al terminale di ingresso 121 del multiplexer 12 attraverso lo switch sw1, e - un secondo ingresso (per esempio, l’ingresso invertente) cortocircuitato al percorso di corrente (per esempio, il terminale di source) del transistore 34b in un punto o nodo D.

Come rappresentato come esempio nello schema circuitale della Figura 3, l’op-amp 142 ha:

- un primo ingresso (per esempio, l’ingresso non invertente) atto a essere accoppiato al terminale di ingresso 122 del multiplexer 12 attraverso lo switch sw2, e - un secondo ingresso (per esempio, l’ingresso invertente) cortocircuitato al percorso di corrente (per esempio, il terminale di source) del transistore 34a in un punto o nodo C.

Nel caso dell’implementazione della circuitazione di iniezione di corrente 144 rappresentata come esempio nello schema circuitale della Figura 3, una coppia di switch sw4 rappresentati nella Figura 3 può svolgere il ruolo rappresentato come esempio da un singolo switch sw4 nello schema a blocchi della Figura 2 facilitando (con gli switch sw4 “on”, cioè conduttivi) un accoppiamento ai nodi C e D, e così agli ingressi invertenti degli op-amp 141, 142 di due generatori di iniezione di corrente di intensità Vbg1/nR (si veda, per un riferimento diretto, lo stadio 1440 con un guadagno 1/nR nella Figura 2).

Per il resto, si apprezzerà che i due generatori di iniezione di corrente Vbg1/nR sono accoppiati ai nodi di ingresso 141, 142 con segni opposti, cosicché è rappresentato che uno dei generatori di corrente (per esempio, quello accoppiato al nodo di ingresso 142) inietti una corrente nello stadio differenziale 14, mentre l’altro generatore di corrente (per esempio, quello accoppiato con il nodo di ingresso 141) in effetti assorba corrente dallo stadio 14.

In un’implementazione come rappresentata come esempio nella Figura 3, sono forniti due generatori di corrente (di un tipo noto qualsiasi) accoppiati tra i nodi C e D e massa configurata per assorbire da questi nodi rispettive correnti di intensità I, indipendentemente dalla condizione di on/off degli switch sw4.

In un’implementazione come rappresentata come esempio nella Figura 3, sono forniti due ulteriori transistori 36a, 36b (per esempio, transistori MOSFET) nella stessa configurazione 34a e 34b, in modo tale che i transistori 36a, 36b siano atti a leggere con bassa impedenza la corrente fornendo questa corrente nei nodi 241 e 242.

Più specificamente, i transistori 36a, 36b possono essere disposti con i loro percorsi di corrente (sourcedrain nel caso di transistori a effetto di campo come i transistori MOSFET) in rispettive linee di corrente tra il nodo A e il nodo 241 e tra il nodo B e il nodo 242. Come rappresentato qui come esempio, i transistori 36a, 36b possono essere disposti con i loro terminali di controllo (i gate nel caso di transistori a effetto di campo come i transistori MOSFET) impostati a una tensione fissa.

Come rappresentato, i nodi A e B sono collocati nei percorsi di corrente (source-drain nel caso di transistori a effetto di campo come i transistori MOSFET) dei transistori 34a, 34b intermedi tra i transistori 34a, 34b e i generatori di corrente accoppiati al rail o linea di corrente a una tensione Vb che fornisce ai nodi A e B corrente di intensità 2I.

Il riferimento 40 indica un anello di modo comune, che è un insieme di generatori di corrente che è configurato per assorbire correnti di intensità I dalle linee 241, 242 che accoppiano lo stadio 14 con l’ADC 16.

Uno stadio come quello che comprende il nodo differenziale (op-amp) 142 e il transistore 34a agisce sostanzialmente come un buffer “copiando” sull’ingresso invertente o “meno” dell’op-amp la tensione sul terminale non invertente o “più” dell’op-amp o, in altre parole, forzando a zero la differenza delle tensioni applicate all’ingresso non invertente e a quello invertente dell’opamp.

Di conseguenza, qualunque sia la modalità attivata (modalità operativa normale/modalità BIST), il nodo C sarà alla stessa tensione dell’ingresso non invertente dell’opamp 142.

Lo stesso si applica anche allo stadio che comprende il nodo (op-amp) differenziale 141 e il transistore 34b, in modo tale che, qualunque sia la modalità attivata (modalità operativa normale/modalità BIST) il nodo D sarà alla stessa tensione dell’ingresso non invertente dell’op-amp 141.

Come risultato, si applicheranno le relazioni seguenti per la differenza tra le tensioni V(C) e V(D) rispettivamente ai nodi C e D:

- nella modalità normale V(D) - V(C) = DV

- nella modalità di test (BIST) V(D) - V(C) = 0.

Si apprezzerà che ciò che precede si applicherà come risultato del dispositivo degli switch sw1, sw2 e sw3, indipendentemente dall’impostazione (non conduttiva/ conduttiva) degli switch sw4.

Perciò, la corrente IR38 che scorre attraverso il resistore 38 non sarà dettata dal comportamento degli switch sw4 ma sarà data dalla relazione IR38 = [V(D) -V(C))]/ 5R, cosicché nella modalità normale sarà data da DV/5R, mentre nella modalità di testa sarà uguale a zero (0/5R).

In un dispositivo come rappresentato come esempio nella Figura 3, i transistori 34a, 34b, 36a, 36b svolgono il ruolo di “lettori di corrente”, configurati per leggere la corrente a bassa impedenza, vale a dire, essi leggono ancora la corrente su un nodo e la replicano sull’altro.

Come indicato, nella modalità di test (BIST) la corrente nel resistore 38 sarà zero.

Applicando la legge di Kirchoff nel nodo D, la corrente che scorre nel transistore 34b sarà uguale a I (Vbg1/ nR).

Similmente, applicando la legge di Kirchoff nel nodo C, la corrente che scorre nel transistore 34a è uguale a I-(Vbg1/nR).

Similmente, la corrente differenziale che entra nel nodo 241 dello stadio 16 e che lascia il nodo 242 dello stadio 16 può essere letta applicando la legge di Kirchoff ai nodi A e B e ai nodi 241 e 242.

In tal modo, la corrente che scorre attraverso il resistore 38 quando entrambi gli switch sw4 sono aperti (non conduttivi: modalità funzionale o operativa normale) e quando sono chiusi (conduttivi: modalità di auto-test o BIST) è uguale alla tensione differenziale tra “C” e “D” (o ugualmente tra i due ingressi invertenti degli op-amp 141 e 142), divisa per il valore di resistenza del resistore 38.

In una o più forme di attuazione, la circuitazione di iniezione di segnali di test 144 corrispondente, attivata (per esempio, chiudendo gli switch sw4) ha l’effetto di aumentare e diminuire rispettivamente la corrente che scorre nei transistori 34a e 34b.

Come indicato, in una modalità funzionale o operativa, gli switch sw4 e sw3 sono aperti (non conduttivi) e gli switch sw1 e sw2 sono chiusi (conduttivi) e la corrente che scorre attraverso il resistore 38 è uguale a DV diviso per 5R.

Il transistore 34a leggerà così una corrente uguale a I+(DV/5R) e il transistore 34b una corrente uguale a I-(DV/5R).

Come risultato, in una modalità operativa normale, il transistore 36a leggerà una corrente uguale a 2I-(I-DV/5R)=I+(DV/5R) e il transistore 36b una corrente uguale a 2I-(I+DV/5R)=I-(DV/5R).

In una modalità operativa normale, la corrente nel nodo 242 in 16 sarà uguale a I-(DV/5R)-I=-(DV/5R) e la corrente nel nodo 241 in 16 sarà uguale a I+(DV/5R)-I=+(DV/5R).

Infine, l’ADC 16 produrrà alla sua uscita un bitstream avente un valore medio (come calcolato dal filtro digitale 18) proporzionale al rapporto tra la corrente differenziale di ingresso (DV/5R) e un segnale di riferimento che è funzione del bandgap Vbg2/R.

Per contro, in una modalità di test (BIST), gli switch sw1, sw3 e sw4 sono chiusi (conduttivi o “on”), e lo switch sw2 è aperto (non conduttivo o “off”). La corrente che scorre attraverso il resistore 38 sarà zero (una tensione zero diviso per 5R).

Con gli switch sw4 conduttivi (“on”), una corrente uguale a Vbg1/nR sarà letta dai transistori 34a e 34b, che leggeranno in effetti rispettivamente I-(Vbg1/nR) e I+(Vbg1/nR).

I transistori 36a, 36b leggeranno a loro volta una corrente uguale a 2I-(I-(Vbg1/nR))=I+(Vbg1/nR) e a 2I-(I+(Vbg1/nR))=I-(Vbg1/nR).

Di conseguenza, in una modalità di test (BIST), la corrente nel nodo 242 in 16 sarà uguale a I-(Vbg1/nR)-I=-(Vbg1/nR) e la corrente nel nodo 241 in 16 sarà uguale a I+(Vbg1/nR)-I=+(Vbg1/nR).

In modo corrispondente, l’ADC 16 produrrà alla sua uscita un bitstream avente un valore medio (calcolato dal filtro 18) proporzionale al rapporto tra la corrente differenziale di ingresso (Vbg1/nR) e un segnale di riferimento che è funzione del bandgap Vbg2/R.

Poiché i due riferimenti di tensione bandgap sono (teoricamente) identici, il rapporto tra Vbg1/nR e Vbg2/R è uguale a 1/n.

Nella modalità BIST, l’uscita CODE può essere valutata in questo modo:

CODE=[(Vbg2/R)/(Vbg1/nR)]*2^mbit = (1/n)*2^mbit.

In tal modo, il fatto di modulare il rapporto tra R e nR (vale a dire, il fattore n) facilita l’ottenimento di una gamma di possibili codici e bitstream di uscita, il che facilita a sua volta la “esplorazione” di una caratteristica di ingresso, per es., da 0 V fino a 5 V.

Per esempio, nella modalità di test (BIST), una tensione differenziale di ingresso “vera” sarà emulata attraverso una relazione del genere DVequivalent=n*Vbg1.

Una o più forme di attuazione possono così fornire la possibilità di variare selettivamente l’intensità della corrente forzata (iniettata) nello stadio 14 nella modalità di auto-test.

In possibili implementazioni come rappresentato come esempio nella Figura 3, questo può avvenire, per esempio, partizionando per un fattore n la corrente Vbg1/R e cambiando selettivamente il valore della corrente Vbg1/nR (si veda anche lo stadio di guadagno 1440 nella Figura 2).

Sfruttando questa soluzione, un auto-test non è più limitato a un singolo punto come è il caso delle soluzioni tradizionali basate su Zener.

Vale a dire, una o più forme di attuazione facilitano una modulazione della corrente Vbg1/nR, emulando così una differenza di tensione di ingresso che varia tra valori minimi e massimi attesi.

Una o più forme di attuazione possono fare affidamento sulla possibile presenza dei tre switch sw1, sw2 e sw3 nel multiplexer 12 con lo switch sw3 chiuso nello stato di auto-test.

In linea di principio, lo switch sw3 potrebbe essere sufficiente da solo per cortocircuitare i nodi 141, 142 nella modalità di auto-test.

Tuttavia, con (soltanto) lo sw3 chiuso, i nodi (per esempio, gli op-amp) 141 e 142 sarebbero flottanti. Questo può non essere desiderabile nella misura in cui ciò condurrebbe a testare il circuito sotto una condizione differente rispetto a quella funzionale. Per tale motivo, una o più forme di attuazione come discusso qui possono contemplare che un altro switch (per esempio, lo switch sw1 come discusso precedentemente, ma lo stesso può applicarsi allo switch sw2) possa essere chiuso per facilitare un mantenimento degli ingressi (per esempio, i nodi non invertenti dei due op-amp 141 e 142) a una stessa tensione, ben definita.

Per esempio, con sw1 chiuso (conduttivo), con anche sw3 chiuso, la tensione nel nodo 121 è applicata ai nodi C e D (si veda la Figura 3).

Questo facilita un funzionamento corretto degli op-amp 141 e 142 nella modalità di auto-test in condizioni (HV) corrispondenti alla modalità funzionale o operativa, che facilita anche l’effettuazione del test del funzionamento corretto degli op-amp 141, 142. Per esempio, un funzionamento difettoso dell’op-amp 141 può avere come risultato l’incapacità di “copiare” la tensione sul pin 121 sul nodo D: la corrente nel resistore 38 sarà differente da zero, e la corrente differenziale nell’ADC 16 non sarà quella attesa (con un errore corrispondente nel codice all’uscita del filtro 18).

In una o più forme di attuazione, il multiplexer 12 può così essere configurato (attraverso gli switch sw1, sw2) per accoppiare il primo nodo di ingresso 141 e il secondo nodo di ingresso 142 dello stadio differenziale 14 (con questi nodi di ingresso accoppiati - vale a dire, cortocircuitati – nella modalità di auto-test dallo switch di test sw3 nello stato conduttivo) a uno (per esempio 121) tra il primo 121 e il secondo 122 terminali di ingresso 122 del multiplexer.

Una o più forme di attuazione come rappresentato qui come esempio, in cui il multiplexer 12 comprende tre switch (cioè, sw1, sw2 e sw3), corrispondono a una soluzione auspicabile a scopi di bilanciamento.

Per il resto, si apprezzerà che, in una o più forme di attuazione, il multiplexer 12 può comprendere, in aggiunta allo switch di “test” sw3, previsto per cortocircuitare i nodi 141, 142 dello stadio 14 nella modalità di auto-test, soltanto uno degli switch sw1, sw2.

Ciò può essere compreso osservando che, nel funzionamento come rappresentato qui come esempio:

- la modalità operativa normale contempla di rendere conduttivi gli switch sw1 e sw2 (in modo tale che il segnale DV sia trasferito dai terminali di ingresso 121, 122 del multiplexer 12 ai nodi di ingresso 141, 142 dello stadio differenziale 14) e non conduttivo lo switch di test sw3 (con i nodi di ingresso 141, 142 isolati reciprocamente per ricevere tra loro il segnale DV);

- la modalità di test (BIST) contempla di rendere conduttivi gli switch sw1 e sw3 e non conduttivo lo switch sw2, in modo tale che lo switch di test sw3 cortocircuiti i nodi di ingresso 141, 142 dello stadio 14 con questi nodi (141 e 142, accoppiati reciprocamente dallo switch di test sw3 nello stato conduttivo) accoppiati a uno dei terminali di ingresso (per es. 121) del multiplexer 12 dallo switch sw1, mentre lo switch sw2 è non conduttivo e disaccoppia i nodi di ingresso 141, 142 dello stadio 14 (cortocircuitati dallo switch sw3) dall’altro dei terminali di ingresso (per es. 122) del multiplexer 12.

In una tale forma di attuazione, si potrebbe perciò fare a meno dello switch sw1 (conduttivo sia nella modalità operativa normale sia nella modalità di test o BIST), dando così origine a una struttura con due switch (sw2, sw3) del multiplexer 12.

Come indicato precedentemente, la modalità di test o BIST potrebbe contemplare in alternativa di rendere conduttivi gli switch sw2 e sw3 e non conduttivo lo switch sw1, in modo tale che lo switch di test sw3 cortocircuiti i nodi di ingresso 141, 142 dello stadio 14 con questi nodi (141 e 142, accoppiati reciprocamente dallo switch di test sw3 nello stato conduttivo) accoppiati a uno dei terminali di ingresso (per es. 122) del multiplexer 12 dallo switch sw2, mentre lo switch sw1 è non conduttivo e disaccoppia i nodi di ingresso 141, 142 dello stadio 14 (cortocircuitati dallo switch sw3) dall’altro dei terminali di ingresso (per es. 121) del multiplexer 12.

In una tale forma di attuazione, si potrebbe perciò fare a meno dello switch sw2 (conduttivo sia nella modalità operativa normale sia nella modalità di test o BIST), dando origine di nuovo a una struttura con due switch (sw1, sw3) del multiplexer 12.

In una o più forme di attuazione, il multiplexer 12 può così comprendere, in aggiunta allo switch di “test” sw3 (previsto per cortocircuitare i nodi 141, 142 nella modalità di auto-test), soltanto uno degli switch sw1, sw2, cioè un ulteriore switch (sw1 o sw2) commutabile a uno stato non conduttivo per disaccoppiare il primo nodo di ingresso 141 e il secondo nodo di ingresso 142 dello stadio differenziale 14 (che sono accoppiati dallo switch di test sw3 nello stato conduttivo nella modalità di auto-test) dall’altro 122 tra il primo 121 e il secondo 122 terminale di ingresso del multiplexer 12.

In una o più forme di attuazione come rappresentato qui come esempio, il multiplexer 12 comprende un dispositivo con tre switch e comprende, in aggiunta allo switch di “test” sw3, un primo switch (cioè, sw1) e un secondo switch (cioè, sw2) che sono commutabili a uno stato conduttivo per accoppiare il primo terminale di ingresso 121 e il secondo terminale di ingresso 122 del multiplexer 12 rispettivamente al primo nodo di ingresso 141 e al secondo nodo di ingresso 142 dello stadio differenziale 14.

In una o più forme di attuazione come rappresentato qui come esempio, il multiplexer 12 è così commutabile selettivamente tra:

- una modalità operativa, con il primo switch sw1 e il secondo switch sw2 nello stato conduttivo e lo switch di test sw3 nello stato non conduttivo,

- una modalità di auto-test, con lo switch di test sw3 e uno (per esempio, 121) tra il primo 121 e il secondo 122 switch nello stato conduttivo e l’altro (per esempio, 122) tra il primo 121 e il secondo 122 switch nello stato non conduttivo.

Forme di attuazione come qui discusse facilitano un test approfondito di vari elementi in un layout circuitale, come rappresentato come esempio nella Figura 3.

Puramente a titolo di esempio non limitativo, si può ipotizzare che un funzionamento atteso, corretto, possa corrispondere a un certo valore per il segnale di CODE all’uscita del filtro 18, che si trova all’interno di una certa “finestra” tra una soglia inferiore th_low e una soglia superiore th_high (diciamo un valore “77”, che si trova tra 76 e 78 presi come la soglia inferiore e quella superiore).

Una logica di controllo (che si può considerare che sia inclusa nelle applicazioni di elaborazione indicate con P nella Figura 1 sensibile a CODE) può così effettuare una verifica del tipo

if (CODE> th_low && CODE <th_high) >>> non fare nulla else >>> ERRORE.

e, in quest’ultimo caso, il malfunzionamento può essere comunicato a un controllore (per esempio, U nella Figura 1).

Una o più forme di attuazione possono presentare una buona flessibilità nell’adottare una procedura di auto-test (BIST) come discusso precedentemente.

Per esempio, una sotto-tensione (vale a dire, una cella che ha una tensione inferiore a quanto atteso) che è rilevata - in un modo noto di per sé – in funzionamento normale può condurre a sospettare un malfunzionamento del BMS (e specificamente del circuito 10).

Il controllore U può così attivare (automaticamente) una modalità di auto-test/BIST.

Se il BIST non fallisce (vale a dire, si trova che il BMS funziona correttamente), la sotto-tensione (danneggiamento) della cella può essere confermata.

Se, al contrario, il BIST fallisce, può essere confermato un malfunzionamento del circuito 10 e può essere adottata un’azione appropriata.

Forme di attuazione come qui discusse facilitano un test approfondito di vari elementi in un layout di un circuito come rappresentato come esempio nella Figura 3, per il fatto che un funzionamento scorretto di almeno uno dei componenti può avere quasi invariabilmente come risultato un insuccesso del BIST.

Forme di attuazione come qui discusse facilitano un test approfondito di vari elementi di un layout di un circuito come rappresentato come esempio nella Figura 3.

Per esempio, gli op-amp 141 e 142 possono essere testati durante l’atto di BIST discusso precedentemente in considerazione del loro ruolo come buffer.

Gli switch nel multiplexer 12 possono essere testati in modo simile in considerazione del loro posizionamento atteso in certi stati definiti di on-off (conduttivo/non conduttivo).

Anche i vari transistori sono testati in considerazione del loro ruolo atteso nella lettura delle correnti.

L’ADC 16 e il filtro 18 possono essere verificati nei termini della loro capacità di eseguire i compiti ad essi assegnati.

Per esempio:

- un malfunzionamento nell’ADC 16 o nel filtro 18 avrà prevedibilmente come risultato un valore casuale generato per CODE;

- se uno qualsiasi dei transistori MOS o una delle correnti di riferimento (bandgap) non funziona correttamente, la corrente differenziale nell’ADC 16 sarà differente dal valore atteso;

- un malfunzionamento di uno degli op-amp 141, 142 può avere come risultato, come discusso precedentemente, una corrente nel resistore 38 differente da zero; la corrente differenziale nell’ADC 16 non sarà quella attesa, con un errore corrispondente in CODE all’uscita del filtro 18;

- un malfunzionamento di uno qualsiasi degli switch sw4 o di uno dei loro generatori associati (per esempio, bandgap) condurrà a una corrente differenziale nell’ADC 16 differente da quella attesa, con il BIST fallito di nuovo;

- un malfunzionamento di sw3 (incapace di chiudersi, vale a dire di diventare conduttivo) avrà come risultato che gli ingressi non invertenti degli op-amp 141 e 142 sono a tensioni differenti, con questa situazione rispecchiata nei nodi C e D e una corrente nel resistore 38 differente da zero; la corrente differenziale nell’ADC 16 non sarà quella attesa, con un errore corrispondente in CODE all’uscita del filtro 18 e il BIST fallito nuovamente;

- un malfunzionamento di sw1 che conduce al fatto che sw1 è sempre chiuso, vale a dire sempre conduttivo, può condurre a una situazione nella quale (considerando sw2 sempre chiuso, vale a dire conduttivo, sia nella modalità funzionale sia in quella di test o BIST) con sw3 chiuso nella modalità di test e sw1 – erroneamente - sempre chiuso, una corrente I = Vcell/3R (dove Vcell è la tensione di cella e 3R è rappresentativo della resistenza attraverso gli switch) scorrerà attraverso sw1, sw2, sw3, causando così una caduta di tensione non nulla, per es. Vcell/3R*R = Vcell/3, attraverso sw3. Per esempio, con Vcell=3V, una caduta di tensione V(sw3)=1V si svilupperà attraverso sw3, con gli ingressi non invertenti degli op-amp 141 e 142 che sono a tensioni differenti, con questa situazione rispecchiata nei nodi C e D e una corrente nel resistore 38 differente da zero: la corrente differenziale nell’ADC 16 non sarà quella attesa, con un errore corrispondente in CODE all’uscita del filtro 18 e il BIST di nuovo fallito;

- un malfunzionamento di sw1 che conduce al fatto che sw1 è sempre aperto, vale a dire non conduttivo, può essere rilevato da diagnostiche di circuito aperto note agli esperti nella tecnica o facendo ricorso a un dispositivo descritto in una domanda di brevetto italiano copendente depositata nella stessa data a nome della stessa Richiedente.

L’area usata per le funzioni aggiuntive discusse precedentemente è piccola e relativa sostanzialmente agli switch sw4 e ai generatori di corrente Vbg1/nR (che, tra l’altro funzionano a bassa tensione).

Un circuito (per esempio, 10) secondo una o più forme di attuazione può comprendere:

- uno stadio differenziale (per esempio, 14) avente un primo nodo di ingresso (per esempio, 141) e un secondo nodo di ingresso (per esempio, 142), lo stadio differenziale avendo un primo nodo di uscita (per esempio, 241) e un secondo nodo di uscita (per esempio, 242) configurati per fornire tra loro un segnale di uscita differenziale (per esempio, Vdiff),

- un convertitore analogico/digitale (per esempio, 16) accoppiato al primo e al secondo nodo di uscita dello stadio differenziale, il convertitore analogico/digitale configurato per fornire un segnale di uscita (per esempio, Vout) che è funzione del segnale di uscita differenziale dallo stadio differenziale,

- un multiplexer (per esempio, 12) comprendente un primo terminale di ingresso (per esempio, 121) e un secondo terminale di ingresso (per esempio, 122) configurati per ricevere tra loro un segnale di ingresso differenziale (per esempio, DV), così come uno switch di test (per esempio, sw3) commutabile tra uno stato conduttivo e uno stato non conduttivo, in cui lo switch di test nello stato conduttivo accoppia (cortocircuita) il primo nodo di ingresso e il secondo nodo di ingresso dello stadio differenziale,

- una circuitazione di iniezione di segnali di test (per esempio, 144, 1440, sw4; Vbg1/nR, sw4) attivabile (per esempio, attraverso gli switch sw4) per forzare (per esempio, 1404; 141, 142) una corrente differenziale attraverso lo stadio differenziale,

in cui il circuito è commutabile selettivamente tra: - una modalità operativa, con detto switch di test nello stato non conduttivo e il multiplexer configurato per trasferire detto segnale di ingresso differenziale al primo nodo di ingresso e al secondo nodo di ingresso dello stadio differenziale e detta circuitazione di iniezione di segnali di test inattiva, in cui detto segnale di uscita differenziale dallo stadio differenziale comprende una replica (per esempio, traslata di livello) di detto segnale di ingresso differenziale;

- una modalità di auto-test, con detto switch di test nello stato conduttivo e detta circuitazione di iniezione di segnali di test attiva, in cui detto segnale di uscita differenziale dallo stadio differenziale è funzione di detta corrente differenziale forzata attraverso lo stadio differenziale da detta circuitazione di iniezione di segnali di test.

In una o più forme di attuazione, il multiplexer può essere configurato (per esempio, attraverso gli switch sw1, sw2) per accoppiare il primo nodo di ingresso e il secondo nodo di ingresso dello stadio differenziale (che, nella modalità di auto-test possono essere accoppiati dallo switch di test nello stato conduttivo) a uno (per esempio, 121) tra detto primo e detto secondo terminale di ingresso (del multiplexer).

In una o più forme di attuazione, il multiplexer può comprendere un multiplexer con due switch comprendente, per esempio in aggiunta allo switch sw3, almeno un ulteriore switch (per esempio, sw1 e/o sw2) commutabile a uno stato non conduttivo per disaccoppiare il primo nodo di ingresso e il secondo nodo di ingresso dello stadio differenziale accoppiati dallo switch di test nello stato conduttivo in detta modalità di auto-test dall’altro di detto primo e detto secondo terminale di ingresso (del multiplexer).

In una o più forme di attuazione, il multiplexer può comprendere un primo switch (per esempio, sw1) e un secondo switch (per esempio, sw2) commutabili a uno stato conduttivo per accoppiare il primo terminale di ingresso e il secondo terminale di ingresso del multiplexer rispettivamente al primo nodo di ingresso e al secondo nodo di ingresso dello stadio differenziale,

in cui il multiplexer può essere commutabile selettivamente tra:

- detta modalità operativa, con detto primo switch e detto secondo switch nello stato conduttivo e detto switch di test nello stato non conduttivo,

- detta modalità di auto-test, con detto switch di test e uno (per esempio, 121) tra detto primo e detto secondo switch nello stato conduttivo e l’altro (per esempio, 122) tra detto primo e detto secondo switch nello stato non conduttivo.

In una o più forme di attuazione, la circuitazione di iniezione di segnali di test può essere configurata per variare selettivamente (per esempio, “modulando” il valore per n) l’intensità (per esempio, Vbg1/nR) di detta corrente attraverso lo stadio differenziale.

In una o più forme di attuazione, la circuitazione di iniezione di segnali di test può comprendere un primo e un secondo generatore di segnale di test (per esempio, Vbg1/nR) accoppiabili selettivamente (per esempio, attraverso gli switch sw4 nella Figura 3) al primo nodo di ingresso e al secondo nodo di ingresso dello stadio differenziale.

In una o più forme di attuazione, lo stadio differenziale può comprendere due amplificatori differenziali (per esempio, 141, 142) disposti con:

- primi ingressi accoppiabili selettivamente (per esempio, attraverso gli switch sw1, sw2) rispettivamente al primo terminale di ingresso (121) e al secondo terminale di ingresso (122) del multiplexer (12);

- secondi ingressi accoppiabili selettivamente (per esempio, attraverso gli switch sw4) rispettivamente a detto primo e detto secondo generatore di segnale di test (Vbg1/nR).

In una o più forme di attuazione detto primo e detto secondo generatore di segnale di test possono comprendere generatori bandgap.

Una o più forme di attuazione possono comprendere un convertitore analogico/digitale (per esempio, 16) sigmadelta accoppiato al primo e al secondo nodo di uscita dello stadio differenziale, il convertitore analogico/digitale sigma-delta avendo un ingresso di riferimento (per esempio, di un tipo differenziale) configurato per ricevere un segnale di riferimento (per esempio, una corrente di riferimento differenziale Vbg2/R fornita in ingresso in 161a, fornita in uscita in 161b) e un nodo di uscita, il convertitore analogico/digitale sigma-delta configurato per fornire a un suo nodo di uscita un bitstream (per esempio, Vout) avente un valore medio (CODE) che è funzione del rapporto tra il segnale di uscita differenziale dallo stadio differenziale e detto segnale di riferimento.

Una o più forme di attuazione possono comprendere un filtro digitale (per esempio, 18) accoppiato al nodo di uscita del convertitore analogico/digitale sigma-delta per ricevere da esso detto bitstream e calcolare il suo valore medio.

Una o più forme di attuazione possono comprendere un generatore di segnale di riferimento (per esempio, Vbg2/R) accoppiato all’ingresso di riferimento del convertitore analogico/digitale sigma-delta, in cui il generatore di segnale di riferimento (Vbg2/R) comprende un generatore bandgap.

In una o più forme di attuazione, un dispositivo può comprendere:

- un circuito secondo una o più forme di attuazione, - una sorgente di segnale differenziale accoppiata al circuito tra il primo terminale di ingresso e il secondo terminale di ingresso del multiplexer in detto circuito.

In una o più forme di attuazione, la sorgente di segnale differenziale può comprendere una cella di batteria elettrica.

In una o più forme di attuazione un veicolo a propulsione elettrica (per esempio, V) può comprendere un pacco batterie elettriche (per esempio, BP), in cui almeno una cella di batteria (per esempio, C) nel pacco batterie è equipaggiata con un circuito secondo una o più forme di attuazione, l’almeno una cella di batteria accoppiata al circuito tra il primo terminale di ingresso e il secondo terminale di ingresso del multiplexer di detto circuito.

Un procedimento per fare funzionare un circuito secondo una o più forme di attuazione può comprendere (per esempio, U) il circuito tra:

- detta modalità operativa, con detto switch di test nello stato non conduttivo, con detta circuitazione di iniezione di segnali di test inattiva, in cui detto segnale di uscita differenziale dallo stadio differenziale comprende una replica (per esempio, traslata di livello) di detto segnale di ingresso differenziale;

- detta modalità di auto-test, con detto switch di test nello stato conduttivo, con detta circuitazione di iniezione di segnali di test attiva, in cui detto segnale di uscita differenziale dallo stadio differenziale è funzione di detta corrente differenziale forzata attraverso lo stadio differenziale da detta circuitazione di iniezione di segnali di test.

Una o più forme di attuazione possono comprendere di variare selettivamente (per esempio, “modulando” il valore per n) l’intensità (per esempio, Vbg1/nR) della corrente forzata attraverso lo stadio differenziale dalla circuitazione di iniezione di segnali di test con il circuito commutato alla modalità di auto-test.

Fermi restando i principi di fondo, i dettagli e le forme di attuazione possono variare, anche in modo apprezzabile, rispetto a quanto è stato descritto, puramente a titolo di esempio, senza uscire dall’ambito di protezione.

L’ambito di protezione è definito dalle rivendicazioni annesse.

Claims

RIVENDICAZIONI 1. Circuito (10), comprendente: - uno stadio differenziale (14) avente un primo nodo di ingresso (141) e un secondo nodo di ingresso (142), lo stadio differenziale (14) avendo un primo nodo di uscita (241) e un secondo nodo di uscita (242) configurati per fornire tra loro un segnale di uscita differenziale (Vdiff), - un convertitore analogico/digitale (16) accoppiato al primo (241) e al secondo (242) nodo di uscita dello stadio differenziale (14), il convertitore analogico/digitale (16) configurato per fornire un segnale di uscita (Vout) che è funzione del segnale di uscita differenziale dallo stadio differenziale (14), - un multiplexer (12) comprendente un primo terminale di ingresso (121) e un secondo terminale di ingresso (122) configurati per ricevere tra loro un segnale di ingresso differenziale (DV), così come uno switch di test (sw3) commutabile tra un stato conduttivo e uno stato non conduttivo, in cui lo switch di test (sw3) nello stato conduttivo accoppia il primo nodo di ingresso (141) e il secondo nodo di ingresso (142) dello stadio differenziale (14), - una circuitazione di iniezione di segnali di test (144, 1440, sw4; Vbg1/nR, sw4) attivabile (sw4) per forzare (1404; 141, 142) una corrente differenziale attraverso lo stadio differenziale (14), in cui il circuito (10) è commutabile selettivamente tra: - una modalità operativa, con detto switch di test (sw3) nello stato non conduttivo e il multiplexer (12) configurato (sw1, sw2) per trasferire detto segnale di ingresso differenziale (DV) al primo nodo di ingresso (141) e al secondo nodo di ingresso (142) dello stadio differenziale (14) e detta circuitazione di iniezione di segnali di test (144, 1440, sw4; Vbg1/nR, sw4) inattiva, in cui detto segnale di uscita differenziale (Vdiff) dallo stadio differenziale (14) comprende una replica di detto segnale di ingresso differenziale (DV); - una modalità di auto-test, con detto switch di test (sw3) nello stato conduttivo e detta circuitazione di iniezione di segnali di test (144, 1440, sw4; Vbg1/nR, sw4) attiva, in cui detto segnale di uscita differenziale (Vdiff) dallo stadio differenziale (14) è funzione di detta corrente differenziale forzata attraverso lo stadio differenziale (14) da detta circuitazione di iniezione di segnali di test (144, 1440, sw4; Vbg1/nR, sw4).
2. Circuito (10) secondo la rivendicazione 1, in cui il multiplexer (12) è configurato (sw1, sw2) per accoppiare il primo nodo di ingresso (141) e il secondo nodo di ingresso (142) dello stadio differenziale (14) accoppiati in detta modalità di auto-test dallo switch di test (sw3) nello stato conduttivo a uno (121) tra detto primo (121) e detto secondo (122) terminale di ingresso (122).
3. Circuito (10) secondo la rivendicazione 2, in cui il multiplexer (12) comprende almeno un ulteriore switch (sw1, sw2) commutabile a uno stato non conduttivo per disaccoppiare il primo nodo di ingresso (141) e il secondo nodo di ingresso (142) dello stadio differenziale (14) accoppiati dallo switch di test (sw3) nello stato conduttivo in detta modalità di auto-test dall’altro (122) tra detto primo (121) e detto secondo (122) terminale di ingresso.
4. Circuito (10) secondo la rivendicazione 2 o la rivendicazione 3, in cui il multiplexer (12) comprende: - un primo switch (sw1) e un secondo switch (sw2) commutabili a uno stato conduttivo per accoppiare il primo terminale di ingresso (121) e il secondo terminale di ingresso (122) del multiplexer (12) rispettivamente al primo nodo di ingresso (141) e al secondo nodo di ingresso (142) dello stadio differenziale (14), in cui il multiplexer (12) è commutabile selettivamente tra: - detta modalità operativa, con detto primo switch (sw1) e detto secondo switch (sw2) nello stato conduttivo e detto switch di test (sw3) nello stato non conduttivo, - detta modalità di auto-test, con detto switch di test (sw3) e uno (121) tra detto primo (121) e detto secondo (122) switch nello stato conduttivo e l’altro (122) tra detto primo (121) e detto secondo (122) switch nello stato non conduttivo.
5. Circuito (10) secondo una qualsiasi delle rivendicazioni precedenti, in cui la circuitazione di iniezione di segnali di test (144, 1440, sw4; Vbg1/nR, sw4) è configurata per variare selettivamente l’intensità (Vbg1/nR) di detta corrente attraverso lo stadio differenziale (14).
6. Circuito (10) secondo una qualsiasi delle rivendicazioni precedenti, in cui la circuitazione di iniezione di segnali di test comprende un primo e un secondo generatore di segnale di test (Vbg1/nR) accoppiabili selettivamente (sw4) al primo nodo di ingresso (141) e al secondo nodo di ingresso (142) dello stadio differenziale (14).
7. Circuito (10) secondo la rivendicazione 6, in cui lo stadio differenziale (14) comprende due amplificatori differenziali (141, 142) disposti con: - primi ingressi accoppiabili selettivamente (sw1, sw2) rispettivamente al primo terminale di ingresso (121) e al secondo terminale di ingresso (122) del multiplexer (12); - secondi ingressi accoppiabili selettivamente (sw4) rispettivamente a detto primo e detto secondo generatore di segnale di test (Vbg1/nR).
8. Circuito (10) secondo la rivendicazione 6 o la rivendicazione 7, in cui detto primo e detto secondo generatore di segnale di test (Vbg1/nR) comprendono generatori bandgap.
9. Circuito (10) secondo una qualsiasi delle rivendicazioni precedenti, comprendente un convertitore analogico/digitale (16) sigma-delta accoppiato al primo (241) e al secondo (242) nodo di uscita dello stadio differenziale (14), il convertitore analogico/digitale (16) sigma-delta avendo un ingresso di riferimento (161; 161a, 161b) configurato per ricevere un segnale di riferimento (Vbg2/R) e un nodo di uscita, il convertitore analogico/digitale (16) sigma-delta configurato per fornire a un suo nodo di uscita un bitstream (Vout) avente un valore medio che è funzione del rapporto tra il segnale di uscita differenziale dallo stadio differenziale (14) e detto segnale di riferimento (Vbg2/R).
10. Circuito (10) secondo la rivendicazione 9, comprendente un filtro digitale (18) accoppiato al nodo di uscita del convertitore analogico/digitale (16) sigma-delta per ricevere da esso detto bitstream e calcolare il suo valore medio.
11. Circuito (10) secondo la rivendicazione 9 o la rivendicazione 10, comprendente un generatore di segnale di riferimento (Vbg2/R) accoppiato all’ingresso di riferimento (161; 161a, 161b) del convertitore analogico/digitale (16) sigma-delta, in cui il generatore di segnale di riferimento (Vbg2/R) comprende un generatore bandgap.
12. Dispositivo, comprendente: - un circuito (10) secondo una qualsiasi delle rivendicazioni da 1 a 11, - una sorgente di segnale differenziale (DV) accoppiata al circuito tra il primo terminale di ingresso (121) e il secondo terminale di ingresso (122) del multiplexer (12) in detto circuito (10).
13. Dispositivo secondo la rivendicazione 12, in cui la sorgente di segnale differenziale comprende una cella di batteria (C) elettrica.
14. Veicolo (V) a propulsione elettrica comprendente un pacco batterie (BP) elettriche, in cui almeno una cella di batteria (C) nel pacco batterie è equipaggiata con un circuito (10) secondo una qualsiasi delle rivendicazioni da 1 a 11, l’almeno una cella di batteria (C) accoppiata al circuito (10) tra il primo terminale di ingresso (121) e il secondo terminale di ingresso (122) del multiplexer (12) di detto circuito (10).
15. Procedimento per fare funzionare un circuito (10) secondo una qualsiasi delle rivendicazioni da 1 a 11, il procedimento comprendendo di commutare (U) il circuito tra: - detta modalità operativa, con detto switch di test (sw3) nello stato non conduttivo e il multiplexer (12) configurato (sw1, sw2) per trasferire detto segnale di ingresso differenziale (DV) al primo nodo di ingresso (141) e al secondo nodo di ingresso (142) dello stadio differenziale (14) e detta circuitazione di iniezione di segnali di test (144, 1440, sw4; Vbg1/nR, sw4) è inattiva, in cui detto segnale di uscita differenziale (Vdiff) dallo stadio differenziale (14) comprende una replica di detto segnale di ingresso differenziale (DV); - detta modalità di auto-test, con detto switch di test (sw3) nello stato conduttivo e detta circuitazione di iniezione di segnali di test (144, 1440, sw4; Vbg1/nR, sw4) attiva, in cui detto segnale di uscita differenziale (Vdiff) dallo stadio differenziale (14) è funzione di detta corrente differenziale forzata attraverso lo stadio differenziale (14) da detta circuitazione di iniezione di segnali di test (144, 1440, sw4; Vbg1/nR, sw4).
16. Procedimento secondo la rivendicazione 15, comprendente di variare selettivamente l’intensità (Vbg1/nR) della corrente forzata attraverso lo stadio differenziale (14) dalla circuitazione di iniezione di segnali di test (144, 1440, sw4; Vbg1/nR, sw4) con il circuito (10) commutato alla modalità di auto-test.