HU203178B - Switching system and method for switching digital signals converted into symbol sequences provided with a head of path information content - Google Patents
Switching system and method for switching digital signals converted into symbol sequences provided with a head of path information content Download PDFInfo
- Publication number
- HU203178B HU203178B HU871038A HU103887A HU203178B HU 203178 B HU203178 B HU 203178B HU 871038 A HU871038 A HU 871038A HU 103887 A HU103887 A HU 103887A HU 203178 B HU203178 B HU 203178B
- Authority
- HU
- Hungary
- Prior art keywords
- input
- output
- terminals
- switching
- switching system
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/102—Packet switching elements characterised by the switching fabric construction using shared medium, e.g. bus or ring
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/40—Network security protocols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/101—Packet switching elements characterised by the switching fabric construction using crossbar or matrix
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Control Of Eletrric Generators (AREA)
- Vehicle Body Suspensions (AREA)
- Eye Examination Apparatus (AREA)
- Purification Treatments By Anaerobic Or Anaerobic And Aerobic Bacteria Or Animals (AREA)
- Communication Control (AREA)
- Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)
- Circuits Of Receivers In General (AREA)
- Transmitters (AREA)
Description
A találmány tárgya kapcsolási rendszer útvonal információt tartalmazó fejrésszel ellátott, jelsorozatokká alakított digitális jelek kapcsolására, elsősorban bemeneti végállomások bármelyikére érkező digitális jeleknek kimeneti végállomások bármelyikére történő kapcsolására, amely kapcsoló buszt és hozzá csatlakoztatott időzítő áramkört tartalmaz, továbbá a bemeneti végállomások és a kapcsoló busz közé kapcsolt vevőegységekkel, valamint a kapcsoló busz és a kimeneti végállomások közé kapcsolt átviteli egységekkel van ellátva, a vevőegységek pedig egyedi processzor eszközökkel rendelkeznek.
Tárgya továbbá a találmánynak a kapcsolási rendszer működtetésére szolgáló eljárás is, amelynek során bemeneti végállomások bármelyikére érkező digitális jeleket időzítő áramkörrel rendelkező kapcsoló buszon át kimeneti végállomások bármelyikére továbbítunk.
Digitális távközlési központokban szükség van a felhasználó állomások által átvitt különböző típusú jelek, így hang, adat és videojelek részére tényleges hírközlő jelutak kialakítására.
Ilyen kapcsolási rendszert ismertet J.A. McDermid „Design and use of Complex a hardware-controlled packet switch” című cikke, amely az IEEE Proceedings 127. kötetében E pont 6. szám alatt 1980. novemberében a 233-240. oldalakon került közzétételre.
Jellegzetessége, hogy minden bemeneti és kimeneti áramkörhöz közösen jelsorozat irányító eszközök vannak hozzárendelve, miáltal minden bemeneti áramkörhöz vitt jelsorozatot kezelniük kell. Ezen túlmenően mindezen bemeneti áramkörökben annak bemeneti végállomásaira vitt valamennyi jelsorozatot a bennük lévő egyedi processzor eszközök dolgozzák fel.
A megoldás hátránya, hogy a fentiek miatt mind a jelsorozat-irányítóeszközökön, mind pedig a proceszszor eszközökön viszonylag magas a munkaterhelés.
Jelek kapcsolására szolgáló kapcsolási rendszert ismertet J.M. Cotton és társai „ITT 1240 Digital Exchange-Digital Switching Networíc” című cikke, amely az Electrical Communication 56. kötete 2/3. számában 1981-ben a 148-160. oldalakon került ismertetésre.
Hasonló megoldásokra mutat példát a 2 016 866 lajstromszámú UK és a 180 481 lajstromszámú, valamint a 180 497 lajstromszámú HU szabadalmi leírás.
Ezen megoldások olyan digitális jelek kapcsolására szolgáló kapcsolóhálózatot ismertetnek, amelynek többfokozatú csoportkapcsolója van, ennek minden fokozata több kiválasztható kapcsolóelemből áll, és amelynek mindegyike alkalmas egy bemeneti kapuju2 kon vett adatoknak egy kimeneti kapujukhoz való kapcsolására.
A megoldások szerint nincs külön azonosítható vezérlő vagy centralizált számítógéprendszer, mert a kapcsolóhálózathoz tartozó vezérlés több processzor formájában alrendszerek között van elosztva, és az ilyen elosztott processzorok a szükséges processzor funkciók csoportjait szolgáltatják a kiszolgált alrendszerek részére. Ily módon a meghatározott alrendszerekhez tartozó vezérlési műveletek csoportjait ezekhez az alrendszerekhez rendelt processzorok hajtják végre, ugyanezen alrendszerek egyéb funkcióit azonban hatásosabban lehet egyéb processzorokkal végrehajtani és a megoldásokban ezeket a funkciókat ilyen egyéb processzorok végzik el.
A fenti megoldások közös hátránya, hogy csak olyan jeleket (pl. hangot) képesek kapcsolni megfelelő időátviteli minőséggel, amelynek azonos frekvenciatartománya van, és oly jelkeltő források által keltődnek, amelyek meghatározott bit ütem mellett dolgoznak, azaz amelyek egy szinkron időosztásos multiplex rendszer (TDM) csatornáin kerülnek átvitelre. A fentiek miatt tehát nem alkalmasak jelsorozat-kapcsolás kivitelezésére.
Az elsőként említett cikk, továbbá Sunsli P. Joshi „Local Networks Ethernet controller chip interfaces with variety of 16-bit processorts” című cikke, amely az Electronic Design 30. kötetében a 21. szám (1982. október) 193-200. oldalain jelent meg. A publikáció olyan kapcsolási rendszereket ismertet, amelyek hibafelismerő eszközökkel vannak ellátva.
Ezen megoldások hátránya, hogy a hibafelismerő eszközök csupán minden egyes bejövő jelsorozat egyezéses ellenőrzésére alkalmasak. Hiba észlelése esetén a jelsorozatot visszautasítja, és ily módon elvész azon hírközlés számára, amelyhez tartozik. A fentiek miatt tehát ez a megoldás az átvitel jóságát nem növeli.
A találmány célja olyan eljárás és kapcsolási elrendezés létrehozása, amely az ismert megoldások hibáit kiküszöbölve csökkent munkaterhelés mellett teszi lehetővé fejrésszel rendelkező bejövő jelsorozatokká csoportosított jelek átvitelét bemeneti végállomások seregének bármelyikéről kimeneti végállomások seregének bármelyikére.
A célkitűzéshez tartozik az is, hogy a kapcsolási rendszer tegye lehetővé a bejövő jelsorozatok hibáinak észlelését és korrigálását oly módon, hogy ezáltal a rendszer átviteli jósága tökéletesedjék.
HU 203 178 Β
A találmányi gondolat több részfelismerés tudatos egymáshoz rendeléséből épül fel. így a kapcsolási rendszer bemeneti áramköreinek mindegyike egyedi jelsorozat-irányítóeszközzel rendelkezik, amelynek első bemenete egy bemeneti végállomáshoz, kimenete a kapcsoló buszhoz csatlakozik.
A jelsorozatot irányító eszközöknek második kimenetei egyedi processzor eszközökön keresztül a saját második bemeneteikre vannak kötve. Ezáltal mindegyik jelsorozat, amely a bementi végállomásról érkezik, a jelsorozat-irányítóeszközön keresztül vagy kapcsoló buszra, vagy az egyedi processzor eszközre kerül. Ezáltal mind a jelsorozat-irányítóegységek, mind az egyedi processzor eszközöknek csupán a szállított jelsorozatok egy részét kell kezelniük.
A találmány szerinti kapcsolási rendszer egy másik jellegzetes vonása, hogy a kapcsoló busz egy előre meghatározott órajel- frekvencia szerint működik. A bemeneti áramkörök mindegyike a beérkező jelek tárolására szolgáló olyan bemeneti tárolóeszközzel van ellátva, amelynek bemeneti része és kimeneti része van. A bemeneti rész a bemeneti végállomás jeleinek frekvenciáján működik, míg a kimeneti rész az említett előre meghatározott kapcsoló busz órajel-frekvencián dolgozik a tárolt jeleknek a kapcsoló buszra való átvitele céljából. Ily módon a kapcsoló busz működési frekvenciája eltérhet a bejövő jelek frekvenciájától és bit ütemétől, azaz a kapcsolási rendszer teljesen aszinkron módon működhet.
A kapcsolási rendszer áh iteli jóságának javítása érdekében a kapcsolási rendszert olyan hibajavító eszközökkel látjuk el, amelyek a helyes fejrészek sokaságát tárolják, a bejövő jelsorozat fejrészével összehasonlítják, és az esetleges hibás fejrészt egy tárolt helyes fejrésszel helyettesítik.
A kitűzött célnak megfelelően a találmány szerinti kapcsolási rendszer útvonal információt tartalmazó fejrésszel ellátott, jelsorozatokká alakított digitális jelek kapcsolására, elsősorban bemeneti végállomások bármelyikére érkező digitális jeleknek kimeneti végállomások bármelyikére történő kapcsolására, - amely kapcsoló buszt és hozzá csatlakoztatott időzítő áramkört tartalmaz, továbbá a bemeneti végállomások és a kapcsoló busz közé kapcsolt vevőegységekkel, valamint a kapcsoló busz és a kimeneti végállomások közé kapcsolt átviteli egységekkel van ellátva, a vevőegységek pedig egyedi processzor eszközökkel rendelkeznek, - oly módon van kialakítva, hogy a vevőegységek jelsorozat-irányító áramkörökkel vannak ellátva, amelyek első bemenetéire az egyes bemeneti végállomások vannak kapcsolva, első kimenetei a kapcsoló buszhoz vannak csatlakoztatta, továbbá az egyes jelsorzat-irányítóeszközök második kimenetekkel rendelkeznek, amelyek az adott vevőegységbe egyedi processzor eszközeinek bemenetelre vannak kötve, az egyedi processzor eszközök kimenetei pedig a jelsorozat-irányítöeszközök második bemenetelhez vannak kapcsolva.
A találmány további ismérve lehet, hogy az egyes vevőegységek bemenetel és a jelsorozat-irányítóeszközei közé bemeneti tároló eszközök vannak beiktatva, a bemeneti tárolóeszközök bemeneti résszel és kimeneti résszel rendelkeznek, a bemeneti részek az egyes bemeneti végállomásokhoz vannak csatlakoztatva, a kimeneti részek pedig a jelsorozat-irányítóeszközök első bemenetelre vannak kötve.
Egy további kiviteli alaknál a bemeneti tárolóeszközök és a bemeneti végállomások közé szinkronizációs áramkörök vannak beiktatva, az egyes szinkronizációs áramkörök vezérlő-bemenetei az egyes egyedi processzor eszközökhöz vannak kapcsolva, második kimenetei pedig első bemeneti ellenőrző végállomásokon keresztül a bemeneti tárolóeszközök bemeneti részeinek szinkronizáló bemenetelhez vannak csatlakoztatva.
További kiviteli alaknál az egyes bemeneti tárolóeszközök kimeneti részeinek szinkronizáló bemenetel második bemeneti ellenőrző végállomások közbeiktatásával az időzítő áramkörhöz vannak kapcsolva.
Az egyes átviteli egységek kimeneti tárolóeszközökkel rendelkeznek, az egyes kimeneti tárolóeszközök bemeneti résszel és kimeneti résszel vannak ellátva, a bemeneti részek bemenetel a kapcsoló buszhoz vannak kapcsolva, a kimeneti részek kimenetei pedig az egyes kimeneti végállomásokhoz vannak csatlakoztatva.
Egy másik kiviteli alaknál az egyes átviteli egységek azonosító eszközökkel és kimeneti órajel-generátorokkal rendelkeznek, a kimeneti órajel-generátorok második kimeneti ellenőrző végállomásokon keresztül a kimeneti tárolóeszközök kimeneti részeinek szinkro-* nizáló bemenetelhez vannak kapcsolva, az azonosító eszközök bemenetel egyrészt a kapcsoló buszhoz, másrészt az időzítő áramkörhöz vannak csatlakoztatva, kimenetei pedig első kimeneti ellenőrző végállomásokon át a kimeneti tárolóeszközök bemeneti részeinek szinkronizáló bemenetelre vannak kötve.
Egy ugyancsak lehetséges kiviteli alaknál az egyes vevőegységek hibajavító eszközei a bemeneti tárolóeszközök és a jelsorozat irányító eszközök közé vannak beiktatva, vezérlő bemenetel és kimenetel pedig az egyedi processzor eszközökhöz vannak kapcsolva.
Báimely kiviteli alaknál a hibajavító eszközök helyes fejrészeket tárolóeszközzel, összehasonlító és helyettesítő áramkörrel, valamint hibaszámláló áramkörrel vannak ellátva.
A találmány szerinti eljárás útvonal információt tartalmazó fejrésszel ellátott, jelsorozatokká alakított digitális jelek kapcsolására, - amelynek során bemeneti végállomási bármelyikére érkező digitális jeleket időzítő áramkörrel rendelkező kapcsoló buszon át kimeneti végállomások bármelyikére továbbítunk, azon alapul, hogy az egyes bemeneti végállomásokon át érkező digitális jelekből jelsorozatokat képezünk, majd a jelsorozatok fejrészében foglalt útvonal információnak megfelelően a jelsorozatokat irányítóeszközök útján a kapcsoló buszra vagy egyedi processzor eszközökre vezetjük, az egyedi processzor eszközökre irányított jelsorozat hatására az egyedi processzor eszközökkel az irányító eszközök számára a kimeneti
HU 203 178 Β végállomás címét tartalmazó fejrészt állítunk elő, majd ezzel a fejrésszel az irányítóeszkőzökbe érkező jelsorozatok fejrészét kicseréljük, végül pedig a kapcsoló buszra érkező jelsorozatokat a kiválasztott végállomásokra továbbítjuk.
Az eljárás további ismérve lehet, hogy az időzítő áramkör órajelének frekvenciáját a bemeneti végállomások órajel- frekvenciáinak összegével egyezőre állítjuk be.
Egy másik változatnál az időzítő áramkör órajelének frekvenciáját az egyes bemeneti végállomásokon megengedett maximális frekvencia és a bemeneti végállomások számának a szorzataként állítjuk elő, vagy pedig az időzítő áramkör órajelét változtató frekvenciájúra választjuk meg.
A bementi végállomásokról eltérő kimeneti végállomásokra továbbított digitális jelsorozatok közül legalább kettőnek a frekvenciáját eltérően állítjuk be.
Egy további foganatosítási módnál a bemeneti végállomásokról érkező digitális jeleket bemeneti tárolóeszközök bemeneti részeiben átmenetileg tároljuk, ezen tárolás szinkronizáló jeleit a bemeneti digitális jelek frekvenicájából szinkronizációs áramkörök útján képezzük, majd a tárolt jeleket a bemeneti tárolóeszközök kimeneti részeibe helyezzük át, ahonnan a digitális jelsorozatokat az időzítő áramkör órajelének ütemében a kapcsoló buszra továbbítjuk.
A szinkronizációs áramköröket a bemeneti végállomásokról érkező digitális jelek által tartalmazott szinkronizációs jelsorozatok függvényében az egyedi processzor eszközök útján vezéreljük.
Egy ugyancsak lehetséges foganatosítási mód esetében a kapcsoló buszról az átviteli egységekbe érkező digitális jelsorozatokat kimeneti tárolóeszközök bemeneti részeiben ideiglenesen tároljuk, a tárolás szinkronizálására az időzítő áramkör órajelét használjuk, majd az ideiglenesen tárolt jeleket a kimeneti tárolóeszközök kimeneti részeibe helyezzük át, ahonnan a digitális jelsorozatokat az átviteli egységbe beépített kimeneti órajel-generátor frekvenciájával a kimeneti végállomásokra továbbítjuk a kimeneti órajel-generátor órajelét pedig változtatható frekvenciájúra választjuk meg.
A kapcsoló busz jelútját az egyes vevőegységekhez tartozó csatornákból állítjuk elő, amelyeken keresztül a digitális jelsorozatok legalább egy részét, valamint az adott kimeneti végállomások címeit továbbítjuk.
Bármely foganatosítási módnál a beérkező digitális jelsorozatok fejrészeit előre eltárolt helyes fejrészek sokaságával hasonlítjuk össze, hibás fejrész esetén pedig azt a legközelebb eső helyes fejrészre cseréljük ki.
A találmány szerinti kapcsolási rendszer több előnyös tulajdonsággal rendelkezik. Ezek közül a leglényegesebb, hogy mivel a processzor eszközöknek a szállított jelsorozatokból azok csupán egy részét kell kezelniük, az ismert megoldásokhoz viszonyítva a munkaterhelés mind az irányítóeszközök, mind a processzor eszközök tekintetében lényegesen kisebb. Ezért megbízhatóbb működés valósítható meg.
Kedvező továbbá, hogy a kapcsoló busz működési frekenciája eltérhet a bejövő jelek frekvenciájától és bit ütemétől, és így a rendszer teljesen aszinkron módon működhet.
A kapcsolási rendszer jellegzetessége az is, hogy a kapcsoló busz előre meghatározott órajel-frekvenciája legalább egyenlő a bemeneti végállomások seregéhez alkalmazott jelek frekvenciaértékeinek összegével, tehát a kapcsoló busz nem blokkol.
Ugyancsak előnyös, hogy az alkalmazott hibajavítás eredményeként a hibás fejrészek nemcsak felismer- hetővé válnak, hanem a hibajavító eszközök révén kijavíthatókká is. Ezáltal a rendszer átviteli jósága javul.
A találmányt kiviteli példa kapcsán, rajzok alapján ismertetjük részletesebben. A mellékelt rajzokon az
1. ábra a találmány szerinti kapcsolási rendszer egy lehetséges kiviteli alakjának általános blokkvázlata, a
2. ábra az 1. ábra szerinti kapcsolási rendszer egy vevő áramkörének és egy átviteli egységének részletesebb blokkvázlata.
Az 1. ábrán a találmány szerinti kapcsolási elrendezés egy lehetséges kiviteli alakjának általános blokkvázlatát tüntettük fel. A példakénti SW kapcsolási rendszernek nyolc darab RxO...Rx7 bemeneti végállomása és ugyancsak nyolc darab Tx0...Tx7 kimeneti végállomása, valamint a TM időzítő áramkörrel rendelkező SB kapcsoló busza van.
Az RxO...Rx7 bemeneti végállomások az RC0...RC7 vevőegységeken keresztül kapcsolódnak az SB kapcsoló buszhoz. A TxO...Tx7 kimeneti végállomások a TC0...TC7 átviteli egységeken keresztül csatlakoznak az SB kapcsoló buszhoz. Mindaz RC0...RC7 vevőegységek, mind a TC0...TC7 átviteli egységek órajel-bemenetei össze vannak kötve az SB kapcsoló busz TM időzítő áramkörével.
Mivel az SW kapcsolási rendszernek az RC0...RC7 vevőegységek és a TC0...TC7 átviteli egységei egyenként azonos felépítésűek, ezért ezek mindegyikének csupán egyikét mutatjuk be részletesebben a 2. ábra segítségével.
Az RCO vevőegység legfőbb alkotórészei az RT jelsorozat-irányító eszköz és az SPC egyedi processzor eszköz. Az RCO vevőegység bementére az RxO bemeneti végállomás csatlakozik.
Az RCO vevőegység bemenetét az S/P soros/párhuzamos átalakító bemenete képezi. Az S/P soros/párhuzamos átalakító kimenete az SC szinkronizáló áramkör bemenetéhez csatlakozik. Az SC szinkronizáló áramkör kimenete az IQ bemeneti tárolóeszköz bementéhez kapcsolódik. Az SC szinkronizáló áramkör tartalmazza az SCI órajel-leválasztó áramkört, amelynek kimenete az Π első bemeneti ellenőrző végállomáson át az IQ bemeneti tárolóeszköz IQ1 bemeneti részének szinkronizáló bemenetéhez csatlakozik.
Az IQ bemeneti tárolóeszköz IQ2 kimeneti része a HC hibajavító eszközön keresztül az RT jelsorozat-irányítóeszköz első bementére van kötve. Az IQ2 kimeneti rész szinkronizáló bemenetére az 10 második bemeneti ellenőrző végállomáson át a TM időzítő áramkör kimenete csatlakozik.
HU 203 178 Β
A HC hibajavító eszköz a HCl összehasonlító és helyettesítő áramkörrel rendelkezik, amelynek első bemenetére az IQ2 kimeneti rész kimenete csatlakozik, második bemenetére pedig a HC2 helyes fejrészeket tároló eszköz kimenete van kötve.
A HCl összehasonlító és helyettesítő áramkör kimenete az RT jelsorozat-irányítóeszköz első bemenetéhez csatlakozik. A HCl összehasonlító és helyettesítő áramkörhöz kapcsolódik a HC3 hibaszámláló áramkör is.
Az RT jelsorozat-irányítóeszköz első kimenete az SB kapcsoló buszhoz csatlakozik. Az RT jelsorozatirányítóeszköz egy második kimenettel is rendelkezik, amely az SPC egyedi processzor eszköz bemenetére van kötve.
Az SPC egyedi processzor eszköz kimenete az Rt jelsorozat- irányítóeszköz második bemenetével van összekapcsolva. Az SPC egyedi processzor eszköz további kimenete az SC szinkronizáló áramkör vezérlőbemenetéhez csatlakozik. Az SPC egyedi processzor eszköz a fentieken túlmenően kétirányú kapcsolatban van a HC hibajavító eszközzel is.
A TCO átviteli egység fő alkotórészei az OQ kimeneti tárolóeszköz, a P/S páihuzamos/soros átalakító, továbbá az IC azonosító eszköz és az OC kimeneti órajel-generátor.
Az SB kapcsoló buszra egyrészt az OQ kimeneti tárolóeszköz bemeneti részének bemenete, másrészt az IC azonosító eszköz bemenete csatlakozik. Az IC azonosító eszköz további bemenete a TM időzítő áramkörhöz van kapcsolva. Az IC azonosító eszköz kimenete az Ol első kimeneti ellenőrző végállomáson át az OQ kimeneti tárolóeszköz OQ1 bemeneti részének szinkronizáló bemenetéhez csatlakozik.
A OQ kimeneti tárolóeszköz OQ2 kimeneti részének kimenete a P/S párhuzamos/soros átalakító bemenetéhez kapcsolódik. A P/S párhuzamos/soros átalakító kimenete egyben a TCO átviteli egység kimenete is, amelyhez a TxO kimeneti végállomás csatlakozik.
Az OC kimeneti órajel-generátor kimenete az OO második kimeneti ellenőrző végállomáson keresztül az OQ kimeneti tárolóeszköz OQ2 kimeneti részének szinkronizáló bemenetére van kapcsolva.
A fentiekben ismertetett kapcsolási rendszer a találmány szerinti eljárást az alábbiak szerint valósítja meg:
A TM időzítő áramkör alkalmas arra, hogy az SB kapcsoló buszon szinkron időosztásos multiplex (TDM) kereteket hozzon létre, amelyeknek nyolc időrése vagy csatornája van. Ezen időrések mindegyike egy RC0...RC7 vevőegységhez van rendelve.
Az SB kapcsoló busz mintavételi frekvenciájának legalábbis meg kell egyeznie az RxO..J<x7 bemeneti végállomásokon jelentkező jelek frekvenciáinak öszszegével. A gyakorlatban ez a frekvencia többnyire az egyes RxO...Rx7 bemeneti végállomások számának (nyolc darab) a szorzata. Természetesen ezen frekvencia értéke változtatható.
Amennyiben az Rx0...Rx7 bemeneti végállomásokon alkalmazott jelek maximálisan megengedett bemeneti üteme 280 megabit/sec, az SB kapcsoló busz mintavételi frekvenciája 2240 megabit/sec-nak fog megfelelni.
Ily módon az RC0...RC7 vevőegységekben lévő jelsorozatnak az SB kapcsoló buszra való áttöltődésének maximális lehetséges késedelme nagyrészt azonos lesz azzal a várakozási idővel, amíg az adott RC0...RC7 vevőegységnek megfelelő időrés megjelenik az SB kapcsoló buszon.
Az SW kapcsolási rendszer mindegyik RxO...Rx7 bemeneti végállomása és TxO...Tx7 kimeneti végállomása egy aszinkron jelrendezett átviteli csatolássá egy oda/vissza irányban elrendezett berendezéssel csatlakozik, amely vagy egy másik hasonló kapcsolási rendszer vagy egy felhasználó állomás.
Az oda irányban elrendezett berendezés arra alkalmas, hogy az SW kapcsolási rendszer RxO...Rx7 bemeneti végállomásain keresztül digitális jeleket tápláljon be fejrészt és adatokat tartalmazó digitális jelsorozatok alakjában. E jelsorozatoknak meghatározott, pl. 16 bites hosszuk van, amelyek közül kettő fejrészként van felhasználva.
Megjegyezzük, hogy a fentebb említett bemeneti digitális jeleket egy órajel kíséri, amelynek frekvenciája megfelel a bementi jel ütemének, és amely ezen jeleknek az aszinkron jelrendezett átviteli csatornára történő átvitlének szinkronizálásához szükséges. Ezt az órajelet vagy külön visszük be egy másik csatornán vagy előnyösen a bemeneti jel foglalja magában.
A jelsorozatok a következők lehetnek:
- Ellenőrző jelsorozatok, amelyek átvitelének az a célja, hogy az SW kapcsolási rendszerben tényleges hírközlő jelutat hozzanak létre és/vagy azt korszerűsítsék és ezen jelútra vonatkozó információkat tartalmazzák.
- Szinkronizáló jelsorozatok, amelyek az oda irányban elhelyezett berendezés és az SW kapcsolási rendszer működésének szinkronizálására szolgálnak. E jelsorozatok legalább egyikének átvitele előre meghatározott időintervallumon belül valósul meg.
- Tényleges hírközlő jelsorozatok, amelyek hírközlési adatokat tartalmaznak.
Az RxO bemeneti végállomásról érkező digitális jelek az S/P soros/párhuzamos átalakítón áthaladva az SC szinkronizációs áramkörben tárolódnak. Aa: SCI órajel-leválasztó áramkör kiválasztja az órajeleket a digitális jelek közül, és azokat az Π első bemeneti ellenőrző végállomáson keresztül az IQ bemeneti tárolóeszköz IQ1 bemeneti részének szinkroniziáló bemenetére továbbítja.
Ezen órajel ellenőrzése mellett a bejövő digitális jelek ezután az IQ bemeneti tárolóeszköz IQ1 bemeneti részében tárolódnak. Amint az IQ1 bemeneti rész egy teljes jelsorozatnyi, vagyis pl. 16 bitnyi digitális jelet tartalmaz, ez a jelsorozat átkerül az IQ2 kimeneti részbe.
Az IQ2 kimeneti részből a TM időzítő áramkör ellenőrzése mellett a jelsorozat a HC hibajavító eszközbe kerül át.
HU 203 178 Β
A jelsorozat fejrésze módosulhat hibák következtében, pl. olyanok miatt, amelyek a bemenő digitális jelnek az oda irányú berendezésből az SW kapcsolási rendszerre való átvitelénél merültek fel.
A HC hibajavító eszköz célja kettős, egyrészt a teljes rendszer jóságának javítása a beérkező hibás fejrészek javítása révén, másrészt olyan információk gyűjtése, amelyek a rendszer megbízhatóságára engednek következtetni.
A fejrész kezelése abban áll, hogy a bejövő fejrészt a HC2 helyes fejrészeket tároló eszközben lévő vagy algoritmikus úton számított helyes fejrésszel hasonlítja össze a HCl összehasonlító és helyettesítő áramkör útján.
Ha a beérkező fejrész azonos a helyes fejrészek egyikével, úgy az helyes, és ezért az RT jelsorozatirányítóeszközhöz továbbítódik.
Abban az esetben, ha a beérkező fejrész nem azonos a helyes fejrészek egyikével sem, a beérkező fejrész hibás, és ezért helyettesíteni kell, pl. azon helyes fejrésszel, amelynek értéke a legközelebb álló. Ezen új fejrész kerül át az RT jelsorozat-irányító eszközbe.
Valahányszor javítás történik, azt a HC3 hibaszámláló áramkör regisztrálja úgy, hogy ezen számáréban lévő értékből következtetni lehet a rendszer megbízhatóságára.
A HC3 hibaszámláló áramkörben tárolt javítások számát az SPC egyedi processzor eszköz ismeri a HC hibajavító eszköz és közte lévő kétirányú kapcsolat révén. Ha ez a szám egy előre megszabott értéket meghalad, az SPC egyedi processzor eszköz képes arra, hogy megfelelő lépéseket tegyen, pl. hogy informálja a távközlési kapcsolóközpontot az RC vevőegység vagy az oda irányban elhelyezett berendezés hibás működéséről, majd ezt követően a HC3 hibaszámláló áramkört nullára állítsa vissza.
A jelsorozat adattartalma közvetlenül továbbítódik az RT jelsorozat-irányítóeszközhöz. A közönséges hírközlő jelsorozatok ezután az SB kapcsoló buszra, míg a szinkronizációs vagy ellenőrző jelsorozatok az SPC egyedi processzor eszközbe kerülnek. Az SPC egyedi processzor eszköz képes a kapott jelsorozatok elemzésére és ily módon az ellenőrző és a szinkronizációs jelsorozatok megkülönböztetésére.
Ellenőrző jelsorozatok esetében, amelyek pl. a létrehozandó tényleges hírközlő jelútra-vonatkozó információt tartalmaznak, az SPC egyedi processzor eszköz az RT jelsorozat-irányítóeszköznek új kimeneti fejrészt közvetít a bejövő jelsorozat bejöveteli fejrészének felváltására, hogy tovább irányítsa a jelsorozatokat a ténylegesen megkívánt hírközlő jelútra.
A bejöveteli fejrész, a kimeneti fejrész, valamint az SB kapcsoló busz átviteli áramkörének címe - amelyek mind a tényleges hírközlő jelűt részei - addig tárolódnak, amíg ez a jelűt fennáll.
Ily módon, mihelyt a tényleges hírközlő jelűt létrejön, az RT jelsorozat-irányítóeszköz ezen jelűt minden egyes bejövő jelsorozatának fejrészét az ahhoz társuló kimeneti fejrészre cseréli ki, és a módosított jelsoro6 zatot, valamint a jelsorozathoz társuló átviteli áramkör címet az SB kapcsoló buszra viszi ki.
Egy előnyös kiviteli alak esetén a bejöveteli és a kimeneti fejrészek között állandó viszony van, pl. a fejrészben lévő digitek rotációja. Ilyenkor az RT jelsorozat-irányítóeszköz képes a bemeneti fejrészeknek a kimeneti fejrészekkel történő helyettesítésére az SPC egyedi processzor eszköz ellenőrzése nélkül is.
Lehetőség van ellenőrző jelsorozatok fogadására akkor is, ha a tényleges távközlési jelűt már létrejött. Ezek a jelsorozatok ekkor olyan információkat taralmaznak, amelyek a tényleges távközlési jelút korszerűsítésére szolgálnak, pl. a kimeneti fejrészt módosítják.
Ha a tényleges távközlési jelúton a jelsorozatok átvitele szinkron módon történik, az SPC egyedi processzor eszközre legalább egy szinkronizációs jelsorozat kerül a szinkronizációs jelsorozathoz rendelt, előre meghatározott időtartamon belül, akkor az SPC egyedi processzor eszköz nem intézkedik.
Ha azonban az SPC egyedi processzor eszközre nem adódik át ilyen szinkronizációs jelsorozat, vagy az SC szinkronizációs áramkörből olyan jel, amely azt jelzi, hogy ezen időtartamon belül szinkronizációs jelsorozat érkezett, az SPC egyedi processzor eszköz utasítja az SC szinkronizációs áramkört, hogy az RxO bemeneti végállomásról érkezett jelet egy vagy több bittel késleltesse.
Ennek következtében az IQ bemeneti tárolóeszköz IQ2 kimeneti részéről az RT jelsorozat-irányítóeszközre átvitt jelsorozatok ugyanennyi bittel tolódnak el. Ez a művelet addig ismétlődik, amíg az RT jelsorozat-irányítóeszköz nem észleli a szinkronizációs jelsorozat fejrészét, amelyet azután az SPC egyedi processzor eszközhöz továbbít.
Megjegyezzük, hogy ugyanazon közönséges távközlési jelsorozat fejrészének és adatainak egyidejűleg kell az SB kapcsoló buszra érkezniük. Minthogy azonban a HC hibajavító eszköz és az RT jelsorozat-irányítóeszköz csak a fejrészt kezeli, azaz IQ bemeneti tárolóeszközből az SB kapcsoló buszra való átvitele során kis késedelmet szenvedhet. Ezért a jelsorozatadat része hosszabb időre reteszelődik el az IQ bemeneti tárolóeszközben, mint a fejrésze.
Lehet a párhuzamos átvitelek számát és ennek révén az SB kapcsoló busz méreteit és annak ellenőrzését csökkenteni oly módon, hogy az oda érkező 16 bites jelsorozatokat négy darab 4 bites részre osztjuk, amelyek mindegyike a fejrész és az adatok egy-egy részét tartalmazza. Ezt a négy részt azután az OQ kimeneti tárolóeszközben ismét 16 bites teljes sorozattá alakítjuk vissza.
A TC átviteli egység működése a következő:
A TC átviteli egység részét képező IC azonosító eszköz a TM időzítő-áramkör segítségével az SB kapcsoló busz időréseire van szinkronizálva. Képes arra, hogy a fentiekben leírt módon az RT jelsorozat-irányítóeszköz által az átviteli áramköröknek az ezen időrésekbe töltött különböző címeit elolvassa.
Ha az IC azonosító eszköz az elolvasott címek között felismeri a saját TC átviteli egységének címét, a
HU 203 178 Β jelsorozatnak az ugyanazon időrésbe betáplált fejrésze és adatai az SB kapcsoló buszról az OQ kimeneti tárolóeszköz OQ1 bemeneti részébe töltődnek át. Ezt az átvitelt az IC azonosító eszköz szabályozza az Ol első kimeneti ellenőrző végállomáson keresztül.
Innen a jelsorozatok a TxO kimeneti végállomáshoz csatlakozó aszinkron jelrendezett átviteli csatornán át továbbítódnak. Minthogy azonban a jelsorozatok átvitele az SB kapcsoló busz időréseinek ütemében történik, mig a TxO kimeneti végállomásról történő átvitel az OC kimeneti órajel-generátor által meghatározott ütemben (mely sokkal alacsonyabb, mint a TM időzítő-áramkör üteme), az OQ kimeneti tárolóeszköznek elég nagynak kell lennie ahhoz, hogy egy sor jelsorozatot tároljon oly módon, hogy a gyakrolatban egyetlen jelsorozat se vesszék el. E sor maximális hossza természetesen függ a várható maximális hírközlési forgalomtól, amely a TC átviteli egységen képes keresztül haladni.
Ezen túlmenően a tényleges hírközlési jelúton egy kapcsolókapu által okozott késedelem főleg ezen sor éppen akkori hosszától függ.
A bemeneti jelek ütemének megfelelően a kimeneti jelek üteme és ezért az OC kimeneti órajel-generátor frekvenciája is változtatható. A kimeneti jelek maximális ütemének értéke pl. szintén 280 Megabit/sec lehet.
Az a képesség, hogy mind a bemeneteli, mind a kimeneteli jelek átviteli üteme mósosítható, hasznos oly szempontból is, hogy ezek az ütemek az átviteli összeköttetések és a kapcsolt berendezések sajátságaihoz igazíthatók. Ezért ugyanaz az SW kapcsolási rendszer széles frekvenciatartományú jelek, pl. hangadatok és videojelek kapcsolására is alkalmas.
A találmány szerinti kapcsolási rendszer és eljárás előnyösen alkalmazható minden olyan esetben, ahol digitális jelsorozatok nagy megbízhatóságú kapcsolására van szükség.
Claims (19)
1. Kapcsolási rendszer útvonal információt tartalmazó fejrésszel ellátott, jelsorozatokká alakított digitális jelek kapcsolására, elsősorban bemeneti végállomások bármelyikére érkező digitális jeleknek kimeneti végállomások bármelyikére történő kapcsolására, amely kapcsoló buszt és hozzá csatlakoztatott időzítőáramkört tartalmaz, továbbá a bemeneti végállomások és a kapcsoló busz közé kapcsolt vevőegységekkel, valamint a kapcsoló busz és a kimeneti végállomások közé kapcsolt átviteli egységekkel van ellátva, a vevőegységek pedig egyedi processzor eszközökkel rendelkeznek, azzal jellemezve, hogy a vevőegységek (RC0...RC7) jelsorozat-irányító áramkörökkel (RT) vannak ellátva, amelyek első bemenetelre az egyes bemeneti végállomások (Rx0...Rx7) vannak kapcsolva, első kimenetei a kapcsoló buszhoz (SB) vannak csatlakoztatva, továbbá az egyes jelsorozat-irányítóeszközök (RT) második kimenetekkel rendelkeznek, amelyek az adott vevőegységek (RC0...RC7) egyedi processzor eszközeinek (SPC) bemenetelre vannak kötve, az egyedi processzor eszközök (SPC) kimenetei pedig a jelsorozat irányító eszközök (RT) második bemenetelhez vannak kapcsolva.
2. Az 1. igénypont szerinti kapcsolási rendszer, azzal jellemezve, hogy az egyes vevőegységek (RC0...RC7) bemeneti és a jelsorozat-irányítóeszközei (RT) közé bemeneti tárolóeszközök (IQ) vannak beiktatva, a bemeneti tárolóeszközök (IQ) bemeneti résszel (IQl) és kimeneti résszel (IQ2) rendelkeznek, a bemeneti részek (IQl) az egyes bemeneti végállomásokhoz (Rx0...Rx7) vannak csatlakoztatva, a kimeneti részek (IQ2) pedig a jelsorozat-irányítóeszközök (RT) első bemenetelre vannak kötve.
3. Az 1. vagy 2. igénypont szerinti kapcsolási rendszer, azzal jellemezve, hogy a bemeneti tárolóeszközök (IQ) és a bemeneti végállomások (RxO...Rx7) közé szinkronizációs áramkörök (SC) vannak beiktatva, az egyes szinkronizációs áramkörök (SC) vezérlő bemenetel az egyes egyedi processzor eszközökhöz (SPC) vannak kapcsolva, második kimenetei pedig első bemeneti ellenőrző végállomásokon (Π) keresztül a bemeneti tárolóeszközök (IQ) bemeneti részeinek (IQl) szinkronizáló bemenetelhez vannak csatlakoztatva.
4. Az 1-3. igénypontok bármelyike szerinti kapcsolási rendszer, azzal jellemezve, hogy az egyes bemeneti tárolóeszközök (IQ) kimeneti részeinek (IQ2) szinkronizáló bemenetel második bemeneti ellenőrző végállomások (10) közbeiktatásával az időzítő-áramkörhöz (TM) vannak kapcsolva.
5. Az 1-4. igénypontok bármelyike szerinti kapcsolási rendszer, azzal jellemezve, hogy az egyes átviteli egységek (TC0...TC7) kimeneti tárolóeszközökkel (OQ) rendelkeznek, az egyes kimeneti tárolóeszközök (OQ) bemeneti résszel (OQ1) és kimeneti résszel (OQ2) vannak ellátva, a bemeneti részek (OQ1) bemenetel a kapcsoló buszhoz (SB) vannak kapcsolva, a kimeneti részek (OQ2) kimenetei pedig az egyes kimeneti végállomásokhoz (TxO...Tx7) vannak csatlakoztatva.
6. Az 1-5. igénypontok bármelyike szerinti kapcsolási rendszer, azzal jellemezve, hogy az egyes átviteli egységek (TC0...TC7) azonosító eszközökkel (IC) és kimeneti órajel-generátorokkal (OC) rendelkeznek, a kimeneti órajel-generátorok (OC) második kimeneti ellenőrző végállomásokon (OO) keresztül kimeneti tárolóeszközök (OQ) kimeneti részeinek (OQ2) szinkronizáló bemenetelhez vannak kapcsolva, az azonosító eszközök (IC) bemenetel egyrészt a kapcsoló buszhoz (SB), másrészt az időzítő-áramkörhöz (TM) vannak csatlakoztatva, kimenetei pedig első kimeneti ellenőrző végállamásokon (Ol) át a kimeneti tárolóeszközök (OQ) bemeneti részeinek (OQ1) szinkronizáló bemenetelre vannak kötve.
7. Az 1. igénypont szerinti kapcsolási rendszer, azzal jellemezve, hogy az egyes vevőegységek (RC0...RC7) hibajavító eszközei (HC) a bemeneti tárolóeszközök (IQ) és a jelsorozat-irányítóeszközök (RT) közé vannak beiktatva, vezérlőbemenetei és -kimenetei pedig az egyedi processzor eszközökhöz (SPC) vannak kapcsolva.
HU 203 178 Β
8. A 7. igénypont szerinti kapcsolási rendszer, azzal jellemezve, hogy a hibajavító eszközök (HC) helyes fejrészeket tároló eszközzel (HC2), összehasonlító és helyettesítő áramkörrel (HC1), valamint hibaszámláló áramkörrel (HC3) vannak ellátva.
9. Eljárás útvonal információt tartalmazó fejrésszel ellátott, jelsorozatokká alakított digitális jelek kapcsolására, amelynek során bemeneti végállomások bármelyikére érkező digitális jeleket időzítő-áramkörrel rendelkező kapcsoló buszon át kimeneti végállomások bármelyikére továbbítunk, azzal jellemezve, hogy a jelsorozatok fejrészében foglalt útvonal információnak megfelelően a jelsorozatokat irányító eszközök (RT) útján a kapcsoló buszra (SB) vagy egyedi processzor eszközökre (SPC) vezetjük, az egyedi processzor eszközökre (SPC) irányított jelsorozat hatására az egyedi processzor eszközökkel (SPC) az irányító eszközök (RT) számára a kimeneti végállomás (TxO...Tx7) címét tartalmazó fejrészt állítunk elő, majd ezzel a fejrésszel az irányító eszközökbe (RT) érkező jelsorozatok fejrészét kicseréljük, végül pedig a kapcsoló buszra (SB) érkező jelsorozatokat a kiválasztott végállomásokra (TxO...Tx7) továbbítjuk.
10. A 9. igénypont szerinti eljárás, azzal jellemezve, hogy az időzítő-áramkör (TM) órajelének frekvenciáját a bemeneti végállomások (RxO...Rx7) órajel-frekvenciáinak összegével egyezőre állítjuk be.
11. A 9. igénypont szerinti eljárás, azzal jellemezve, hogy az időzítő-áramkör (TM) órajelének frekvenciáját az egyes bemeneti végállomásokon (RxO...Rx7) megengedett maximális frekvencia és a bemeneti végállomások (RxO...Rx7) számának szorzataként állítjuk elő.
12. A 9. igénypont szerinti eljárás, azzal jellemezve, hogy az időzítő-áram (TM) órajelét változtatható frekvenciájúra választjuk meg.
13. A 9-12. igénypontok bármelyike szerinti eljárás, azzal jellemezve, hogy a bemeneti végállomásokról (RxO...Rx7) eltérő kimeneti végállomásokra (TxO...Tx7) továbbított digitális jelsorozatok közül legalább kettőnek a frekvenciáját eltérően állítjuk be.
14. A 9-13. igénypontok bármelyike szerinti eljárás, azzal jellemezve, hogy a bemeneti végállomásokról (RxO...Rx7) érkező digitális jeleket bemeneti tárolóeszközök (IQ) bemeneti részeiben (IQ1) átmenetileg tároljuk, ezen tárolás szinkronizáló jeleit a bemeneti digitális jelek frekvenciájából szinkronizációs áramkörök (SC) útján képezzük, majd a tárolt jeleket a bemeneti tárolóeszközök (IQ) kimeneti részeibe (IQ2) helyezzük át, ahonnan a digitális jelsorozatokat az időzítő-áramkör (TM) órajelének ütemében a kapcsoló buszra (SB) továbbítjuk.
15. A 14. igénypont szerinti eljárás, azzal jellemezve, hogy a szinkronizációs áramköröket (SC) a bemeneti végállomásokról (RxO...Rx7) érkező digitális jelek által tartalmazott szinkronizációs jelsorozatok függvényében az egyedi processzor eszközök (SPC) útján vezéreljük.
16. A 9-15. igénypontok bármelyike szerinti eljárás, azzal jellemezve, hogy a kapcsoló buszról (SB) az átviteli egységekbe (TC0...TC7) érkező digitális jelsorozatokat kimeneti tárolóeszközök (OQ) bemeneti részeiben (OQ1) ideiglenesen tároljuk, a tárolás szinkroniziálására az időzítő-áramkör (TM) órajelét használjuk, majd az ideiglenesen tárolt jeleket a kimeneti tárolóeszközök (OQ) kimeneti részeibe (OQ2) helyezzük át, ahonnan a digitális jelsorozatokat az átviteli egységbe (TC0...TC7) beépített kimeneti órajel-generátor (OC) frekvenaciájával a kimeneti végállomásokra (Tx0...Tx7) továbbítjuk.
17. A 16. igénypont szerinti eljárás, azzal jellemezve, hogy a kimeneti órajel-generátor (OC) órajelét változtatható frekvenciájúra választjuk meg.
18. A 9-17. igénypontok bármelyike szerinti eljárás, azzal jellemezve, hogy a kapcsoló busz (SB) jelútját az egyes vevőegységekhez (RC0...RC7) tartozó csatornákból állítjuk elő, amelyeken keresztül a digitális jelsorozatok legalább egy részét, valamint az adott kimeneti végállomások (TxO...Tx7) címeit továbbítjuk.
19. A 9-18. igénypontok bármelyike szerinti eljárás, azzal jellemezve, hogy a beérkező digitális jelsorozatok fejrészeit előre eltárolt helyes fejrészek sokaságával hasonlítjuk össze, hibás fejrész esetén pedig azt a legközelebb eső helyes fejrészre cseréljük ki.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
BE2/60910A BE904100A (fr) | 1986-01-24 | 1986-01-24 | Systeme de commutation. |
PCT/EP1987/000027 WO1987004579A1 (en) | 1986-01-24 | 1987-01-20 | Switching system |
Publications (2)
Publication Number | Publication Date |
---|---|
HUT47771A HUT47771A (en) | 1989-03-28 |
HU203178B true HU203178B (en) | 1991-05-28 |
Family
ID=60152973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
HU871038A HU203178B (en) | 1986-01-24 | 1987-01-20 | Switching system and method for switching digital signals converted into symbol sequences provided with a head of path information content |
Country Status (16)
Country | Link |
---|---|
US (1) | US4813037A (hu) |
EP (2) | EP0290459A1 (hu) |
JP (1) | JPH01501589A (hu) |
KR (1) | KR880701048A (hu) |
AT (1) | ATE62366T1 (hu) |
AU (2) | AU6686186A (hu) |
BE (1) | BE904100A (hu) |
BG (1) | BG49389A3 (hu) |
BR (1) | BR8707537A (hu) |
DE (1) | DE3768976D1 (hu) |
DK (1) | DK501987A (hu) |
ES (1) | ES2022868B3 (hu) |
FI (1) | FI90931C (hu) |
HU (1) | HU203178B (hu) |
NO (1) | NO873612D0 (hu) |
WO (1) | WO1987004579A1 (hu) |
Families Citing this family (69)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2594615B1 (fr) * | 1986-02-20 | 1988-06-17 | France Etat | Dispositif de demultiplexage de paquets d'un signal de radiodiffusion de type mac/paquets |
JPS63161753A (ja) * | 1986-12-25 | 1988-07-05 | Nec Corp | パケツト交換機 |
BE1000258A6 (nl) * | 1987-01-16 | 1988-09-27 | Bell Telephone Mfg | Informatie-overdrachtsysteem. |
CA1297567C (en) * | 1987-02-06 | 1992-03-17 | Kazuo Hajikano | Self routing-switching system |
BE1000395A4 (fr) * | 1987-03-18 | 1988-11-22 | Electronique Et Telecomm Bell | Reseau de communication. |
BE1000396A7 (fr) * | 1987-03-18 | 1988-11-22 | Electronique Et Telecomm Bell | Systeme de commutation. |
BE1000512A7 (nl) * | 1987-05-07 | 1989-01-10 | Bell Telephone Mfg | Schakelnetwerk. |
AU604444B2 (en) * | 1987-11-11 | 1990-12-13 | Nec Corporation | Frame relay type data switching apparatus |
BE1001414A6 (nl) * | 1987-12-23 | 1989-10-24 | Bell Telephone Mfg | Conditionele multiplexeerketen. |
US5268896A (en) * | 1988-03-26 | 1993-12-07 | Alcatel N.V. | Communication switching element |
US4899333A (en) * | 1988-03-31 | 1990-02-06 | American Telephone And Telegraph Company At&T Bell Laboratories | Architecture of the control of a high performance packet switching distribution network |
EP0338558B1 (en) * | 1988-04-21 | 1995-09-13 | Nec Corporation | Packet switch suitable for integrated circuit implementation |
JPH01270431A (ja) * | 1988-04-21 | 1989-10-27 | Nec Corp | 高速パケット交換スイッチ |
US5233603A (en) * | 1988-04-21 | 1993-08-03 | Nec Corporation | Packet switch suitable for integrated circuit implementation |
US5105424A (en) * | 1988-06-02 | 1992-04-14 | California Institute Of Technology | Inter-computer message routing system with each computer having separate routinng automata for each dimension of the network |
DE68928867T2 (de) * | 1988-07-22 | 1999-04-29 | Hitachi Ltd | ATM-Vermittlungssystem |
EP0409832B1 (en) * | 1988-10-03 | 1994-03-23 | Alcatel N.V. | Communication switching element |
WO1990005419A1 (en) * | 1988-11-10 | 1990-05-17 | Zigmantas Leonas Budrikis | Distributed router of connectionless packets over connection oriented networks |
DE3840688A1 (de) * | 1988-12-02 | 1990-06-13 | Standard Elektrik Lorenz Ag | Paketvermittlungsstelle und eingangs-umwandlungseinheit hierfuer |
AU622153B2 (en) * | 1988-12-24 | 1992-04-02 | Alcatel N.V. | Communication switching system |
JPH0758963B2 (ja) * | 1989-01-27 | 1995-06-21 | 日本電気株式会社 | セル交換装置 |
JP3071482B2 (ja) * | 1990-03-05 | 2000-07-31 | 日本電気株式会社 | パケット受信機の誤り訂正回路 |
EP0451513B1 (fr) * | 1990-03-14 | 1995-09-06 | Alcatel N.V. | Elément de commutation de type ATM à plusieurs modes de fonctionnement et réseau de commutation le comprenant |
DE4008080A1 (de) * | 1990-03-14 | 1991-09-19 | Standard Elektrik Lorenz Ag | Atm-vermittlungsstelle |
JPH05505707A (ja) * | 1990-03-22 | 1993-08-19 | テルストラ コーポレイション リミティド | 遠隔通信回路網用の同時送信方法 |
JPH0799831B2 (ja) * | 1990-10-08 | 1995-10-25 | 株式会社東芝 | Atm通信システム用単位セルスイッチ |
FR2670972A1 (fr) * | 1990-12-20 | 1992-06-26 | Lmt Radio Professionelle | Commutateur de transit d'un reseau asynchrone, notamment un reseau atm. |
EP0528075A1 (en) * | 1991-08-19 | 1993-02-24 | ALCATEL BELL Naamloze Vennootschap | Performance measurement device for a telecommunication path and method used therein |
ES2125881T3 (es) * | 1992-03-27 | 1999-03-16 | Cit Alcatel | Dispositivo de generacion de paquetes de multidifusion para un sistema de telecomunicacion conmutador de paquetes. |
DE19511332A1 (de) * | 1995-03-28 | 1996-10-02 | Sel Alcatel Ag | Breitbandverteilsystem und Verfahren dazu |
US5699346A (en) * | 1995-11-17 | 1997-12-16 | Telecommunications Techniques Corporation | Measuring burst rate and burst size in ATM network virtual connections |
US5812528A (en) * | 1995-11-17 | 1998-09-22 | Telecommunications Techniques Corporation | Measuring round trip time in ATM network virtual connections |
US5764626A (en) * | 1995-11-17 | 1998-06-09 | Telecommunications Techniques Corporation | Rate-matched cell identification and modification, replacement, or insertion for test and measurement of ATM network virtual connections |
US5761191A (en) * | 1995-11-28 | 1998-06-02 | Telecommunications Techniques Corporation | Statistics collection for ATM networks |
DE19633498A1 (de) * | 1996-08-20 | 1998-04-02 | Eurescom Europ I For Research | Vorrichtung zur Übertragung von Datenpaketen |
US6473404B1 (en) * | 1998-11-24 | 2002-10-29 | Connect One, Inc. | Multi-protocol telecommunications routing optimization |
US6016307A (en) * | 1996-10-31 | 2000-01-18 | Connect One, Inc. | Multi-protocol telecommunications routing optimization |
GB2331659A (en) * | 1997-11-21 | 1999-05-26 | Ericsson Telefon Ab L M | Resource reservation |
FI106684B (fi) * | 1998-12-09 | 2001-03-15 | Nokia Networks Oy | Järjestelmä ja menetelmä tiedonkeruun optimoimiseksi |
US20030142678A1 (en) * | 2000-07-28 | 2003-07-31 | Chan Eric L. | Virtual path ring protection method and apparatus |
US20090109996A1 (en) * | 2007-10-29 | 2009-04-30 | Hoover Russell D | Network on Chip |
US20090125706A1 (en) * | 2007-11-08 | 2009-05-14 | Hoover Russell D | Software Pipelining on a Network on Chip |
US20090125703A1 (en) * | 2007-11-09 | 2009-05-14 | Mejdrich Eric O | Context Switching on a Network On Chip |
US8261025B2 (en) | 2007-11-12 | 2012-09-04 | International Business Machines Corporation | Software pipelining on a network on chip |
US8526422B2 (en) * | 2007-11-27 | 2013-09-03 | International Business Machines Corporation | Network on chip with partitions |
US7917703B2 (en) * | 2007-12-13 | 2011-03-29 | International Business Machines Corporation | Network on chip that maintains cache coherency with invalidate commands |
US8473667B2 (en) * | 2008-01-11 | 2013-06-25 | International Business Machines Corporation | Network on chip that maintains cache coherency with invalidation messages |
US8010750B2 (en) * | 2008-01-17 | 2011-08-30 | International Business Machines Corporation | Network on chip that maintains cache coherency with invalidate commands |
US8018466B2 (en) * | 2008-02-12 | 2011-09-13 | International Business Machines Corporation | Graphics rendering on a network on chip |
US8490110B2 (en) * | 2008-02-15 | 2013-07-16 | International Business Machines Corporation | Network on chip with a low latency, high bandwidth application messaging interconnect |
US7913010B2 (en) * | 2008-02-15 | 2011-03-22 | International Business Machines Corporation | Network on chip with a low latency, high bandwidth application messaging interconnect |
US20090245257A1 (en) * | 2008-04-01 | 2009-10-01 | International Business Machines Corporation | Network On Chip |
US20090260013A1 (en) * | 2008-04-14 | 2009-10-15 | International Business Machines Corporation | Computer Processors With Plural, Pipelined Hardware Threads Of Execution |
US8078850B2 (en) * | 2008-04-24 | 2011-12-13 | International Business Machines Corporation | Branch prediction technique using instruction for resetting result table pointer |
US8423715B2 (en) | 2008-05-01 | 2013-04-16 | International Business Machines Corporation | Memory management among levels of cache in a memory hierarchy |
US20090282211A1 (en) * | 2008-05-09 | 2009-11-12 | International Business Machines | Network On Chip With Partitions |
US7861065B2 (en) * | 2008-05-09 | 2010-12-28 | International Business Machines Corporation | Preferential dispatching of computer program instructions |
US8392664B2 (en) * | 2008-05-09 | 2013-03-05 | International Business Machines Corporation | Network on chip |
US7958340B2 (en) * | 2008-05-09 | 2011-06-07 | International Business Machines Corporation | Monitoring software pipeline performance on a network on chip |
US8214845B2 (en) * | 2008-05-09 | 2012-07-03 | International Business Machines Corporation | Context switching in a network on chip by thread saving and restoring pointers to memory arrays containing valid message data |
US7991978B2 (en) * | 2008-05-09 | 2011-08-02 | International Business Machines Corporation | Network on chip with low latency, high bandwidth application messaging interconnects that abstract hardware inter-thread data communications into an architected state of a processor |
US8494833B2 (en) * | 2008-05-09 | 2013-07-23 | International Business Machines Corporation | Emulating a computer run time environment |
US8020168B2 (en) * | 2008-05-09 | 2011-09-13 | International Business Machines Corporation | Dynamic virtual software pipelining on a network on chip |
US20090282419A1 (en) * | 2008-05-09 | 2009-11-12 | International Business Machines Corporation | Ordered And Unordered Network-Addressed Message Control With Embedded DMA Commands For A Network On Chip |
US8040799B2 (en) * | 2008-05-15 | 2011-10-18 | International Business Machines Corporation | Network on chip with minimum guaranteed bandwidth for virtual communications channels |
US8230179B2 (en) * | 2008-05-15 | 2012-07-24 | International Business Machines Corporation | Administering non-cacheable memory load instructions |
US8438578B2 (en) * | 2008-06-09 | 2013-05-07 | International Business Machines Corporation | Network on chip with an I/O accelerator |
US8195884B2 (en) * | 2008-09-18 | 2012-06-05 | International Business Machines Corporation | Network on chip with caching restrictions for pages of computer memory |
US8625427B1 (en) | 2009-09-03 | 2014-01-07 | Brocade Communications Systems, Inc. | Multi-path switching with edge-to-edge flow control |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB210686A (en) * | 1923-05-18 | 1924-02-07 | Herbert Leslie Hobday | Improvements in and connected with the casting of dentures in metal |
US4201890A (en) * | 1978-03-17 | 1980-05-06 | International Telephone And Telegraph | Multiport digital switching element |
EP0097351A3 (en) * | 1982-06-21 | 1986-02-26 | Nec Corporation | Router unit and routing network for determining an output port by detecting a part of an input packet |
FR2538976A1 (fr) * | 1982-12-29 | 1984-07-06 | Servel Michel | Systeme de commutation de paquets synchrones de longueur fixe |
US4630258A (en) * | 1984-10-18 | 1986-12-16 | Hughes Aircraft Company | Packet switched multiport memory NXM switch node and processing method |
GB2166320B (en) * | 1984-10-25 | 1988-10-12 | Stc Plc | Packet switching system |
US4701906A (en) * | 1985-06-27 | 1987-10-20 | American Telephone And Telegraph Company, At&T Bell Laboratories | Packet switching network with multiple packet destinations |
US4720854A (en) * | 1985-12-17 | 1988-01-19 | American Telephone And Telegraph Company, At&T Bell Laboratories | Architecture for distributed control telecommunication systems |
US4712214A (en) * | 1986-01-10 | 1987-12-08 | International Business Machines Corporation | Protocol for handling transmission errors over asynchronous communication lines |
US4730305A (en) * | 1986-04-11 | 1988-03-08 | American Telephone And Telegraph Company, At&T Bell Laboratories | Fast assignment technique for use in a switching arrangement |
US4679190A (en) * | 1986-04-28 | 1987-07-07 | International Business Machines Corporation | Distributed voice-data switching on multi-stage interconnection networks |
-
1986
- 1986-01-24 BE BE2/60910A patent/BE904100A/fr not_active IP Right Cessation
- 1986-12-22 AU AU66861/86A patent/AU6686186A/en not_active Abandoned
-
1987
- 1987-01-15 US US07/004,367 patent/US4813037A/en not_active Expired - Lifetime
- 1987-01-20 EP EP87901043A patent/EP0290459A1/en active Pending
- 1987-01-20 DE DE8787200083T patent/DE3768976D1/de not_active Expired - Lifetime
- 1987-01-20 BR BR8707537A patent/BR8707537A/pt not_active IP Right Cessation
- 1987-01-20 KR KR1019870700866A patent/KR880701048A/ko not_active Application Discontinuation
- 1987-01-20 HU HU871038A patent/HU203178B/hu not_active IP Right Cessation
- 1987-01-20 AU AU70241/87A patent/AU588441B2/en not_active Ceased
- 1987-01-20 ES ES87200083T patent/ES2022868B3/es not_active Expired - Lifetime
- 1987-01-20 AT AT87200083T patent/ATE62366T1/de not_active IP Right Cessation
- 1987-01-20 WO PCT/EP1987/000027 patent/WO1987004579A1/en active IP Right Grant
- 1987-01-20 JP JP87501162A patent/JPH01501589A/ja active Pending
- 1987-01-20 EP EP87200083A patent/EP0231967B1/en not_active Expired - Lifetime
- 1987-08-27 NO NO873612A patent/NO873612D0/no unknown
- 1987-09-24 DK DK501987A patent/DK501987A/da not_active Application Discontinuation
-
1988
- 1988-06-10 FI FI882784A patent/FI90931C/fi not_active IP Right Cessation
- 1988-07-20 BG BG85005A patent/BG49389A3/xx unknown
Also Published As
Publication number | Publication date |
---|---|
KR880701048A (ko) | 1988-04-22 |
BG49389A3 (en) | 1991-10-15 |
HUT47771A (en) | 1989-03-28 |
DE3768976D1 (de) | 1991-05-08 |
DK501987D0 (da) | 1987-09-24 |
ES2022868B3 (es) | 1991-12-16 |
BE904100A (fr) | 1986-07-24 |
NO873612L (no) | 1987-08-27 |
AU6686186A (en) | 1987-07-30 |
BR8707537A (pt) | 1989-02-21 |
NO873612D0 (no) | 1987-08-27 |
EP0231967A1 (en) | 1987-08-12 |
FI882784A (fi) | 1988-06-10 |
EP0290459A1 (en) | 1988-11-17 |
FI90931C (fi) | 1994-04-11 |
ATE62366T1 (de) | 1991-04-15 |
JPH01501589A (ja) | 1989-06-01 |
FI90931B (fi) | 1993-12-31 |
AU588441B2 (en) | 1989-09-14 |
AU7024187A (en) | 1987-08-14 |
US4813037A (en) | 1989-03-14 |
FI882784A0 (fi) | 1988-06-10 |
WO1987004579A1 (en) | 1987-07-30 |
EP0231967B1 (en) | 1991-04-03 |
DK501987A (da) | 1987-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
HU203178B (en) | Switching system and method for switching digital signals converted into symbol sequences provided with a head of path information content | |
US5615211A (en) | Time division multiplexed backplane with packet mode capability | |
CA2015402C (en) | Packet route scheduling in a packet cross connect switch system for periodic and statistical packets | |
US4962498A (en) | Multi-length packet format including check sequence(s) | |
US5020055A (en) | Multi-length packet format including fixed length information words | |
US6778536B1 (en) | Combined wavelength division multiplexing, time division multiplexing, and asynchronous packet switching with common time reference | |
US7801132B2 (en) | Interface system and methodology having scheduled connection responsive to common time reference | |
US7088735B1 (en) | Processing data packets in a multiple protocol system area network | |
US6757282B1 (en) | Fast switching of data packet with common time reference | |
US20030214977A1 (en) | Clock distribution in a communications network | |
CN102835081B (zh) | 基于三级互联交换网络的调度方法、装置及系统 | |
US4979165A (en) | Multiple queue bandwidth reservation packet system | |
JP2004320785A (ja) | ネットワーク通信のテスト装置及び方法 | |
WO2007116391A2 (en) | Two-way link aggregation | |
CA2077288A1 (en) | Method and apparatus for transforming low bandwith telecommunications channels into a high bandwidth telecommunication channel | |
US20050135808A1 (en) | Optical network termination device for use in passive optical network based on WDM/SCM scheme | |
US7426206B1 (en) | Switching system and methodology having scheduled connection on input and output ports responsive to common time reference | |
US6735199B1 (en) | Time frame switching responsive to global common time reference | |
US20070053364A1 (en) | Encapsulation of E1-type frames under Ethernet | |
EP0810808B1 (en) | ATM cell transport equipment | |
US6256326B1 (en) | Pseudo-synchronization prevention method in SDH transmission mode, pseudo-synchronization preventing SDH transmission system, and transmitter-receiver in pseudo-synchronization preventing SDH transmission system | |
US5001706A (en) | Packet cross connect switch system including improved throughput | |
US5020054A (en) | Packet format including unique network identity | |
US7164698B1 (en) | High-speed line interface for networking devices | |
US20060120354A1 (en) | Switching apparatus for supporting protection switch-over mode of SONET/SDH network and method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
HMM4 | Cancellation of final prot. due to non-payment of fee |