HU193325B - Scanning and preprocessing circuit for centrally controlled apparatuses, preferably telephone exchanges - Google Patents

Description

A találmány tárgya letapogató és előfeldolgozó áramkör központilag vezérelt berendezések, különösen tárolt program vezérlésű telefonközpontok számára.

Azokban az elektronikai berendezésekben, ahol a vezérelni kívánt perifériák száma viszonylag magas, letapogató áramköröket használnak, azaz a perifériák állapotainak állandó figyelése helyett a ciklikus, rövid idejű lekérdezéses módszert alkalmazzák. A letapogató áramköröknek két nagy csoportja ismeretes: soros és párhuzamos. A soros letapogató áramkör egyszerre egy állapotot kérdez le egy meghatározott időintervallum alatt, majd a következő időintervallum alatt egy másikat. Az így nyert információk egy közös vezetékre jutva egyetlen jelfolyamot alkotnak. A párhuzamos letapogatás alkalmával egyszerre több, általában nyolc vagy tizenhat állapotot kérdeznek le, amelyek nyolc vagy tizenhat vezetéken keresztül jutnak az értékelő áramkörbe. A soros letapogatás esetén az értékelés bitenként, párhuzamos letapogatás esetén egyszerre nyolc vagy tizenhat biten történik. Párhuzamos letapogató áramkört mutat például a 174.451 lsz. magyar szabadalmi leírás is, ahol az előfizetőkhöz tartozó állapotokat a hozzájuk tartozó ú.n. „impulzuskapuk¹* zárt vagy nyitott állapota jellemez. A vezérlőegység által kiadott letapogatási utasítás hatására egyszerre nyolc impulzuskapu állapota lesz kiolvasva, és az információ egy nyolc-bites letapogató adatbuszra jut. A letapogató adatbuszt a „vezérlést illesztő áramkör továbbítja a vezérlő egység adatbuszára. A vezérlő egység elvégzi az előző letapogatási ciklusban ugyanezen nyolc helyről levett információval az összehasonlítást, és az eredményt kiértékeli. A fenti megoldás hátránya, hogy a vezérlő működési idejéből a 10 msec-os ciklusonkénti letapogatás viszonylag nagy időt köt le, ezért csak korlátozott számú letapogató pont esetén lehet használni, hogy elegendő idő maradjon a feldolgozásra. Továbbá, mivel a komparálás byte-onként történik és a bitek nagy része egy-egy állapotinformációt jelöl, a komparálás eredményeként létrejött „nem egyezik információ után még azt is meg kell keresni, hogy melyik az a bit, amelyik nem egyezik. Ez a vezérlő áramkör további idejét veszi igénybe. A fenti megoldás hátránya még az is, hogy az egyedi engedélyező vezetékeken kívül kétszer annyi vezeték szükséges a megvalósításhoz, mint soros letapogatás esetén. A hátrányok mellett azonban azt is meg kell említeni, hogy a párhuzamos összehasonlítás önmagában akkor előnyös, ha az információ nem egy-bites hanem több-bites, így például ha egy DTMF készülék felől jövő számbillentyűvel kapcsolatos. További ismert megoldás látható a 1.491.707 lsz. brit szabadalmi leírásban, ahol a perifériák (telefonkészülékek) egybites állapotjellemzőinek összegyűjtése időosztásos módon, azaz sorosan történik. Az állapotváltozás közvetle2 nül a processzornál interrupttal jelentkezik, több interrupt szintben. Ez a megoldás azt eredményezheti, hogy valamely periféria meghibásodása lehetetlenné teszi az interrupt lekezelését, és ez az egész rendszer halálához vezethet. Célunk a fenti hiányosságok megszüntetése, azaz egy olyan letapogató és előfeldolgozó áramkör készítése, amely a soros letapogatás előnyös tulajdonságait — kevesebb vezeték, egy-bites komparátor — megtartva, lehetővé teszi több-bites információk, kódok állapotváltozásainak megállapítását, és az állapotváltozásokra vonatkozó információt (cím, adat) közli a központi vezérlővel.

A találmány azon a felismerésen alapul, hogy azok a perifériák, amelyek állapotait többjegyű kóddal jellemezhetjük, a stabil állapot jelzésére egy ú.n. „érvényes kód előállt jelet is előállítanak. Az állapotváltozást érzékelő áramkörnek csak ezt az egy bitet kell vizsgálnia a kód helyett. A kitűzött célt azáltal érjük el, hogy a letapogató és előfeldolgozó áramkör, amely címösszegzőt, információválasztót, soros-párhuzamos átalakítót, jelregenerátort, címgenerátort, több-bites adatválasztót, tárolót, logikai áramköröket, címdekódolót és párhuzamos interface-t tartalmaz oly módon van kialakítva, hogy a címgenerátor a több-bites adatválasztóhoz, a címdekódolóhoz és első logikai áramkörhöz csatlakozik. A címösszegző az információválasztóhoz, az információválasztó a soros-párhuzamos átalakítón keresztül a több-bites adatválasztóhoz csatlakozik. A jelregenerátor bemenete össze van kötve az információválasztóval, kimenete tárolóhoz és egy második logikai áramkörhöz csatlakozik. A tároló kimenete a második logikai áramkörhöz van kötve. A második logikai áramkör kimenete az első logikai áramkörhöz csatlakozik. Az első logikai áramkör a több-bites adatválasztóhoz és a párhuzamos-interface-hez van kötve. A párhuzamos-interface a több-bites adatválasztóhoz és a központi vezérlőhöz csatlakozik. A találmányt és annak egy előnyös kiviteli alakját, valamint működését ábrák alapján ismertetjük.

Az 1. ábra a találmány szerinti áramkör blokkvázlatát mutatja.

A 2. ábrán a4 információválasztó egy kiviteli alakja látható.

A 3. ábrán a 10 logikai áramkör egy kiviteli alakja látható.

A 4. ábrán a 13 logikai áramkör egy kiviteli alakja látható.

Az 5. ábra a 4 információválasztó bemenetéin és kimenetein látható jelek időbeli lefolyását mutatja.

Amint az az 1. ábrán látható, az 1 letapogató és előfeldolgozó áramkör 3 címösszegzőből, 4 információválasztóból, 5 soros-párhuzamos átalakítóból, 6 jelregenerátorból, 7 címgenerátorból, 8 több-bites adatválasztóból, 9 tárolóból, 11 címdekódolóból, 12 pár-2193325 huzamos interface-ből és első és második 13; 10 logikai áramkörökből áll.

A 7 címgenerátor a 8 több-bites adatválasztóhoz, a 11 címdekódolóhoz és az első 13 logikai áramkörhöz csatlakozik. A 3 címösszegző a 4 információválasztóhoz, a 4 információválasztó az 5 soros-párhuzamos átalakítón keresztül a 8 több-bites adatválasztóhoz csatlakozik. A 6 jelregenerátor bemenete össze van kötve a 4 információválasztóval, kimenete 9 tárolóhoz és egy második 10 logikai áramkörhöz csatlakozik. A 9 tároló kimenete a második 10 logikai áramkörhöz van kötve. A második 10 logikai áramkör kimenete az első 13 logikai áramkörhöz csatlakozik. Az első 13 logikai áramkör a 8 több-bites adatválasztóhoz és a 12 párhuzamos interface-hez van kötve. A 12 párhuzamos interface a 8 több-bites adatválasztóhoz és a 2 központi vezérlőhöz csatlakozik.

Az egyes részegységek konkrét kiviteli formája például az alábbi lehet:

A 3 címösszegző egy logikai VAGY kapuként van kiképezve, amelynek bemenetel és kimenete megegyezik a 3 címösszegző l...k számú bemenetéivel illetve kimenetével.

A 4 információválasztó egy olyan áramkör, amely vagy az EB vagy a TB bemenetére érkező jeleket engedi tovább az Y kimenetére (2. ábra). Az engedélyező jel az E bemenetre a 3 címösszegzőből érkezik. Az Y kimenet pedig az 5 soros-párhuzamos átalakítóhoz csatlakozik.

Az 5 soros-párhuzamos átalakító shift-regiszterként van kialakítva, amelynek felépítése és működése ismeretes.

A 6 jelregenerátor egy mintavevő áramkör, amely jelen esetben egy D-Flip-Flop-ból van megvalósítva.

A 7 címgenerátor egy bináris számláló, amely ismert alapáramkör.

A 8 több-bites adatválasztó a 4 információválasztóhoz hasonló felépítésű, azzal a különbséggel, hogy nyolc-nyolc adatbemenete van.

A 9 tároló egy RAM.

A 10 logikai áramkör egy logikai kapukból felépített egység (3. ábra).

A 11 címdekódoló egy demultiplexer, amely mint a kereskedelemben kapható áramkör ismert, pl. SN74154 vagy SN74155.

A 12 párhuzamos interface szintén egy kereskedelmi alkatrész (8255) és az 1 letapogató és előfeldolgozó áramkör, valamint a 2 központi vezérlő közötti információcserét végzi.

A 13 logikai áramkör szintén logikai kapukból és f lip-f lop-okból van felépítve (4. ábra), ahol az idl, id2, id3 és id4 időzítő jeleket jelent.

A bemutatott kiviteli alak működése a következő:

A 7 címgenerátor meghatározott időközönként ciklikusan állítja elő a berendezés összes figyelt pontjainak címét bi4 náris kód formájában. A bináris kódból a 11 címdekódoló állítja elő azokat az engedélyező jeleket, amelyek — az ábrán nem jelölt — letapogatandó pontok megcímzéséhez szükségesek, függetlenül attól, hogy azok egy-bitesek, vagy több-bitesek. Mivel a 11 címdekódoló l...m kimenetei közül azok, amelyek párhuzamos információt címeznek, vissza vannak kötve a 3 címösszegző l...k bemenetelre is, aszerint, hogy a 11 címdekódoló egy-bites vagy több-bites információkat szolgáltató perifériákat címez meg, a 4 információválasztó is az EB bemeneten lévő egy-bites vagy a TB bemeneten lévő több-bites információkhoz tartozó soros jelfolyamot juttatja az 5 soros-párhuzamos átalakító bemenetére. Az 5 soros-párhuzamos átalakító a soros jelfolyamból nyolc-bites szót alkot, amely bármely pillanatban az utolsó nyolc bejött adatinformációt tartalmazza. Az 5 soros-párhuzamos átalakító nyolc kimenetén lévő jel a 8 több-bites adatválasztó bemenetére kerül a 7 címgenerátor kimenő jelével együtt. A 8 több-bites adatválasztó működése az állapotváltozásoknak megfelelően történik, azaz, ha állapotváltozás történik, ahhoz először az állapotváltozás helyét azonosító címbiteket, majd utána az új állapothoz tartozó adatot továbbítja a 12 párhuzamos-interface-hez. A 6 jelregenerátor egyszerű mintavételezéssel regenerálja a bemenetére jutó soros jelet. A regenerált jel egyrészt a 9 tároló bemenetére kerül tárolás céljából, másrészt a 10 logikai áramkörre jut, amely a másik bemenetére érkező, az előző letapogatási ciklusban ugyanezen helyről bevett és a 9 tárolóban letárolt állapot-információ alapján megállapítja az állapotváltozás meglétét vagy hiányát. Az állapotváltozás megállapítása a következőképpen történik: Ha a pillanatnyi letapogatási ciklusban az előző letapogatási ciklushoz képest van változás, akkor ezt a 10 logikai áramkör úgy értékeli, hogy még nem történt állapotváltozás, hanem ezt csak a következő letapogatási ciklusban vett információ alapján állapítja meg, ha a következő megegyezik a jelenlegivel. Ennek célja a rövididejű zavaró jelek elleni védelem. Amennyiben az állapotváltozás fennáll, a 13 logikai áramkör leállítja a 7 címgenerátort, vezérli a 8 több-bites adatválasztót, oly módon, hogy az a bemenetére érkező jelek közül a 7 címgenerátor jeleit juttassa a 12 párhuzamos-interface bemenetére, amelyek aztán a 13 logikai áramkör hatására be is íródnak a 12 párhuzamos-interface-be. Amint a 12 párhuzamos-interface továbbította a jelet a 2 központi vezérlő felé, a 13 logikai áramkör a 8 több-bites adatválasztót úgy vezérli, hogy az az 5 soros-párhuzamos átalakító kimenő jelét engedje a 12 párhuzamos-interface bemenetére, majd a 2 központi vezérlő felé továbbításra. Amint az állapotváltozásra vonatkozó címet és adatot a 2 központi vezérlő beolvasta, a 13 logikai áramkör ismét enge3

-3193325 délyezi a 7 címgenerátor működését, így az egy újabb letapogatandó pontot címezhet meg. A működést az 5. ábrán látható idődiagram is szemlélteti, amelyen látható, hogy az egy-bites és a több-bites információkat külön-külön soros módon tapogatjuk le. Az egy-bites információkat tartalmazó jelfolyamba belekerülnek azok a bitek is, amelyek a több-bites információk létrejöttét jelzik. Ezek az ú.n. EK „érvényes kód előállt** információk a megfelelő több-bites információkkal egyidőben, mindig az utolsó bit-helyen kerülnek beolvasásra. Ily módon a több-bites információk értékelését visszavezetjük egyetlen bit értékelésére, de a központi vezérlővel történő adatközlés során már az új kód kerül továbbításra.

A 2. ábrán látható a 4 információválasztó, amely két logikai ÉS kaput egy invertert és egy VAGY kaput tartalmaz, a TB bemenetére érkező több-bites információ és EB bemenetére érkező egy-bites információ közül azt engedi az Ϋ kimenetre, amelyiket az 5 soros-párhuzamos átalakítón, a 8 több-bites adatválasztón és 12 párhuzamos-interface-en keresztül a 2 központi vezérlő felé kell továbbítani. Az adatválasztáshoz az engedélyező jelet az E bemenetre érkező bináris jel biztosítja, amely egyik állapotában a TB bemeneten, másik állapotában az EB bemenetén érkező jelet engedi az Y kimenetre.

A 3. ábrán látható 10 logikai áramkör, amely egy invertert, egy NEM-ÉS kaput és egy KIZÁRÓ-VAGY kaput tartalmaz, a 6 regenerátortól a KIZÁRÓ-VAGY 101 bemenetére érkező, a pillanatnyi állapotnak megfelelő információt összehasonlítja egyrészt a 9 tárolóban letárolt, az előző letapogatási ciklusban érkezett állapottal, amely utóbbi a KIZÁRÓ-VAGY kapu 102 bemenetére van kötve, másrészt a két letapogatási ciklussal korábban vett állapottal, amely szintén a 9 tárolóban van tárolva és amely az inverter 103 bemenetére van kötve. Az összehasonlítások eredménye a NEM-ÉS kapu 104 kimenetén jelenik meg és a 13 logikai áramkörbe jut.

A 10 logikai áramkör által megállapított állapotváltozás a 13 logikai áramkör 131 bemenetére kerül, ahol az idl időzítő jel segítségével beíródik Dl D-flip-flop-ba, majd innen az id2 időzítő jel segítségével egy másik D2 D-flip-flop-ba. A D2 D-flip-flop kimenete leállítja a 7 címgenerátort a 132 kimeneten keresztül. A Dl D-flip-flop kimenete egyrészt vezérli a 8 több-bites adatválasztót a 133 kimeneten keresztül, azaz vagy az állapotváltozás helyének címét, vagy az állapotváltozáshoz tartozó adatot engedi át, másrészt az id3 időzítő jel segítségével két NEM-ÉS kapuáramkörön és egy inverteren keresztül egy beíró jelet állít elő a 12 párhuzamos-interface felé a 134 kimeneten át, és egyúttal az első NEM-ÉS kapuáramkör 0 állapotba billenti a D3 D-flip-flop-ot. A D3 4

D-flip-flop kimenete harmadik NEM-ÉS kapuáramkör bemenetére, és az utóbbi kimenete a Dl D-flip-flop-ra és második NEM-ÉS kapuáramkör második bemenetére csatlakozik. Amikor a 12 párhuzamos-interface-ből a 2 központi vezérlő kiolvasta az információt a 12 párhuzamos-interface egy nyugtázó jelet küld a 13 logikai áramkörnek a 135 bemeneten át, amely nyugtázó jel egy inverteren keresztül alapállapotba billenti a Dl és D2 D-flip-flop-okat. A 7 címgenerátor működése engedélyeződik, és az id4 időzítő jel segítségével a harmadik NEM-ÉS kapuáramkör második bemenetén egy újabb beírójel áll elő, amely most már az állapotváltozáshoz tartozó adatot írja be a 12 párhuzamos-interface-be.

Az 5. ábrán látható idődiagram az időtengely mentén megmutatja, hogy a TB bemeneten érkező több-bites és az EB bemeneten érkező egy-bites információk az E bemeneten lévő bináris jelnek megfelelően váltják egymást. Az EK „érvényes kód előállt** bitek mindig azt mutatják meg, hogy a velük azonos időpillanatban a TB bemeneten beérkezett a több-bites információ utolsó bitje.

A találmány szerinti áramkör előnye, hogy az ismertetett felépítés és működés mellett mind egy-bites, mind több-bites információt lehet letapogatni és értékelni egy-bites összehasonlító áramkörrel, soros letapogatással, azaz kevés vezetékkel. A találmány szerinti áramkör további előnye, hogy mentesíti a processzort a letapogatás és állapotváltozás meghatározásának rutin műveletétől.

Claims (4)

1. SZABADALMI IGÉNYPONTOK

   1.) Letapogató és előfeldolgozó áramköi központilag vezérelt berendezések, különösen távbeszélő központok számára, amely címöszszegzőt, információválasztót, soros-párhuzamos átalakítót, jelregenerátort, címgenerátort, több-bites adatválasztót, tárolót, logikai áramköröket, címdekódolót, és párhuzamos-interface-t tartalmaz, azzal jellemezve, hogy a címgenerátor (7) a több-bites adatválasztóhoz (8), a címdekódolóhoz (11) és az első logikai áramkörhöz (13) csatlakozik; a címösszegző (3) az információválasztóhoz (4), az információválasztó (4) a soros-párhuzamos átalakítón (5) keresztül a több-bites adatválasztóhoz (8) csatlakozik; a jelregenerátor (6) bemenete össze van kötve az információválasztóval (4); a jelregenerátor (6) kimenete tárolóhoz (9) és a második logikai áramkörhöz (10) csatlakozik; a tároló (9) kimenete a második logikai áramkörhöz (10) van kötve; amely második logikai áramkör (10) kimenete az első logikai áramkörhöz (13), az első logikai áramkör (13) a több-bites adatválasztóhoz (8) és a párhuzamos-interface-hez (12),

   -4193325 a párhuzamos-interface (12) pedig a több-bites adatválasztóhoz (8) és a központi vezérlőhöz (2) csatlakozik.
2. 2.) Az 1. igénypont szerinti letapogató és előfeldolgozó áramkör, azzal jellemezve, hogy a címgenerátor (7) bináris számlálóból van kialakítva.
3. 3.) Az 1,—2. igénypontok szerinti letapogató és előfeldolgozó áramkör, azzal jellemezve, hogy a soros-párhuzamos átalakító (5) shift-regiszterből van kialakítva.
4. 5 4.) Az 1.—3. igénypontok szerinti letapogató és előfeldolgozó áramkör, azzal jellemezve, hogy a jelgenerátor (6) egy D-Flip-Flopból van megvalósítva.