HU188036B - Kapcsolási elrendezés félvezető tárolók hibakorrekciójához és öndiagnosztikájához - Google Patents
Kapcsolási elrendezés félvezető tárolók hibakorrekciójához és öndiagnosztikájához Download PDFInfo
- Publication number
- HU188036B HU188036B HU389883A HU389883A HU188036B HU 188036 B HU188036 B HU 188036B HU 389883 A HU389883 A HU 389883A HU 389883 A HU389883 A HU 389883A HU 188036 B HU188036 B HU 188036B
- Authority
- HU
- Hungary
- Prior art keywords
- input
- output
- error correction
- error
- data
- Prior art date
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Félvezető tárolók hibajavításához és autodiagnosztizálásához
alkalmazható kapcsolási elrendezésben
a komprimált redundanciájú tárolóhoz,
amelyre jellemző az információs és redundancia
bitekkel rendelkező szószervezés, hibajavító és
diagnosztizáló automata áramkör kapcsolódik,
amelyben az adatbusz (1) a tárolón (3) kívül multiplexeren
(5) keresztül paritásszó képző hibajavítókód
generátorral (6) csatlakozik, amelynek hibajavítókód
kimenete (11) egyrészt hibamintadekóder
(12) bemenetére, másrészt hibahelytároló (14) adatbemenetére
kapcsolódik, míg a hibamintadekóder
(12) kimenete egyrészt hibajavító áramkör (16) vezérlőbemenetével
(15), másrészt hibahelyképző logika
(18) adatbemenetével (17) van összekötve, és
a hibahelyképző logika (18) kimenete (19) a hibahelytároló
(14) vezérlőbemenetére (20) csatlakozik,
amelynek címbemenete (21) címbusz (22) magasabb
helyiértékű bitvezetékeivel van összekötve,
míg a hibahelytároló (14) kimenete optikai kijelzőegységgel
(23) van összekapcsolva, valamint a tároló
(3) adatkimenete (24) egyrészt a multiplexer (5)
további adatbemeneteire (25), másrészt a hibajavító
áramkör (16) adatbemenetére csatlakozik (ábra).
Description
A találmány tárgya félvezető tárolók hibakorrekciójához és öndiagnosztikájához számítógépekben alkalmazható kapcsolási elrendezés, amely az adatforgalom biztonságát növelő hibajavítókódképző generátorral, valamint híbaellenőrző és -javító áramkörrel rendelkezik.
A szakirodalomból ismert, hogy félvezető tárolók megbízhatóságát úgynevezett redundancia bitek alkalmazásával növelni lehet. A redundancia bitek képzése úgy történik, hogy minden javítandó bitnek megfeleltetnek egy hibajavító kódot (redundancia bit kombinációt), amelyet paritásgenerátorokkal állítanak elő. Ezek a kódok alkotják a paritásmátrix oszlopvektorait. A paritásmátrixnak annyi oszlopvektora van, ahány bites az a memória szó, amelyben a hibát felderíteni, illetve javítani akarják, és annyi sorvektora van, amennyi a redundancia bitek száma.
A paritásszó valamelyik redundancia bitjének előállításához azokból a bitekből kell paritást képezni, amelyeknél a megfelelő sorvektor logikai 1-et tartalmaz.
Memóriába íráskor a paritásszót az adatbitekkel együtt a memóriába írják. Olvasáskor a kiolvasott adatbitekből az előzőekkel azonos módon előállítják az ellenőrző kódot, és összehasonlítják a memóriában eltárolt hibajavító kóddal. Hibamentes esetben az összehasonlítás eredményeként előálló hibaminta minden bitje logikai 0.
Egy bizonyos bit hibája esetén a hibaminta azonos lesz az illető bithez rendelt hibajavító kóddal, és így a hiba helye azonosítható és invertálással javítható.
Ismert továbbá, hogy „d” hosszúságú memóriaszónál egyetlen hibát „c” ellenőrző bittel lehet javítani. A szükséges ellenőrző bitek számát a jól ismert Hamming-képlettel lehet meghatározni:
2e = d + c+l
Ez azt jelenti, hogy tizenhat bites memóriaszó esetén legalább öt redundancia bitre van szükség.
A 2c-d-c-l számú kombinációk úgynevezett kettős hiba felderítésére használhatók.
Az eddig ismert megoldásokban a memória írásvédelmi bitet nem rendelik a redundancia bitek felügyelete alá és például tizenhat információs bithez olyan kódsorozatokat használnak, mely előállítására a leggyakrabban használt kilenc bites paritásgenerátor nem elegendő. További hiányosságuk, hogy a redundancia biteket csak hibajavításra használják, autodiagnosztikára nem.
A találmánnyal célunk olyan kapcsolási elrendezés létrehozása, amellyel a hibajavítás és az autodiagnosztika egyszerűen, bonyolultabb paritásgenerátorok nélkül elvégezhető és az áramköri meghibásodások rövidebb idő alatt, speciális műszerek nélkül kijavíthatok.
Találmányunk azon a felismerésen alapul, hogy az általánosan hasznúlatos kilenc bites paritásgenerátorok is alkalmazhatók, így az áramkör egyszerűbbé, olcsóbbá és megbízhatóbbá tehető, ha a megszokott kódkombinációktól oly módon eltérünk, hogy a kettős hiba felfedésének hatékonysága lényegesen ne változzon. Ha az írásvédelmi bitet is bevonjuk az ellenőrző bitek felügyelete alá, illetve ha egyszeres hiba esetén a hibaminta kódját az ?
aktuális memóriacím magasabb helyiértékeivel együtt - a memória IC-n belül a használt címbiteket elhagyva - olyan tárolóba írjuk be, amelynek a kimenetére optikai kijelzőegység csatlakozik, úgy ez autodiagnosztizálásra is felhasználható, azaz a hibás IC pozíciójának gyors, külön műszer vagy mérés nélküli azonosítására alkalmas.
A kitűzött feladatot a találmány értelmében félvezető tárolók hibajavítására és autodiagnosztizálására alkalmas kapcsolási elrendezéssel oldottuk meg, amelyben adatbusz egy tároló és egy multiplexer adatbemenetéhez van vezetve, amelynek adatkimenete paritásmátrix generátorra csatlakozik, és a paritásmátrix generátor paritásszó kimenete a tároló paritásszó bemenetével, míg utóbbi paritásszó kimenete a paritásmátrix generátor paritásszó bemenetével van összekötve, továbbá a paritásmátrix generátor hibajavítókód-kimenete egy hibamintadekóder és egy hibahelytároló adatbemenetére csatlakozik, míg a hibamintadekóder vezérlőkimenete egyrészt egy hibajavító áramkör vezérlőbemenetéhez, másrészt hibahelyképző logika vezérlőbemenetéhez van vezetve, amelynek kimenete a hibahelytároló vezérlőbemenetével van összekötve, míg a hibahelytároló címbemenete címbusz magasabb helyiértékű bitvezetékeire, és a hibahelytároló kimenete optikai kijelzőegységre csatlakozik.
A találmány szerinti kapcsolási elrendezés előnyösen alkalmazható minden olyan esetben, ahol nagy megbízhatóságot kell gazdaságosan, kis energiafogyasztás és nagy tárolókapacitás mellett biztosítani. A vázolt kivitel, tehát az autodiagnosztika és a hibahelyek automatikus kijelzése erősen csökkenti a szervizköltségeket, feleslegessé teszi a karbantartást és lehetővé teszi a mérőműszerek nélküli gyors javítást.
A találmányt az alábbiakban a rajz segítségével ismertetjük részletesebben, amelyben a kapcsolási elrendezés példakénti kiviteli alakjának blokkvázlatát tüntettük fel.
Az ábrán a bitvezetékek számát a szakterületeken is használt egyvonalas kapcsolási rajz szabályainak megfelelően tüntettük fel.
Mint az ábrán látható, tizenhat + egy bites 1 adatbusz huszonkét bites 3 tároló 2 adatbemenetére, valamint 5 multiplexer 4 írás-adatbemenetére csatlakozik. Az 5 multiplexer kimenete hibajavítókód 6 generátor bemenetével van összekötve. Ez a 6 generátor hagyományos kiienc bites paritásgenerátorral van megvalósítva. A 6 generátor öt bites paritásszó 7 kimenete a 3 tároló paritásszó 8 bemenetére, míg a 3 tároló ugyancsak öt bites paritásszó 9 kimenete a 6 generátor paritásszó 10 bemenetére csatlakozik. A 6 generátor hibajavító kód 11 kimenete egyrészt 12 hibamintadekóder bemenetéhez, másrészt 14 hibahely tároló 13 adatbemenetéhez van vezetve. A 12 hibamintadekóder kimenete egyrészt 16 hibajavító áramkör 15 vezérlőbemenetével, másrészt 18 hibahelyképző logika 17 adatbemenetével van összekötve. A 18 hibahelyképző logika 19 kimenete a 14 hibahelytároló 20 vezérlőbemenetére csatlakozik, amelynek 21 címbemenete 22 címbusz magasabb helyiértékű bitvezetékeire csatlakozik, és a 14 hibahelytároló kimenete jelen példánkban LED-ekből álló optikai 23 kijelzóegységgel van
188 036 összekötve. A 3 tároló 24 adatkimenete egyrészt az 5 multiplexer további 25 adatbemenetére, másrészt a 16 hibajavító áramkör 26 adatbemenetére van csatlakoztatva, amelynek 27 adatkimenete a kapcsolási elrendezés kimenetével azonos. 5 íráskor az információs bitek (tizenhat adatbit + egy írásvédelmi bit) az 5 multiplexeren keresztül a hibajavító kód 6 generátorba kerülnek, amely öt bites paritásszót képez és a tizenhét információs bittel együtt beírja a 3 tárolóba.
Az olvasás során a tizenhét információs bit a 3 tárolóból az 5 multiplexeren keresztül a hibajavító kód 6 generátorba kerül, amely előállítja a hibaminta kódját, majd ezt összehasonlítja a 3 tárolóból kiolvasott öt bites paritásszóval. Az összeha- 15 sonlítás eredményeképpen egy ugyancsak öt bites hibamintát állít elő, amely jellemző a hiba helyére.
Ez a hibaminta a 12 hibamintadekóderen keresztül, amely jelen példában 5-ből 32-re demultiplexerként van kialakítva, vezérli egyrészt a 16 hibajavító 20 áramkört, másrészt a 18 hibahelyképző logikát.
A példaként exluzív NEM-VAGY kapukból felépített 16 hibajavító áramkör egyszeres hiba esetén elvégzi a megfelelő hibajavítást a kilenc információs biten, majd továbbítja azokat továbbfelhaszná- 25 lásra a 27 kimeneten keresztül. A 18 hibahelyképző logika kettős hiba esetén a kettős hibát is kijelzi a kezelő számára, míg egyszeres hiba esetén a 14 hibahelytárolót 20 vezérlőbemenetén keresztül oly módon hajtja meg, hogy beírja az öt bites hibamin- 30 tát és a magasabb helyiértékű címbiteket, és ezeket a 23 kijelzőegységen megjeleníti.
A találmány szerinti kapcsolási elrendezésnél hibajavításra és autodiagnosztizálásra a hexadecimális 3,5,7,9,B,C,D,E, 12,13,14,15,16,18,19,1 A,IC hibajavító kódok, míg autodiagnosztizálásra a hexadecimális 1,2,4,8,10 hibajavító kódok alkalmazhatók.
Claims (1)
- Kapcsolási elrendezés félvezető tárolók hibajavításához és autodiagnosztizálásához azzal jellemezve, hogy adatbusz (1) tároló (3) adatbemenetére (2) és multiplexer (5) írás-adatbemenetére (4) van csatlakoztatva, amelynek kimenete hibajavítókód generátor (6) bemenetével van összekötve, és a generátor (6) paritásszó kimenete (7) a tároló (3) paritásszó bemenetére (8), és a tároló (3) paritásszó kimenete (9) a generátor (6) paritásszó bemenetére (10) csatlakozik, amelynek hibajavítókód kimenete (11) egyrészt hibamintadekóder (12) bemenetéhez, másrészt hibahely tároló (4) adatbemenetéhez (13) van vezetve, és a hibamintadekóder (12) kimenete egyrészt hibajavító áramkör (16) vezérlőbemeneléveí (15), másrészt hibahelyképző logika (18) adatbemenetével (17) van összekötve, és a hibahely képző logika (18) kimenete (19) a hibahelylároló (14) vezérlőbemenetére (20) csatlakozik, melynek címbemenete (21) címbusz (22) magasabb helyiértékü bitvezetékeire kapcsolódik, és a hibahelytároló (14) kimenete optikai kijelzőegységgel (23) van összekötve, továbbá a tároló (3) adatkimenete egyrészt a multiplexer (5) további adatbemenetére (25), másrészt a hibajavító áramkör (16) adatbemenetére (26) csatlakozik.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
HU389883A HU188036B (hu) | 1983-11-14 | 1983-11-14 | Kapcsolási elrendezés félvezető tárolók hibakorrekciójához és öndiagnosztikájához |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
HU389883A HU188036B (hu) | 1983-11-14 | 1983-11-14 | Kapcsolási elrendezés félvezető tárolók hibakorrekciójához és öndiagnosztikájához |
Publications (2)
Publication Number | Publication Date |
---|---|
HUT35407A HUT35407A (en) | 1985-06-28 |
HU188036B true HU188036B (hu) | 1986-03-28 |
Family
ID=10965966
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
HU389883A HU188036B (hu) | 1983-11-14 | 1983-11-14 | Kapcsolási elrendezés félvezető tárolók hibakorrekciójához és öndiagnosztikájához |
Country Status (1)
Country | Link |
---|---|
HU (1) | HU188036B (hu) |
-
1983
- 1983-11-14 HU HU389883A patent/HU188036B/hu not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
HUT35407A (en) | 1985-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2922060B2 (ja) | 半導体記憶装置 | |
US7555699B2 (en) | Storage control circuit, and method for address error check in the storage control circuit | |
US4827478A (en) | Data integrity checking with fault tolerance | |
US8266390B2 (en) | System and method for providing one-time programmable memory with fault tolerance | |
US5768294A (en) | Memory implemented error detection and correction code capable of detecting errors in fetching data from a wrong address | |
JPH05108495A (ja) | データ用誤り訂正検出方法及びコンピユータ・メモリ用 誤り検出回路 | |
JP2001023394A (ja) | Ecc回路搭載半導体記憶装置及びその検査方法 | |
NL9401400A (nl) | Foutenopspoorsysteem. | |
US5751745A (en) | Memory implemented error detection and correction code with address parity bits | |
JPH0548502B2 (hu) | ||
US5761221A (en) | Memory implemented error detection and correction code using memory modules | |
KR100754564B1 (ko) | 에러 정정 회로, 애플리케이션 패키지, 메모리 장치,메모리 장치 내의 장애를 검출하기 위한 방법,애플리케이션 패키지를 제조하는 방법 및 에러 정정 방법 | |
US7181655B2 (en) | Method and circuit arrangement for memory error processing | |
JP3970336B2 (ja) | メモリセルを有する装置およびメモリセルの機能検査のための方法 | |
JPS58105500A (ja) | メモリ駆動回路故障検出システム及び方法 | |
EP0793173B1 (en) | Non-volatile semiconductor storage unit having a correction coding circuit | |
JP2004500623A (ja) | Ramモジュールにデータ語を記憶する方法と回路装置 | |
HU188036B (hu) | Kapcsolási elrendezés félvezető tárolók hibakorrekciójához és öndiagnosztikájához | |
US5077744A (en) | Method for error protection in telephone switching installations | |
JPH1116392A (ja) | 半導体集積回路のテスト回路および方法 | |
JPH02146200A (ja) | 電気的に消去可能なプログラマブルロム装置 | |
EP0327309A2 (en) | Memory apparatus having error correction function | |
SU656109A1 (ru) | Устройство дл контрол блоков пам ти | |
SU890441A1 (ru) | Запоминающее устройство с коррекцией ошибок | |
JPH04341998A (ja) | メモリ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
HU90 | Patent valid on 900628 | ||
HMM4 | Cancellation of final prot. due to non-payment of fee | ||
HPC4 | Succession in title of patentee |
Owner name: SZABADOS, BELA, HU |
|
HMM4 | Cancellation of final prot. due to non-payment of fee |