FR3126271A1 - Détection d'enveloppe - Google Patents

Détection d'enveloppe Download PDF

Info

Publication number
FR3126271A1
FR3126271A1 FR2108777A FR2108777A FR3126271A1 FR 3126271 A1 FR3126271 A1 FR 3126271A1 FR 2108777 A FR2108777 A FR 2108777A FR 2108777 A FR2108777 A FR 2108777A FR 3126271 A1 FR3126271 A1 FR 3126271A1
Authority
FR
France
Prior art keywords
current
voltage
threshold
vout
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR2108777A
Other languages
English (en)
Other versions
FR3126271B1 (fr
Inventor
Danika Perrin
Sandrine Nicolas
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
STMicroelectronics Alps SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
STMicroelectronics Alps SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS, STMicroelectronics Alps SAS filed Critical STMicroelectronics Grenoble 2 SAS
Priority to FR2108777A priority Critical patent/FR3126271B1/fr
Priority to US17/881,749 priority patent/US20230056937A1/en
Priority to CN202210990467.XA priority patent/CN115708324A/zh
Publication of FR3126271A1 publication Critical patent/FR3126271A1/fr
Application granted granted Critical
Publication of FR3126271B1 publication Critical patent/FR3126271B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/1607—Supply circuits
    • H04B1/1615—Switching on; Switching off, e.g. remotely
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Amplifiers (AREA)

Abstract

Détection d'enveloppe La présente description concerne un dispositif comprenant une entrée (RFin) recevant un signal radiofréquence modulé en amplitude (Vin), un élément résistif (R1) et un transistor MOS (T1) connectés en parallèle entre l'entrée (RFin) et un noeud (100) recevant un potentiel de référence (GND), et un élément capacitif (C1) connecté entre la grille du transistor (T1) et le noeud (100). Le dispositif comprend un circuit de détection d'enveloppe (DET) fournissant une tension (Vout) d'enveloppe du signal modulé en amplitude (Vin). Le dispositif comprend un circuit de commande (AGC) du transistor (T1) fournissant un premier courant à la grille du transistor (T1) lorsque la tension d'enveloppe (Vout) est inférieure à un premier seuil (VtL), et tirant un deuxième courant de la grille du transistor (T1) lorsque la tension d'enveloppe (Vout) est supérieure à un deuxième seuil (VtH) supérieur au premier seuil (VtL). Figure pour l'abrégé : Fig. 1

Description

Détection d'enveloppe
La présente description concerne de façon générale les circuits électroniques, et, plus particulièrement les dispositifs de détection d'enveloppe d'un signal modulé en amplitude.
Les récepteurs d'un signal radiofréquence modulé en amplitude sont connus. Par exemple, le signal radiofréquence est modulé en OOK ("On Off Keying" – modulation tout ou rien). Par exemple, le signal radiofréquence a une fréquence comprise entre 100 kHz et 10 GHz.
Pour obtenir les données transmises par l'intermédiaire de la modulation en amplitude du signal radiofréquence, ces récepteurs radiofréquences comprennent un dispositif de détection d'enveloppe. Le but de la détection d'enveloppe est de fournir un signal représentatif de l'enveloppe du signal radiofréquence modulé en amplitude, ce signal étant représentatif des données transmises.
Il existe un besoin de pallier tout ou partie des inconvénients des dispositifs de détection d'enveloppe connus, par exemple lorsque ces dispositifs de détection d'enveloppe sont mis en œuvre dans un récepteur d'un signal radiofréquence sans fil modulé en amplitude.
Un mode de réalisation pallie tout ou partie des inconvénients des dispositifs de détection d'enveloppe connus, par exemple lorsque ces dispositifs sont mis en œuvre dans un récepteur d'un signal radiofréquence sans fil modulé en amplitude.
Un mode de réalisation prévoit un dispositif de détection d'enveloppe comprenant :
une borne d'entrée configurée pour recevoir un signal radiofréquence modulé en amplitude ;
un élément résistif et un premier transistor MOS connectés en parallèle entre la borne d'entrée et un premier noeud configuré pour recevoir un potentiel de référence ;
une premier élément capacitif connecté entre la grille du premier transistor MOS et le premier noeud ;
un circuit de détection d'enveloppe connecté à la borne d'entrée et configuré pour fournir une tension représentative de l'enveloppe du signal modulé en amplitude ; et
un circuit de commande du premier transistor MOS configuré pour :
- fournir un premier courant à la grille du premier transistor MOS uniquement lorsque ladite tension est inférieure à un premier seuil ; et
- tirer un deuxième courant de la grille du premier transistor MOS uniquement lorsque ladite tension est supérieure à un deuxième seuil supérieur au premier seuil.
Selon un mode de réalisation, un gain du circuit de détection d'enveloppe est égal à K fois le carré du signal.
Selon un mode de réalisation, le circuit de détection d'enveloppe est à gain négatif.
Selon un mode de réalisation, le circuit de commande comprend :
- un premier circuit configuré pour fournir le premier courant sur la grille du premier transistor MOS uniquement lorsque ladite tension est inférieure au premier seuil ; et
- un deuxième circuit configuré pour tirer le deuxième courant sur la grille du premier transistor MOS uniquement lorsque ladite tension est supérieure au deuxième seuil.
Selon un mode de réalisation, le deuxième circuit est en outre configuré pour fournir un troisième courant à la grille du premier transistor MOS uniquement lorsque ladite tension est inférieure au deuxième seuil.
Selon un mode de réalisation, le troisième courant est du même ordre que le deuxième courant, par exemple égal au deuxième courant.
Selon un mode de réalisation, le premier courant est au moins 10 fois plus grand que le deuxième courant.
Selon un mode de réalisation, le circuit de commande comprend en outre un interrupteur connecté en parallèle du premier élément capacitif.
Selon un mode de réalisation, le premier circuit comprend :
- une première paire différentielle ayant une première entrée configurée pour recevoir ladite tension et une deuxième entrée configurée pour recevoir le premier seuil ;
- une première source de courant configurée pour polariser la première paire différentielle ; et
- au moins un premier miroir de courant configuré pour fournir le premier courant sur la grille du premier transistor à partir d'un courant circulant dans la première paire différentielle lorsque ladite tension est inférieure au premier seuil,
dans lequel le deuxième circuit comprend :
- une deuxième paire différentielle comprenant une première entrée configurée pour recevoir ladite tension et une deuxième entrée configurée pour recevoir le deuxième seuil ;
- une deuxième source de courant configurée pour polariser la deuxième paire différentielle ;
- au moins un deuxième miroir de courant configuré pour tirer le deuxième courant sur la grille du premier transistor à partir d'un courant circulant dans la deuxième paire différentielle lorsque ladite tension est supérieure au deuxième seuil ; et
- au moins un troisième miroir de courant configuré pour fournir le troisième courant sur la grille du premier transistor à partir d'un courant circulant dans la deuxième paire différentielle lorsque ladite tension est inférieure au deuxième seuil.
Selon un mode de réalisation, le premier circuit comprend :
- une première paire différentielle ayant une première entrée configurée pour recevoir ladite tension et une deuxième entrée configurée pour recevoir le premier seuil ;
- une première source de courant configurée pour polariser la première paire différentielle ; et
- au moins un premier miroir de courant configuré pour fournir le premier courant sur la grille du premier transistor à partir d'un courant circulant dans la première paire différentielle lorsque ladite tension est inférieure au premier seuil,
dans lequel le deuxième circuit comprend :
- une deuxième paire différentielle comprenant une première entrée configurée pour recevoir ladite tension et une deuxième entrée configurée pour recevoir le deuxième seuil ;
- une deuxième source de courant configurée pour polariser la deuxième paire différentielle ; et
- au moins un deuxième miroir de courant configuré pour tirer le deuxième courant sur la grille du premier transistor à partir d'un courant circulant dans la deuxième paire différentielle lorsque ladite tension est supérieure au deuxième seuil.
Selon un mode de réalisation, le premier courant est du même ordre que le deuxième courant, par exemple égal au deuxième courant.
Selon un mode de réalisation, le circuit de détection d'enveloppe comprend :
un transistor MOS ayant une première borne de conduction couplée à ladite borne d'entrée ;
une source de tension configurée pour appliquer une tension de polarisation constante sur la grille du transistor MOS du circuit de détection d'enveloppe ; et
un élément capacitif et un élément résistif connectés en parallèle entre une deuxième borne de conduction du transistor MOS du circuit de détection d'enveloppe et un deuxième noeud configuré pour recevoir un potentiel d'alimentation.
Selon un mode de réalisation, la deuxième borne de conduction du transistor MOS du circuit de détection est couplée, de préférence connectée, à une sortie du circuit de détection d'enveloppe, ladite sortie étant configurée pour fournir ladite tension.
Un mode de réalisation prévoit un récepteur radiofréquence de réveil comprenant un dispositif tel que décrit.
Selon un mode de réalisation, le récepteur comprend en outre :
une antenne de réception d'un signal radiofréquence ; et
un réseau d'adaptation d'impédance couplant ladite antenne à la borne d'entrée du dispositif de détection d'enveloppe.
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
la représente de manière schématique un mode de réalisation d'un récepteur radiofréquence ;
la représente de manière plus détaillée un exemple de mode de réalisation d'un dispositif du récepteur radiofréquence de la ;
la représente de manière plus détaillée un exemple de mode de réalisation de circuits du dispositif de la ;
la représente de manière plus détaillée un autre exemple d'un autre mode de réalisation de circuits du dispositif de la ;
la représente de manière plus détaillée un exemple d'un autre mode de réalisation de circuits du dispositif de la ; et
la représente un exemple de mode de réalisation d'un circuit du récepteur radiofréquence de la .

Claims (15)

  1. Dispositif de détection d'enveloppe (10) comprenant :
    une borne d'entrée (RFin) configurée pour recevoir un signal radiofréquence modulé en amplitude (Vin) ;
    un élément résistif (R1) et un premier transistor MOS (T1) connectés en parallèle entre la borne d'entrée (RFin) et un premier noeud (100) configuré pour recevoir un potentiel de référence (GND) ;
    une premier élément capacitif (C1) connecté entre la grille du premier transistor MOS (T1) et le premier noeud (100) ;
    un circuit de détection d'enveloppe (DET) connecté à la borne d'entrée (RFin) et configuré pour fournir une tension (Vout) représentative de l'enveloppe du signal modulé en amplitude (Vin) ; et
    un circuit de commande (AGC) du premier transistor MOS (T1) configuré pour :
    - fournir un premier courant (I1) à la grille du premier transistor MOS (T1) uniquement lorsque ladite tension (Vout) est inférieure à un premier seuil (VtL) ; et
    - tirer un deuxième courant (I2) de la grille du premier transistor MOS (T1) uniquement lorsque ladite tension (Vout) est supérieure à un deuxième seuil (VtH) supérieur au premier seuil (VtL).
  2. Dispositif selon la revendication 1, dans lequel un gain du circuit de détection d'enveloppe (DET) est égal à K fois le carré du signal (Vin).
  3. Dispositif selon la revendication 1 ou 2, dans lequel le circuit de détection d'enveloppe (DET) est à gain négatif.
  4. Dispositif selon l'une quelconque des revendications 1 à 3, dans lequel le circuit de commande (AGC) comprend :
    - un premier circuit (206) configuré pour fournir le premier courant (I1) sur la grille du premier transistor MOS (T1) uniquement lorsque ladite tension (Vout) est inférieure au premier seuil (VtL) ; et
    - un deuxième circuit (208) configuré pour tirer le deuxième courant (I2) sur la grille du premier transistor MOS (T1) uniquement lorsque ladite tension (Vout) est supérieure au deuxième seuil (VtH).
  5. Dispositif selon la revendication 4, dans lequel le deuxième circuit (208) est en outre configuré pour fournir un troisième courant (I3) à la grille du premier transistor MOS (T1) uniquement lorsque ladite tension (Vout) est inférieure au deuxième seuil (VtH).
  6. Dispositif selon la revendication 5, dans lequel le troisième courant (I3) est du même ordre que le deuxième courant (I2), par exemple égal au deuxième courant (I2).
  7. Dispositif selon la revendication 5 ou 6, dans lequel le premier courant (I1) est au moins 10 fois plus grand que le deuxième courant (I2).
  8. Dispositif selon l'une quelconque des revendications 5 à 7, dans lequel le circuit de commande (AGC) comprend en outre un interrupteur (RST) connecté en parallèle du premier élément capacitif (C1).
  9. Dispositif selon l'une quelconque des revendications 5 à 8, dans lequel le premier circuit (206) comprend :
    - une première paire différentielle (Diff1) ayant une première entrée configurée pour recevoir ladite tension (Vout) et une deuxième entrée configurée pour recevoir le premier seuil (VtL) ;
    - une première source de courant (S1) configurée pour polariser la première paire différentielle (Diff1) ; et
    - au moins un premier miroir de courant (Mirror11, Mirror12) configuré pour fournir le premier courant (I1) sur la grille du premier transistor (T1) à partir d'un courant (I1') circulant dans la première paire différentielle (Diff1) lorsque ladite tension (Vout) est inférieure au premier seuil (VtL),
    dans lequel le deuxième circuit (208) comprend :
    - une deuxième paire différentielle (Diff2) comprenant une première entrée configurée pour recevoir ladite tension (Vout) et une deuxième entrée configurée pour recevoir le deuxième seuil (VtH) ;
    - une deuxième source de courant (S2) configurée pour polariser la deuxième paire différentielle (Diff2) ;
    - au moins un deuxième miroir de courant (Mirror2) configuré pour tirer le deuxième courant (I2) sur la grille du premier transistor (T1) à partir d'un courant (I23') circulant dans la deuxième paire différentielle (Diff2) lorsque ladite tension (Vout) est supérieure au deuxième seuil (VtH) ; et
    - au moins un troisième miroir de courant (Mirror31, Mirror32) configuré pour fournir le troisième courant (I3) sur la grille du premier transistor (T1) à partir d'un courant (I23') circulant dans la deuxième paire différentielle (Diff2) lorsque ladite tension (Vout) est inférieure au deuxième seuil (VtH).
  10. Dispositif selon la revendication 4, dans lequel le premier circuit (206) comprend :
    - une première paire différentielle (Diff1) ayant une première entrée configurée pour recevoir ladite tension (Vout) et une deuxième entrée configurée pour recevoir le premier seuil (VtL) ;
    - une première source de courant (S1) configurée pour polariser la première paire différentielle (Diff1) ; et
    - au moins un premier miroir de courant (Mirror11, Mirror12) configuré pour fournir le premier courant (I1) sur la grille du premier transistor (T1) à partir d'un courant circulant dans la première paire différentielle (Diff1) lorsque ladite tension (Vout) est inférieure au premier seuil (VtL),
    dans lequel le deuxième circuit (208) comprend :
    - une deuxième paire différentielle (Diff2) comprenant une première entrée configurée pour recevoir ladite tension (Vout) et une deuxième entrée configurée pour recevoir le deuxième seuil (VtH) ;
    - une deuxième source de courant (S2) configurée pour polariser la deuxième paire différentielle (Diff2) ; et
    - au moins un deuxième miroir de courant (Mirror2) configuré pour tirer le deuxième courant (I2) sur la grille du premier transistor (T1) à partir d'un courant (I23') circulant dans la deuxième paire différentielle (Diff2) lorsque ladite tension (Vout) est supérieure au deuxième seuil (VtH).
  11. Dispositif selon la revendication 4 ou 10, dans lequel le premier courant (I1) est du même ordre que le deuxième courant (I2), par exemple égal au deuxième courant (I2).
  12. Dispositif selon l'une quelconque des revendications 1 à 11, dans lequel le circuit de détection d'enveloppe (DET) comprend :
    un transistor MOS (T2) ayant une première borne de conduction couplée à ladite borne d'entrée (RFin) ;
    une source de tension (V1) configurée pour appliquer une tension de polarisation constante (Vbias) sur la grille du transistor MOS (T2) du circuit de détection d'enveloppe (DET) ; et
    un élément capacitif (C2) et un élément résistif (R2) connectés en parallèle entre une deuxième borne de conduction du transistor MOS (T2) du circuit de détection d'enveloppe (DET) et un deuxième noeud (108) configuré pour recevoir un potentiel d'alimentation (Vdd).
  13. Dispositif selon la revendication 12, dans lequel la deuxième borne de conduction du transistor MOS (T2) du circuit de détection (DET) est couplée, de préférence connectée, à une sortie (106) du circuit de détection d'enveloppe (DET), ladite sortie (106) étant configurée pour fournir ladite tension (Vout).
  14. Récepteur radiofréquence de réveil (1) comprenant un dispositif (10) selon l'une quelconque des revendications 1 à 13.
  15. Récepteur selon la revendication 14, comprenant en outre :
    une antenne (3) de réception d'un signal radiofréquence (Vin) ; et
    un réseau d'adaptation d'impédance (IMP) couplant ladite antenne (3) à la borne d'entrée (RFin) du dispositif de détection d'enveloppe (10).
FR2108777A 2021-08-19 2021-08-19 Détection d'enveloppe Active FR3126271B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR2108777A FR3126271B1 (fr) 2021-08-19 2021-08-19 Détection d'enveloppe
US17/881,749 US20230056937A1 (en) 2021-08-19 2022-08-05 Envelope detection
CN202210990467.XA CN115708324A (zh) 2021-08-19 2022-08-18 包络检测

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2108777A FR3126271B1 (fr) 2021-08-19 2021-08-19 Détection d'enveloppe
FR2108777 2021-08-19

Publications (2)

Publication Number Publication Date
FR3126271A1 true FR3126271A1 (fr) 2023-02-24
FR3126271B1 FR3126271B1 (fr) 2024-01-12

Family

ID=77821933

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2108777A Active FR3126271B1 (fr) 2021-08-19 2021-08-19 Détection d'enveloppe

Country Status (2)

Country Link
US (1) US20230056937A1 (fr)
FR (1) FR3126271B1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9601995B1 (en) * 2016-05-03 2017-03-21 Texas Instruments Incorporated Low power radio frequency envelope detector
US20190190450A1 (en) * 2016-08-02 2019-06-20 Hitachi, Ltd. Detector Circuit
EP3664286A1 (fr) * 2018-12-04 2020-06-10 STMicroelectronics Srl Circuit de détection, appareil et méthode

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997004538A2 (fr) * 1995-07-21 1997-02-06 Philips Electronics N.V. Dispositif de communication numerique sans fil et detecteur de cretes
JP2008177748A (ja) * 2007-01-17 2008-07-31 Oki Electric Ind Co Ltd 高周波信号検出回路
FR2922341A1 (fr) * 2007-10-11 2009-04-17 St Microelectronics Rousset Detecteur d'un signal radiofrequence
WO2012109161A2 (fr) * 2011-02-07 2012-08-16 Skyworks Solutions, Inc. Appareil et procédés d'étalonnage de suivi d'enveloppe
FR2975245B1 (fr) * 2011-05-12 2013-05-17 Thales Sa Circuit de correction automatique de gain a consigne variable

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9601995B1 (en) * 2016-05-03 2017-03-21 Texas Instruments Incorporated Low power radio frequency envelope detector
US20190190450A1 (en) * 2016-08-02 2019-06-20 Hitachi, Ltd. Detector Circuit
EP3664286A1 (fr) * 2018-12-04 2020-06-10 STMicroelectronics Srl Circuit de détection, appareil et méthode

Also Published As

Publication number Publication date
FR3126271B1 (fr) 2024-01-12
US20230056937A1 (en) 2023-02-23

Similar Documents

Publication Publication Date Title
US7110560B2 (en) Electret condensor microphone preamplifier that is insensitive to leakage currents at the input
US5329115A (en) Optical receiver circuit
US6127886A (en) Switched amplifying device
US5030925A (en) Transimpedance amplifier
FR2744578A1 (fr) Amlificateur hautes frequences
CN101826646A (zh) 半导体开关、半导体开关mmic、切换开关rf模块、抗功率开关rf模块及收发模块
US7049856B2 (en) High speed peak amplitude comparator
KR100733288B1 (ko) 마이크로폰 증폭기
CN109428553A (zh) 偏压电路及功率放大器电路
US20050213270A1 (en) Optical receiver
US8588433B2 (en) Electret microphone circuit
US20030002551A1 (en) Laser diode driver
JP2004140633A5 (fr)
WO2002015397A3 (fr) Amplificateur a grande linearite et adaptation d'impedance comportant un mode de derivation a faible perte
CN109391236A (zh) 一种信号放大电路及毫米波信号放大电路
FR3126271A1 (fr) Détection d'enveloppe
KR20020053034A (ko) 트랙 및 홀드 증폭기
WO2005109627A1 (fr) Technique d'amelioration de la polarisation d'un amplificateur
EP1312160A1 (fr) Preamplificateur lineaire pour amplificateur de puissance radio-frequence
EP0480410B1 (fr) Circuit récepteur de rayons infrarouges
US6714082B2 (en) Semiconductor amplifier circuit
EP0060164A1 (fr) Amplificateur linéaire à faible consommation et à large bande, fonctionnant en classe A glissante, et circuit comportant au moins un tel amplificateur
WO2022263047A1 (fr) Circuit amplificateur de transimpédance
JP2005532760A (ja) 光受信機回路
JPH04306905A (ja) 増幅装置

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20230224

PLFP Fee payment

Year of fee payment: 3