FR3125915A1 - Procede de gravure selective isotrope de silicium - Google Patents

Procede de gravure selective isotrope de silicium Download PDF

Info

Publication number
FR3125915A1
FR3125915A1 FR2110650A FR2110650A FR3125915A1 FR 3125915 A1 FR3125915 A1 FR 3125915A1 FR 2110650 A FR2110650 A FR 2110650A FR 2110650 A FR2110650 A FR 2110650A FR 3125915 A1 FR3125915 A1 FR 3125915A1
Authority
FR
France
Prior art keywords
etching
layers
portions
stack
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR2110650A
Other languages
English (en)
Inventor
Nicolas Posseme
Sylvain Barraud
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR2110650A priority Critical patent/FR3125915A1/fr
Publication of FR3125915A1 publication Critical patent/FR3125915A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Nanotechnology (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Drying Of Semiconductors (AREA)
  • Micromachines (AREA)

Abstract

Procédé de gravure sélective isotrope d’une première portion (102) de silicium faisant partie d’un empilement (104) de matériaux comprenant en outre une deuxième portion (106) de SiGe et/ou de SiN et une troisième portion (108) de SiGe, comportant la mise en œuvre des étapes suivantes : - gravure d’au moins une partie de la deuxième portion depuis au moins une face latérale de la deuxième portion ; - dépôt d’un matériau de substitution à base de SiC ou correspondant à du SiO2, remplissant au moins un espace formé par la gravure de ladite partie de la deuxième portion ; - gravure du matériau de substitution déposé en dehors dudit espace ; - gravure par plasma d’au moins une partie de la première portion depuis au moins une face latérale de la première portion. Figure pour l’abrégé : figure 3.

Description

PROCEDE DE GRAVURE SELECTIVE ISOTROPE DE SILICIUM
L’invention concerne le domaine de la micro-électronique, et plus particulièrement celui de la réalisation de dispositifs impliquant la mise en œuvre d’une gravure isotrope sélective de silicium lorsque celui-ci se trouve en présence de SiGe et de SiN. L’invention concerne également un procédé de réalisation d’une mémoire impliquant la mise en œuvre d’une telle gravure.
État de la technique antérieure
Lors de la réalisation de dispositifs micro-électroniques, il est généralement nécessaire de mettre en œuvre une ou plusieurs étapes de gravure d’un premier matériau qui soient isotropes et sélectives vis-à-vis d’un ou plusieurs autres matériaux se trouvant à proximité du premier matériau.
Lorsque le premier matériau à graver correspond à du silicium et que les autres matériaux correspondent à du SiGe et du SiN, il est possible de mettre en œuvre soit une gravure humide, soit une gravure par plasma.
Une gravure humide de silicium peut être mise en œuvre en utilisant une solution alcaline comprenant par exemple du TMAH (Hydroxyde de Tétra Méthyl Ammonium), de l’ammoniaque, ou encore du KOH (Hydroxyde de potassium). Ce type de gravure est intéressant car la sélectivité obtenue est importante (avec par exemple un rapport de la vitesse de gravure du silicium par rapport à la vitesse de gravure du SiGe ou du SiN supérieur à 40 dans le cas d’une gravure de substrats plans). Néanmoins, une telle gravure humide n’est pas isotrope car elle présente une certaine anisotropie par rapport au plan cristallin (111) du silicium. De plus, une telle gravure n’est pas adaptée pour libérer des structures de dimension critique supérieure à 10 nm.
Contrairement à la gravure humide, la gravure par voie sèche, par exemple par un plasma fluoré, a pour avantage d’être isotrope et adaptée pour libérer des structures de dimension critique allant jusqu’à environ 60 nm. Une bonne sélectivité de gravure du silicium par rapport au SiGe (avec par exemple un rapport de la vitesse de gravure du silicium par rapport à la vitesse de gravure du SiGe égale à 20) peut être obtenue, sous réserve toutefois de réaliser une pré-oxydation du silicium. Sans cette pré-oxydation du silicium, la sélectivité de gravure du silicium par rapport au SiGe est inférieure à 3. De plus, lorsqu’une telle gravure par plasma est mise en œuvre pour graver une couche trop fine, un phénomène d’arrêt de gravure est observé. Enfin, un problème majeur rencontré avec ce type de gravure est que la sélectivité de gravure du silicium par rapport au SiN est très faible voire inexistante.
Ainsi, lorsque le silicium se trouve en présence de SiGe et de SiN, aucun des procédés de gravure actuels n’est bien adapté pour graver de manière isotrope et sélectivement le silicium vis-à-vis du SiGe et du SiN.
Un but de la présente invention est de proposer un procédé de gravure isotrope et sélectif du silicium vis-à-vis du SiGe et du SiN ne présentant pas les inconvénients décrits ci-dessus.
Pour cela, la présente invention propose un procédé de gravure sélective isotrope d’au moins une première portion de silicium faisant partie d’un empilement de matériaux comprenant en outre au moins une deuxième portion de SiGe et/ou de SiN et une troisième portion de SiGe, la première portion comprenant deux faces principales chacune perpendiculaire à une direction de l’empilement et dont au moins une des deux faces principales est disposée contre la deuxième ou la troisième portion ou contre une autre portion de l’empilement ou contre un élément extérieur à l’empilement, comportant au moins la mise en œuvre des étapes suivantes :
- gravure d’au moins une partie de la deuxième portion depuis au moins une face latérale de la deuxième portion ;
- dépôt d’un matériau de substitution à base de SiC ou correspondant à du SiO2, remplissant au moins un espace formé par la gravure de ladite au moins une partie de la deuxième portion ;
- gravure du matériau de substitution déposé en dehors dudit espace ;
- gravure par plasma d’au moins une partie de la première portion depuis au moins une face latérale de la première portion.
Ce procédé propose de remplacer au moins une partie de la deuxième portion présente dans l’empilement par un matériau de substitution qui soit bien adapté pour graver de manière isotrope et sélectivement le silicium de l’empilement.
Dans tout le document, l’expression « direction de l’empilement » désigne la direction selon laquelle les portions de l’empilement sont empilées, c’est-à-dire la direction perpendiculaire aux faces principales des portions de l’empilement qui sont en contact avec les unes contre les autres.
Les faces latérales des portions de l’empilement correspondent aux faces formant les côtés de ces portions et qui ne sont pas en contact avec les autres portions de l’empilement. Ces faces latérales sont généralement parallèles à la direction de l’empilement, et perpendiculaires aux faces principales des portions.
Lorsque le matériau de substitution est destiné à être en contact, ultérieurement à la gravure de la première portion de silicium, avec une solution de HF (par exemple lors d’une étape de nettoyage de l’empilement), le matériau de substitution choisi correspond à un matériau diélectrique à base de SiC, par exemple du SiCO ou du SiBCN.
Dans un premier mode de réalisation, ladite au moins une partie de la deuxième portion peut être gravée depuis deux faces latérales opposées l’une de l’autre, formant deux espaces distincts entre lesquels une partie restante de la deuxième portion est disposée, et le matériau de substitution peut être déposé en remplissant les deux espaces.
Dans un deuxième mode de réalisation, la deuxième portion peut être totalement gravée avant le dépôt du matériau de substitution. Dans ce cas, l’espace formé par la gravure de la deuxième portion et dans lequel le matériau de substitution est déposé correspond à l’ensemble du volume précédemment occupé par la deuxième portion. De plus, dans ce cas, d’autres éléments sont présents pour permettre le maintien de l’empilement et éviter tout affaissement de l’empilement.
L’épaisseur de chacune des première, deuxième et troisième portions peut être inférieure ou égale à 50 nm.
Lorsque le matériau de substitution est à base de SiC, ce matériau de substitution peut correspondre à du SiCO ou du SiBCN.
Lorsque le matériau de substitution correspond à du SiCO, la gravure du matériau de substitution peut être réalisée en répétant successivement une étape d’exposition du matériau de substitution à un plasma comprenant du dioxygène et transformant une partie du matériau de substitution en SiOX(oxyde de silicium), et une étape de gravure du SiOX.
L’étape de gravure du SiOXpeut comporter une gravure humide mise en œuvre avec une solution à base d’acide fluorhydrique et/ou une gravure sèche mise en œuvre avec un plasma à base de NH3/NF3, et le SiCO restant (après la gravure du SiOX) peut être soumis à un recuit à une température supérieure à 100°C.
La gravure par plasma d’au moins une partie de la première portion peut correspondre à une gravure sèche mise en œuvre avec un plasma de CF4/N2/O2.
L’empilement de matériaux peut être recouvert d’un masque dur et/ou être disposé sur un substrat.
L’empilement de matériaux peut comporter en outre d’autres portions de silicium, de SiN et de SiGe, et les différentes étapes du procédé appliquées aux première, deuxième et troisième portions peuvent l’être également aux autres portions de silicium, de SiN et de SiGe.
L’invention concerne également un procédé de réalisation d’une mémoire, comportant au moins :
- réalisation d’un empilement de premières, deuxièmes et troisièmes couches, chaque deuxième couche étant disposée entre deux troisièmes couches et en contact avec ces deux troisièmes couches, et chaque troisième couche étant en contact avec une des premières couches, les premières couches comportant du silicium, les deuxièmes couches comportant du SiGe et/ou du SiN et les troisièmes couches comportant du SiGe ;
- gravure de premières cavités à travers au moins une partie de l’épaisseur de l’empilement, alignées en formant des lignes et des colonnes ;
- gravure de parties des deuxièmes couches localisées entre les premières cavités d’une même ligne ;
- réalisation, dans des espaces formés par la gravure desdites parties des deuxièmes couches, de portions diélectriques d’isolation comprenant du SiN et configurées pour assurer une isolation électrique entre différents niveaux mémoires ;
- gravure de tranchées à travers toute l’épaisseur de l’empilement, séparant et isolant des parties de l’empilement comportant chacune une ligne de premières cavités ;
- mise en œuvre d’un procédé de gravure selon l’une des revendications précédentes, gravant partiellement les premières couches depuis les tranchées, telle que des portions restantes des premières couches de semi-conducteur localisées entre les premières cavités forment des nanofils semi-conducteurs ;
- gravure des troisièmes couches de l’empilement ;
- dépôt d’au moins un diélectrique de grille et d’au moins un matériau conducteur de grille dans des espaces formés par la gravure des troisièmes couches de l’empilement, formant une grille enrobante autour d’au moins partie de chacun des nanofils semi-conducteurs et des lignes de mot s’étendant chacune dans un même niveau mémoire correspondant à un des niveaux mémoires en couplant électriquement entre elles les grilles d’une même ligne et localisées dans ledit un des niveaux mémoires ;
- dépôt d’un matériau diélectrique dans les tranchées ;
- réalisation de premières portions électriquement conductrices dans une partie des premières cavités telles que chacune traverse au moins deux niveaux mémoires et soit couplée électriquement à des premières extrémités des nanofils semi-conducteurs au niveau d’au moins une face latérale de ladite première portion électriquement conductrice ;
- réalisation d’empilement mémoires dans les autres premières cavités, chacun traversant lesdits au moins deux niveaux mémoires et comprenant au moins une couche de matériau mémoire disposée entre au moins une deuxième portion électriquement conductrice et au moins une couche électriquement conductrice disposée contre des deuxièmes extrémités des nanofils semi-conducteurs ;
- réalisation de premières lignes électriquement conductrices telles que chacune soit reliée électriquement aux premières portions électriquement conductrices d’une même colonne de la mémoire, et réalisation de deuxièmes lignes électriquement conductrices telles que chacune soit reliée électriquement aux deuxièmes portions électriquement conductrices d’une même colonne de la mémoire.
Cette mémoire réalisée fait appel à des transistors à grille enrobante, ou GAA (« Gate All-Around » en anglais), ce qui est favorable à l’obtention de forte densité d’éléments mémoire au sein de la mémoire, d’un important niveau de contrôle électrostatique des transistors ainsi que de forts courant de sortie pour alimenter les éléments mémoires. Une grille enrobante correspond à une grille entourant, ou recouvrant, tous les côtés du nanofil au moins au niveau de la région de canal du transistor. Dans le cas d’un nanofil de section rectangulaire, une grille enrobante recouvre les 4 côtés, ou faces latérales, du nanofil.
Dans cette mémoire, du fait que les grilles des transistors sont isolées électriquement entre elles d’un niveau à l’autre, les transistors sont commandables indépendamment pour chaque niveau mémoire, ce qui permet un adressage indépendant des éléments mémoires de chaque niveau mémoire.
Dans cette structure, les premières et deuxièmes lignes électriquement conductrices, destinées à former les lignes de source et de bit des matrices d’éléments mémoires, ne sont pas réalisées au sein des niveaux mémoires, ne créant ainsi pas de contrainte sur les règles de dessin applicable à cette mémoire et évitant d’avoir à réaliser des lignes de source ou de bit très résistives.
Dans cette mémoire, chacune des lignes de source et des lignes de bits, formées par les premières et deuxièmes lignes électriquement conductrices, est commune à tous les niveaux mémoires et à tous les éléments mémoires et transistors d’accès d’une même colonne de la mémoire. Par contre, les lignes de mots, commandant les transistors d’accès, sont indépendantes pour chaque niveau mémoire et pour les différentes lignes de la mémoire.
Dans tout le document, les termes « ligne » et « colonne » ont été choisis de manière arbitraire. Dans un plan, le terme « ligne » est généralement associé à une disposition horizontale et le terme « colonne » est généralement associé à une disposition verticale. Ces termes ne doivent toutefois pas être interprétés uniquement selon cette disposition, mais comme désignant, dans un plan, deux orientations différentes, généralement sensiblement perpendiculaires l’une par rapport à l’autre. Par exemple, le terme « ligne » peut être associé, dans un plan, à une disposition verticale, et le terme « colonne » peut être associé à une disposition horizontale.
Dans tout le document, le terme « nanofil » est utilisé pour désigner un élément conducteur d’épaisseur inférieure à environ 20 nm, et dont la largeur peut être égale ou supérieure à cette épaisseur. Dans tout le document, le terme « nanofil » doit être compris comme pouvant être synonyme du terme « nano-feuille » ou « nanosheet » en anglais.
Les deuxièmes couches peuvent comporter du SiGe tel que le taux de germanium dans le SiGe des deuxièmes couches soit différent du taux de germanium dans le SiGe des troisièmes couches.
Le procédé peut comporter en outre, entre la réalisation des portions diélectriques d’isolation et la gravure des tranchées, une gravure partielle des troisièmes couches de l’empilement depuis des parois latérales des premières cavités, puis une réalisation d’espaceurs diélectriques internes dans des espaces formés par la gravure partielle des troisièmes couches.
Le procédé peut comporter en outre, entre la réalisation des portions diélectriques d’isolation et la gravure des tranchées, un dépôt d’un matériau sacrificiel dans les premières cavités, ce matériau sacrificiel étant supprimé avant la réalisation des premières et deuxièmes portions électriquement conductrices.
Dans l’ensemble du document, le terme « sur » est utilisé sans distinction de l’orientation dans l’espace de l’élément auquel ce rapporte ce terme. Par exemple, dans la caractéristique « sur une face du premier substrat », cette face du premier substrat n’est pas nécessairement orientée vers le haut mais peut correspondre à une face orientée selon n’importe quelle direction. En outre, la disposition d’un premier élément sur un deuxième élément doit être comprise comme pouvant correspondre à la disposition du premier élément directement contre le deuxième élément, sans aucun élément intermédiaire entre les premier et deuxième éléments, ou bien comme pouvant correspondre à la disposition du premier élément sur le deuxième élément avec un ou plusieurs éléments intermédiaires disposés entre les premier et deuxième éléments. Il en est de même pour le terme « sous ».
La présente invention sera mieux comprise à la lecture de la description d’exemples de réalisation donnés à titre purement indicatif et nullement limitatif en faisant référence aux dessins annexés sur lesquels :
, et
représentent des étapes d’un procédé de gravure, objet de la présente invention, selon un premier mode de réalisation ;
, et
représentent des étapes d’un procédé de gravure, objet de la présente invention, selon un deuxième mode de réalisation ;
, et
représentent les étapes d’un procédé de réalisation d’une mémoire, objet de la présente invention, selon un mode de réalisation particulier ;
et
représentent les étapes d’un procédé de réalisation d’une mémoire, objet de la présente invention, selon une variante de réalisation.
Des parties identiques, similaires ou équivalentes des différentes figures décrites ci-après portent les mêmes références numériques de façon à faciliter le passage d’une figure à l’autre.
Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles.
Les différentes possibilités (variantes et modes de réalisation) doivent être comprises comme n’étant pas exclusives les unes des autres et peuvent se combiner entre elles.
E xposé détaillé de modes de réalisation particuliers
Un procédé de gravure selon un premier mode de réalisation est décrit ci-dessous en lien avec les figures 1 à 3.
Ce procédé de gravure est mis en œuvre pour graver sélectivement, de manière isotrope, une première portion 102 de silicium faisant partie d’un empilement 104 de matériaux. L’empilement 104 comporte également une deuxième portion 106 de SiN et une troisième portion 108 de SiGe. Dans l’exemple de réalisation décrit ici, la troisième portion 108 comporte du SiGe dont le taux de germanium est sensiblement uniforme dans l’ensemble de la troisième portion 108. En variante, il est possible que la troisième portion 108 soit formée de plusieurs sous-portions de SiGe de compositions différentes les unes des autres.
Dans l’exemple décrit en lien avec les figures 1 à 3, la deuxième portion 106 de SiN est disposée entre les première et troisième portions 102 et 108. Cet ordre d’empilement dans lequel se trouvent les portions 102, 106 et 108 n’est qu’un exemple. En variante, les portions 102, 106 et 108 peuvent être empilées les unes au-dessus des autres selon n’importe quel ordre. Par exemple, les dispositions des première et troisième portions 102 et 108 peuvent être inversées. Selon d’autres variantes, il est possible que la première portion 102 soit disposée entre les deuxième et troisième portions 106 et 108, ou bien que la troisième portion 108 soit disposée entre les première et deuxième portions 102 et 106.
Les portions 102, 106 et 108 sont empilées les unes au-dessus des autres selon une direction d’empilement qui est, sur les figures 1 à 3, parallèle à l’axe Z. Chacune des portions 102, 106 et 108 comporte deux faces principales qui sont perpendiculaires à cette direction d’empilement et qui sont, sur les figures 1 à 3, parallèles au plan (X,Y).
Chacune des portions 102, 106 et 108 a une épaisseur (dimension parallèle à la direction d’empilement) inférieure ou égale à 50 nm.
Dans l’exemple décrit en lien avec les figures 1 à 3, l’empilement 104 est disposé sur un substrat 110 comprenant par exemple du semi-conducteur (dans le cas d’un substrat « bulk » par exemple à base de silicium) ou un oxyde (correspondant à la couche diélectrique enterrée d’un substrat SOI par exemple).
En outre, dans cet exemple, l’empilement 104 est recouvert d’un masque dur 112. Ce masque dur 112 comporte par exemple du SiO2ou tout autre matériau apte à résister à la gravure des matériaux des portions 102, 106 et 108. Dans un plan parallèle aux faces principales des portions 102, 106 et 108 (c’est-à-dire un plan parallèle au plan (X,Y)), le masque dur 112 à une forme et des dimensions définissant la forme et les dimensions des portions 102, 106 et 108. Les portions 102, 106 et 108 sont par exemple obtenues à partir d’un empilement de couches sur lequel le masque dur 112 est tout d’abord réalisé, l’empilement de couches subissant ensuite un procédé de gravure afin que les portions restantes de cet empilement de couches forment l’empilement 104.
Une gravure d’au moins une partie de la deuxième portion 106 est mise en œuvre depuis au moins une des faces latérales (qui sont parallèles à la direction de l’empilement 104 et perpendiculaires aux faces principales de la deuxième portion 106) de la deuxième portion 106. Dans le premier mode de réalisation décrit ici, cette gravure est mise en œuvre de manière à graver le SiN de la deuxième portion 106 depuis deux faces latérales opposées l’une de l’autre, formant ainsi deux espaces distincts entre lesquels une partie restante 114 de la deuxième portion 106 est disposée. Cette gravure est par exemple mise en œuvre de manière à ce que la profondeur de matériau gravé (c’est-à-dire la dimension selon l’axe X sur la ) de chaque côté de la deuxième portion 106 soit au moins égale à la profondeur de silicium de la première portion 102 destinée à être gravé par la suite. A titre d’exemple, la profondeur de SiN gravé de chaque côté de la deuxième portion 106 est égale à environ 10 nm.
Un matériau de substitution est ensuite déposé dans les espaces formés par la précédente gravure, contre la partie restante 114. Ce matériau de substitution est à base de SiC et correspond par exemple à du SiCO, ou du SiBCN, ou bien correspond à du SiO2.
Les parties du matériau de substitution déposées en dehors de ces espaces sont ensuite gravées, par exemple de manière isotrope, et sélectivement vis-à-vis des autres matériaux de l’empilement 104. Lorsque le matériau de substitution correspond à du SiCO, la gravure de ce matériau est obtenue en répétant successivement une étape d’exposition de ce matériau à un plasma transformant une partie du matériau de substitution en SiOX(oxyde de silicium), et une étape de gravure du SiOX. Le plasma utilisé ici correspond à un plasma comprenant du dioxygène de préférence réalisé dans un plasma de gravure à une pression comprise entre 80 mTorr, ou 10,67 Pa, et 100 mTorr, ou 13,33 Pa, de manière à limiter l’aspect directionnel du bombardement ionique mis en œuvre pour transformer une partie du matériau de substitution en SiOX. La gravure du SiOXpeut correspondre à une gravure humide mise en œuvre avec une solution à base de HF et/ou une gravure sèche mise en œuvre avec un plasma à base de NH3/NF3(une telle gravure étant avantageuse car elle peut être mise en œuvre dans le même réacteur que celui servant à la transformation du SiCO en SiOX). Le SiCO restant est soumis à un recuit à une température supérieure à 100°C. Ces étapes sont répétées successivement jusqu’à avoir gravé la profondeur de matériau souhaitée.
La structure obtenue à ce stade du procédé est représentée sur la , les portions du matériau de substitution déposé étant désignées par la référence 116.
Une gravure par plasma d’au moins une partie de la première portion 102 de silicium depuis au moins une face latérale de cette première portion 102 est ensuite mise en œuvre. Dans le premier mode de réalisation décrit ici, cette gravure est mise en œuvre de manière à graver le silicium de la première portion 102 depuis deux faces latérales opposées l’une de l’autre, telle que les portions de silicium gravées soient localisées sous les portions du matériau de substitution précédemment réalisées et préserver ainsi la partie restante 114 du ou des agents de gravure utilisés pour graver le silicium de la première portion 102. La profondeur (dimension selon l’axe x sur la ) de silicium gravé est inférieure ou égale à celle avec laquelle le SiN de la deuxième portion 106 a été précédemment gravé. Cette gravure isotrope de silicium correspond par exemple à une gravure sèche mise en œuvre avec un plasma à base de CF4/N2/O2.
La structure obtenue à la fin de cette gravure du silicium est représentée sur la , la partie restante de silicium étant désignée par la référence 118.
Un procédé de gravure selon un deuxième mode de réalisation est décrit ci-dessous en lien avec les figures 4 à 6.
Comme dans le premier mode de réalisation, l’empilement 104 est réalisé tout d’abord sur le substrat 110. Le masque dur 112 est également présent sur l’empilement 104. Les variantes précédemment décrites en lien avec le premier mode de réalisation concernant la disposition des portions 102, 106 et 108 au sein de l’empilement 104 peuvent s’appliquer également à ce deuxième mode de réalisation.
Une gravure de toute la deuxième portion 106 est ensuite mise en œuvre depuis ses faces latérales. Bien que non représentés, d’autres éléments sont présents pour assurer le maintien de la portion 108 et du masque dur 112.
Le matériau de substitution est ensuite déposé dans l’emplacement formé par la précédente gravure, entre les première et troisième portions 102 et 108. Comme dans le premier mode de réalisation, le matériau de substitution est à base de SiC (par exemple du SiCO ou du SiBCN) ou correspond à du SiO2.
Les parties du matériau de substitution déposées en dehors de cet emplacement sont ensuite gravées, par exemple de manière isotrope, sélectivement vis-à-vis des autres matériaux de l’empilement 104, de manière similaire au premier mode de réalisation. La structure obtenue à ce stade du procédé est représentée sur la , la portion du matériau de substitution déposé entre les première et troisième portions 102 et 108 étant désignée par la référence 116.
Une gravure par plasma d’au moins une partie de la première portion 102 de silicium depuis au moins une face latérale de cette première portion 102 est ensuite mise en œuvre. Dans l’exemple décrit ici, cette gravure est ici mise en œuvre de manière à graver le silicium de la première portion 102 depuis deux faces latérales opposées l’une de l’autre, et correspond par exemple à une gravure sèche mise en œuvre avec un plasma à base de CF4/N2/O2.
La structure obtenue à la fin de cette gravure du silicium est représentée sur la , la portion restante de silicium étant désignée par la référence 118.
En variante des deux modes de réalisation précédemment décrits ici, il est possible que l’empilement 104 comporte d’autres portions de silicium, de SiN et de SiGe empilées sur et/ou sous les portions 102, 106 et 108, ou bien disposées entre les portions 102, 106 et 108. Dans ce cas, les différentes étapes du procédé de gravure s’appliquent également à ces autres portions afin que les différentes portions de silicium puissent être gravées sélectivement vis-à-vis des autres portions de l’empilement 104.
Lorsque la structure obtenue à l’issue de ce procédé de gravure est destinée à subir ultérieurement des étapes de nettoyage faisant appel à une solution d’acide fluorhydrique, le matériau de substitution est de préférence choisi parmi le SiCO et le SiBCN qui ne sont pas susceptibles d’être endommagés par une telle solution.
Ce procédé de gravure est particulièrement bien adapté pour graver sélectivement du silicium dans un empilement comportant différentes portions de SiN et de SiGe et utilisé pour la réalisation d’une mémoire de type 1T1R (c’est-à-dire dans lesquelles chaque élément mémoire, ou point mémoire, est couplé à un transistor d’accès) et à une structure 3D (c’est-à-dire comportant plusieurs niveaux superposés dans chacun desquels se trouve une matrice d’éléments mémoires).
Un procédé de réalisation d’une telle mémoire 100 selon un mode de réalisation particulier est décrit ci-dessous en lien avec les figures 7 à 33.
Un empilement 150 de matériaux est tout d’abord réalisé (voir ). Cet empilement 150 comporte plusieurs premières couches 152 de silicium destinées à la réalisation de nanofils de transistors d’accès de la mémoire 100. Dans l’exemple de réalisation décrit ici, les premières couches 152 comportent du silicium monocristallin.
Dans l’exemple décrit ici, l’une des premières couches 152 correspond à la couche superficielle du substrat SOI servant de support à l’empilement 150. Ce substrat SOI comporte la couche support 120 et la couche diélectrique enterrée 122 disposée entre la couche support 120 et ladite une des premières couches 152.
L’empilement 150 comporte également une ou plusieurs deuxièmes couches 154 et plusieurs troisièmes couches 156. Chaque deuxième couche 154 est disposée entre deux troisièmes couches 156 et en contact avec ces deux troisièmes couches 156. Chaque troisième couche 156 est en contact avec une des premières couches 152.
Le matériau des deuxièmes couches 154 a pour propriété de pouvoir être gravé sélectivement vis-à-vis du matériau des premières couches 152 et des troisièmes couches 156. Lorsque les premières couches 152 comportent du silicium, cette sélectivité de gravure est par exemple obtenue en réalisant des deuxièmes et troisièmes couches 154, 156 à base de SiGe, avec le SiGe des deuxièmes couches 154 ayant une concentration en Ge différente (par exemple plus importante) de celle correspondant au SiGe des troisièmes couches 156. Dans ce cas, le matériau des troisièmes couches 156 a également pour propriété de pouvoir être gravé sélectivement vis-à-vis du matériau des premières couches 152. A titre d’exemple, le semi-conducteur des deuxièmes couches 154 peut correspondre à du Si0 ,5Ge0,5, et le semi-conducteur des troisièmes couches 156 peut correspondre à du Si0,3Ge0,7.
En variante, les premières couches 152 peuvent comporter du silicium polycristallin. Il est également possible que les deuxièmes couches 154 comportent du SiN, et/ou que les troisièmes couches 156 comportent du SiO2.
Les premières couches 152 autres que celle correspondant à la couche superficielle du substrat SOI, ainsi que les deuxièmes et troisièmes couches 154, 156, sont par exemple réalisées par épitaxie depuis la couche superficielle du substrat SOI.
L’épaisseur de chacune des premières couches 152 est par exemple égale à 15 nm, ou plus généralement comprise entre environ 8 nm et 30 nm. L’épaisseur de chacune des deuxièmes couches 154 est par exemple égale à 10 nm, ou plus généralement comprise entre environ 8 nm et 50 nm. L’épaisseur de chacune des troisièmes couches 156 est par exemple égale à 12 nm, ou plus généralement comprise entre environ 8 nm et 30 nm.
L’empilement 150 est recouvert d’une première couche de masque dur 158. Cette couche 158 comporte par exemple du SiN et a par exemple une épaisseur égale à 80 nm.
Une gravure est mise en œuvre à travers toute l’épaisseur de l’empilement 150 (voir ). Cette gravure forme des premières cavités 160 destinées à la réalisation d’éléments mémoires, de première portions électriquement conductrices destinées à former des premières électrodes de source ou de drain de transistors d’accès de la mémoire, et de deuxièmes portions électriquement conductrices destinées à former une des électrodes des éléments mémoires. Dans l’exemple de réalisation décrit ici, ces premières cavités 160 ont, dans un plan parallèle aux plans principaux de chacune des couches 152, 154, 156 (plan parallèle au plan (X,Y)) une section de forme rectangulaire ou circulaire, dont les dimensions sont par exemple comprises entre 30 nm et 300 nm. Les premières cavités 160 sont alignées en formant des lignes et des colonnes.
Cette étape de gravure forme également, à travers toute l’épaisseur de l’empilement 150, des deuxièmes cavités 162, situées en périphérie du cœur de la matrice, destinées à la réalisation des contacts électriques des grilles des transistors d’accès. Une deuxième cavité 162 est réalisée à une extrémité de chaque ligne de premières cavités 160, afin de former des accès aux grilles des transistors d’accès couplés aux éléments mémoires qui seront réalisés dans les premières cavités 160 de chaque ligne.
Cette étape de gravure est mise en œuvre en utilisant la première couche de masque dur 158 pour réaliser le masque de gravure. Cette gravure est stoppée sur la couche diélectrique enterrée 122.
Les contacts électriques des grilles des transistors, auxquels les lignes de mot sont destinées à être reliées, peuvent être réalisés au niveau des deuxièmes cavités 162, par exemple en mettant en œuvre successivement des étapes de lithographie et gravure pour que ces contacts correspondent à des contacts en escalier permettant un accès indépendant à chaque ligne de mot.
Une autre étape de gravure est ensuite mise en œuvre afin de supprimer des portions des deuxièmes couches 154 se trouvant entre les premières cavités 160 d’une même ligne. Sur la , les espaces formés par cette gravure entre les troisièmes couches 156 portent la référence 164. D’autres portions des deuxièmes couches 154, portant la référence 166, se trouvant entre les lignes de premières cavités 160 sont conservées afin d’assurer le maintien mécanique de l’empilement 150.
Les espaces 164 sont ensuite remplis par un matériau diélectrique, par exemple du SiN. Les portions diélectriques d’isolation déposées dans les espaces 164 portent la référence 168 et sont destinés à isoler électriquement les grilles des transistors d’accès des niveaux différents de la mémoire 100.
Des portions diélectriques destinées à former des espaceurs internes 128 des transistors d’accès sont ensuite réalisées.
Pour cela, une gravure sélective d’une partie des troisièmes couches 156 est mise en œuvre. Cette gravure est réalisée de manière à obtenir, dans les cavités 160, 162, un retrait du matériau des troisièmes couches 156, par rapport à la surface depuis laquelle le matériau est gravé, sur une profondeur par exemple égale à 20 nm. Sur la , les creux formés dans les troisièmes couches 156 portent la référence 172.
Le ou les matériaux diélectriques destinés à former les espaceurs internes 128 sont ensuite déposés. Dans l’exemple de réalisation décrit ici, une couche de matériau diélectrique est déposée de manière conforme dans les cavités 160, 162 de manière à remplir partiellement les creux 172, et recouvre également la première couche de masque dur 158. Cette couche de matériau diélectrique comporte par exemple du SiN et a par exemple une épaisseur égale à 9 nm. Une gravure humide est ensuite mise en œuvre pour supprimer les parties de cette couche de matériau diélectrique ne se trouvant pas dans les creux 172 et ne formant pas les espaceurs internes 128, c’est-à-dire les parties de la couche de matériau diélectrique se trouvant contre la première couche de masque dur 158, au fond des cavités 160, 162 et contre les premières couches 152 (voir ).
Une autre couche de matériau diélectrique 176 est déposée de manière conforme dans les cavités 160, 162 et sur la première couche de masque dur 158 (voir ). La deuxième couche de matériau diélectrique 176 comporte par exemple du TEOS tétraéthoxysilane Si(OC2H5)4et a par exemple une épaisseur égale à 7 nm. Cette deuxième couche de matériau diélectrique 176 est destinée à servir ultérieurement de couche d’arrêt de gravure .
Une couche de matériau sacrificiel 178 pouvant être gravé sélectivement par rapport au matériau de la première couche de masque dur 158 est ensuite déposée de manière à remplir les cavités 160, 162 (voir ). Cette couche de matériau sacrificiel 178 recouvre la deuxième couche de matériau diélectrique 176. La couche de matériau sacrificiel 178 comporte par exemple du polysilicium ou du SoC (« Spin-On Carbon » en anglais, ou carbone déposé par centrifugation), ou tout autre matériau pouvant être gravé sélectivement par rapport au matériau de la première couche de masque dur 158 et au matériau de la deuxième couche de matériau diélectrique 176. L’épaisseur de la couche de matériau sacrificiel 178 est par exemple égale à 380 nm.
Une étape de planarisation mécano-chimique (CMP) est ensuite mise en œuvre avec arrêt sur la première couche de masque dur 158 afin de supprimer le matériau sacrificiel de la couche 178 localisé sur la première couche de masque dur 158 (voir ). A l’issue de cette étape de CMP, seules les portions de la couche de matériau sacrificiel 178 localisées dans les cavités 160, 162 sont conservées.
Une deuxième couche de masque dur 180 est déposée sur l’ensemble de la structure réalisée, recouvrant ainsi la première couche de masque dur 158 et les portions restantes de la couche de matériau sacrificiel 178 (voir ). Le matériau de la deuxième couche de masque dur 180 est par exemple similaire à celui de la première couche de masque dur 158, c’est-à-dire ici du SiN. L’épaisseur de la deuxième couche de masque dur 180 est par exemple égale à 10 nm.
Une nouvelle étape de gravure est ensuite mise en œuvre à travers toute l’épaisseur de l’empilement 150 (voir ). Cette quatrième étape de gravure forme des tranchées 182 séparant et isolant électriquement différentes parties de l’empilement 150 dans chacune desquelles les lignes 3D de la mémoire 100 vont être réalisées, c’est-à-dire les lignes superposées d’éléments mémoires et les lignes superposées des transistors d’accès de la mémoire 100. Chacune de ces parties de l’empilement 150 comporte une ligne de premières cavités 160 au bout de laquelle se trouve une des deuxièmes cavités 162, remplis par le matériau sacrificiel de la couche 178. Cette gravure est par exemple mise en œuvre en ayant au préalable réalisé le motif des tranchées 182 dans les première et deuxième couches de masque dur 158, 180. Cette gravure est stoppée sur la couche diélectrique enterrée 122.
Sur l’exemple de réalisation visible sur la , les tranchées 182 sont gravées à travers les portions 166 des deuxièmes couches 154, et une partie de ces portions 166 des deuxièmes couches 154 est présente sur les bords des parties restantes de l’empilement 150 qui se trouvent à côté des tranchées 182.
Une gravure sélective de parties restantes des portions 166 est alors mise en œuvre pour les supprimer (voir ). Les creux ou espaces 184 obtenus à l’issue de cette gravure sont ensuite remplis par le dépôt d’un matériau de substitution correspondant à du SiCO ou du SiBCN (voir , sur laquelle l’une de ces portions de matériau de substitution est désignée par la référence 185). Dans l’exemple de réalisation décrit ici, le SiO2n’est pas choisi comme matériau de substitution car la structure est destinée à subir ultérieurement des étapes de nettoyage avec des solutions à base d’acide fluorhydrique.
Le matériau de substitution déposé a par exemple une épaisseur égale à 10 nm (ou plus suivant la profondeur des creux ou espaces 184 à remplir), et les parties de ce matériau de substitution se trouvant en dehors des creux ou espaces 184 sont supprimées par une autre gravure sélective, comme précédemment décrit. Ce matériau diélectrique de substitution déposé forme, avec les portions diélectriques 168, des portions 111 destinées à assurer l’isolation électrique entre les grilles des transistors d’accès superposés dans les différents niveaux mémoires.
En variante, et comme dans le deuxième mode de réalisation précédemment décrit en lien avec les figures 4 à 6, les portions 168 peuvent être complètement supprimées, les cavités formées étant ensuite remplies par le matériau de substitution.
Les portions des premières couches 152 présentes dans chacune des parties de l’empilement 150 isolées par les tranchées 182 sont ensuite partiellement gravées afin que les portions restantes des premières couches 152 forment les nanofils des transistors d’accès. Cette gravure correspond à une gravure par plasma sélective du semi-conducteur des premières couches 152 vis-à-vis des autres matériaux présents. Cette étape de gravure permet de définir la largeur des nanofils désignés par la référence 113 (dimension selon l’axe X sur l’exemple de la ).
Une autre étape de gravure sélective est ensuite mise en œuvre pour supprimer les portions des troisièmes couches 156 présentes sur et sous les nanofils 113, puis les grilles sont réalisées dans les espaces vides présents tout autour des parties des nanofils 113 destinées à former les canaux des transistors d’accès. Ces grilles comportent le ou les matériaux formant le diélectrique de grille 124 disposé contre le semi-conducteur des nanofils 113 et le ou les matériaux conducteurs de grille 126 recouvrant le diélectrique de grille 124. Dans l’exemple de réalisation décrit ici, le diélectrique de grille 124 est formé d’une couche de HfO2(ou en variante du SiO2ou de l’Al2O3ou tout autre matériau à forte permittivité diélectrique ou « High-k » en anglais) d’épaisseur par exemple égale à 2 nm et le matériau conducteur de grille 126 est formé d’une couche de TiN, ou de toute autre couche métallique pouvant se déposer par CVD ou ALD, d’épaisseur par exemple égale à 10 nm. Les portions de matériau du diélectrique de grille 124 déposées au fond des tranchées 182 sont conservées, et celles du matériau conducteur de grille 126 déposées au fond des tranchées 182 est gravé, par exemple en mettant en œuvre une gravure humide avec arrêt sur les portions du diélectrique de grille 124 présentes au fond des tranchées 182.
Le dépôt du ou des matériaux conducteurs de grille 126 forment également les lignes de mot 109 qui relient électriquement entre elles les grilles des transistors d’accès localisés dans un même niveau de la mémoire 100 et dans une même ligne 3D de la mémoire 100.
La structure obtenue à ce stade du procédé est représentée sur la .
Les tranchées 182 sont ensuite remplies d’un matériau diélectrique, par exemple un oxyde tel que du TEOS ou de l’oxyde HDP, qui subit ensuite une CMP afin que les portions restantes de ce matériau diélectrique forment les éléments diélectriques d’isolation 130 destinés à assurer l’isolation électrique entre les différentes lignes 3D de la mémoire 100 (voir ). La couche de matériau diélectrique déposée a par exemple une épaisseur égale à 500 nm, ou plus généralement une épaisseur supérieure à l’épaisseur minimale requise pour remplir les tranchées 182. La CMP est mise en œuvre avec arrêt sur la deuxième couche de masque dur 180.
Des parties des première et deuxième couches de masque dur 158, 180 sont ensuite gravées pour former des accès aux portions de la couche de matériau sacrificiel 178 présentes dans les deuxièmes cavités 162. Sur la , les ouvertures formées à travers les couches de masque dur 158, 180 portent la référence 186. Ces ouvertures 186 sont réalisées par lithographie et gravure.
Une gravure, par exemple une gravure sèche ou humide, est mise en œuvre pour supprimer les portions de la couche de matériau sacrificiel 178 présentes dans les deuxièmes cavités 162 (voir ). Cette gravure libère les deuxièmes cavités 162 qui deviennent accessibles depuis les ouvertures 186. Le matériau de grille présent dans les deuxièmes cavités 162 n’est pas gravé lors de cette étape.
Les deuxièmes cavités 162 sont ensuite remplies par un matériau diélectrique 188 similaire à celui des portions diélectriques 130, qui est déposé, puis planarisé par une CMP arrêtée sur le matériau de la couche du deuxième masque dur 180 (voir ).
Des ouvertures 190 sont ensuite formées à travers les couches de masque dur 158, 180 afin de former des accès aux portions de la couche de matériau sacrificiel 178 se trouvant dans certaines des premières cavités 160 dans lesquelles les premières portions électriquement conductrices sont destinées à être réalisées (voir ).
Une gravure humide est ensuite mise en œuvre pour supprimer les portions de la couche de matériau sacrificiel 178 accessibles à travers les ouvertures 190, libérant ainsi les premières cavités 160 dans lesquelles les premières portions électriquement conductrices sont destinées à être réalisées (voir ).
Les parties de la couche diélectrique 176 présentent dans les premières cavités 160 libérées sont ensuite gravées, rendant accessibles notamment les premières extrémités des nanofils 113 depuis ces premières cavités 160 libérées (voir ).
Les premières portions électriquement conductrices, portant la référence 115, sont ensuite réalisées dans les premières cavités 160 libérées et dans les ouvertures 190 (voir ). Dans l’exemple de réalisation décrit ici, les premières portions électriquement conductrices 115 sont formées par des dépôts conformes, par exemple CVD, successifs de plusieurs couches électriquement conductrices, par exemple une première couche de Ti d’épaisseur égale à 5 nm, une deuxième couche de TiN d’épaisseur égale à 5 nm, puis le remplissage de l’espace restant des premiers emplacements 160 libérés par une troisième couche de W. Une CMP est ensuite mise en œuvre, avec arrêt sur la couche du deuxième masque dur 180, pour supprimer les parties de ces couches déposées sur la couche du deuxième masque dur 180. Dans l’exemple de réalisation décrit ici, les premières portions électriquement conductrices 115 sont destinées à former les électrodes de source des transistors d’accès.
De manière optionnelle, préalablement à la réalisation des premières portions électriquement conductrices 115, il est possible de mettre en œuvre une épitaxie des régions de source et de drain des transistors dans les premières cavités 160.
Une nouvelle couche de masque dur 192 est réalisée afin notamment de recouvrir les premières portions électriquement conductrices 115. Des ouvertures 194 sont ensuite formées à travers les couches de masque dur 158, 180, 192 afin de former des accès aux portions de la couche de matériau sacrificiel 178 se trouvant dans les autres premières cavités 160 dans lesquelles les deuxièmes portions électriquement conductrices et les éléments mémoires sont destinés à être réalisés (voir ).
Une gravure humide est ensuite mise en œuvre pour supprimer les portions de la couche de matériau sacrificiel 178 accessibles à travers les ouvertures 194, libérant ainsi les premières cavités 160 dans lesquelles les deuxièmes portions électriquement conductrices et les éléments mémoires sont destinés à être réalisés (voir ).
Les parties de la couche diélectrique 176 présentent dans les premières cavités 160 précédemment libérées sont ensuite gravées, rendant accessibles notamment les deuxièmes extrémités des nanofils 113 depuis ces premières cavités 160 libérées (voir ).
Les couches électriquement conductrices destinées à former les deuxièmes électrodes des éléments mémoires et les couches de matériau mémoire (résistif, ou à changement de phase, ou ferroélectrique) sont ensuite déposées de manière conforme dans les premières cavités 160 précédemment libérées. Dans l’exemple de réalisation décrit, la couche de matériau mémoire correspond à une couche de HfO2d’épaisseur par exemple égale à 5 nm.
La ou les couches formant les deuxièmes portions électriquement conductrices 117 sont ensuite réalisées dans les premières cavités 160 libérées et dans les ouvertures 194, en recouvrant les couches de matériau mémoire. Dans l’exemple de réalisation décrit ici, les deuxièmes portions électriquement conductrices 117 sont formées par des dépôts conformes, par exemple CVD, successifs de plusieurs couches électriquement conductrices, par exemple une première couche de Ti d’épaisseur égale à 5 nm, une deuxième couche de TiN d’épaisseur égale à 5 nm, puis le remplissage de l’espace restant des premières cavités 160 libérées par une troisième couche de W d’épaisseur par exemple égale à 50 nm.
Une CMP est ensuite mise en œuvre, avec arrêt sur la couche de masque dur 192, pour supprimer les parties de ces couches déposées sur la couche du masque dur 192. Dans l’exemple de réalisation décrit ici, les deuxièmes portions électriquement conductrices 117 sont destinées à former les électrodes de drain des transistors d’accès.
Le procédé de réalisation de la mémoire 100 est achevé en réalisant, au sein de niveaux métalliques d’interconnexions réalisés au-dessus de la structure obtenue, des premières et deuxièmes lignes électriquement conductrices 105, 107. La mémoire 100 achevée correspond à celle représentée sur la . La représente un schéma électrique de cette mémoire 100.
Ainsi, ce procédé réalise cette mémoire 100 sous la forme d’une structure 3D agencée en lignes et en colonnes, et comprenant plusieurs niveaux mémoires superposés (quatre dans l’exemple décrit ici). La mémoire 100 comporte plusieurs matrices d’éléments mémoires 101 et de transistors d’accès 103 à grille enrobante superposées les unes au-dessus des autres, chacune agencée dans un des niveaux mémoires. Dans chacune de ces matrices, chaque élément mémoire 101 est couplé électriquement à un transistor d’accès 103 associé uniquement à cet élément mémoire 101.
La mémoire 100 comporte des premières lignes électriquement conductrices 105 et des deuxièmes lignes électriquement conductrices 107 formant respectivement, dans le mode de réalisation décrit ici, des lignes de bit et des lignes de source. Chacune des premières et deuxièmes lignes électriquement conductrices 105, 107 est commune à tous les niveaux mémoires et à tous les éléments mémoires 101 et transistors d’accès 103 d’une même colonne de la mémoire 100.
Plus particulièrement, dans le mode de réalisation décrit ici, chacune des premières lignes électriquement conductrices 105 est couplée à une première électrode de source ou de drain de chacun des transistors d’accès 103 de deux colonnes 3D de transistors d’accès 103 voisines l’une de l’autre (excepté pour les premières lignes électriquement conductrices 105 se trouvant au bord de la mémoire 100 qui sont chacune couplée à une première électrode de source ou de drain de chacun des transistors d’accès 103 d’une seule colonne 3D de transistors d’accès 103). De plus, chacune des deuxièmes lignes électriquement conductrices 107 est couplée à une première électrode de chacun des éléments mémoires 101 de deux colonnes 3D d’éléments mémoires 101 voisines l’une de l’autre.
Une deuxième électrode de chacun des éléments mémoires 101 est couplée électriquement à une deuxième électrode de source ou de drain du transistor d’accès 103 qui lui est associé.
Enfin, la mémoire 100 comporte des lignes de mot 109 qui ne sont pas communes à tous les niveaux mémoires, mais qui sont chacune associée à un seul niveau mémoire. Chacune des lignes de mot 109 relie électriquement des grilles des transistors d’accès 103 d’une ligne d’un seul niveau mémoire. Sur la , quatre lignes de mot appartenant à une ligne 3D de la mémoire 100 et répartis dans tous les niveaux mémoires sont représentées par des pointillés.
En outre, dans la mémoire 100, les transistors d’accès 103 sont de type GAA et les grilles de deux transistors superposés l’un au-dessus de l’autre et disposés dans deux niveaux mémoires voisins de la mémoire 100 sont isolées électriquement l’une de l’autre par des portions diélectriques d’isolation 111. Chacun des transistors d’accès 103 comporte un nanofil semi-conducteur 113 dont au moins une partie formant le canal du transistor d’accès 103 est enrobée par sa grille. Le semi-conducteur des nanofils 113 correspond par exemple à du silicium polycristallin ou monocristallin.
La mémoire 100 comporte par exemple un nombre de niveaux mémoires compris entre 2 et quelques dizaines (100), et avantageusement supérieur ou égal à 3.
La longueur de chaque nanofil 113 (dimension selon l’axe Y sur la ) est par exemple comprise entre 30 nm et 250 nm. La largeur de chaque nanofil 113 (dimension selon l’axe X sur la ) est par exemple comprise entre 10 nm et 150 nm. La hauteur de chaque nanofil 113 (dimension selon l’axe Z sur la ) est par exemple comprise entre 8 nm et 30 nm.
Dans la mémoire 100, les éléments mémoires 101 sont réalisés sous la forme d’empilements mémoires, chacun traversant tous les niveaux de la mémoire 100. Chaque empilement mémoire forme des éléments mémoires répartis dans tous les niveaux mémoires et appartenant à une ligne 3D et à deux colonnes 3D voisines de la mémoire 100 (sauf ceux se trouvant sur un des bords de la mémoire 100 qui forment des éléments mémoires 102 appartenant à une seule colonne 3D de la mémoire 100).
Dans le procédé de réalisation de la mémoire 100 décrit précédemment, les premières portions électriquement conductrices 115 sont réalisées avant les empilements mémoires formant les éléments mémoires 101. En variante, il est possible que les empilements mémoires soient réalisés avant les premières portions électriquement conductrices 115.
En variante, il est possible que les nanofils 113 formant les canaux des transistors d’accès 103 comportent du semi-conducteur polycristallin, avantageusement du silicium polycristallin. Un exemple de procédé de réalisation d’une mémoire 100 comportant de tels transistors est décrit ci-dessous en lien avec les figures 34 à 43.
L’empilement 150 réalisé comprend les premières couches 152 qui comportent ici du silicium polycristallin, les deuxièmes couches 154 comportant par exemple du SiN, et les troisièmes couches 156 comportant par exemple du SiO2.
Les deuxièmes cavités 162 sont réalisées dans l’empilement 150. Pour cela, des ouvertures sont formées par lithographie à travers la première couche de masque dur 158, puis une gravure est mise en œuvre à travers l’empilement 150 jusqu’à atteindre la couche diélectrique enterrée 122 (voir ).
Les deuxièmes cavités 162 sont ensuite remplies par un dépôt d’oxyde HDP (dépôt utilisant un plasma à haute densité), et une CMP avec arrêt sur la première couche de masque dur 158 est mise en œuvre (voir , sur laquelle les portions d’oxyde HDP réalisées sont désignées par la référence 196).
De nouvelles étapes de lithographie et gravure sont mises en œuvre à travers l’empilement 150, jusqu’à atteindre la couche diélectrique enterrée 122, selon un motif définissant les premières cavités 160 (voir la ).
Une gravure sélective d’une partie des troisièmes couches 156 est mise en œuvre. Cette gravure est sélective par rapport au silicium polycristallin des premières couches 152 et par rapport au SiN des deuxièmes couches 154. Cette gravure est réalisée de manière à obtenir, dans les cavités 160, un retrait du matériau des troisièmes couches 156, par rapport à la surface depuis laquelle le matériau est gravé, sur une profondeur par exemple égale à 20 nm. Sur la , les creux formés dans les troisièmes couches 156 portent la référence 172.
Le ou les matériaux diélectriques destinés à former les espaceurs internes 128 sont ensuite déposés. Comme dans l’exemple de réalisation précédemment décrit, une couche de matériau diélectrique est déposée de manière conforme dans les cavités 160 de manière à remplir partiellement les creux 172, et recouvre également la première couche de masque dur 158. Cette couche de matériau diélectrique comporte par exemple du SiN et a par exemple une épaisseur égale à 9 nm. Une gravure humide est ensuite mise en œuvre pour supprimer les parties de cette couche de matériau diélectrique ne se trouvant pas dans les creux 172 et ne formant pas les espaceurs internes 128, c’est-à-dire les parties de la couche de matériau diélectrique se trouvant contre la première couche de masque dur 158, au fond des cavités 160, 162 et contre les premières couches 152 (voir ).
La couche de matériau diélectrique 176 est ensuite déposée de manière conforme dans les cavités 160 et sur la première couche de masque dur 158. La deuxième couche de matériau diélectrique 176 comporte par exemple du TEOS et a par exemple une épaisseur égale à 4 nm. La couche de matériau sacrificiel 178 pouvant être gravée sélectivement par rapport au matériau de la première couche de masque dur 158 est ensuite déposée de manière à remplir les cavités 160. Cette couche de matériau sacrificiel 178 recouvre la deuxième couche de matériau diélectrique 176. La couche de matériau sacrificiel 178 comporte par exemple du polysilicium. L’épaisseur de la couche de matériau sacrificiel 178 est par exemple égale à 380 nm.
Une étape de planarisation mécano-chimique (CMP) est ensuite mise en œuvre avec arrêt sur la première couche de masque dur 158 afin de supprimer les matériaux des couches 176 et 178 localisés sur la première couche de masque dur 158 (voir ). A l’issue de cette étape de CMP, seules les portions des couches de matériaux 176 et 178 localisées dans les cavités 160 sont conservées.
Les lignes de la mémoire 100 sont ensuite isolées électriquement les unes des autres par la mise en œuvre d’étapes de lithographie et gravure formant les tranchées 182 (voir ).
Une gravure sélective d’au moins une partie du SiN des couches 154 est alors mise en œuvre depuis les faces latérales accessibles dans les tranchées 182. Les creux ou espaces obtenus à l’issue de cette gravure sont ensuite remplis par le dépôt d’un matériau de substitution correspondant à du SiCO ou du SiBCN (voir , sur laquelle l’une de ces portions de matériau de substitution est désignée par la référence 185). Dans l’exemple de réalisation décrit ici, le SiO2n’est pas choisi comme matériau de substitution car la structure est destinée à subir ultérieurement des étapes de nettoyage avec des solutions à base d’acide fluorhydrique. Le SiN des couches 154 peut être supprimé soit partiellement comme précédemment décrit en lien avec les figures 1 à 3, soit complètement comme précédemment décrit en lien avec les figures 4 à 6.
Les portions des premières couches 152 présentes dans chacune des parties de l’empilement 150 isolées par les tranchées 182 sont ensuite partiellement gravées afin que les portions restantes des premières couches 152 forment les nanofils 113 des transistors d’accès 103. Cette gravure correspond à une gravure sèche par plasma, sélective vis-à-vis des matériaux des couches 156 et des portions du matériau de substitution 185 (voir ).
Une autre étape de gravure sélective est ensuite mise en œuvre pour supprimer les portions des troisièmes couches 156 présentes sur et sous les nanofils 113, puis les grilles sont réalisées dans les espaces vides présents tout autour des parties des nanofils 113 destinées à former les canaux des transistors d’accès 103 (voir ). Ces grilles comportent par exemple du HfO2formant le diélectrique de grille 124 disposé contre le semi-conducteur des nanofils 113 et du TiN formant le matériau conducteur de grille 126 recouvrant le diélectrique de grille 124. Comme dans l’exemple de réalisation précédemment décrit, les portions de matériau du diélectrique de grille 124 déposées au fond des tranchées 182 sont conservées, et celles du matériau conducteur de grille 126 déposées au fond des tranchées 182 est gravé par une gravure isotrope avec arrêt sur le matériau du diélectrique de grille 124.
Le dépôt du ou des matériaux conducteurs de grille 126 forment également les lignes de mot 109 qui relient électriquement entre elles les grilles des transistors d’accès 103 localisés dans un même niveau de la mémoire 100 et dans une même ligne 3D de la mémoire 100.
Les portions des couches 176 et 178 présentes dans les premières cavités dans lesquelles les premières portions électriquement conductrices 116 sont destinées à être réalisées sont ensuite gravées, et une étape d’épitaxie de régions de source et de drain est mise en œuvre pour former une des régions de source et de drain 198 de chaque transistors d’accès 103.
La mémoire 100 est ensuite achevée comme dans l’exemple de réalisation précédemment décrit, en réalisant notamment les premières portions électriquement conductrices 115, les éléments mémoires 101 et les deuxièmes portions électriquement conductrices 117 (voir ).

Claims (14)

  1. Procédé de gravure sélective isotrope d’au moins une première portion (102) de silicium faisant partie d’un empilement (104) de matériaux comprenant en outre au moins une deuxième portion (106) de SiGe et/ou de SiN et une troisième portion (108) de SiGe, la première portion (102) comprenant deux faces principales chacune perpendiculaire à une direction de l’empilement et dont au moins une des deux faces principales est disposée contre la deuxième ou la troisième portion (106, 108) ou contre une autre portion de l’empilement (104) ou contre un élément extérieur à l’empilement (104), comportant au moins la mise en œuvre des étapes suivantes :
    - gravure d’au moins une partie de la deuxième portion (106) depuis au moins une face latérale de la deuxième portion (106) ;
    - dépôt d’un matériau de substitution à base de SiC ou correspondant à du SiO2, remplissant au moins un espace formé par la gravure de ladite au moins une partie de la deuxième portion (106) ;
    - gravure du matériau de substitution déposé en dehors dudit espace ;
    - gravure par plasma d’au moins une partie de la première portion (102) depuis au moins une face latérale de la première portion (102).
  2. Procédé selon la revendication 1, dans lequel ladite au moins une partie de la deuxième portion (106) est gravée depuis deux faces latérales opposées l’une de l’autre, formant deux espaces distincts entre lesquels une partie restante (114) de la deuxième portion (106) est disposée, et dans lequel le matériau de substitution est déposé en remplissant les deux espaces.
  3. Procédé selon la revendication 1, dans lequel la deuxième portion (106) est totalement gravée avant le dépôt du matériau de substitution.
  4. Procédé selon l’une des revendications précédentes, dans lequel l’épaisseur de chacune des première, deuxième et troisième portions (102, 106, 108) est inférieure ou égale à 50 nm.
  5. Procédé selon l’une des revendications précédentes, dans lequel le matériau de substitution correspond à du SiCO ou du SiBCN.
  6. Procédé selon l’une des revendications précédentes, dans lequel, lorsque le matériau de substitution correspond à du SiCO, la gravure du matériau de substitution est réalisée en répétant successivement une étape d’exposition du matériau de substitution à un plasma comprenant du dioxygène et transformant une partie du matériau de substitution en SiOX, et une étape de gravure du SiOX.
  7. Procédé selon la revendication 6, dans lequel l’étape de gravure du SiOXcomporte une gravure humide mise en œuvre avec une solution à base de HF et/ou une gravure sèche mise en œuvre avec un plasma à base de NH3/NF3, et dans lequel le SiCO restant est soumis à un recuit à une température supérieure à 100°C.
  8. Procédé selon l’une des revendications précédentes, dans lequel la gravure par plasma d’au moins une partie de la première portion (102) correspond à une gravure sèche mise en œuvre avec un plasma de CF4/N2/O2.
  9. Procédé selon l’une des revendications précédentes, dans lequel l’empilement (104) de matériaux est recouvert d’un masque dur (112) et/ou est disposé sur un substrat (110).
  10. Procédé selon l’une des revendications précédentes, dans lequel l’empilement (104) de matériaux comporte en outre d’autres portions de silicium, de SiN et de SiGe, et dans lequel les différentes étapes du procédé appliquées aux première, deuxième et troisième portions (102, 106, 108) le sont également aux autres portions de silicium, de SiN et de SiGe.
  11. Procédé de réalisation d’une mémoire (100), comportant au moins :
    - réalisation d’un empilement (150) de premières, deuxièmes et troisièmes couches (152, 154, 156), chaque deuxième couche (154) étant disposée entre deux troisièmes couches (156) et en contact avec ces deux troisièmes couches (156), et chaque troisième couche (156) étant en contact avec une des premières couches (152), les premières couches (152) comportant du silicium, les deuxièmes couches (154) comportant du SiGe et/ou du SiN, et les troisièmes couches (156) comportant du SiGe ;
    - gravure de premières cavités (160) à travers au moins une partie de l’épaisseur de l’empilement (150), alignées en formant des lignes et des colonnes ;
    - gravure de parties des deuxièmes couches (154) localisées entre les premières cavités (160) d’une même ligne ;
    - réalisation, dans des espaces (164) formés par la gravure desdites parties des deuxièmes couches (154), de portions diélectriques d’isolation (111, 168) comprenant du SiN et configurées pour assurer une isolation électrique entre différents niveaux mémoires ;
    - gravure de tranchées (182) à travers toute l’épaisseur de l’empilement (150), séparant et isolant des parties de l’empilement (150) comportant chacune une ligne de premières cavités (160) ;
    - mise en œuvre d’un procédé de gravure selon la revendication 2, ou selon la combinaison de la revendication 2 et de l’une des revendications 4 à 10, gravant partiellement les premières couches (152) depuis les tranchées (182), telle que des portions restantes des premières couches de semi-conducteur (152) localisées entre les premières cavités (160) forment des nanofils semi-conducteurs (113) ;
    - gravure des troisièmes couches (156) de l’empilement (150) ;
    - dépôt d’au moins un diélectrique de grille (124) et d’au moins un matériau conducteur de grille (126) dans des espaces formés par la gravure des troisièmes couches (156) de l’empilement (150), formant une grille enrobante autour d’au moins partie de chacun des nanofils semi-conducteurs (113) et des lignes de mot (109) s’étendant chacune dans un même niveau mémoire correspondant à un des niveaux mémoires en couplant électriquement entre elles les grilles (124, 126) d’une même ligne et localisées dans ledit un des niveaux mémoires ;
    - dépôt d’un matériau diélectrique (130) dans les tranchées (182) ;
    - réalisation de premières portions électriquement conductrices (115) dans une partie des premières cavités (160) telles que chacune traverse au moins deux niveaux mémoires et soit couplée électriquement à des premières extrémités des nanofils semi-conducteurs (113) au niveau d’au moins une face latérale de ladite première portion électriquement conductrice (115) ;
    - réalisation d’empilement mémoires dans les autres premières cavités (160), chacun traversant lesdits au moins deux niveaux mémoires et comprenant au moins une couche de matériau mémoire disposée entre au moins une deuxième portion électriquement conductrice (117) et au moins une couche électriquement conductrice disposée contre des deuxièmes extrémités des nanofils semi-conducteurs (113) ;
    - réalisation de premières lignes électriquement conductrices (105) telles que chacune soit reliée électriquement aux premières portions électriquement conductrices (115) d’une même colonne de la mémoire (100), et réalisation de deuxièmes lignes électriquement conductrices (107) telles que chacune soit reliée électriquement aux deuxièmes portions électriquement conductrices (117) d’une même colonne de la mémoire (100).
  12. Procédé selon la revendication 11, dans lequel les deuxièmes couches (154) comportent du SiGe tel que le taux de germanium dans le SiGe des deuxièmes couches (154) soit différent du taux de germanium dans le SiGe des troisièmes couches (156).
  13. Procédé selon l’une des revendications 11 ou 12, comportant en outre, entre la réalisation des portions diélectriques d’isolation (111, 168) et la gravure des tranchées (182), une gravure partielle des troisièmes couches (156) de l’empilement (150) depuis des parois latérales des premières cavités (160), puis une réalisation d’espaceurs diélectriques internes (128) dans des espaces (172) formés par la gravure partielle des troisièmes couches (156).
  14. Procédé selon l’une des revendications 11 à 13, comportant en outre, entre la réalisation des portions diélectriques d’isolation (111, 168) et la gravure des tranchées (182), un dépôt d’un matériau sacrificiel (178) dans les premières cavités (160), ce matériau sacrificiel (178) étant supprimé avant la réalisation des premières et deuxièmes portions électriquement conductrices (115, 117).
FR2110650A 2021-10-07 2021-10-07 Procede de gravure selective isotrope de silicium Pending FR3125915A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR2110650A FR3125915A1 (fr) 2021-10-07 2021-10-07 Procede de gravure selective isotrope de silicium

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2110650 2021-10-07
FR2110650A FR3125915A1 (fr) 2021-10-07 2021-10-07 Procede de gravure selective isotrope de silicium

Publications (1)

Publication Number Publication Date
FR3125915A1 true FR3125915A1 (fr) 2023-02-03

Family

ID=80122897

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2110650A Pending FR3125915A1 (fr) 2021-10-07 2021-10-07 Procede de gravure selective isotrope de silicium

Country Status (1)

Country Link
FR (1) FR3125915A1 (fr)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130267046A1 (en) * 2012-04-09 2013-10-10 Zvi Or-Bach Method for fabrication of a semiconductor device and structure
WO2017151958A1 (fr) * 2016-03-02 2017-09-08 Tokyo Electron Limited Gravure isotrope de silicium et de silicium-germanium à sélectivité réglable
US20180082902A1 (en) * 2016-09-19 2018-03-22 International Business Machines Corporation Fabrication of nano-sheet transistors with different threshold voltages
US20200044060A1 (en) * 2018-07-31 2020-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
WO2020072277A1 (fr) * 2018-10-03 2020-04-09 Lam Research Corporation Gravure sélective de nanofils
US20210193738A1 (en) * 2019-12-23 2021-06-24 Commissariat A L'energie Atomique Et Aux Energies Alternatives 3d memory and manufacturing process

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130267046A1 (en) * 2012-04-09 2013-10-10 Zvi Or-Bach Method for fabrication of a semiconductor device and structure
WO2017151958A1 (fr) * 2016-03-02 2017-09-08 Tokyo Electron Limited Gravure isotrope de silicium et de silicium-germanium à sélectivité réglable
US20180082902A1 (en) * 2016-09-19 2018-03-22 International Business Machines Corporation Fabrication of nano-sheet transistors with different threshold voltages
US20200044060A1 (en) * 2018-07-31 2020-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
WO2020072277A1 (fr) * 2018-10-03 2020-04-09 Lam Research Corporation Gravure sélective de nanofils
US20210193738A1 (en) * 2019-12-23 2021-06-24 Commissariat A L'energie Atomique Et Aux Energies Alternatives 3d memory and manufacturing process

Similar Documents

Publication Publication Date Title
FR3060839A1 (fr) Procede de realisation d'un dispositif semi-conducteur a nanofil et espaceurs externe et interne alignes
EP3502047A1 (fr) Transistor fet à nanofil à resistance de contact reduite
FR3086456A1 (fr) Procede de realisation de transistors superposes
FR2713016A1 (fr) Dispositif semiconducteur à haute intégration et procédé pour la fabrication de celui-ci.
EP2133919A1 (fr) Transistor SOI avec plan de masse et grille auto alignés et oxyde enterré d'epaisseur variable
FR3043837A1 (fr) Procede de realisation de transistor a nanofil semi-conducteur et comprenant une grille et des espaceurs auto-alignes
EP2293327A1 (fr) Circuit intégré à transistors MOS couplés électrostatiquement et procédé de réalisation d'un tel circuit intégré
FR2680913A1 (fr) Dispositif de memoire a semiconducteur ayant un condensateur et procede pour sa fabrication.
EP4092750B1 (fr) Memoire 1t1r a structure 3d
FR3090998A1 (fr) Architecture à transistors n et p superposes a structure de canal formee de nanofils
EP3843158B1 (fr) Dispositif comprenant des transistors à grille enrobante et procédé de fabrication d'un tel dispositif
EP2577395A1 (fr) Procede de lithographie a dedoublement de pas
FR3046290B1 (fr) Methode de realisation d'espaceurs a faible permittivite
FR3033665A1 (fr) Transistor a electron unique et son procede de realisation
FR2795554A1 (fr) Procede de gravure laterale par trous pour fabriquer des dis positifs semi-conducteurs
FR2917896A1 (fr) Transistor a effet de champ a contacts electriques alternes.
EP2878002A2 (fr) Procédé pour la réalisation d'une capacité
FR3085085A1 (fr) Transistor a barreaux superposes et structure double-grille
FR3125915A1 (fr) Procede de gravure selective isotrope de silicium
EP2613342B1 (fr) Procédé de fabrication d'une cellule mémoire non volatile à double grille
EP3843143B1 (fr) Mémoire 3d et son procédé de fabrication
FR2885733A1 (fr) Structure de transistor a trois grilles
FR2830124A1 (fr) Memoire vive
WO2001035448A2 (fr) Procede de fabrication d'un condensateur empile pour dram
WO2008065143A1 (fr) Procede de realisation d'un substrat mixte

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20230203

RX Complete rejection

Effective date: 20230706