FR3101214A1 - Convertisseur analogique numérique pour circuit logique adiabatique capacitif - Google Patents

Convertisseur analogique numérique pour circuit logique adiabatique capacitif Download PDF

Info

Publication number
FR3101214A1
FR3101214A1 FR1910403A FR1910403A FR3101214A1 FR 3101214 A1 FR3101214 A1 FR 3101214A1 FR 1910403 A FR1910403 A FR 1910403A FR 1910403 A FR1910403 A FR 1910403A FR 3101214 A1 FR3101214 A1 FR 3101214A1
Authority
FR
France
Prior art keywords
cell
converter
voltage
capacitance
variable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1910403A
Other languages
English (en)
Other versions
FR3101214B1 (fr
Inventor
Gaël Pillonnet
Hervé FANET
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR1910403A priority Critical patent/FR3101214B1/fr
Priority to US17/019,089 priority patent/US11139821B2/en
Publication of FR3101214A1 publication Critical patent/FR3101214A1/fr
Application granted granted Critical
Publication of FR3101214B1 publication Critical patent/FR3101214B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

Convertisseur analogique numérique pour circuit logique adiabatique capacitif La présente description concerne un convertisseur analogique numérique (100) pour circuit logique adiabatique, comprenant une cellule (Ci) à capacité variable, la cellule (Ci) comportant des première (D) et deuxième (S) bornes principales et au moins une borne de commande (G, R) isolée de ses première (D) et deuxième (S) bornes principales et adaptée à recevoir une tension de commande pour faire varier la capacité entre ses bornes principales entre une valeur basse et une valeur haute, dans lequel : - la cellule (Ci) a sa première borne principale (D) reliée à un noeud d’application d’une tension variable périodique d’alimentation du convertisseur ; - la cellule (Ci) a sa deuxième borne principale (S) reliée à un noeud (outi) de fourniture d’un signal binaire de sortie (Ai) du convertisseur ; et - la cellule (Ci) reçoit sur sa première borne de commande (G) une tension analogique d’entrée (Vana) du convertisseur. Figure pour l'abrégé : Fig. 4

Description

Convertisseur analogique numérique pour circuit logique adiabatique capacitif
La présente description concerne le domaine des circuits logiques adiabatiques réalisés à base de cellules à capacité variable, aussi appelés circuits logiques adiabatiques capacitifs. Elle vise plus particulièrement un convertisseur analogique numérique pour circuit logique adiabatique capacitif.
Le demandeur a déjà proposé, notamment dans les demandes de brevet EP3182590 (B14590 – DD16568), EP3416175 (B15834 – DD17806) et EP3435546 (B16125 – DD17999), ainsi que dans la demande de brevet français N°18/56243 (B17049 – DD18578) déposée le 6 juillet 2018 et dans la demande de brevet français N°18/71519 (B17449 – DD18916) déposée le 14 novembre 2018, des exemples de réalisation de circuits logiques adiabatiques à base de cellules à capacité variable.
Pour pouvoir interfacer ces circuits avec des dispositifs extérieurs (capteurs, circuits de traitement, etc.) réalisés dans d’autres technologies, il serait souhaitable de pouvoir disposer d'un circuit de conversion analogique numérique adapté à convertir un signal analogique d’entrée en un signal numérique compatible avec un circuit logique adiabatique capacitif, c'est-à-dire une série de signaux logiques binaires correspondant chacun à une tension alternative dont l'amplitude détermine la valeur, haute ou basse, du signal logique.
Un mode de réalisation prévoit un convertisseur analogique numérique pour circuit logique adiabatique, comprenant au moins une cellule à capacité variable, ladite au moins une cellule comportant des première et deuxième bornes principales et au moins une borne de commande isolée de ses première et deuxième bornes principales et adaptée à recevoir une tension de commande pour faire varier la capacité entre ses première et deuxième bornes principales entre une valeur basse et une valeur haute, dans lequel :
- ladite au moins une cellule a sa première borne principale reliée à un noeud d’application d’une tension variable périodique d’alimentation du convertisseur ;
- ladite au moins une cellule a sa deuxième borne principale reliée à un noeud de fourniture d’un signal binaire de sortie du convertisseur ; et
- ladite au moins une cellule reçoit sur sa première borne de commande une tension représentative d’une tension analogique d’entrée du convertisseur.
Selon un mode de réalisation, ladite au moins une cellule comprend une pluralité de cellules ayant respectivement différentes tensions de seuil de basculement entre la valeur basse et la valeur haute de la capacité entre leurs première et deuxième bornes principales, les deuxièmes bornes principales desdites cellules étant reliées respectivement à différents noeuds de fourniture de signaux binaires de sortie de convertisseur.
Selon un mode de réalisation, chaque cellule reçoit sur sa borne de commande une tension égale à la tension analogique d’entrée du convertisseur.
Selon un mode de réalisation, chaque cellule a une fonction de transfert entre la tension de commande appliquée sur sa borne de commande et la capacité entre ses première et deuxième bornes principales présentant un unique front montant définissant une tension de seuil de basculement de la cellule.
Selon un mode de réalisation, chaque cellule comprend un condensateur à capacité variable à quatre électrodes à commande électromécanique, les condensateurs des différentes cellules présentant des structures différentes définissant les différentes tensions de seuil de basculement.
Selon un mode de réalisation, chaque cellule comprend au moins un condensateur à capacité fixe et un élément à résistance variable, les éléments à résistance variable des différentes cellules présentant différentes tensions de seuil de basculement entre une valeur haute et une valeur basse de résistance.
Selon un mode de réalisation, chaque élément à résistance variable comprend un transistor dont une grille de face avant relié à la borne de commande de la cellule par l’intermédiaire d’un pont diviseur de tension, les ponts diviseur de tension des éléments à résistance variable de cellules différentes ayant des rapports de division différents.
Selon un mode de réalisation, chaque élément à résistance variable comprend un transistor à double grille comportant une grille de face avant reliée à la borne de commande de la cellule et une grille de face arrière, les grilles de face arrière des transistors des éléments à résistance variable de cellules différentes étant reliées à des bornes d’application de tensions de polarisation différentes.
Selon un mode de réalisation, au moins une cellule parmi ladite pluralité de cellules a une fonction de transfert entre la tension de commande appliquée sur sa borne de commande et la capacité entre ses première et deuxième bornes principales présentant au moins un front montant et un front descendant définissant respectivement deux tensions de seuil de basculement distinctes de la cellule.
Selon un mode de réalisation, chaque cellule comprend un condensateur à capacité variable à quatre électrodes à commande électromécanique, les condensateurs des différentes cellules présentant des structures différentes définissant les différentes tensions de seuil de basculement.
Selon un mode de réalisation, ladite au moins une cellule à capacité variable comprend une unique cellule à capacité variable, le convertisseur comportant en outre un circuit à gain variable reliant la borne de commande de ladite cellule une borne d’application de la tension analogique d’entrée du convertisseur.
Selon un mode de réalisation, le circuit à gain variable comprend un pont diviseur de tension résistif à rapport de division variable.
Selon un mode de réalisation, le circuit à gain variable comprend une pompe de charge capacitive à capacité variable.
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
la figure 1 illustre schématiquement un exemple d’une cellule à capacité variable ;
la figure 2 est un schéma électrique d'un exemple d'une cellule buffer en logique adiabatique capacitive ;
la figure 3 est un chronogramme illustrant le fonctionnement de la cellule buffer de la figure 2 ;
la figure 4 représente de façon schématique un exemple d’un convertisseur analogique numérique selon un mode de réalisation ;
la figure 5 est un diagramme illustrant un premier exemple de fonctionnement du convertisseur analogique numérique de la figure 4 ;
la figure 6 est un autre diagramme illustrant le premier exemple de fonctionnement du convertisseur analogique numérique de la figure 4 ;
la figure 7 est une vue en coupe schématique d’un exemple de réalisation d’une première cellule à capacité variable du convertisseur analogique numérique de la figure 4 ;
la figure 8 est une vue en coupe schématique d’un exemple de réalisation d’une deuxième cellule à capacité variable du convertisseur analogique numérique de la figure 4 ;
la figure 9 est un schéma électrique d’un autre exemple de réalisation d’une cellule à capacité variable du convertisseur analogique numérique de la figure 4 ;
la figure 10 est un schéma électrique plus détaillé d’un exemple de réalisation d’un élément à résistance variable de la cellule à capacité variable de la figure 9 ;
la figure 11 est un schéma électrique plus détaillé d’un autre exemple de réalisation d’un élément à résistance variable de la cellule à capacité variable de la figure 9 ;
la figure 12 est un diagramme illustrant un deuxième exemple de fonctionnement du convertisseur analogique numérique de la figure 4 ;
la figure 13 est une vue en coupe schématique d’un autre exemple de réalisation d’une cellule à capacité variable du convertisseur analogique numérique de la figure 4 ;
la figure 14 est un schéma électrique simplifié d’un autre exemple d’un convertisseur analogique numérique selon un mode de réalisation ;
la figure 15 est un schéma électrique plus détaillé d’un exemple de réalisation d’un circuit à gain variable du convertisseur analogique numérique de la figure 14 ; et
la figure 16 est un schéma électrique plus détaillé d’un autre exemple de réalisation d’un circuit à gain variable du convertisseur analogique numérique de la figure 14.
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.
Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, la réalisation des circuits logiques adiabatiques capacitifs susceptibles d’être reliés en sortie des convertisseurs analogiques numériques décrits n'a pas été détaillée, la réalisation de tels circuits étant à la portée de la personne du métier, notamment à la lecture des demandes de brevet susmentionnées précédemment déposées par le demandeur.
Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés ou couplés entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés ou couplés par l'intermédiaire d'un ou plusieurs autres éléments.
Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures, étant entendu que, en pratique, les dispositifs décrits peuvent être orientés différemment.
Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près, ou, lorsqu'elles se rapportent à des valeurs d'angles ou à des orientations, à 10° près, de préférence à 5° près.
Dans un circuit logique adiabatique capacitif, les signaux logiques d'entrée et de sortie d'une cellule logique correspondent à des tensions alternatives dont l'amplitude peut prendre une pluralité de valeurs discrètes, déterminant la valeur du signal logique. On parle aussi de logique impulsionnelle ou logique dynamique dans la mesure où les états des signaux logiques ne sont disponibles que pendant une fraction de la période d'un signal d'horloge formé par la tension d'alimentation de la cellule. Sauf précision contraire, on entend ici par signal logique un signal logique binaire, c'est-à-dire un signal ne pouvant prendre que deux états, un état haut (1 logique), correspondant par exemple à une amplitude de tension proche de l'amplitude de la tension d'alimentation de la cellule, par exemple comprise entre 1 et 40 volts, par exemple entre 5 et 30 volts, ou un état bas (0 logique), correspondant par exemple à une amplitude de tension proche de 0 V, par exemple inférieure à 0,5 volts.
On cherche ici à réaliser un convertisseur analogique numérique apte à convertir une tension analogique d’entrée en un signal numérique compatible avec un circuit logique adiabatique capacitif, c'est-à-dire en une série de signaux logiques binaires du type défini ci-dessus, formant un code binaire représentatif de la tension analogique d’entrée.
La figure 1 illustre schématiquement un exemple d'une cellule à capacité variable du type décrit dans les demandes de brevet susmentionnées, pouvant être utilisée dans un circuit logique adiabatique capacitif. La cellule de la figure 1 comprend deux électrodes principales S et D séparées par une région diélectrique (par exemple par un empilement d’une région diélectrique et d’une région résistive), et deux électrodes de commande G et R isolées électriquement l'une de l'autre et isolées électriquement des électrodes principales S et D, adaptées à recevoir un signal de commande pour faire varier la capacité CSD entre les électrodes principales S et D. Les demandes de brevet susmentionnées décrivent des exemples de réalisation de telles cellules sous la forme de condensateurs à capacité variable à quatre électrodes à commande électromécanique, c'est-à-dire dans lesquels les électrodes principales S et D sont mobiles l'une par rapport à l'autre, et le signal de commande appliqué entre les électrodes R et G permet de faire varier la position relative des électrodes S et D de façon à faire varier la capacité CSD. La demande de brevet français N°18/71519 (B17449 – DD18916) susmentionnée décrit en outre des exemples de réalisation de telles cellules à partir de condensateurs à capacité fixe et d’éléments à résistance variable. Dans ce cas, la cellule peut, à titre de variante, comporter une unique électrode de commande G, l’électrode R étant par exemple confondue avec l’électrode principale S ou D. La cellule de la figure 1 est une cellule à variation positive de capacité, c'est-à-dire que la capacité CSD entre ses électrodes principales S et D est une fonction croissante du signal appliqué entre ses électrodes de commande G et R. Les demandes de brevet susmentionnées décrivent également des cellules à capacité variable à variation négative de capacité, c'est-à-dire dans lesquelles la capacité CSD entre les électrodes principales S et D du condensateur est une fonction décroissante du signal appliqué entre ses électrodes de commande G et R. Remplacer des cellules à capacité variable à variation positive de capacité par des cellules à capacité variable à variation négative de capacité permet par exemple de générer des signaux logiques complémentaires.
La figure 2 est un schéma électrique d'un exemple d'une cellule buffer en logique adiabatique capacitive. La cellule buffer de la figure 2 comprend une cellule à capacité variable C1 à variation positive de capacité, par exemple du type décrit en relation avec la figure 1. L'électrode principale S de la cellule C1 est reliée, par exemple connectée, à une borne a1 d'application d'une tension d'alimentation ϕ de la cellule buffer, référencée par rapport à un noeud GND d'application d'un potentiel de référence de la cellule buffer, par exemple connecté à la masse. L'électrode principale D de la cellule C1 est reliée, par exemple connectée, à un noeud flottant de fourniture d'une tension de sortie VOUT de la cellule buffer, référencée par rapport au noeud GND. L'électrode de commande G de la cellule C1 est reliée, par exemple connectée, à une borne e1 d'application d'une tension d'entrée logique VIN de la cellule buffer, référencée par rapport au noeud GND. L'électrode de commande R de la cellule C1 est reliée, par exemple connectée, au noeud GND. Sur la figure 2, un condensateur CL connecté entre le noeud de sortie s1 de la cellule et le noeud de référence GND a été représenté, schématisant la capacité de sortie de la cellule buffer. En pratique, la capacité de sortie CL peut ne pas comprendre de composant spécifiquement réalisé et connecté au noeud s1, mais correspondre à la somme des capacités des différents éléments reliés au noeud s1, notamment des pistes d'interconnexion, ou encore une autre cellule logique capacitive (non représentée) dont l'entrée peut être reliée au noeud s1.
Dans l'exemple de la figure 2, la cellule buffer comprend en outre un circuit de maintien H adapté à maintenir la tension de sortie VOUT de la cellule à un niveau haut lors de phases de transition de la tension d'entrée VIN d'un niveau haut à un niveau bas.
La figure 3 est un diagramme illustrant le fonctionnement de la cellule buffer de la figure 2. Plus particulièrement, la figure 3 illustre l'évolution, en fonction du temps t (en abscisse), de la tension d'alimentation ϕ, de la tension d'entrée VIN, et de la tension de sortie VOUT de la cellule buffer de la figure 2.
La tension d'alimentation ϕ est une tension alternative périodique, fournie par une source de tension variable non représentée en figure 2. La tension ϕ varie de façon périodique et continue entre une valeur basse VL, par exemple comprise entre 0 et 2 volts, et une valeur haute VH, par exemple comprise entre 5 et 10 volts. Dans l'exemple représenté, la tension d'alimentation ϕ est une tension trapézoïdale. Plus particulièrement, dans cet exemple, chaque période τ de la tension ϕ comprend quatre phases successives P1, P2, P3 et P4 sensiblement de même durée T=τ/4. Lors de la phase P1, la tension ϕ croit linéairement depuis sa valeur basse VL jusqu'à sa valeur haute VH. Lors de la phase P2, la tension ϕ reste sensiblement constante et égale à sa valeur haute VH. Lors de la phase P3, la tension ϕ décroit linéairement depuis sa valeur haute VH jusqu'à sa valeur basse VL. Lors de la phase P4, la tension ϕ reste sensiblement constante et égale à sa valeur basse VL.
Les tensions VIN et VOUT sont synchronisées sur la tension d'alimentation ϕ, qui sert aussi de signal d'horloge. Les tensions VIN et VOUT sont des tensions alternatives présentant une variation de forme similaire à celle de la tension d'alimentation variable ϕ. Les tensions VIN et VOUT définissent respectivement des signaux logiques IN et OUT. Le signal logique IN, respectivement OUT, est à un état haut lorsque l'amplitude de la tension VIN, respectivement VOUT, est à un niveau haut, par exemple proche de l'amplitude de la tension d'alimentation ϕ, et est à un niveau bas lorsque l'amplitude de la tension VIN, respectivement VOUT, est à un niveau bas, par exemple proche de 0 volts. La tension VIN présente une avance de phase de l'ordre de T=τ/4 sur la tension d'alimentation ϕ. La tension VOUT est quant à elle en phase avec la tension d'alimentation ϕ.
Dans l'exemple représenté en figure 3, le signal d'entrée IN est à l'état haut pendant deux périodes τ successives du signal d'alimentation ϕ, puis à l'état bas pendant une troisième période du signal d’alimentation ϕ.
La tension de sortie VOUT dépend du rapport entre la capacité variable CSD de la cellule capacitive C1 commandée par la tension d'entrée VIN, et la capacité fixe CL. Pour un 0 logique du signal d'entrée IN (tension VIN d'amplitude proche de 0 volts), la capacité CSD de la cellule capacitive C1 reste à une valeur basse CSDL, et l'impulsion de tension VOUT transmise sur la borne de sortie s1 de la cellule buffer est à un niveau d'amplitude bas, par exemple proche de 0 volts. Pour un 1 logique du signal d'entrée IN (tension VIN d'amplitude proche de l'amplitude de la tension d'alimentation ϕ), la capacité CSD de la cellule capacitive C1 augmente jusqu'à une valeur haute CSDH, et on obtient sur la borne de sortie s1 de la cellule buffer une impulsion de tension VOUT présentant un niveau d'amplitude haut, par exemple proche de l'amplitude de la tension d'alimentation ϕ. Le circuit de maintien H interne à la cellule buffer permet de maintenir entre les bornes d'alimentation a1 et de sortie s1 de la cellule buffer, pendant la phase de décroissance de l'impulsion de niveau haut de la tension d'entrée VIN de la cellule (phase P3 de la tension VIN, correspondant à la phase P2 de la tension ϕ), une capacité sensiblement égale à la valeur haute CSDH de capacité de la cellule capacitive C1, ce qui permet de fournir en sortie de la cellule une impulsion de niveau haut de même forme (trapézoïdale dans cette exemple) que la tension d'alimentation ϕ.
Comme décrit dans les demandes de brevet susmentionnées, le circuit de maintien H peut comprendre un condensateur à capacité variable à commande électromécanique à quatre électrodes, ou un condensateur à capacité fixe et un élément à résistance variable. Alternativement, le circuit de maintien H peut être omis lorsqu'un phénomène physique inhérent à la structure de la cellule capacitive C1, par exemple une force de rappel électrostatique, permet de maintenir la capacité CSD de la cellule C1 à sa valeur haute CSDH pendant la phase P3 de décroissance de la tension VIN.
En pratique, la tension d'alimentation trapézoïdale ϕ peut être approximée par une tension sinusoïdale de période τ, ou par toute autre forme permettant une progressivité de l’établissement de la tension (forme à variation continue).
On notera que la cellule buffer décrite en relation avec les figures 2 et 3 est une cellule buffer non inverseuse, c'est-à-dire qu'elle recopie sur sa borne de sortie s1 un signal OUT ayant le même état logique que le signal IN appliqué sur sa borne d'entrée e1. De façon similaire, on peut réaliser une cellule buffer inverseuse en logique adiabatique capacitive, en remplaçant simplement, dans l'exemple de la figure 2, la cellule capacitive à variation positive de capacité C1 par une cellule capacitive à variation négative de capacité.
Plus généralement, diverses fonctions logiques de base, et en particulier les fonctions ET, OU, NON OU, NON ET, peuvent être réalisées en logique adiabatique capacitive au moyen d'une ou plusieurs cellules capacitives à capacité variable, à variation positive de capacité et/ou à variation négative de capacité.
On notera que dans un circuit logique adiabatique capacitif utilisant une tension d’alimentation variable périodique à quatre phases, tel que décrit ci-dessus, pour pouvoir cascader un grand nombre de cellules logiques élémentaires, il convient en pratique de prévoir quatre tensions d’alimentation variables périodiques ϕ1, ϕ2, ϕ3 et ϕ4 similaires, c'est-à-dire de même fréquence, de même forme et de même niveau d'amplitude, par exemple des tensions trapézoïdales identiques ou similaires à la tension ϕ de la figure 3, mais déphasées deux à deux d'environ π/2 radians. A titre d’exemple, la tension ϕ2 est en retard de phase d'environ π/2 radians par rapport à la tension ϕ1, la tension ϕ3 est en retard de phase d'environ π/2 radians par rapport à la tension ϕ2, et la tension ϕ4 est en retard de phase d'environ π/2 radians par rapport à la tension ϕ3. Ainsi, en sortie de chaque cellule logique élémentaire recevant une tension d’alimentation ϕj, avec j entier allant de 1 à 4, on connectera une cellule logique élémentaire recevant la tension d’alimentation ϕj+1 mod 4 (c'est-à-dire la tension d’alimentation de rang j+1 modulo 4).
La figure 4 représente de façon schématique un exemple d’un convertisseur analogique numérique 100 selon un mode de réalisation. On considère ici un convertisseur adapté à convertir une tension analogique d’entrée Vana appliquée sur une borne d’entrée in du convertisseur, en N signaux logiques binaires A1, ... AN du type décrit ci-dessus, formant un code numérique de N bits représentatif de la tension d’entrée Vana, avec N entier supérieur ou égal à 2, par exemple supérieur ou égal à 3. Le convertisseur de la figure 4 a une architecture dite parallèle, c'est-à-dire que les N signaux binaires A1, ... AN sont fournis en parallèle (simultanément) sur respectivement N bornes de sortie distinctes out1, ... outN du convertisseur.
Le convertisseur 100 de la figure 4 comprend N cellules à capacité variable C1, ... CN du type décrit en relation avec la figure 1. Dans l’exemple représenté, les cellules C1, ... CN sont des cellules à variation positive de capacité.
Chaque cellule Ci, avec i entier allant de 1 à N, a son électrode de commande G reliée, par exemple connectée, à la borne d’entrée in du convertisseur.
Chaque cellule Ci a en outre son électrode D reliée, par exemple connectée, à un noeud d’application d’une tension d’alimentation variable périodique ϕ1 du convertisseur, par exemple une tension trapézoïdale du type décrit ci-dessus.
Chaque cellule Ci a de plus son électrode R reliée, par exemple connectée, à un noeud GND d'application d'un potentiel de référence du convertisseur, par exemple connecté à la masse.
Les cellules C1, ... CN ont leurs électrodes S respectives reliées, par exemple connectées, respectivement aux bornes de sortie out1, ... outN du convertisseur.
Outre le convertisseur 100, on a également représenté sur la figure 4, de façon schématique et partielle, un circuit logique adiabatique capacitif 120 comportant N bornes d’entrée in1, ... inN reliées, par exemple connectées, respectivement aux N bornes de sortie out1, ... outN du convertisseur 100. Chaque borne d’entrée ini du circuit logique 120 correspond par exemple à une borne d’entrée d’une cellule logique élémentaire du circuit. Dans l’exemple représenté, le circuit 120 comprend N cellules buffer B1, ... BN, par exemple du type décrit en relation avec la figure 2, chaque cellule Bi ayant sa borne d’entrée e1 connectée à la borne d’entrée ini de même indice i du circuit 120. Chaque cellule buffer Bi reçoit sur son noeud d’alimentation a1 une tension variable périodique ϕ2, par exemple une tension identique ou similaire à la tension ϕ1 mais en retard de phase de π/2 radians par rapport à la tension ϕ1. Le circuit 120 peut comprendre d’autres cellules logiques adiabatiques capacitives, non détaillées, cascadées en sortie des cellules B1, ... BN. Les sorties ces cellules B1, ... BN peuvent être connectées à un même bloc logique (non représenté) permettant de combiner les N bits de sortie pour générer tout autre type de codage binaire, par exemple permettant de passer d’un codage binaire thermométrique à un codage binaire naturel.
La capacité CSD de chaque cellule Ci du convertisseur 100 peut varier entre une valeur basse CSDL et une valeur haute CSDH en fonction de la tension appliquée entre ses électrodes G et R, c'est-à-dire en fonction de la tension d’entrée Vana du convertisseur. La tension d’entrée Vana est par exemple référencée par rapport au noeud GND.
Selon un aspect du mode de réalisation de la figure 4, les cellules C1, ... CN du convertisseur présentent respectivement différentes tensions de seuil de basculement entre la valeur basse CSDL et la valeur haute CSDH de leur capacité CSD.
La figure 5 est un diagramme illustrant un exemple de fonctionnement des cellules capacitives C1, ... CN du convertisseur analogique numérique de la figure 4.
Sur la figure 5, on a représenté, pour chacune des cellules capacitives C1, ... CN du convertisseur, l’évolution de la capacité CSD de la cellule en fonction de la tension UGR appliquée entre ses électrodes de commande G et R. Comme cela apparaît sur la figure 5, les fonctions de transfert f1, ... fn des différentes cellules, avec, pour chaque cellule, CSD=fi(UGR), ont des formes similaires. Plus particulièrement, pour chaque cellule Ci, il existe un seuil de tension VTHi tel que, lorsque la tension UGR de la cellule franchit ce seuil, la capacité CSD de la cellule bascule brusquement de sa valeur basse CSDL à sa valeur haute CSDH, ou de sa valeur haute CSDH à sa valeur basse CSDL. Dans cet exemple, les cellules C1, ... CN ont toutes sensiblement la même valeur basse CSDL et la même valeur haute CSDH de capacité. Comme cela apparaît sur la figure 5, les cellules C1, ... CN ont toutes des tensions de seuil différentes. Plus particulièrement, dans l’exemple représenté, les tensions de seuil VTH1, ... VTHN sont croissantes en fonction du rang de l’indice i considéré. Autrement dit, pour chaque cellule Ci à l’exception de la cellule C1, la tension de seuil VTHi de la cellule est strictement supérieure à la tensions de seuil VTHi-1 de la cellule Ci-1. Dans l’exemple de la figure 5, l’écart entre les tensions de seuil de deux cellules consécutives est sensiblement constant. Autrement dit, pour chaque cellule Ci à l’exception de la cellule C1, l’écart VTHi-VTHi-1 est sensiblement égal à une même valeur ΔVTH.
La figure 6 est un diagramme illustrant le fonctionnement du convertisseur de la figure 4.
On considère dans cet exemple un convertisseur analogique numérique à N=2 bits de sortie. La figure 6 représente plus particulièrement l’évolution, en fonction du temps t (en abscisse), de la tension analogique d’entrée Vana du convertisseur, de la tension d’alimentation ϕ1 du convertisseur, et des signaux logiques binaires de sortie A1 et A2 du convertisseur (en volts, en ordonnée).
La tension de sortie Ai sur chaque borne de sortie outi du convertisseur dépend du rapport entre la capacité variable CSD de la cellule Ci, commandée par la tension d'entrée Vana, et d’une capacité parasite de sortie (non détaillée sur la figure 4) formée entre la borne de sortie outi du convertisseur et le noeud GND, pouvant être assimilée à une capacité fixe, correspondant par exemple à la capacité équivalente de la cellule logique Bi.
Lorsque la tension analogique d’entrée Vana est inférieure au seuil VTH1 de basculement de la cellule C1, les capacités CSD des cellules C1 et C2 sont toutes deux à leur valeur basse CSDL, de sorte que les impulsions de tension A1 et A2 transmises sur les bornes de sortie out1 et out2 du convertisseur sont toutes deux à un niveau d'amplitude bas, par exemple proche de 0 volts, correspondant à des 0 logiques des signaux d’entrée du circuit 120. Lorsque la tension analogique d’entrée Vana franchit le seuil VTH1, la capacité CSD de la cellule C1 bascule à sa valeur haute CSDH, tandis que la capacité CSD de la cellule C2 reste à sa valeur basse CSDL. Les impulsions de tension A1 et A2 transmises sur les bornes de sortie out1 et out2 du convertisseur sont alors respectivement à un niveau haut, par exemple proche de l’amplitude de la tension d’alimentation ϕ1, et à un niveau d'amplitude bas, par exemple proche de 0 volts, correspondant respectivement à un 1 logique et à un 0 logique des signaux d’entrée du circuit 120. Lorsque la tension analogique d’entrée Vana franchit le seuil VTH2, la capacité CSD de la cellule C2 bascule à sa valeur haute CSDH, tandis que la capacité CSD de la cellule C1 reste à sa valeur haute CSDH. Les impulsions de tension A1 et A2 transmises sur les bornes de sortie out1 et out2 du convertisseur sont alors toutes deux à un niveau haut, correspondant à des 1 logiques des signaux d’entrée du circuit 120.
Le convertisseur 100 de la figure 4 permet ainsi de réaliser un codage binaire thermométrique du signal analogique d’entrée Vana. En pratique, d’autres types de codes binaires pourront être générés en adaptant les fonctions de transfert f1, ... fN des cellules capacitives C1, ... CN.
Les noeuds de sortie out1, ... outN du convertisseur peuvent être régulièrement remis à une tension nulle, pour fixer la polarisation statique des signaux logiques binaires de sortie A1, ... AN. Pour cela, chaque noeud de sortie outi du convertisseur 100 peut être relié au noeud GND par l’intermédiaire d’un interrupteur de remise à zéro, non représenté. A titre de variante, chaque noeud de sortie outi du convertisseur 100 peut être relié au noeud GND directement par une résistance fixe, de préférence une résistance de valeur élevée permettant d’obtenir une constante de temps de décharge très supérieure, par exemple au moins 10 fois supérieure, à la période du signal d’alimentation périodique.
Les figures 7 et 8 sont des vues en coupe schématiques d’un exemple de réalisation des cellules à capacité variable C1 et C2 d’un convertisseur analogique numérique du type décrit en relation avec les figures 4, 5 et 6. Plus particulièrement, la figure 7 représente un exemple de réalisation de la cellule C1, et la figure 8 représente un exemple de réalisation de la cellule C2. Bien que l’on ait représenté ici uniquement deux cellules, la personne du métier saura adapter l’enseignement décrit pour réaliser un plus grand nombre N de cellules Ci présentant des tensions de seuil de basculement VTHi distinctes.
Les cellules C1 et C2 des figures 7 et 8 sont chacune constituées d’un condensateur à capacité variable à quatre électrodes à commande électromécanique.
Le condensateur C1 de la figure 7 comprend deux ensembles mobiles l'un par rapport à l'autre, appelés ci-après respectivement ensemble fixe et ensemble mobile. Tous les éléments de l'ensemble fixe sont fixes les uns par rapport aux autres, et tous les éléments de l'ensemble mobile sont fixes les uns par rapport aux autres.
Dans l'exemple de la figure 7, les électrodes S et G font partie de l'ensemble fixe, et les électrodes D et R font partie de l'ensemble mobile. Sur la figure 7, on a représenté schématiquement par des traits interrompus les liaisons mécaniques (rigides) entre les différents éléments de l'ensemble fixe d'une part, et entre les différents éléments de l'ensemble mobile d'autre part. Le carré référencé 501 sur la figure 7 représente schématiquement un élément d'isolation électrique de l'ensemble fixe, isolant électriquement l'électrode S de l'électrode G, et le carré référencé 503 sur la figure 7 représente schématiquement un élément d'isolation électrique de l'ensemble mobile, isolant électriquement l'électrode D de l'électrode R. En pratique, certaines liaisons mécaniques inter-électrodes peuvent être des liaisons sans contact, par exemple au moyen d’une force électrostatique, ce qui permet également d’assurer la fonction d’isolation électrique entre ces électrodes.
L'électrode S comprend deux plaques conductrices 511a et 511b sensiblement horizontales et en vis-à-vis l'une de l'autre (c'est-à-dire sensiblement confondues en projection verticale), connectées électriquement l'une à l'autre. Dans la présente description, on entend par plaque conductrice une plaque en un matériau apte à conduire des charges électriques, ce matériau pouvant être un matériau conducteur, par exemple un métal, ou encore un matériau semiconducteur, par exemple du silicium. L'électrode S comprend en outre deux plaques conductrices additionnelles 511a' et 511b' sensiblement horizontales et en vis-à-vis l'une de l'autre, fixes par rapport aux plaques conductrices 511a et 511b, et connectées électriquement aux plaques conductrices 511a et 511b. L'électrode G comprend deux plaques conductrices 513a et 513b sensiblement horizontales et en vis-à-vis l'une de l'autre, connectées électriquement l'une à l'autre. L'électrode D comprend une plaque conductrice 515 sensiblement horizontale. L'électrode R comprend une plaque conductrice 517.
Dans cet exemple, les plaques conductrices 511a et 511a' de l'électrode S sont sensiblement coplanaires (c'est-à-dire que le plan médian entre la face supérieure et la face inférieure de la plaque conductrice 511a et le plan médian entre la face supérieure et la face inférieure de la plaque conductrice 511a' sont confondus), et les plaques conductrices 511b et 511b' de l'électrode S sont sensiblement coplanaires. L'ensemble fixe et l'ensemble mobile sont agencés de façon que les plaques conductrices 515 et 517 de l'ensemble mobile soient disposées respectivement :
- dans un plan horizontal situé entre le plan horizontal des plaques conductrices 511a et 511a' et le plan horizontal des plaques conductrices 511b et 511b', par exemple à équidistance du plan des plaques conductrices 511a et 511a' et du plan des plaques conductrices 511b et 511b' ; et
- dans un plan horizontal situé entre le plan horizontal de la plaque conductrice 513a et le plan horizontal de la plaque conductrice 513b, par exemple à équidistance du plan de la plaque conductrice 513a et du plan de la plaque conductrice 513b.
Dans l'exemple de la figure 7, la plaque conductrice 517 est disposée au moins partiellement en vis-à-vis des plaques conductrices 513a et 513b.
Il existe une position de fonctionnement du condensateur (la position représentée en figure 7), correspondant par exemple à une position de repos (position en l'absence de toute polarisation électrique du condensateur), dans laquelle la plaque conductrice 515 est partiellement en vis-à-vis des plaques conductrices 511a et 511b et partiellement en vis-à-vis des plaques conductrices 511a' et 511b', avec, en projection verticale, une distance de recouvrement d entre la plaque conductrice 515 et les plaques conductrices 511a et 511b égale à une distance de recouvrement d' entre la plaque conductrice 515 et les plaques conductrices 511a' et 511b'.
Dans cet exemple, l'ensemble mobile est libre de se déplacer selon un unique degré de liberté en translation horizontale (parallèlement aux plaques conductrices 511a, 511b, 511a', 511b', 513a, 513b, 515, 517) par rapport à l'ensemble fixe, de façon à modifier la surface de la plaque conductrice mobile 517 en vis-à-vis des plaques 513a et 513b, et la surface de la plaque conductrice 515 en vis-à-vis des plaques 511a et 511b et/ou 511a’ et 511b’. Ce mouvement est représenté par une double flèche MV sur la figure 7. Plus particulièrement, dans l'exemple de la figure 7, l'ensemble fixe et l'ensemble mobile sont agencés de façon que lorsque la surface de la plaque conductrice 517 en vis-à-vis des plaques conductrices 513a et 513b augmente, la surface de la plaque conductrice 515 en vis-à-vis des plaques conductrices 511a et 511b augmente, et la surface de la plaque conductrice 515 en vis-à-vis des plaques conductrices 511a’ et 511b’ diminue (jusqu’à devenir nulle lorsque la distance de recouvrement d’ s’annule ou devient négative).
Le condensateur C1 de la figure 7 peut en outre comporter des moyens de rappel (non visibles sur la figure 5), par exemple un ressort de rappel, agencés pour, en l'absence de toute polarisation électrique des électrodes S, D, G et R, ramener l'ensemble mobile dans une position (par rapport à l'ensemble fixe) dite de repos, par exemple la position représentée en figure 7.
Au premier ordre, la capacité CSD du condensateur C1 entre ses électrodes principales S et D est proportionnelle à la surface de la plaque conductrice 515 en vis-à-vis des plaques conductrices 511a et 511b ou en vis-à-vis plaques conductrices 511a' et 511b'.
Lorsque le condensateur C1 est dans sa position de repos telle que représentée en figure 7, la capacité CSD entre les électrodes principales S et D du condensateur est à une valeur basse CSDL. Si une tension de niveau bas est appliquée entre les électrodes de commande G et R du condensateur, le condensateur reste dans sa position de repos et la capacité CSD reste à sa valeur basse CSDL, et ce quelle que soit la valeur de la tension appliquée entre ses électrodes S et D. En effet, du fait que les distances de recouvrement d et d’ sont sensiblement identiques, l'application d'une tension non nulle entre les électrodes S et D n'entraine aucun mouvement significatif de l'ensemble mobile par rapport à l'ensemble fixe.
Lorsque la tension appliquée entre les électrodes de commande G et R du condensateur augmente, la plaque conductrice mobile 517 est attirée entre les plaques conductrices fixes 513a et 513b, par interaction électrostatique. Ceci entraine un déplacement horizontal de l'ensemble mobile par rapport à l'ensemble fixe, tendant à augmenter la surface de la plaque conductrice mobile 517 en vis-à-vis des plaques conductrices 513a et 513b, et par conséquent à augmenter la distance de recouvrement d entre la plaque conductrice 515 et les plaques conductrices 511a et 511b, et à diminuer la distance de recouvrement d’ entre la plaque conductrice 515 et les plaques conductrices 511a’ et 511b’. Tant que la distance de recouvrement d’ est positive, la variation de la capacité CSD est négligeable. Lorsque la distance de recouvrement d’ s’annule, l’équilibre des forces de rappel électrostatique lié à la symétrie des électrodes de sortie est brisé, de sorte que l’ensemble mobile bascule brusquement vers la gauche, augmentant significativement la surface de la plaque conductrice 515 en vis-à-vis des plaques conductrices 511a et 511b. La capacité CSD bascule alors de sa valeur basse CSDL à sa valeur haute CSDH.
La longueur de recouvrement d=d’ en position de repos détermine le seuil de basculement VTH1 de la cellule. Plus cette longueur de recouvrement, ou longueur de pénétration, est importante, plus le seuil VTH1 (c'est-à-dire la tension à appliquer entre les électrodes G et R pour briser la symétrie des électrodes de sortie) est important.
Le condensateur C2 de la figure 8 comprend les mêmes éléments que le condensateur C1 de la figure 7, agencés sensiblement de la même manière. Le condensateur C2 de la figure 8 diffère du condensateur C1 de la figure 7 principalement en ce que, dans le condensateur C2 de la figure 8, la longueur de recouvrement d=d’, en position de repos, entre la plaque conductrice 515 et les plaques conductrices 511a et 511b d’une part, et entre la plaque conductrice 515 et les plaques conductrices 511a’ et 511b’ d’autre part, est supérieure à celle du condensateur C1 de la figure 7. Il en résulte que la tension de seuil de basculement VTH2 du condensateur C2 est supérieure à la tension de seuil de basculement VTH1 du condensateur C1.
A titre de variante, en position de repos, la distance d=d’ peut être une distance négative, ou distance de non recouvrement. Lorsque la tension appliquée entre les électrodes de commande G et R du condensateur augmente, la plaque conductrice mobile 515 tend à se rapprocher des plaques conductrices 511a et 511b. L’équilibre des force de rappel électrostatique est brisé lorsque la plaque conductrice 515 commence à pénétrer entre les plaques conductrices 511a et 511b. L’ensemble mobile bascule alors brusquement vers la gauche, conduisant au basculement de la plaque conductrice 515 en vis-à-vis des plaques conductrices 511a et 511b. La capacité CSD bascule alors de sa valeur basse CSDL à sa valeur haute CSDH. La distance de non recouvrement d=d’ en position de repos détermine le seuil de basculement de la cellule.
Plus généralement, la personne du métier saura prévoir d’autres arrangements de condensateurs à capacité variable à quatre électrodes à commande électromécanique permettant d’obtenir les fonctions de transfert f1, ... fn illustrées par la figure 5, par exemple en adaptant des structures de condensateur à capacité variable à quatre électrodes à commande électromécanique décrites dans les demandes de brevet susmentionnées.
La figure 9 est un schéma électrique d’un autre exemple de réalisation d’une cellule à capacité variable Ci d’un convertisseur analogique numérique du type décrit en relation avec les figures 4, 5 et 6.
Dans l’exemple de la figure 9, la cellule Ci est réalisée à partir de condensateurs à capacités fixes et d’un élément à résistance variable. Plus particulièrement, la cellule Ci comprend, entre ses bornes S et D, une association en série d’un condensateur CAP1 à capacité fixe, et d’un élément résistif à résistance variable RV. Le condensateur CAP1 a une première électrode reliée, par exemple connectée, à la borne S de la cellule, et une deuxième électrode reliée, par exemple connectée, à une première borne de conduction principale n1 de l’élément à résistance variable RV. L’élément RV a en outre une deuxième borne de conduction principale n2 reliés, par exemple connectés, à la borne D de la cellule.
L’élément RV comprend au moins une borne de commande g, isolée électriquement de ses bornes de conduction n1 et n2, adaptée à recevoir un signal de commande pour faire varier la résistance Rn1n2 entre ses bornes n1 et n2 entre une valeur basse Rn1n2L et une valeur haute Rn1n2H. La borne de commande g de l’élément RV est reliée, par exemple connectée, à la borne de commande G de la cellule Ci.
L'élément RV est par exemple un transistor, par exemple un transistor MOS, les bornes n1 et n2 correspondant alors aux bornes de conduction du transistor (par exemple la source et le drain dans le cas d'un transistor MOS) et la borne g correspondant à une borne de commande du transistor (la grille dans le cas d'un transistor MOS). Dans ce cas, le signal de commande appliqué sur la borne g de l'élément RV est référencé par rapport à la borne n1 ou n2 de l'élément RV. De préférence, l'élément RV est un transistor MOS à faible tension de seuil, par exemple présentant une tension de seuil inférieure à 0,1 V, voire une tension de seuil nulle.
A titre de variante, l'élément RV peut comprendre une deuxième borne de commande (non représentée) aussi appelé borne de commande de référence, isolée électriquement de la borne de commande commande g et des bornes de conduction principales n1 et n2, le signal de commande appliqué sur la borne g étant référencé par rapport à la borne de commande de référence. Un exemple de réalisation d'un tel élément est par exemple un relai électromécanique à quatre bornes (deux bornes principales de conduction et deux bornes de commande isolées électriquement l'une de l'autre et des deux bornes principales de conduction).
Dans l'exemple de la figure 9, l'élément à résistance variable RV est un élément à variation négative de résistance, c'est-à-dire que la résistance Rn1n2 entre ses bornes principales n1 et n2 est une fonction décroissante de la tension appliquée sur sa borne de commande g.
Dans l’exemple de la figure 9, une capacité CAP2 a été représentée, en parallèle de l’association en série du condensateur CAP1 et de l’élément résistif RV. En pratique, la capacité CAP2 peut ne pas comprendre de composant spécifiquement réalisé et connecté entre les bornes S et D, mais correspondre à la somme des capacités parasites des différents éléments reliés entre les bornes S et D. De plus, dans cet exemple, une capacité CL a en outre été représentée, connecté entre la borne D et le noeud GND. En pratique, la capacité CL peut ne pas comprendre de composant spécifiquement réalisé et connecté entre la borne D et le noeud GND, mais correspondre à la somme des capacités parasites des différents éléments reliés entre la borne D et le noeud GND.
La capacité du condensateur CAP2 est inférieure à la capacité du condensateur CAP1. De préférence, la capacité du condensateur CAP2 est faible devant la capacité CL, et la capacité du condensateur CAP1 est élevée devant la capacité CL. A titre d'exemple, la capacité du condensateur CAP2 est au moins dix fois plus faible que la capacité CL et la capacité du condensateur CAP1 est au moins dix fois plus élevée que la capacité CL. De préférence, le produit Rn1n2H x CAP1 est très supérieur, par exemple au moins dix fois supérieur, à la période de la tension d’alimentation ϕ et le produit Rn1n2L x CAP1 est très inférieur, par exemple au moins dix fois inférieur, à la période de la tension d’alimentation ϕ.
Dans l’exemple de la figure 9, le seuil de tension VTHi de la cellule Ci correspond à un seuil de tension de basculement de la résistance Rn1n2 de l’élément à résistance variable RV entre sa valeur basse Rn1n2L et sa valeur haute Rn1n2H. Lorsque la tension appliquée sur la borne de commande G de la cellule est inférieure au seuil VTHi, la résistance de l’élément RV est à sa valeur haute Rn1n2H (correspondant par exemple, dans le cas d’un transistor, à la résistance à l’état bloqué du transistor). La capacité équivalente de la cellule Ci entre ses bornes S et D est alors relativement basse, par exemple sensiblement égale à la capacité du condensateur CAP2 seul, correspondant à la valeur basse CSDL de la capacité CSD de la cellule Ci. Lorsque la tension appliquée sur la borne de commande G de la cellule est supérieure au seuil VTHi, la résistance de l’élément RV est à sa valeur basse Rn1n2L (correspondant par exemple, dans le cas d’un transistor, à la résistance à l’état passant du transistor). La capacité équivalente de la cellule Ci entre ses bornes S et D est alors relativement haute, par exemple sensiblement égale à la capacité du condensateur CAP1 seul (en considérant la capacité du condensateur CAP2 comme négligeable devant la capacité du condensateur CAP1), correspondant à la valeur haute CSDL de la capacité CSD de la cellule Ci.
Les figures 10 et 11 illustrent plus en détail des exemples de réalisation de l’élément à résistance variable RV de la figure 9, permettant de réaliser des cellules Ci présentant des tensions de seuil VTHi différentes, de façon à obtenir un fonctionnement du type décrit en relation avec les figures 4, 5 et 6.
Dans l’exemple de la figure 10, l’élément RV comprend un transistor T1, par exemple un transistor MOS, par exemple un transistor MOS à canal N. Le transistor T1 a un premier noeud de conduction (source ou drain dans le cas d’un transistor MOS) relié, par exemple connecté, à sa borne n1, et un deuxième noeud de conduction (drain ou source dans le cas d’un transistor MOS) relié, par exemple connecté, à sa borne n2. Le transistor T1 a en outre un noeud de commande (grille dans le cas d’un transistor MOS) relié à la borne de commande g de l’élément RV par l’intermédiaire d’un pont diviseur de tension résistif. Plus particulièrement, dans cet exemple, le pont diviseur de tension de l’élément RV comprend une résistance R ayant une première extrémité reliée, par exemple connectée, à la borne de commande g, et une deuxième extrémité reliée, par exemple connectée, au noeud de commande du transistor T1. Le pont diviseur de tension de l’élément RV comprend en outre une résistance Ri ayant une première extrémité reliée, par exemple connectée, au noeud GND, et une deuxième extrémité reliée, par exemple connectée, à la deuxième extrémité de la résistance R. On peut ainsi jouer sur le rapport de division du pont diviseur formé par les résistances R et Ri pour fixer le seuil de basculement VTHi de la cellule. Par exemple, dans un convertisseur du type décrit en relation avec la figure 4, les transistors T1 des éléments RV des différentes cellules Ci peuvent être identiques ou similaires, aux dispersions de fabrication près, et peuvent en particulier avoir une même tension de seuil VTH. Les résistances R des éléments RV des différentes cellules Ci peuvent en outre être sensiblement identiques. Les résistances Ri des différentes cellules Ci peuvent en revanche être différentes de façon à obtenir des cellules Ci présentant des tensions de seuil de basculement VTHi différentes, par exemple tel qu’illustré sur la figure 5.
Dans l’exemple de la figure 11, l’élément RV comprend un transistor MOS T1, par exemple un transistor MOS à canal N. Le transistor T1 a un premier noeud de conduction (source ou drain) relié, par exemple connecté, à sa borne n1, et un deuxième noeud de conduction (drain ou source) relié, par exemple connecté, à sa borne n2. Le transistor T1 a en outre un premier noeud de commande (grille dans le cas d’un transistor MOS) relié, par exemple connecté, à la borne de commande g de l’élément RV.
Le transistor T1 de l’élément RV de la figure 11 est un transistor MOS à double grilles. Par transistor MOS à double grilles, on entend ici un transistor comprenant une région de formation de canal bordée latéralement d'une part par une région de source et d'autre part par une région de drain, et comportant en outre une première grille de commande ou grille de face avant (fg), disposée au-dessus de la région de formation de canal et isolée de la région de formation de canal par une couche diélectrique, et une deuxième grille de commande ou grille de face arrière (bg), disposée sous la région de formation de canal. Dans un tel transistor, le courant circulant entre le drain et la source du transistor est fonction non seulement du potentiel appliqué sur la grille de face avant du transistor, mais aussi du potentiel appliqué sur sa grille de face arrière. En particulier, la tension de seuil du transistor, c'est-à-dire la tension minimale à appliquer entre la grille de face avant et la source du transistor pour rendre le transistor passant, dépend du potentiel appliqué sur la grille de face arrière du transistor. Le transistor T1 est par exemple un transistor de type SOI (de l’anglais "Semiconductor On Insulator" – semiconducteur sur isolant), la grille de face arrière étant alors isolée de la région de formation de canal par une couche diélectrique. De préférence, le transistor T1 est un transistor de type FDSOI (de l’anglais "Fully Depleted Semiconductor On Insulator" – semiconducteur entièrement déplété sur isolant), c'est-à-dire un transistor SOI dans lequel la région de formation de canal est entièrement déplétée en l’absence de polarisation du transistor. En effet, dans un transistor FDSOI, les variations du potentiel de commande appliqué sur la grille de face arrière du transistor provoquent des variations significatives de la tension de seuil du transistor, ce qui est particulièrement adapté à la mise en oeuvre des modes de réalisation qui vont être décrits, comme cela ressortira plus clairement de la suite de la description. Les modes de réalisation décrits ne se limitent toutefois pas au cas où le transistor T1 est de type SOI ou FDSOI. Plus généralement, les modes de réalisation décrits s’appliquent à tous types de transistors MOS à deux grilles de commande disposées respectivement du côté de la face avant et du côté de la face arrière de la région de formation de canal du transistor. A titre d’exemple, les modes de réalisation décrits sont compatibles avec des transistors MOS de type "bulk", comportant une région de corps semiconductrice disposée sous la région de formation de canal, dont la face supérieure est en contact avec la face inférieure de la région de formation de canal. Dans ce cas, la grille de face arrière est constituée par la région de corps du transistor, et n’est pas isolée de la région de formation de canal. A titre de variante, le transistor T1 peut être un transistor de type FinFET (ou transistor à ailette).
Dans cet exemple, la grille de face avant (fg) du transistor T1 est reliée, par exemple connectée, à la borne de commande g de l’élément RV, la grille de face arrière (bg) du transistor T1 étant reliée, par exemple connectée, à une borne de commande supplémentaire g’ de l’élément RV. On peut alors jouer sur la tension de commande appliquée sur la borne de commande supplémentaire g’ pour fixer la tension de seuil du transistor T1, et donc le seuil de basculement VTHi de la cellule capacitive. Par exemple, dans un convertisseur du type décrit en relation avec la figure 4, les transistors T1 des éléments RV des différentes cellules Ci du convertisseur peuvent être identiques ou similaires, aux dispersions de fabrication près. Les bornes de commande supplémentaires g’ des transistors T1 des éléments RV des différentes cellules Ci peuvent en revanche être reliées à des bornes d’application de tensions de polarisation différentes, de façon que les transistors T1 des différentes cellules Ci présentent des tensions de seuil différentes, définissant des seuils de basculement VTHi différents, par exemple tel qu’illustré sur la figure 5.
On notera que les exemples de réalisation des figures 10 et 11 peuvent être combinés. Autrement dit, les tensions de seuil VTHi des éléments RV des différentes cellules Ci peuvent être définies en jouant à la fois sur une tension de polarisation de grille de face arrière du transistor T1 et sur une valeur de résistance d’un pont diviseur de tension relié à la grille de face avant du transistor T1.
La figure 12 est un diagramme illustrant un deuxième exemple de fonctionnement du convertisseur analogique numérique de la figure 4, permettant d’obtenir un codage binaire naturel du signal analogique d’entrée Vana. Par souci de simplification, on considère ici un convertisseur à N=3 bits, étant entendu que les exemples décrits peuvent être adaptés quel que soit le nombre N de bits du convertisseur.
Sur la figure 12, on a représenté, pour chacune des cellules capacitives C1, C2 et C3 du convertisseur, l’évolution de la capacité CSD de la cellule en fonction de la tension UGR appliquée entre ses électrodes de commande G et R.
Comme cela apparaît sur la figure 12, les fonctions de transfert f1, f2 et f3 des cellules C1, C2 et C3 ont des formes en créneaux dans une plage de tensions UGR correspondant à la dynamique d’entrée du convertisseur, c'est-à-dire la plage dans laquelle est susceptible d’évoluer la tension analogique d’entrée Vana du convertisseur en fonctionnement normal.
Dans l’exemple représenté, la fonction de transfert f1 de la cellule C1 fournissant le bit de poids le plus faible comprend quatre fronts montants et trois fronts descendants, soit sept transitions entre les valeur haute CSDH et basse CSDL de sa capacité CSD. Plus particulièrement, la cellule C1 présente un premier seuil de basculement VTH1 de la valeur basse CSDL vers la valeur haute CSDH de sa capacité CSD, un deuxième seuil VTH2, supérieur à VTH1, de basculement de la valeur haute CSDH vers la valeur basse CSDL de sa capacité CSD, un troisième seuil VTH3, supérieur à VTH2, de basculement de la valeur basse CSDL vers la valeur haute CSDH de sa capacité CSD, un quatrième seuil VTH4, supérieur à VTH3, de basculement de la valeur haute CSDH vers la valeur basse CSDL de sa capacité CSD, un cinquième seuil VTH5, supérieur à VTH4, de basculement de la valeur basse CSDL vers la valeur haute CSDH de sa capacité CSD, un sixième seuil VTH6, supérieur à VTH5, de basculement de la valeur haute CSDH vers la valeur basse CSDL de sa capacité CSD, et un septième seuil VTH7, supérieur à VTH6, de basculement de la valeur basse CSDL vers la valeur haute CSDH de sa capacité CSD.
De plus, dans cet exemple, la fonction de transfert f2 de la cellule C2 fournissant le bit de poids intermédiaire comprend deux fronts montants et un front descendant, soit trois transitions entre les valeurs haute CSDH et basse CSDL de sa capacité CSD. Plus particulièrement, la cellule C2 présente un premier seuil de basculement de la valeur basse CSDL vers la valeur haute CSDH de sa capacité CSD, sensiblement égal au seuil VTH2 de la cellule C1, un deuxième seuil de basculement de la valeur haute CSDH vers la valeur basse CSDL de sa capacité CSD, sensiblement égal au seuil VTH4 de la cellule C1, et un troisième seuil de basculement de la valeur basse CSDL vers la valeur haute CSDH de sa capacité CSD, sensiblement égal au seuil VTH6 de la cellule C1.
En outre, dans cet exemple, la fonction de transfert f3 de la cellule C3 fournissant le bit de poids le plus fort comprend un unique front montant, soit une unique transistion entre la valeur basse CSDL et la valeur haute CSDH de sa capacité CSD. Plus particulièrement, la cellule C3 présente un seuil de basculement de la valeur basse CSDL vers la valeur haute CSDH de sa capacité CSD, sensiblement égal au seuil VTH4 de la cellule C1.
Dans cet exemple, les cellules C1, C2, C3 ont toutes sensiblement la même valeur basse CSDL et la même valeur haute CSDH de capacité.
Dans l’exemple de la figure 12, l’écart entre deux seuils consécutifs parmi les seuils VTH1, VTH2, VTH3, VTH4, VTH5, VTH6, VTH7 est sensiblement constant. Autrement dit, pour tout indice k allant de 2 à 7, l’écart VTHk-VTHk-1 est sensiblement égal à une même valeur ΔVTH.
Comme dans l’exemple décrit en relation avec les figures 5 et 6, la tension de sortie Ai sur chaque borne de sortie outi du convertisseur dépend du rapport entre la capacité variable CSD de la cellule Ci, commandée par la tension d'entrée Vana, et d’une capacité parasite de sortie (non détaillée sur la figure 4) formée entre la borne de sortie outi du convertisseur et le noeud GND, pouvant être assimilée à une capacité fixe, correspondant par exemple à la capacité équivalente de la cellule logique Bi.
Lorsque la tension analogique d’entrée Vana est inférieure au seuil VTH1, les capacités CSD des cellules C1, C2 et C3 sont toutes deux à leur valeur basse CSDL, de sorte que les impulsions de tension A1, A2 et A3 transmises sur les bornes de sortie out1, out2 et out3 du convertisseur sont toutes trois à un niveau d'amplitude bas, correspondant à des 0 logiques des signaux d’entrée du circuit 120.
Lorsque la tension analogique d’entrée Vana franchit le seuil VTH1, la capacité CSD de la cellule C1 bascule à sa valeur haute CSDH, tandis que les capacités CSD des cellules C2 et C3 restent à la valeur basse CSDL. Les impulsions de tension A1, A2 et A3 transmises sur les bornes de sortie out1, out2 et out3 du convertisseur sont alors respectivement à un niveau haut, à un niveau bas, et à un niveau bas, correspondant respectivement à un 1 logique, à un 0 logique et à un 0 logique des signaux d’entrée du circuit 120.
Lorsque la tension analogique d’entrée Vana franchit le seuil VTH2, la capacité CSD de la cellule C1 bascule à sa valeur basse CSDL, la capacité CSD de la cellule C2 bascule à sa valeur haute CSDH, et la capacités CSD de la cellule C3 reste à la valeur basse CSDL. Les impulsions de tension A1, A2 et A3 transmises sur les bornes de sortie out1, out2 et out3 du convertisseur sont alors respectivement à un niveau bas, à un niveau haut, et à un niveau bas, correspondant respectivement à un 0 logique, à un 1 logique et à un 0 logique des signaux d’entrée du circuit 120.
Lorsque la tension analogique d’entrée Vana franchit le seuil VTH3, la capacité CSD de la cellule C1 bascule à sa valeur haute CSDH, la capacité CSD de la cellule C2 reste à sa valeur haute CSDH, et la capacités CSD de la cellule C3 reste à la valeur basse CSDL. Les impulsions de tension A1, A2 et A3 transmises sur les bornes de sortie out1, out2 et out3 du convertisseur sont alors respectivement à un niveau haut, à un niveau haut, et à un niveau bas, correspondant respectivement à un 1 logique, à un 1 logique et à un 0 logique des signaux d’entrée du circuit 120.
Lorsque la tension analogique d’entrée Vana franchit le seuil VTH4, la capacité CSD de la cellule C1 bascule à sa valeur basse CSDL, la capacité CSD de la cellule C2 bascule à sa valeur basse CSDL, et la capacités CSD de la cellule C3 bascule à sa valeur haute CSDH. Les impulsions de tension A1, A2 et A3 transmises sur les bornes de sortie out1, out2 et out3 du convertisseur sont alors respectivement à un niveau bas, à un niveau bas, et à un niveau haut, correspondant respectivement à un 0 logique, à un 0 logique et à un 1 logique des signaux d’entrée du circuit 120.
Lorsque la tension analogique d’entrée Vana franchit le seuil VTH5, la capacité CSD de la cellule C1 bascule à sa valeur haute CSDH, la capacité CSD de la cellule C2 reste à sa valeur basse CSDL, et la capacités CSD de la cellule C3 reste à sa valeur haute CSDH. Les impulsions de tension A1, A2 et A3 transmises sur les bornes de sortie out1, out2 et out3 du convertisseur sont alors respectivement à un niveau haut, à un niveau bas, et à un niveau haut, correspondant respectivement à un 1 logique, à un 0 logique et à un 1 logique des signaux d’entrée du circuit 120.
Lorsque la tension analogique d’entrée Vana franchit le seuil VTH6, la capacité CSD de la cellule C1 bascule à sa valeur basse CSDL, la capacité CSD de la cellule C2 bascule à sa valeur haute CSDH, et la capacités CSD de la cellule C3 reste à la valeur haute CSDH. Les impulsions de tension A1, A2 et A3 transmises sur les bornes de sortie out1, out2 et out3 du convertisseur sont alors respectivement à un niveau bas, à un niveau haut, et à un niveau haut, correspondant respectivement à un 0 logique, à un 1 logique et à un 1 logique des signaux d’entrée du circuit 120.
Lorsque la tension analogique d’entrée Vana franchit le seuil VTH7, la capacité CSD de la cellule C1 bascule à sa valeur haute CSDH, la capacité CSD de la cellule C2 reste à sa valeur haute CSDH, et la capacités CSD de la cellule C3 reste à la valeur haute CSDH. Les impulsions de tension A1, A2 et A3 transmises sur les bornes de sortie out1, out2 et out3 du convertisseur sont alors toutes à un niveau haut, correspondant à des 1 logiques des signaux d’entrée du circuit 120.
Le convertisseur réalise ainsi un codage binaire naturel du signal analogique d’entrée Vana.
La figure 13 est une vue en coupe schématique d’un exemple de réalisation d’une cellule à capacité variable Ci permettant d’obtenir une fonction de transfert en créneau, tel que décrit en relation avec la figure 12. La cellule Ci représentée sur la figure 13 permet d’obtenir une fonction de transfert similaire à la fonction de transfert f1 de la figure 12.
La cellule Ci de la figure 13 est constituée d’un condensateur à capacité variable à quatre électrodes à commande électromécanique.
Comme dans l’exemple des figures 7 et 8, Le condensateur Ci de la figure 13 comprend deux ensembles mobiles l'un par rapport à l'autre, appelés ci-après respectivement ensemble fixe et ensemble mobile, les électrodes S et G faisant partie de l'ensemble fixe, et les électrodes D et R faisant partie de l'ensemble mobile.
L'électrode S comprend quatre plaques conductrices 511a_1, 511a_2, 511a_3 et 511a_4 sensiblement horizontales, et quatre plaques conductrices 511b_1, 511b_2, 511b_3 et 511b_4 sensiblement parallèles aux plaques 511a_1, 511a_2, 511a_3 et 511a_4 et en vis-à-vis respectivement des plaques 511a_1, 511a_2, 511a_3 et 511a_4. Les plaques 511a_1, 511a_2, 511a_3, 511a_4, 511b_1, 511b_2, 511b_3 et 511b_4 sont connectées électriquement les unes aux autres.
L'électrode G comprend, comme dans l’exemple des figures 7 et 8, deux plaques conductrices 513a et 513b sensiblement horizontales et en vis-à-vis l'une de l'autre, connectées électriquement l'une à l'autre. L'électrode D comprend deux plaques conductrices 515a et 515b sensiblement horizontales, connectées électriquement l’une à l’autre. L'électrode R comprend une plaque conductrice 517.
Dans cet exemple, les plaques conductrices 511a_1, 511a_2, 511a_3 et 511a_4 d’une part, et les plaques conductrices 511b_1, 511b_2, 511b_3 et 511b_4 d’autre part, sont sensiblement coplanaires. L'ensemble fixe et l'ensemble mobile sont agencés de façon que les plaques conductrices 515a, 515b et 517 de l'ensemble mobile soient disposées respectivement :
- dans un plan horizontal situé entre le plan horizontal des plaques 511a_1, 511a_2, 511a_3 et 511a_4 et le plan horizontal des plaques 511b_1, 511b_2, 511b_3 et 511b_4, plus proche du plan des plaques 511a_1, 511a_2, 511a_3 et 511a_4 que du plan des plaques 511b_1, 511b_2, 511b_3 et 511b_4 ;
- dans un plan horizontal situé entre le plan horizontal des plaques 511a_1, 511a_2, 511a_3 et 511a_4 et le plan horizontal des plaques 511b_1, 511b_2, 511b_3 et 511b_4, plus proche du plan des plaques 511b_1, 511b_2, 511b_3 et 511b_4 que du plan des plaques 511a_1, 511a_2, 511a_3 et 511a_4 ; et
- dans un plan horizontal situé entre le plan horizontal de la plaque conductrice 513a et le plan horizontal de la plaque conductrice 513b, par exemple à équidistance du plan de la plaque conductrice 513a et du plan de la plaque conductrice 513b.
Dans l'exemple de la figure 13, la plaque conductrice 517 est disposée au moins partiellement en vis-à-vis des plaques conductrices 513a et 513b.
Dans cet exemple, l'ensemble mobile est libre de se déplacer selon un unique degré de liberté en translation horizontale (parallèlement aux plaques conductrices 511a_1, 511a_2, 511a_3, 511a_4, 511b_1, 511b_2, 511b_3, 511b_4, 513a, 513b, 515a, 515b, 517) par rapport à l'ensemble fixe, de façon à modifier la surface de la plaque conductrice mobile 517 en vis-à-vis des plaques 513a et 513b, et la surface des plaques conductrices 515a et 515b en vis-à-vis des plaques 511a_1, 511a_2, 511a_3, 511a_4, 511b_1, 511b_2, 511b_3, 511b_4.
Plus particulièrement, dans l’exemple de la figure 13, lorsque l’ensemble mobile se déplace vers la gauche sous l’effet d’une force électrostatique exercée par les plaques conductrices 513a et 513b de l’électrode G sur la plaque conductrice 517 de l’électrode R, les plaques conductrices 515a et 515b de l’électrode D passent successivement :
- en vis-à-vis des plaques conductrices 511a_4 et 511b_4 de l’électrode S, correspondant, dans l’exemple de la figure 12, au premier front montant de la fonction de transfert f1 de la cellule C1 ;
- en vis-à-vis de l’espace libre entre les plaques conductrices 511a_4 et 511a_3 et entre les plaques conductrices 511b_4 et 511b_3 de l’électrode S, correspondant, dans l’exemple de la figure 12, au premier front descendant de la fonction de transfert f1 de la cellule C1 ;
- en vis-à-vis des plaques conductrices 511a_3 et 511b_3 de l’électrode S, correspondant, dans l’exemple de la figure 12, au deuxième front montant de la fonction de transfert f1 de la cellule C1 ;
- en vis-à-vis de l’espace libre entre les plaques conductrices 511a_3 et 511a_2 et entre les plaques conductrices 511b_3 et 511b_2 de l’électrode S, correspondant, dans l’exemple de la figure 12, au deuxième front descendant de la fonction de transfert f1 de la cellule C1 ;
- en vis-à-vis des plaques conductrices 511a_2 et 511b_2 de l’électrode S, correspondant, dans l’exemple de la figure 12, au troisième front montant de la fonction de transfert f1 de la cellule C1 ;
- en vis-à-vis de l’espace libre entre les plaques conductrices 511a_2 et 511a_1 et entre les plaques conductrices 511b_2 et 511b_1 de l’électrode S, correspondant, dans l’exemple de la figure 12, au troisième front descendant de la fonction de transfert f1 de la cellule C1 ; et
- en vis-à-vis des plaques conductrices 511a_1 et 511b_1 de l’électrode S, correspondant, dans l’exemple de la figure 12, au quatrième front montant de la fonction de transfert f1 de la cellule C1.
Bien que cela n’apparaisse pas sur la figure 12, la largeur des plaques conductrices 515a et 515b peut être inférieure ou supérieure à la largeur des plaques conductrices 511a_1, 511a_2, 511a_3, 511a_4, 511b_1, 511b_2, 511b_3, 511b_4, de façon à obtenir une distance de recouvrement ou de non recouvrement permettant d’obtenir une forme en créneau de la fonction de transfert et fixant les seuils de basculement. La personne du métier saura obtenir les formes souhaitées des fonctions de transfert en créneau en jouant sur le nombre de plaques conductrices formant l’électrode S et sur les dimensions et l’espacement entre les plaques conductrices formant l’électrode S.
On a décrit ci-dessus des exemples de réalisation de convertisseurs analogiques numériques à architecture parallèle. A titre de variante, on peut prévoir un convertisseur analogique numérique à architecture série, c'est-à-dire adapté à fournir les N signaux binaires A1, ... AN successivement, sur une même borne de sortie out du convertisseur.
La figure 14 représente de façon schématique un exemple d’un convertisseur analogique numérique 200 à architecture série.
Le convertisseur 200 de la figure 14 comprend une unique cellule à capacité variable C1, par exemple du type décrit en relation avec la figure 1. La cellule C1 peut être implémentée au moyen d’un condensateur à capacité variable à quatre électrodes, ou au moyen de condensateurs à capacités fixes et d’un élément à résistance variable, de façon similaire à ce qui a été décrit ci-dessus.
La cellule C1 a son électrode de commande G reliée à la borne d’entrée in du convertisseur par l’intermédiaire d’un circuit à gain variable 210. La cellule C1 a en outre son électrode D reliée, par exemple connectée, à un noeud d’application d’une tension d’alimentation variable périodique ϕ1 du convertisseur, par exemple une tension trapézoïdale du type décrit ci-dessus. La cellule C1 a de plus son électrode R reliée, par exemple connectée, à un noeud GND d'application d'un potentiel de référence du convertisseur, par exemple connecté à la masse. La cellule C1 a son électrodes S reliée, par exemple connectée, à la borne de sortie out du convertisseur.
La cellule C1 comprend par exemple un unique seuil VTH de basculement entre les valeurs haute et basse de sa capacité CSD. Le circuit à gain variable 210 est adapté à recevoir un signal de commande de gain CMD sur un port de commande de gain cg. La tension appliquée sur l’électrode G de la cellule C1 par le circuit 210 correspond à la tension d’entrée Vana multipliée/divisée par le gain variable du circuit 210. A titre d’exemple, le circuit 210 est un diviseur de tension dont le rapport de division est réglable par l’intermédiaire du signal CMD.
Une phase de conversion du signal analogique d’entrée Vana en un signal numérique se décompose en N phases élémentaires de conversion. La durée de chaque phase élémentaire de conversion correspond par exemple à une période de la tension d’alimentation ϕ1. Entre deux phases élémentaires de conversion (par exemple, ici, pendant la phase P4 de la tension d’alimentation ϕ1), le gain du circuit 210 est modifié, via le signal de commande CMD. A l’issue de chaque phase élémentaire de conversion, le convertisseur fournit sur son noeud de sortie out un signal logique binaire correspondant à l’un des bits du mot numérique de sortie du convertisseur.
Ainsi, par rapport aux architectures parallèles précédemment décrites, la fréquence d’échantillonnage est divisée par le nombre N de bits de sortie du convertisseur.
Sur la figure 14, outre le convertisseur 200, on a représenté un circuit de parallélisation 220 connecté à la borne de sortie out du convertisseur. Le circuit 220 comprend N lignes à retard reliant la borne de sortie out du convertisseur à respectivement N bornes out1, ... outN. Par souci de simplification, on a considéré ici un convertisseur à N=3 bits de sortie. La personne du métier saura adapter l’exemple décrit quel que soit le nombre N de bits de sortie du convertisseur.
Le circuit 220 permet de retarder les bits de sortie successivement fournis par le convertisseur, de façon à pouvoir fournir en parallèle (sur la même phase de la tension d’alimentation, ici ϕ2), par exemple lors de la fourniture du dernier bit par le convertisseur, l’ensemble des N bits de sortie du convertisseur sur un bus parallèle formé par les bornes out1, ... out N.
Dans l’exemple représenté :
- la borne out du convertisseur 200 est directement connectée à la borne out3 du circuit de parallélisation 220 ;
- la borne out du convertisseur 200 est reliée à la borne out2 du circuit de parallélisation 220 par l’intermédiaire d’une association en série de quatre cellules buffer B, par exemple du type décrit en relation avec la figure 2, alimentées respectivement, en partant de la cellule la plus proche du convertisseur 200, par les tension d’alimentation ϕ2, ϕ3, ϕ4 et ϕ1 ; et
- la borne out du convertisseur 200 est reliée à la borne out1 du circuit de parallélisation 220 par l’intermédiaire d’une association en série de huit cellules buffer B, par exemple du type décrit en relation avec la figure 2, alimentées respectivement, en partant de la cellule la plus proche du convertisseur 200, par les tension d’alimentation ϕ2, ϕ3, ϕ4, ϕ1, ϕ2, ϕ3, ϕ4 et ϕ1.
Ainsi, le signal fourni sur la borne out3 du circuit 220 est directement le signal de sortie du convertisseur, le signal fourni sur la borne out2 du circuit 220 correspond au signal de sortie du convertisseur retardé d’une période la tension d’alimentation, et le signal fourni sur la borne out1 du circuit 220 correspond au signal de sortie du convertisseur retardé de N-1=2 périodes de la tension d’alimentation.
La figure 15 représente un exemple de réalisation du circuit à gain variable 210 du convertisseur 200 de la figure 14.
Dans cet exemple, le circuit 210 est un pont diviseur de tension résistif à rapport de division variable. Plus particulièrement, dans cet exemple, le circuit 210 comprend une résistance R ayant une première extrémité reliée, par exemple connectée, à la borne d’entrée in du convertisseur, et une deuxième extrémité reliée, par exemple connectée, à la borne de commande G de la cellule à capacité variable C1 du convertisseur. Le circuit 210 comprend en outre, entre la deuxième extrémité de la résistance R et le noeud GND, N branches parallèles comprenant chacune une association en série d’une résistance Ri et d’un interrupteur Ki, par exemple un transistor ou un micro-relai électromécanique. Dans l’exemple représenté, chaque résistance Ri a une première extrémité reliée, par exemple connectée, à la deuxième extrémité de la résistance R, et une deuxième extrémité reliée au noeud GND par l’intermédiaire de l’interrupteur Ki de même rang i. Les résistances R1, ... RN ont par exemple respectivement N valeurs distinctes. Le signal de commande CMD permet, via le port cg, de commander individuellement chacun des N interrupteurs K1, ... KN. A titre d’exemple, lors de chacune des N phases élémentaires de conversion d’une phase de conversion du signal analogique d’entrée Vana en un signal numérique, un et un seul interrupteur Ki parmi les N interrupteurs K1, ... KN est maintenu fermé, les autres interrupteurs étant maintenus ouverts. Entre deux phases élémentaires de conversion (par exemple, ici, pendant la phase P4 de la tension d’alimentation ϕ1), le rang i de l’interrupteur Ki commandé à l’état fermé est modifié, de façon à modifier le gain du circuit 210.
La figure 16 représente un autre exemple de réalisation du circuit à gain variable 210 du convertisseur 200 de la figure 14.
Dans cet exemple, le circuit 210 est une pompe de charge à capacité variable. Plus particulièrement, dans cet exemple, le circuit 210 comprend deux interrupteurs KA et KB, par exemple des transistors ou des micro-relais électromécaniques, en série entre la borne d’entrée in du convertisseur et la borne de commande G de la cellule à capacité variable C1. Dans cet exemple, l’interrupteur KA à un premier noeud de conduction relié, par exemple connecté, à la borne in et un deuxième noeud de conduction relié, par exemple connecté, à un noeud intermédiaire n3 du circuit 210, et l’interrupteur KB a un premier noeud de conduction relié, par exemple connecté, au noeud n3 et un deuxième noeud de conduction relié, par exemple connecté, à la borne G.
Le circuit 210 comprend en outre, entre le noeud n3 et le noeud GND, N branches parallèles comprenant chacune une association en série d’un condensateur CPi et d’un interrupteur Ki, par exemple un transistor ou un micro-relai électromécanique. Dans l’exemple représenté, chaque condensateur CPi a une première électrode reliée, par exemple connectée, au noeud n3, et une deuxième électrode reliée au noeud GND par l’intermédiaire de l’interrupteur Ki de même rang i. Les condensateur CP1, ... CPN ont par exemple respectivement N valeurs de capacités distinctes. Le signal de commande CMD permet, via le port cg, de commander individuellement chacun des N interrupteurs K1, ... KN.
A titre d’exemple, lors de chacune des N phases élémentaires de conversion d’une phase de conversion du signal analogique d’entrée Vana en un signal numérique, un et un seul interrupteur Ki parmi les N interrupteurs K1, ... KN est maintenu fermé, les autres interrupteurs étant maintenus ouverts. Pendant une première phase, correspondant par exemple à la première moitié de la phase élémentaire de conversion, les interrupteurs KA et KB sont maintenus respectivement fermé et ouvert, de façon à charger la capacité Ci. Pendant une deuxième phase, correspondant par exemple à la deuxième moitié de la phase élémentaire de conversion, les interrupteurs KA et KB sont maintenus respectivement ouvert et fermé, de façon à appliquer sur la borne de commande G une tension proportionnelle au rapport Ci*Vana. Entre deux phases élémentaires de conversion, le rang i de l’interrupteur Ki commandé à l’état fermé est modifié, de façon à modifier le gain du circuit 210.
Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaitront à la personne du métier. En particulier, les modes de réalisation décrits ne se limitent pas aux exemples particuliers d’implémentation des cellules à capacité variable Ci, des éléments à résistance variable RV et des circuits à gain variable 210 décrits ci-dessus.

Claims (13)

  1. Convertisseur analogique numérique (100 ; 200) pour circuit logique adiabatique, comprenant au moins une cellule (Ci) à capacité variable, ladite au moins une cellule (Ci) comportant des première (D) et deuxième (S) bornes principales et au moins une borne de commande (G, R) isolée de ses première (D) et deuxième (S) bornes principales et adaptée à recevoir une tension de commande pour faire varier la capacité (CSD) entre ses première et deuxième bornes principales entre une valeur basse et une valeur haute, dans lequel :
    • ladite au moins une cellule (Ci) a sa première borne principale (D) reliée à un noeud d’application d’une tension variable périodique d’alimentation du convertisseur ;
    • ladite au moins une cellule (Ci) a sa deuxième borne principale (S) reliée à un noeud (outi ; out) de fourniture d’un signal binaire de sortie (Ai) du convertisseur ; et
    • ladite au moins une cellule (Ci) reçoit sur sa première borne de commande (G) une tension représentative d’une tension analogique d’entrée (Vana) du convertisseur.
  2. Convertisseur (100) selon la revendication 1, dans lequel ladite au moins une cellule (Ci) comprend une pluralité de cellules ayant respectivement différentes tensions de seuil de basculement (VTHi) entre la valeur basse et la valeur haute de la capacité (CSD) entre leurs première (D) et deuxième (S) bornes principales, les deuxièmes bornes principales (S) desdites cellules étant reliées respectivement à différents noeuds de fourniture de signaux binaires de sortie (Ai) du convertisseur.
  3. Convertisseur (100) selon la revendication 2, dans lequel chaque cellule (Ci) reçoit sur sa borne de commande une tension égale à la tension analogique d’entrée (Vana) du convertisseur.
  4. Convertisseur (100) selon la revendication 2 ou 3, dans lequel chaque cellule (Ci) a une fonction de transfert (fi) entre la tension de commande appliquée sur sa borne de commande (G) et la capacité (CSD) entre ses première et deuxième bornes principales (D, S) présentant un unique front montant définissant une tension de seuil de basculement (VTHi) de la cellule.
  5. Convertisseur (100) selon la revendication 4, dans lequel chaque cellule (Ci) comprend un condensateur à capacité variable à quatre électrodes à commande électromécanique, les condensateurs des différentes cellules présentant des structures différentes définissant les différentes tensions de seuil de basculement (VTHi).
  6. Convertisseur (100) selon la revendication 4, dans lequel chaque cellule (Ci) comprend au moins un condensateur à capacité fixe (CAP1) et un élément à résistance variable (RV), les éléments à résistance variable (RV) des différentes cellules (Ci) présentant différentes tensions de seuil de basculement entre une valeur haute et une valeur basse de résistance.
  7. Convertisseur (100) selon la revendication 6, dans lequel chaque élément à résistance variable (RV) comprend un transistor (T1) dont une grille de face avant est reliée à la borne de commande (G) de la cellule (Ci) par l’intermédiaire d’un pont diviseur de tension (R, Ri), les ponts diviseur de tension (R, Ri) des éléments à résistance variable (RV) de cellules (Ci) différentes ayant des rapports de division différents.
  8. Convertisseur (100) selon la revendication 6, dans lequel chaque élément à résistance variable (RV) comprend un transistor (T1) à double grille comportant une grille de face avant reliée à la borne de commande (G) de la cellule (Ci) et une grille de face arrière, les grilles de face arrière des transistors (T1) des éléments à résistance variable (RV) de cellules (Ci) différentes étant reliées à des bornes d’application de tensions de polarisation différentes.
  9. Convertisseur (100) selon la revendication 2 ou 3, dans lequel au moins une cellule (Ci) parmi ladite pluralité de cellules (Ci) a une fonction de transfert (fi) entre la tension de commande appliquée sur sa borne de commande (G) et la capacité (CSD) entre ses première et deuxième bornes principales (D, S) présentant au moins un front montant et un front descendant définissant respectivement deux tensions de seuil de basculement (VTHi) distinctes de la cellule.
  10. Convertisseur (100) selon la revendication 9, dans lequel chaque cellule (Ci) comprend un condensateur à capacité variable à quatre électrodes à commande électromécanique, les condensateurs des différentes cellules présentant des structures différentes définissant les différentes tensions de seuil de basculement (VTHi).
  11. Convertisseur (200) selon la revendication 1, dans lequel ladite au moins une cellule à capacité variable comprend une unique cellule à capacité variable (C1), le convertisseur comportant en outre un circuit à gain variable (210) reliant la borne de commande de ladite cellule (C1) une borne d’application de la tension analogique d’entrée (Vana) du convertisseur.
  12. Convertisseur (200) selon la revendication 11, dans lequel le circuit à gain variable (210) comprend un pont diviseur de tension résistif à rapport de division variable (R, Ri, Ki).
  13. Convertisseur (200) selon la revendication 11, dans lequel le circuit à gain variable (210) comprend une pompe de charge capacitive à capacité variable (KA, KB, CPi, Ki).
FR1910403A 2019-09-20 2019-09-20 Convertisseur analogique numérique pour circuit logique adiabatique capacitif Active FR3101214B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1910403A FR3101214B1 (fr) 2019-09-20 2019-09-20 Convertisseur analogique numérique pour circuit logique adiabatique capacitif
US17/019,089 US11139821B2 (en) 2019-09-20 2020-09-11 Analog-to-digital converter for a capacitive adiabatic logic circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1910403 2019-09-20
FR1910403A FR3101214B1 (fr) 2019-09-20 2019-09-20 Convertisseur analogique numérique pour circuit logique adiabatique capacitif

Publications (2)

Publication Number Publication Date
FR3101214A1 true FR3101214A1 (fr) 2021-03-26
FR3101214B1 FR3101214B1 (fr) 2023-02-24

Family

ID=69190903

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1910403A Active FR3101214B1 (fr) 2019-09-20 2019-09-20 Convertisseur analogique numérique pour circuit logique adiabatique capacitif

Country Status (2)

Country Link
US (1) US11139821B2 (fr)
FR (1) FR3101214B1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7183867B2 (en) * 2003-10-17 2007-02-27 Matsushita Electric Industrial Co., Ltd. Voltage controlled variable capacitor
EP3182590A1 (fr) 2015-12-18 2017-06-21 Commissariat À L'Énergie Atomique Et Aux Énergies Alternatives Cellule logique à faible consommation
EP3416175A1 (fr) 2017-06-15 2018-12-19 Commissariat à l'Energie Atomique et aux Energies Alternatives Condensateur à capacité variable électromécanique à quatre électrodes
EP3435546A1 (fr) 2017-07-25 2019-01-30 Commissariat à l'Energie Atomique et aux Energies Alternatives Cellule logique capacitive

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6438422B1 (en) * 1998-10-28 2002-08-20 Medtronic, Inc. Power dissipation reduction in medical devices using adiabatic logic
DE10237162A1 (de) * 2002-08-14 2004-02-26 Robert Bosch Gmbh Vorrichtung zur Aufprallsensierung
US9531384B1 (en) * 2014-12-01 2016-12-27 University Of South Florida Adiabatic dynamic differential logic for differential power analysis resistant secure integrated circuits
LU93109B1 (en) * 2016-06-16 2018-01-23 Technische Univ Hamburg Harburg In-situ sensor
US20190393776A1 (en) * 2018-06-25 2019-12-26 Psemi Corporation Start-up of step-up power converter with switched-capacitor network
FR3088508B1 (fr) * 2018-11-14 2021-07-02 Commissariat Energie Atomique Cellule logique capacitive
US10686367B1 (en) * 2019-03-04 2020-06-16 Psemi Corporation Apparatus and method for efficient shutdown of adiabatic charge pumps

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7183867B2 (en) * 2003-10-17 2007-02-27 Matsushita Electric Industrial Co., Ltd. Voltage controlled variable capacitor
EP3182590A1 (fr) 2015-12-18 2017-06-21 Commissariat À L'Énergie Atomique Et Aux Énergies Alternatives Cellule logique à faible consommation
EP3416175A1 (fr) 2017-06-15 2018-12-19 Commissariat à l'Energie Atomique et aux Energies Alternatives Condensateur à capacité variable électromécanique à quatre électrodes
EP3435546A1 (fr) 2017-07-25 2019-01-30 Commissariat à l'Energie Atomique et aux Energies Alternatives Cellule logique capacitive

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
GALISULTANOV AYRAT ET AL: "Capacitive-Based Adiabatic Logic", 25 May 2017, INTERNATIONAL CONFERENCE ON FINANCIAL CRYPTOGRAPHY AND DATA SECURITY; [LECTURE NOTES IN COMPUTER SCIENCE; LECT.NOTES COMPUTER], SPRINGER, BERLIN, HEIDELBERG, PAGE(S) 52 - 65, ISBN: 978-3-642-17318-9, XP047447389 *
MOYAL VISHAL ET AL: "Adiabatic Threshold Inverter Quantizer for a 3-bit Flash ADC", 2016 INTERNATIONAL CONFERENCE ON WIRELESS COMMUNICATIONS, SIGNAL PROCESSING AND NETWORKING (WISPNET), IEEE, 23 March 2016 (2016-03-23), pages 1543 - 1546, XP032959918, DOI: 10.1109/WISPNET.2016.7566395 *
PILLONNET G ET AL: "Adiabatic capacitive logic: A paradigm for low-power logic", 2017 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS), IEEE, 28 May 2017 (2017-05-28), pages 1 - 4, XP033156553, DOI: 10.1109/ISCAS.2017.8050996 *
TALUKDAR JAGRITEE ET AL: "An improved TIQ comparator based 3-bit flash ADC", 2017 1ST INTERNATIONAL CONFERENCE ON ELECTRONICS, MATERIALS ENGINEERING AND NANO-TECHNOLOGY (IEMENTECH), IEEE, 28 April 2017 (2017-04-28), pages 1 - 4, XP033233097, DOI: 10.1109/IEMENTECH.2017.8076965 *

Also Published As

Publication number Publication date
US11139821B2 (en) 2021-10-05
US20210091779A1 (en) 2021-03-25
FR3101214B1 (fr) 2023-02-24

Similar Documents

Publication Publication Date Title
EP3182590B1 (fr) Cellule logique à faible consommation
EP1608069B1 (fr) Procédé de commande d'un interrupteur analogique
EP3295665B1 (fr) Circuit de lecture d'un capteur à matrice de pixels avec conversion analogique - numérique à haute cadence d'acquisition, et capteur d'images comprenant un tel circuit
EP0011556B1 (fr) Filtre à transfert de charges électriques, programmable numériquement
EP3291307A1 (fr) Point memoire
EP3435546B1 (fr) Cellule logique capacitive
FR2877513A1 (fr) Commutateur analogique a circulation externe tres limitee de courant de fuite et filtre a capacites commutees comportant le commutateur analogique
EP3654534B1 (fr) Cellule logique capacitive
FR2515875A1 (fr) Circuit de chaine de transistors a effet de champ
FR3101214A1 (fr) Convertisseur analogique numérique pour circuit logique adiabatique capacitif
EP2549654A1 (fr) Circuit logique à faible consommation et circuit intégré comportant au moins un tel circuit logique
FR2995722A1 (fr) Finfet en silicium sur isolant avec une dependance reduite vis-a-vis de la largeur du fin
EP4030621B1 (fr) Comparateur dynamique
EP3624123A1 (fr) Cellule de mémorisation en logique capacitive
EP1202376A1 (fr) Résonateur électrique
FR3058857A1 (fr) Capteur d'images cmos a bruit reduit
FR2492613A1 (fr) Dispositif pour produire une serie de valeurs ponderees binaires d'une grandeur electrique
EP4012924A1 (fr) Comparateur dynamique
FR2961978A1 (fr) Circuit bistable en logique cml
WO2004013949A2 (fr) Convertisseur tension/tension pour circuits integres.
WO2009122103A2 (fr) Systeme de conversion de charge en tension et procede de pilotage d'un tel systeme
FR3083638A1 (fr) Circuit de memorisation en logique adiabatique capacitive
FR3088507A1 (fr) Cellule logique adiabatique
FR3006832A1 (fr) Circuit et procede de correction de decalage temporel
FR2864272A1 (fr) Circuit de pompe a charge a rendement elevee, a faible cout

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20210326

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5