FR3098363A1 - Circuit échantillonneur - Google Patents

Circuit échantillonneur Download PDF

Info

Publication number
FR3098363A1
FR3098363A1 FR1907471A FR1907471A FR3098363A1 FR 3098363 A1 FR3098363 A1 FR 3098363A1 FR 1907471 A FR1907471 A FR 1907471A FR 1907471 A FR1907471 A FR 1907471A FR 3098363 A1 FR3098363 A1 FR 3098363A1
Authority
FR
France
Prior art keywords
transistor
metallization
length
drain
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR1907471A
Other languages
English (en)
Inventor
Stephane Le Tual
David Duperray
Jean-Pierre Blanc
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
STMicroelectronics Alps SAS
Original Assignee
STMicroelectronics SA
STMicroelectronics Alps SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA, STMicroelectronics Alps SAS filed Critical STMicroelectronics SA
Priority to FR1907471A priority Critical patent/FR3098363A1/fr
Priority to US16/918,940 priority patent/US11005490B2/en
Publication of FR3098363A1 publication Critical patent/FR3098363A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Circuit échantillonneur La présente description concerne un circuit échantillonneur comportant au moins un transistor (300) MOS comprenant, entre une première métallisation (317) reliée à une région de source (303) du transistor et une deuxième métallisation (321) reliée à une région de drain (305) du transistor, une troisième métallisation (323) recevant une tension de référence. Figure pour l'abrégé : Fig. 4

Description

Circuit échantillonneur
La présente description concerne de façon générale les circuits électroniques et leur application dans l'échantillonnage de signaux analogiques. Plus particulièrement, la présente description concerne un circuit échantillonneur.
L'échantillonnage d'un signal est une phase pendant laquelle un signal analogique est converti en une suite discrète de valeurs. Pour cela, des valeurs du signal sont prélevées à des intervalles définis, généralement des intervalles réguliers. Un circuit échantillonneur est un circuit électronique adapté à mettre en oeuvre une telle phase, son rôle est donc d'enregistrer et de stocker une valeur d'un signal, à un premier instant, dans un nouveau signal, et de maintenir cette valeur de tension constante jusqu'à un deuxième instant d'échantillonnage.
L'échantillonnage d'un signal analogique est souvent la première étape d'une conversion vers un signal numérique. Ainsi, un circuit échantillonneur peut faire partie d'un dispositif de conversion d'un signal analogique en un signal numérique (ADC, Analog to Digital Converter).
Il serait souhaitable de pouvoir améliorer au moins en partie certains aspects des circuits échantillonneurs connus.
Il existe un besoin pour des circuits échantillonneurs plus performants.
Il existe un besoin pour des circuits échantillonneurs capables de maintenir une valeur de tension constante entre deux instants d'échantillonnage.
Un mode de réalisation pallie tout ou partie des inconvénients des circuits échantillonneurs connus.
Un mode de réalisation prévoit un circuit échantillonneur comportant au moins un transistor MOS comprenant, entre une première métallisation reliée à une région de source du transistor et une deuxième métallisation reliée à une région de drain du transistor, une troisième métallisation recevant une tension de référence.
Selon un mode de réalisation, la troisième métallisation a une longueur inférieure ou égale à la longueur de l'empilement de grille du transistor.
Selon un mode de réalisation, la troisième métallisation a la même longueur qu'un empilement de grille du transistor.
Selon un mode de réalisation, la troisième métallisation a une longueur égale à la moitié de la longueur de l'empilement de grille du transistor.
Selon un mode de réalisation, la troisième métallisation a une longueur égale à environ 20 % de la longueur de l'empilement de grille du transistor.
Selon un mode de réalisation, la troisième métallisation comprend au moins deux portions non contiguës.
Selon un mode de réalisation, la troisième métallisation comprend deux portions non contiguës.
Selon un mode de réalisation, les portions de la troisième métallisation ont une longueur égale à environ 20 % de la longueur de l'empilement de grille du transistor.
Selon un mode de réalisation, la tension de référence est la masse.
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
la figure 1 représente un schéma électronique d'un circuit échantillonneur ;
la figure 2 représente des chronogrammes de signaux du circuit échantillonneur de la figure 1 ;
la figure 3 représente un schéma électronique d'un mode de réalisation d'un transistor du circuit échantillonneur de la figure 1 ;
la figure 4 est une vue en coupe du mode de réalisation du transistor de la figure 3 ;
la figure 5 représente une vue de dessus d'un exemple de réalisation du transistor de la figure 3 ;
la figure 6 représente une vue de dessus d'un autre exemple de réalisation du transistor de la figure 3 ;
la figure 7 représente une vue de dessus d'un autre exemple de réalisation du transistor de la figure 3 ;
la figure 8 représente une vue de dessus d'un autre exemple de réalisation du transistor de la figure 3 ; et
la figure 9 représente une vue de dessus d'un autre exemple de réalisation du transistor de la figure 3.
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.
Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés.
Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés ou couplés entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés ou couplés par l'intermédiaire d'un ou plusieurs autres éléments.
Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures.
Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près.
La figure 1 est un schéma électronique d'un circuit échantillonneur 10.
Le circuit 10 comprend, entre une borne d'entrée IN et une borne de sortie OUT, un transistor 12 MOS, par exemple de type N. A titre d'exemple, la source S du transistor 12 est reliée, de préférence connectée, à la borne d'entrée IN, et le drain D du transistor 12 est relié, de préférence connecté, à la borne OUT. La grille G du transistor 12 est reliée, de préférence connectée, à une borne de commande CTRL du circuit 10. Une capacité parasite située entre la région de source et la région de drain du transistor 12 est figurée par un condensateur 14, en figure 1, reliant la source et le drain du transistor 12.
Le circuit 10 comprend, en outre, un condensateur 16. Une électrode du condensateur 16 est reliée, de préférence connectée, à la borne de sortie OUT du circuit 10. L'autre électrode du condensateur 16 est reliée, de préférence connectée, à une borne GND recevant une tension de référence, par exemple la masse.
Le fonctionnement du circuit 10 est détaillé en relation avec la figure 2.
La figure 2 représente des allures de signaux au niveau des différentes bornes du circuit 10 décrit en relation avec la figure 1. Plus particulièrement, la figure 2 comprend les allures des signaux suivants :
- un signal analogique Input à échantillonner, ou signal d'entrée, reçu sur la borne d'entrée IN du circuit 10 ;
- un signal de commande CMD appliqué sur la borne de commande CTRL du circuit 10 ; et
- un signal analogique Output échantillonné, ou signal de sortie, fournit sur la borne de sortie OUT du circuit 10.
Le signal analogique Input est, dans l'exemple représenté en figure 2, un signal sinusoïdal, mais peut avoir, en pratique, n'importe quelle allure.
Le signal de commande CMD est un signal numérique variant entre un état bas et un état haut. L'état haut est, par exemple, un niveau de tension égal au niveau de tension d'une tension d'alimentation, et l'état bas est, par exemple, un niveau de tension égal au niveau de tension d'une tension de référence.
Entre un instant t0 et un instant t1, le signal de commande CMD commute d'un état bas à un état haut. Le transistor 12 est alors passant, et le condensateur 16 se charge. Le signal de sortie Output est, pendant ce temps, égal au signal d'entrée Input.
Entre l'instant t1 et un instant t2, le signal de commande CMD commute vers un état bas. Le transistor 12 est alors bloqué, et le condensateur 16 reste chargé et le niveau de tension à ses bornes est égal au niveau de tension du signal d'entrée Input à l'instant t1. Le signal de sortie Output est alors égal à une tension, en théorie, constante de niveau égal au niveau de tension du signal d'entrée Input à l'instant t1. Il y a alors formation d'un échantillon du signal IN.
Cependant, la capacité parasite 14 du transistor 12 est susceptible de laisser passer une portion du signal d'entrée Input (symbolisée par des petites variations proportionnelles au signal Input en figure 2). Plus particulièrement, la capacité parasite 14 peut laisser passer le signal d'entrée Input en l'atténuant et, par exemple, en le déphasant.
Entre l'instant t2 et un instant t3, le signal de commande CMD commute vers un état haut. Le transistor 12 est de nouveau passant, et le condensateur 16 se recharge avant un nouveau passage à l'état bas.
La figure 3 est un schéma électrique d'un mode de réalisation d'un transistor 20. Le transistor 20 est un transistor MOS, par exemple, de type N. Le transistor 20 peut remplacer le transistor 12 dans le circuit 10 décrit en relation avec la figure 1.
Classiquement, le transistor 20 comprend des contacts de source S, de drain D, et de grille G.
Le transistor 20 comprend, en outre, entre ses contacts de source S et de drain D, un contact R relié, de préférence connecté, à un noeud de référence du circuit 10 échantillonneur. Ce noeud de référence est un noeud de basse impédance permettant d'arrêter les lignes de champ électriques (noeud froid ou masse dynamique). Le noeud de référence est par exemple relié à la masse, ou à une tension de référence du circuit 10.
En pratique, le contact R est réalisé par une métallisation disposée entre les métallisations permettant de former le contact de source S et le contact de drain D du transistor 20. Des exemples de réalisation de structure de transistor 20 sont décrits en relation avec les figures 4 à 9.
Des capacités parasites du transistor 20 ont été représentées en figure 3. Ces capacités sont les suivantes :
- une capacité Csg symbolisant la capacité parasite entre les contacts de source S et de grille G du transistor 20 ;
- une capacité Cgd symbolisant la capacité parasite entre les contacts de grille G et de drain D du transistor 20 ;
- une capacité Csd symbolisant la capacité parasite entre les contacts de source S et de drain D du transistor 20 ;
- une capacité Cssub symbolisant la capacité parasite entre le contact de source S et le substrat Sub du transistor 20 ;
- une capacité Cdsub symbolisant la capacité parasite entre le contact de drain D et le substrat Sub du transistor 20 ;
- une capacité Csr symbolisant la capacité parasite entre les contacts de source S et de référence R du transistor 20 ; et
- une capacité Cdr symbolisant la capacité parasite entre les contacts de drain D et de référence R du transistor 20.
La capacité parasite Cs que voit un signal reçu au niveau du contact de source S du transistor 20 est égale à la somme des capacités parasites Csd, Csg, Cssub et Csr. De même, la capacité parasite Cd que voit un signal reçu au niveau du contact de drain D du transistor 20 est égale à la somme des capacités parasites Csd, Cgd, Cdsub et Cdr.
La capacité parasite Csd, présente entre les contacts de source et de drain, est diminuée par rapport à la capacité parasite 14 illustrée en relation avec la figure 1. En effet, la présence du contact de référence permet de rediriger une partie de la portion d'un signal entrant sur le contact de source S vers le noeud de référence R plutôt que vers le contact de drain D.
La figure 4 est une vue en coupe d'un mode de réalisation d'un transistor 300 du type du transistor 20 décrit en relation avec la figure 3.
Le transistor 300 est formé, par exemple, sur un substrat massif 301, par exemple dopée faiblement de type P (P-). A titre de variante, le transistor 300 pourrait être formé dans et sur une structure de type silicium sur isolant (SOI, silicon on insulator). Le transistor 300 comprend deux caissons 303 et 305, par exemple dopés de type N, s'étendant depuis une face supérieure du substrat 301. Le caisson 303 forme la région de source du transistor 300, et le caisson 305 forme la région de drain du transistor 300. Les caissons 303 et 305 sont séparés par une région du substrat 307, dite région de formation de canal. Une couche d'isolant de grille 309 est formée sur une face supérieure de la région 307. Un empilement de grille 311, protégé latéralement par des espaceurs 313, est disposé sur la couche d'isolant de grille 309.
Le contact de source S est formé par une métallisation 317, connectée à la région de source 303 par un via 315. La métallisation 317 peut être reliée à d'autres niveaux de métallisation non représentés en figure 4.
Le contact de drain D est formé par une métallisation 321, connectée à la région de drain 305 par un via 319. La métallisation 321 peut être reliée à d'autres niveaux de métallisation non représentés en figure 4.
Le contact de référence R est formé par une métallisation 323 disposée entre les métallisations 317 et 321 faisant partie des contacts de source S et de drain D. La métallisation 323 est disposée au même niveau que les métallisations 317 et 321. La métallisation 323 est par exemple en un même matériau que les métallisations 317 et 321, ou en un matériau différent. La métallisation 323 est, par exemple, en un alliage comprenant du cuivre.
Les vias 315 et 319 sont, par exemple, formés dans une couche isolante 325 (hachurée en figure 4) protégeant la structure du transistor 300, et les métallisations 317, 321 et 323 sont, par exemple, formées sur une face supérieure de cette couche isolante 325.
La métallisation 323 peut avoir, en vue de dessus, différentes formes qui seront décrites en relation avec les figures 5 à 9.
La figure 5 est une vue de dessus du transistor 300, décrit en relation avec la figure 4, et illustrant un exemple de forme de la métallisation 323, notée métallisation 323A.
Les métallisations 317, formant le contact de source S, et 321, formant le contact de drain D, sont de forme rectangulaire et sont parallèles entre elles. De plus, les métallisations 317 et 321 s'étendent sur toute la longueur du transistor 300.
Dans cet exemple, la métallisation 323A est de forme rectangulaire et est parallèle aux métallisations 317 et 321. De plus, la métallisation 323A s'étend sur toute la longueur de la grille du transistor 300.
La figure 6 est une vue de dessus du transistor 300, décrit en relation avec la figure 4, et illustrant un autre exemple de forme de la métallisation 323, notée métallisation 323B.
Les métallisations 317 et 321 sont identiques à celles décrites en relation avec la figure 5. La largeur de l'empilement de grille 311 du transistor 300 est représentée en pointillés en figure 6.
Dans cet exemple, la métallisation 323B est de forme rectangulaire et est parallèle aux métallisations 317 et 321. De plus, la métallisation 323B ne s'étend que sur une portion du transistor 300. Cette portion représente, par exemple, de l'ordre de 20 % de la longueur totale de la grille du transistor 300.
La figure 7 est une vue de dessus du transistor 300, décrit en relation avec la figure 4, et illustrant un autre exemple de forme de la métallisation 323, notée métallisation 323C.
Les métallisations 317 et 321 sont identiques à celles décrites en relation avec la figure 5. La largeur de l'empilement de grille 311 du transistor 300 est représentée en pointillés en figure 7.
Dans cet exemple, la métallisation 323C comprend plusieurs portions non contiguës, par exemple au moins deux portions. En figure 7, la métallisation 323C comprend deux portions non contiguës. Chaque portion est rectangulaire et est parallèle aux métallisations 317 et 321. Chaque portion représente, par exemple, de l'ordre de 20 % de la longueur totale de la grille du transistor 300.
La figure 8 est une vue de dessus du transistor 300, décrit en relation avec la figure 4, et illustrant un autre exemple préféré de forme de la métallisation 323, notée métallisation 323D.
Les métallisations 317 et 321 sont identiques à celles décrites en relation avec la figure 5. La largeur de l'empilement de grille 311 du transistor 300 est représentée en pointillé en figure 6.
Dans cet exemple préféré, la métallisation 323D est de forme rectangulaire et est parallèle aux métallisations 317 et 321. De plus, la métallisation 323B ne s'étend que sur une portion du transistor 300. Cette portion représente environ la moitié de la longueur totale de la grille du transistor 300.
La figure 9 est une vue de dessus, schématique, d'un transistor 400 du type du transistor 300 décrit en relation avec les figures 4 à 8. Le transistor 400 comprend les mêmes éléments que le transistor 300 mais la forme de ces éléments est différente. Le transistor 400 décrit ci-après est un transistor comprenant quatre "doigts" (finger), mais à titre de variante, le transistor 400 pourrait comprendre au moins deux doigts.
En effet, le transistor 400 comprend un empilement de grille 411, symbolisé en figure 9 par des pointillés, comprenant, en vue de dessus, au moins deux parties 411A et 411B, en forme de U inversé, disposées parallèlement l'une à côté de l'autre. Chacune de ces parties est, par exemple, reliée à une métallisation de grille 412, par un ou plusieurs vias (non visibles en figure 9). Chaque métallisation de grille 412 est disposée, par exemple, au-dessus de la portion horizontale de la partie 411A ou 411B de l'empilement 411 qu'elle surplombe. Chaque portion verticale des parties 411A et 411B de la région de grille forme un "doigt" du transistor 400.
Le transistor 400 comprend en outre une région de source 403 comprenant au moins trois parties rectangulaires (non visibles en figure 9), une partie étant disposée entre et le long des deux parties 411A et 411B, et les deux parties étant disposées sur les côtés extérieurs des parties 411A et 411B. Les trois parties de la région de source 403 sont toutes parallèles entre elles. Toutes les parties de la région de source 403 sont reliées à une métallisation de source 417 en forme de peigne à, ou moins, trois dents, chaque dent étant disposées au-dessus d'une partie de la région de source 403.
Le transistor 400 comprend en outre une région de drain 405 comprenant au moins deux parties rectangulaires (non visibles en figure 9), chaque partie étant disposée à l'intérieur d'une partie 411A ou 411B de l'empilement de grille 411. Toutes les parties de la région de drain 405 sont reliées à une métallisation de drain 421 en forme de U dont le sens est inversé par rapport aux parties 411A et 411B. Chaque partie verticale de la métallisation 421 étant disposées au-dessus d'une partie de la région de drain 405.
Le transistor 400 comprend des métallisations 423 du type de la métallisation 323 décrite en relation avec la figure 4. Les métallisations 423 sont de forme rectangulaire et de longueur égale à environ la moitié de la longueur d'un "doigt" du transistor 400. Les métallisations 423 sont disposées au-dessus des portions verticales des parties 411A et 411B de l'empilement de grille 411.
Un avantage des modes de réalisation décrits en relations avec les figures 3 à 9 est que la présence des métallisations de référence R, 323, ou 423 permet de réduire la capacité parasite entre le contact de source et le contact de drain du transistor 20, 300, ou 400. Plus particulièrement, la présence de la métallisation de référence peut permettre de diviser la capacité parasite par un taux compris entre, par exemple, 1,5 et 4. Un autre effet de l'ajout de la métallisation de référence est une potentielle augmentation de la capacité parasite de source Cs, par exemple, pouvant aller de 10 % à 40 %, et une augmentation de la capacité parasite de drain Cd, par exemple, pouvant aller de 10 % à 40 %. Un bon compromis est l'exemple de réalisation décrit en relation avec les figures 8 et 9 dans lequel la capacité parasite entre le contact de source et le contact de drain est divisée par au moins 2, et dans lequel l'augmentation des capacités parasites de source et de drain n'est que, par exemple, de l'ordre de 20 %. Suivant l'application et la nature des signaux reçus par le transistor MOS, l'homme du métier saura adapter les dimensions et la forme de la métallisation de référence pour obtenir des capacités parasites satisfaisantes.
Divers modes de réalisation et variantes ont été décrits. L’homme de l’art comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaitront à l’homme de l’art. En particulier, d'autres formes, ou structures, de transistor MOS pourront être envisagées. De plus, les formes de métallisations de référence décrites en relation avec les figures 5 à 8 peuvent être combinées avec le mode de réalisation de transistor décrit en relation avec a figure 9.

Claims (9)

  1. Circuit échantillonneur comportant au moins un transistor (20, 300, 400) MOS comprenant, entre une première métallisation (317) reliée à une région de source (303) du transistor et une deuxième métallisation (321) reliée à une région de drain (305) du transistor, une troisième métallisation (323) recevant une tension de référence.
  2. Circuit selon la revendication 1, dans lequel la troisième métallisation (323B, 323D) a une longueur inférieure ou égale à la longueur de l'empilement de grille (411) du transistor.
  3. Circuit selon la revendication 1 ou 2, dans lequel la troisième métallisation (323A) a la même longueur qu'un empilement de grille (411) du transistor.
  4. Circuit selon la revendication 1 ou 2, dans lequel la troisième métallisation (323D) a une longueur égale à la moitié de la longueur de l'empilement de grille (411) du transistor.
  5. Circuit selon l'une quelconque des revendications 1, 2, ou 4, dans lequel la troisième métallisation (323B) a une longueur égale à environ 20 % de la longueur de l'empilement de grille (411) du transistor.
  6. Circuit selon la revendication 1, dans lequel la troisième métallisation (323C) comprend au moins deux portions non contiguës.
  7. Circuit selon la revendication 6, dans lequel la troisième métallisation (323C) comprend deux portions non contiguës.
  8. Circuit selon la revendication 6 ou 7, dans lequel les portions de la troisième métallisation (323) ont une longueur égale à environ 20 % de la longueur de l'empilement de grille (411) du transistor.
  9. Circuit selon l'une quelconque des revendications 1 à 8, dans lequel la tension de référence est la masse.
FR1907471A 2019-07-04 2019-07-04 Circuit échantillonneur Withdrawn FR3098363A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1907471A FR3098363A1 (fr) 2019-07-04 2019-07-04 Circuit échantillonneur
US16/918,940 US11005490B2 (en) 2019-07-04 2020-07-01 Sampling circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1907471 2019-07-04
FR1907471A FR3098363A1 (fr) 2019-07-04 2019-07-04 Circuit échantillonneur

Publications (1)

Publication Number Publication Date
FR3098363A1 true FR3098363A1 (fr) 2021-01-08

Family

ID=68425052

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1907471A Withdrawn FR3098363A1 (fr) 2019-07-04 2019-07-04 Circuit échantillonneur

Country Status (2)

Country Link
US (1) US11005490B2 (fr)
FR (1) FR3098363A1 (fr)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0041427A1 (fr) * 1980-06-03 1981-12-09 Thomson-Csf Dispositif d'échantillonnage et maintien à capacité MOS
EP0275590A2 (fr) * 1982-04-26 1988-07-27 Nippon Telegraph And Telephone Corporation Circuit commuté à condensateur

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55163694A (en) * 1979-06-01 1980-12-19 Fujitsu Ltd Sample holding circuit
US8638124B1 (en) * 2012-12-07 2014-01-28 International Business Machines Corporation Clock phase shift detector
US9264034B2 (en) * 2013-12-19 2016-02-16 Nxp B.V. Circuit and method for body biasing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0041427A1 (fr) * 1980-06-03 1981-12-09 Thomson-Csf Dispositif d'échantillonnage et maintien à capacité MOS
EP0275590A2 (fr) * 1982-04-26 1988-07-27 Nippon Telegraph And Telephone Corporation Circuit commuté à condensateur

Also Published As

Publication number Publication date
US11005490B2 (en) 2021-05-11
US20210006256A1 (en) 2021-01-07

Similar Documents

Publication Publication Date Title
EP1608069B1 (fr) Procédé de commande d'un interrupteur analogique
WO2018050996A1 (fr) Photodiode de type spad
CA1265192A (fr) Multiplicateur de tension continue pouvant etre integre a une structure semiconductrice
FR3049389A1 (fr) Mur d'isolement et son procede de fabrication
EP3016141A1 (fr) Capteur d'image à électrodes verticales
FR3089684A1 (fr) Photodiode de type SPAD
EP0461967A2 (fr) Composant semiconducteur à jonction Schottky pour amplification hyperfréquence et circuits logiques rapides, et procédé de réalisation d'un tel composant
EP3629380A1 (fr) Structure de diode
EP2355156A1 (fr) Photodiode de capteur d'image
JPH08250697A (ja) 増幅型光電変換素子及びそれを用いた増幅型固体撮像装置
FR3095891A1 (fr) Circuit électronique
FR2704095A1 (fr) Capteur d'images du type dispositif à couplage de charge.
FR3098363A1 (fr) Circuit échantillonneur
FR3113983A1 (fr) Capteur d’images
FR3005787A1 (fr) Montage cascode de transistors pour l'amplification de signaux hautes frequences
EP0881682A1 (fr) Protection contre des surtensions d'un transistor MOS de puissance intégrée
EP3754697A1 (fr) Composant monolithique comportant un transistor de puissance au nitrure de gallium
FR3085231A1 (fr) Capteur d'images a grande dynamique et faible bruit
FR3114441A1 (fr) Photodiode de type spad
FR3121282A1 (fr) Photodiode SPAD
FR3046295A1 (fr) Pixel a eclairement par la face arriere
FR3115158A1 (fr) Pixel à SPAD
FR3083001A1 (fr) Capteur d'images
FR2705833A1 (fr) Circuit intégré du type à résistance, capacité et transistor, procédé de fabrication d'un tel circuit intégré et application à un oscillateur.
FR2947382A1 (fr) Capteur d'images a transfert de charges a deux phases.

Legal Events

Date Code Title Description
PLSC Publication of the preliminary search report

Effective date: 20210108

ST Notification of lapse

Effective date: 20210306