FR3085571A1

FR3085571A1 - Dispositif imageur a grande vitesse d'acquisition et a gamme dynamique etendue

Info

Publication number: FR3085571A1
Application number: FR1857903A
Authority: FR
Inventors: Fabien CLOP; Stéphane LEMARCHAND; Thomas CARMIGNANI
Original assignee: First Light Imaging SAS
Current assignee: First Light Imaging SAS
Priority date: 2018-09-03
Filing date: 2018-09-03
Publication date: 2020-03-06
Anticipated expiration: 2038-09-03
Also published as: FR3085571B1; WO2020049460A1

Abstract

L'invention concerne un procédé de commande d'un dispositif imageur, comprenant des étapes consistant à : générer des photo-courants par des éléments photosensibles de circuits de pixel dans un dispositif imageur, dans chaque circuit de pixel, sélectionner une première capacité durant une première phase d'intégration (EXH), intégrer une charge électrique résultant du photo-courant dans la première capacité, mesurer un premier signal de pixel (PH) à la fin de la première phase d'intégration, former une première image à partir des premiers signaux de pixel mesurés, dans chaque circuit de pixel, sélectionner une seconde capacité durant une seconde phase d'intégration (EXL), intégrer la charge électrique résultant du photo-courant dans la seconde capacité, mesurer un second signal de pixel (PL) à la fin de la seconde phase d'intégration, former une seconde image à partir des seconds signaux de pixel mesurés, et former une image composite en combinant la première image avec la seconde image.

Description

Titre de l'invention : Dispositif imageur à grande vitesse d'acquisition et à gamme dynamique étenduej ( La présente invention concerne les capteurs d’image matriciels en technologie CMOS. L’invention peut s’appliquer au domaine visible, aussi bien qu’au domaine des infrarouges SWIR, MWIR, LWIR (Short-, Mid-, Long-Wave Infra Red). Elle peut être utilisée notamment pour la vidéo-surveillance ou dans le domaine biologique, par exemple pour observer en temps réel des marqueurs biologiques, et plus généralement dans tous les domaines où une grande gamme dynamique est souhaitable.

Généralement, un capteur d’image de type CMOS comprend des pixels ou photosites disposés selon une configuration matricielle. Chaque pixel comprend une zone photosensible, généralement une photodiode, configurée pour accumuler des charges électriques en fonction de la lumière qu’elle reçoit, et un circuit de lecture pour mesurer la quantité de charges accumulées par la photodiode. Le circuit de lecture comprend un transistor de transfert permettant de commander le transfert des charges électriques accumulées dans la photodiode vers un nœud de lecture. Le pixel est ainsi commandé selon un cycle comprenant une phase d’initialisation, une phase d’intégration, et une phase de lecture. Durant la phase d’intégration, la photodiode accumule des charges électriques en fonction de la lumière qu’elle reçoit. La phase de lecture consiste à générer un signal correspondant à la quantité de charges électriques accumulées par la photodiode durant la phase d’intégration. La phase d’initialisation consiste à éliminer les charges électriques accumulées par la photodiode durant la phase d’intégration.

Généralement, les dispositifs imageurs (appareils photos, caméras) présentent une gamme dynamique (dynamic range) bien inférieure à celle rencontrée généralement dans le monde réel, tel qu’il peut être perçu par l’œil humain. La gamme dynamique peut être définie par le rapport entre l’intensité lumineuse maximum d’une image (dans la zone la plus claire ou la plus éclairée de l’image), et l’intensité minimum de l’image (dans à la zone la plus sombre ou la moins éclairée de l’image). La dynamique d’une image est généralement limitée par le circuit de lecture de la zone photosensible.

Pour étendre la gamme dynamique des images obtenues, il a été proposé un mode à gamme dynamique étendue HDR (High Dynamic Range) consistant à réaliser plusieurs prises d’image successives, avec des temps d’exposition ou d’intégration différents. Une première image obtenue à partir d’un long temps d’intégration permet d’acquérir des détails relatifs à des zones sombres d’une scène, et une seconde image obtenue à partir d’un temps d’intégration plus court permet d’acquérir des détails relatifs à des zones claires de la scène. Ces deux images sont ensuite combinées en une image composite contenant des détails à la fois des zones claires et des zones sombres.

Le temps d’acquisition de deux images ayant des temps d’exposition différents de scènes en mouvement peut engendrer un effet fantôme selon lequel un objet en mouvement peut apparaître plusieurs fois dans l’image composite, ainsi qu’une latence importante. La reconstitution d’images HDR se prête donc mal aux séquences vidéo, et en particulier aux séquences vidéo ayant une cadence élevée. Cette technique est donc principalement utilisée pour la prise d’images distinctes (dans les appareils photo).

D’autres procédés visant à étendre la gamme dynamique des images mettent en œuvre plusieurs voies analogiques ayant des gains d’amplification différents. Cependant, cette amplification est réalisée après un premier étage d’acquisition respectif de chaque pixel. Il en résulte que le bruit généré par le premier étage est également amplifié. Les images obtenues à l’aide du plus fort gain d’amplification peuvent donc présenter un bruit plus important.

Il est donc souhaitable de pouvoir générer des images à grande vitesse d’acquisition, à gamme dynamique étendue, sans amplification du bruit, et sans flou additionnel ou effet fantôme résultant de l’extension de la gamme dynamique.

Des modes de réalisation concernent un procédé de commande d’un dispositif imageur, comprenant des étapes consistant à : générer des photo-courants par des éléments photosensibles de circuits de pixel dans un dispositif imageur comportant une pluralité de circuits de pixel, sélectionner dans chaque circuit de pixel une première capacité correspondant à une première valeur de gain, durant une première phase d’intégration, pendant la première phase d’intégration, intégrer une charge électrique résultant du photo-courant dans la première capacité, dans chaque circuit de pixel, déterminer un premier signal de pixel dans chaque circuit de pixel, en fonction de la charge électrique intégrée dans le circuit de pixel pendant ou à la fin de la première phase d’intégration, former une première image à partir des premiers signaux de pixel mesurés, sélectionner dans chaque circuit de pixel une seconde capacité correspondant à une seconde valeur de gain distincte de la première valeur de gain, durant une seconde phase d’intégration, pendant la seconde phase d’intégration, intégrer la charge électrique résultant du photo-courant dans la seconde capacité, dans chaque circuit de pixel, déterminer un second signal de pixel en fonction de la charge électrique intégrée dans le circuit de pixel dans chaque circuit de pixel, pendant ou à la fin de la seconde phase d’intégration, former une seconde image à partir des seconds signaux de pixel mesurés, et former une image composite en combinant la première image avec la seconde image.

Selon un mode de réalisation, la première et la seconde phase d’intégration présentent des durées identiques.

Selon un mode de réalisation, le procédé comprend des étapes consistant à : réaliser successivement la première phase d’intégration en sélectionnant la première valeur de gain, en alternance avec la seconde phase d’intégration en sélectionnant la seconde valeur de gain, pour obtenir un premier flux de premières images en alternance avec des secondes images, et former un second flux d’images composites en combinant chaque seconde image du premier flux avec une première image précédente adjacente dans le premier flux, pour générer une première image composite, et en combinant chaque seconde image du premier flux avec une première image suivante adjacente dans le premier flux, pour générer une seconde images composite.

Selon un mode de réalisation, le procédé comprend des étapes de division du second flux en groupes de plusieurs images composites successives, et de fusion des images composites de chaque groupe en une seule image respective qui est fournie en sortie du dispositif imageur.

Selon un mode de réalisation, le procédé comprend, pour chaque circuit de pixel, des étapes consistant à : réaliser plusieurs mesures du signal de pixel, durant chacune des première et seconde phases d’intégration, et déterminer les première et seconde valeurs de pixel à partir de pentes de signal définies par les mesures de signal de pixel durant respectivement les première et seconde phases d’intégration.

Selon un mode de réalisation, le procédé comprend, pour chaque circuit de pixel, des étapes consistant à : réaliser durant chacune des première et seconde phases d’intégration, plusieurs mesures de signal de pixel, en sélectionnant alternativement la première valeur de gain et la seconde valeur de gain, déterminer une première valeur de pixel à partir d’une pente de signal définie par les mesures de signal de pixel réalisées avec la première valeur de gain, la première valeur de pixel étant utilisée pour former la première image, et déterminer une seconde valeur de pixel à partir d’une pente de signal définie par les mesures de signal de pixel réalisées avec la seconde valeur de gain, la seconde valeur de pixel étant utilisée pour former la seconde image.

Selon un mode de réalisation, la pente de signal est calculée en éliminant des mesures de pixel saturées, la pente étant utilisée pour déterminée chacune des première et seconde valeurs de pixel à la fin des première et secondes phases d’intégration, respectivement.

Selon un mode de réalisation, la première valeur de gain est supérieure à la seconde valeur de gain, la formation de l’image composite comprenant, pour chaque circuit de pixel, des étapes consistant à : déterminer si le premier signal de pixel correspond à une valeur saturée, si le premier signal de pixel ne correspond pas à une valeur saturée, utiliser le premier signal de pixel, pour former un pixel correspondant de l’image composite, et si le premier signal de pixel correspond à une valeur saturée, former le pixel correspondant de l’image composite en utilisant le second signal de pixel, ou bien des étapes consistant à : comparer le premier signal de pixel à une première valeur saturée et à une seconde valeur saturée, la seconde valeur saturée correspondant à une plus grande saturation que la première valeur saturée, si le premier signal de pixel est moins saturé que la première valeur saturée, utiliser le premier signal de pixel, pour former un pixel correspondant de l’image composite, si le premier signal de pixel est plus saturé que la seconde valeur saturée, utiliser le second signal de pixel pour former le pixel correspondant de l’image composite, si le premier signal de pixel est plus saturé que la première valeur saturée et moins saturé que la seconde valeur saturée, former le pixel correspondant de l’image composite par l’une des méthodes suivantes : en utilisant le premier signal de pixel si pour une image précédente le premier signal de pixel a été utilisé, et le second signal de pixel si pour l’image précédente le second signal de pixel a été utilisé, en utilisant une moyenne du premier signal de pixel et du second signal de pixel.

Selon un mode de réalisation, la première valeur de gain est supérieure à la seconde valeur de gain, la formation de l’image composite comprenant, pour chaque circuit de pixel, des étapes consistant à : déterminer un nombre de mesures de pixel saturées obtenues pour déterminer le premier signal de pixel, si le nombre de mesures de pixel saturées est inférieur à une première valeur de seuil, utiliser le premier signal de pixel, pour former un pixel correspondant de l’image composite, et si le nombre de mesures de pixel saturées est supérieur à la première valeur de seuil, former le pixel correspondant de l’image composite en utilisant le second signal de pixel, ou bien des étapes consistant à : comparer le nombre de mesures de pixel saturées à la première valeur de seuil, et une seconde valeur de seuil, si le nombre de mesures de pixel saturées est inférieur à la première valeur de seuil, utiliser le premier signal de pixel, pour former un pixel correspondant de l’image composite, si le nombre de mesures de pixel saturées est supérieur à la seconde valeur de seuil, utiliser le second signal de pixel pour former le pixel correspondant de l’image composite, si le nombre de mesures de pixel saturées est compris entre la première valeur de seuil et la seconde valeur de seuil, former le pixel correspondant de l’image composite par l’une des méthodes suivantes : en utilisant le premier signal de pixel si pour une image précédente le premier signal de pixel a été utilisé, et le second signal de pixel si pour l’image précédente le second signal de pixel a été utilisé, en utilisant une moyenne du premier signal de pixel et du second signal de pixel.

Selon un mode de réalisation, le procédé comprend des étapes d’initialisation de chaque circuit de pixel, pour évacuer des charges électriques accumulées dans la capacité sélectionnée, avant chacune des première et seconde phases d’intégration, ou bien seulement avant chaque première phase d’intégration.

Des modes de réalisation peuvent également concerner un dispositif imageur comprenant : une matrice de circuits de pixels disposés en une pluralité de lignes et en une pluralité de colonnes, et des circuits de contrôle configurés pour mettre en œuvre le procédé défini précédemment.

Selon un mode de réalisation, chaque circuit de pixel présente une architecture de type CTIA ou SF.

Selon un mode de réalisation, la seconde capacité de chaque circuit de pixel est formée par la combinaison de deux condensateurs, ou est formée par un condensateur distinct d’un condensateur formant la première capacité.

Des exemples de réalisation de l’invention seront décrits dans ce qui suit, à titre non limitatif en relation avec les figures jointes parmi lesquelles :

La figure 1 représente schématiquement un dispositif imageur classique,

La figure 2 représente schématiquement un circuit de pixel classique,

La figure 3 représente schématiquement un chronogramme de différents signaux pouvant apparaître dans le circuit de pixel de la figure 1,

La figure 4 représente schématiquement un chronogramme de différents signaux pouvant apparaître dans le circuit de pixel de la figure 1, selon un premier mode de réalisation,

La figure 5 représente schématiquement un chronogramme de différents signaux pouvant apparaître dans le circuit de pixel de la figure 1, selon un second mode de réalisation,

La figure 6 représente schématiquement un circuit de pixel, selon un mode de réalisation,

La figure 7 représente schématiquement un chronogramme de différents signaux pouvant apparaître dans le circuit de pixel de la figure 6, selon un autre mode de réalisation,

La figure 8 représente schématiquement un autre circuit de pixel classique,

La figure 9 représente schématiquement un circuit de pixel, selon un autre mode de réalisation,

La figure 10 représente schématiquement un circuit de combinaison de pixels, selon un mode de réalisation,

La figure 11 représente schématiquement un circuit de combinaison de pixels, selon un autre mode de réalisation,

La figure 12 illustre un mode de combinaison d’images, selon un mode de réalisation.

La figure 1 représente un dispositif imageur IS intégrant un capteur d’image. Le dispositif IS peut être un capteur d’image, un dispositif portable tel qu’un appareil photo, une caméra, un téléphone mobile, ou tout autre dispositif présentant une fonction de capture d’image. Le dispositif IS comprend classiquement une matrice PXA de circuits de pixels PX. La matrice PXA comprend des circuits de pixel PX disposés en une pluralité de lignes et en une pluralité de colonnes. Le dispositif IS comprend également des circuits de contrôle RDRV, RDEC, CDRV, CDEC, TAC, configurés pour fournir différents signaux de commande aux circuits de pixel PX en fonction de différentes phases à enchaîner pour capturer des images. La matrice PXA fournit des signaux de pixel à un circuit de traitement AMP, ADC, IPRC configuré pour fournir des images IMG à partir des signaux de pixel.

Les lignes de pixels sont activées sélectivement par un circuit de pilotage de ligne RDRV en réponse à un décodeur d’adresse de ligne RDEC. Les colonnes de pixels sont également activées par un circuit de pilotage de colonne commandé par un décodeur de colonne CDEC. Les circuits RDRV et CDRV fournissent les tensions appropriées pour commander les circuits de pixel PX. Le dispositif IS comprend également un circuit de contrôle TAC qui commande les décodeurs d’adresse RDEC et CDEC et les circuits de pilotage RDRV, CDRV pour sélectionner à chaque instant la ligne et la colonne de pixels appropriée en vue d’une lecture de pixel. Les signaux de pixel lus sont amplifiés par l’amplificateur AMP, et numérisés par le convertisseur analogique/numérique ADC. Les signaux de pixels numérisés sont traités par un processeur d’image IPRC qui fournit une image IMG à partir des signaux de pixels numérisés. Le processeur d’image IPRC peut comprendre des mémoires pour traiter et stocker les signaux d’image reçus.

La figure 2 représente un circuit de pixel PX classique à architecture de type CTIA (Charge Trans Impedance Amplifier), par exemple décrit dans la demande de brevet US 2016/0014366. Le circuit de pixel PX comprend un élément photosensible EP tel qu’une photodiode, un amplificateur A1 dont le gain dépend de la valeur d’un condensateur monté en parallèle entre une entrée et la sortie de l’amplificateur A1. Dans l’exemple de la figure 2, une entrée directe de l’amplificateur A1 est reliée la masse, et une entrée inverseuse de l’amplificateur est connectée à une borne directe de la photodiode EP et à une borne respective de condensateurs d’intégration C1, C2. La sortie de l’amplificateur A1 est connectée à l’autre borne du condensateur C1, et reliée à l’autre borne du condensateur C2 par l’intermédiaire de bornes de conduction d’un transistor TL monté en interrupteur et commandé par un signal TL d’activation d’un mode à faible gain. L’entrée inverseuse et la sortie de l’amplificateur A1 sont connectées aux bornes de conduction d’un transistor d’initialisation TR monté en interrupteur et commandé par un signal d’initialisation RST. La sortie de l’amplificateur A1 fournit un signal de mesure de pixel VX à un circuit échantillonneur-bloqueur SHC commandé par un signal de commande SH. Le signal de mesure est stocké dans une mémoire tampon BF en attente d’une lecture du pixel commandée par un signal de lecture RD.

Ainsi, lorsque le transistor TL est ouvert, seul le condensateur C1 se trouve connecté en parallèle de l’amplificateur A1. Le circuit de pixel PX se trouve donc en mode à fort gain (faible capacité). Lorsque le transistor TL est fermé, les condensateurs C1, C2 sont connectés en parallèle de l’amplificateur A 1. Le circuit de pixel PX se trouve alors en mode à faible gain (capacité plus élevée).

La figure 3 représente des chronogrammes des signaux RST, LG, VX et SH, illustrant un mode de fonctionnement classique du circuit de pixel PX (décrit la demande de brevet US 2016/0014366). Entre des instants tO et t1, le circuit de pixel

PX est initialisé par une impulsion du signal RST et une impulsion du signal LG qui rendent les transistors TR et TL passants. Les charges électriques accumulées par les transistors C1, C2 sont donc évacuées. Le signal VX de sortie de l’amplificateur A1 se trouve à une tension maximum. A l’instant t1, lorsque le signal d’initialisation RST tombe à 0, le transistor TL est bloqué (signal LG à 0), le signal VX commence à diminuer au fur et à mesure que la photodiode EP accumule des charges électriques. La pente de diminution du signal VX dépend de l’éclairement de la photodiode EP et du gain de l’amplificateur A1, lequel dépend de la capacité C1 (entre les instants t1 et t2) mise en parallèle de l’amplificateur A1. Juste avant la fin d’une phase d’intégration à l’instant t2, une impulsion de lecture est envoyée au transistor de lecture TX pour lire l’intensité du signal VX.

Entre les instants t2 et t3, le circuit de pixel PX est à nouveau initialisé par une impulsion du signal RST et une impulsion du signal LG, pour démarrer une nouvelle phase d’intégration à l’instant t3. Durant cette phase d’intégration, l’éclairement de la photodiode EP est plus intense, et le signal VX atteint une valeur de seuil de saturation VT. Un circuit (non représenté) détecte la saturation ZS du circuit, et déclenche une lecture du signal VX à l’aide d’une impulsion du signal SH, puis déclenche le mode à faible gain à l’instant t6 en rendant le transistor TL passant (signal LG à 1). La phase d’intégration se poursuit donc pour le signal VX par un front montant, puis une décroissance avec une pente plus faible. Juste avant la fin de la phase d’intégration à l’instant t7, une nouvelle impulsion du signal de commande de mesure SH est envoyée au transistor de lecture TX pour lire l’intensité du signal VX. Entre les instants t7 et t8, le signal le circuit est à nouveau initialisé à l’aide d’une impulsion du signal RST, le signal LG restant à 1.

Il en résulte que le circuit de pixel PX est commandé d’après la figure 3, de manière à procéder à une ou deux lectures à chaque phase d’intégration, selon qu’une saturation (deux lectures) est détectée ou non (une seule lecture). Pour exploiter le basculement du mode à fort gain vers le mode à faible gain, et déterminer l’intensité lumineuse reçue par la photodiode EP durant la phase d’intégration, il est nécessaire de mémoriser toutes les mesures effectuées durant la phase d’intégration, ainsi que le fait que le pixel a été obtenu en mode à faible gain. En outre, la détermination de l’intensité lumineuse reçue par la photodiode EP durant la phase d’intégration s’avère complexe. En outre, les valeurs de seuil de saturation et de gain lié aux valeurs des capacités C1 et C2 sont des valeurs analogiques qui varient nécessairement d’un pixel à l’autre car elles dépendent des caractéristiques physiques des circuits de pixel. Il en résulte une imprécision dans la valeur de chaque pixel finalement déterminée à partir des mesures.

La figure 4 représente des chronogrammes des signaux RST, LG, SH, RD et VX, illustrant un mode de commande du circuit de pixel PX, selon un mode de réalisation. Entre des instants t10 et t11 (phase d’initialisation RS), le circuit de pixel PX est initialisé à l’aide du signal RST et du signal LG rendant les transistors TR et TL passants. L’instant t11 marque le début d’une phase d’intégration EXH. La phase d’intégration EXH qui se termine à un instant t13 permet d’acquérir les signaux de pixels d’une image (i) à fort gain. Entre les instants t11 et t13, le signal LG est alors à 0 pour sélectionner le mode à fort gain.

Pendant la phase d’intégration EXH, se déroule une phase de lecture RDL du dispositif imageur IS pour constituer une image précédente (i - 1) à faible gain. Durant la phase de lecture RDL, une impulsion du signal RD permet d’obtenir une mesure du signal de pixel recueillie lors de la phase d’intégration précédente. Durant une phase de mesure SB du circuit de pixel PX, entre les instants t12 et t13, une impulsion SH de commande du circuit échantillonneur bloqueur SHC permet de recueillir une mesure PH du signal VX. Pendant la phase de mesure SB, la mesure PH des charges accumulées dans le condensateur C1 est transférée vers la mémoire tampon BF en sortie du circuit échantillonneur-bloqueur SHC.

Entre les instants t13 et t14, le circuit PX est à nouveau initialisé par une impulsion du signal RST appliquée au transistor TR et une impulsion du signal LG appliquée au transistor TL. A l’instant t14, une nouvelle phase d’intégration EXL démarre pour acquérir une image suivante (i+1) à faible gain. Ainsi, durant la phase d’intégration EXL, entre les instants t14 et t15, le signal LG reste actif pour sélectionner le mode à faible gain. Pendant la phase d’intégration EXL, se déroule une phase de lecture RDH pour constituer l’image (i) issue de la phase d’intégration EXH. Pendant la phase de lecture RDH, une impulsion du signal RD commande la lecture de la mémoire tampon BF pour recueillir la mesure PH du signal de pixel obtenu lors de la phase d’intégration EXH. Juste avant la fin de la phase d’intégration EXL, se déroule une phase de mesure SB du circuit de pixel PX, entre les instants T15 et T16, durant laquelle une impulsion du signal SH commande le circuit SHC pour recueillir une mesure PL du signal VX. Pendant la phase de mesure SB, la mesure PL des charges accumulées dans les condensateurs C1, C2 est transférée dans la mémoire tampon BF.

Entre les instants T16 et T17, se déroule une nouvelle phase d’initialisation RS, durant laquelle le signal RST est à 1 et le signal LG reste à 1. L’instant T17 marque le début d’une nouvelle phase d’intégration EXH pour acquérir une image suivante (i+2) à fort gain. Pendant cette phase d’intégration EXH qui se termine à l’instant t19, se déroule une phase de lecture RDL des pixels de l’image (i+1) à faible gain, générée durant la phase d’intégration EXL. La phase de mesure SB du circuit de pixel PX à fort gain se déroule entre les instants t18 et t19, pour recueillir une nouvelle mesure PH du signal VX.

Ainsi, le mode de commande illustré par la figure 4 permet de constituer alternativement, une image à fort gain et une image à faible gain. Il convient de noter que ces deux types d’images peuvent être obtenus sans faire varier la durée des phases d’intégration EXH-EXL. Deux images successives, respectivement à fort et à faible gain peuvent être ensuite fusionnées pour générer une image composite à grande gamme dynamique, par exemple en remplaçant les pixels saturés de l’image à fort gain par les pixels correspondants de l’image à faible gain.

Des images à fort et à faible gain peuvent ainsi être fournies en alternance dans un premier flux d’images. Après l’opération de fusion, des images composites sont fournies dans un second flux d’images. Le débit du second flux d’images peut être égal à la moitié du débit du premier flux d’images, ou peut être égal à celui-ci, si chaque image à fort ou à faible gain est utilisée pour générer deux images composites, en la fusionnant une première fois avec l’image précédente, et une seconde fois avec l’image suivante dans le premier flux. Le mode de fonctionnement précédemment décrit est donc particulièrement favorable à la production d’images vidéo à grand débit, par exemple 600 images par seconde, ou à un débit plus élevé.

La figure 5 représente des chronogrammes des signaux RST, LG, SH, RD et VX, illustrant un mode de commande du circuit de pixel PX, selon un autre mode de réalisation. Entre des instants t20 et t21, une phase d’initialisation RS initialise le circuit de pixel PX en appliquant une impulsion du signal RST et une impulsion du signal LG pour rendre les transistors TR et TL passants. L’instant T21 marque le début d’une phase d’intégration EXH1 pour acquérir les pixels d’une image (i) à fort gain. Durant la phase d’intégration EXH1 qui se termine à un instant t25, le signal LG est à 0 pour sélectionner le mode à fort gain. Pendant la phase d’intégration EXH1, se déroule une phase de lecture RDH1 pour constituer l’image (i). Une impulsion du signal SH commandant le circuit échantillonneur-bloqueur SHC permet d’effectuer une première mesure du signal VX en sortie du circuit de pixel PX, entre les instants t22 et t23. Cette impulsion est suivie d’une impulsion du signal RD pour recueillir la mesure du signal de pixel qui vient d’être stockée dans la mémoire tampon BF.

Ces opérations de lecture sont répétées pendant la phase d’intégration EXH1, pour lire l’amplitude de plusieurs points de mesure PH1, PH2, PHn-1, PHn du signal VX, entre les instants t21 et t25, le dernier point de mesure PHn étant mesuré à l’instant t24, juste avant la fin de la phase d’intégration EXH1, la mesure du point PHn pouvant être lue (RD) lors de la phase d’initialisation RS ou d’intégration suivante EXL1. Ces opérations de lecture de plusieurs points de mesure du signal VX sont effectuées pour tous les pixels PX du dispositif imageur IS. Ainsi, les phases d’intégration EXH1 et de lecture RDH1 pour constituer une même image (i) sont sensiblement simultanées.

Entre les instants t25 et t26, une impulsion du signal RST et une impulsion du signal LG sont appliquées respectivement aux transistors TR et TL du circuit de pixel PX pour initialiser le circuit de pixel PX, et démarrer une nouvelle phase d’intégration EXL1. La phase d’intégration EXL1 se déroule entre les instants t26 et t27 pour générer une image suivante (i+1) à faible gain. Ainsi, durant la phase d’intégration EXL1, le signal LG est actif pour sélectionner le mode à faible gain. En parallèle, se déroule une nouvelle phase de lecture RDL1 pour la même image (i+1). Plusieurs impulsions du signal de mesure SH pour commander le circuit échantillonneurbloqueur SHC, suivies chacune d’impulsions du signal RD, sont émises, pour recueillir plusieurs points de mesure PL1, PL2, PLn-1, PLn du signal VX.

Le nombre n de points mesurés durant chaque phase d’intégration EXH1, EXL1 peut varier de 2 à par exemple 60 dans le cas où le dispositif imageur peut fournir 600 images par seconde. Si l’on souhaite produire des images avec un débit de 24 images par seconde, n peut être fixé à 25.

Selon un mode de réalisation, les points de mesure PH1-PHn, PL1-PLn peuvent être exploités pour constituer n images pour chaque phase d’intégration EXH1, EXL1, chaque image i étant formée de tous les pixels PHi ou PLi lus pour tous les circuits de pixel PX. Ainsi les n images i obtenues sont de plus en plus claires étant donné qu’elles sont obtenues pour des temps d’intégration de plus en plus longs. Les n images i peuvent ensuite être fusionnées pour constituer une image à fort gain.

Selon un mode de réalisation, les points de mesure PH1-PHn, PL1-PLn sont exploités pour déterminer la pente du signal VX durant chaque phase d’intégration

EXH1, EXL1. Une pente peut être déterminée à partir de plusieurs points en appliquant par exemple la méthode des moindres carrés ou la méthode de Fowler. Cette méthode est détaillée dans le document SPIE vol. 1541, Infrared Sensors, Detectors, Electronics and Signal Processing (1991), p. 127-133. Chacune des pentes ainsi déterminées permet de déduire une valeur de pixel correspondante de l’image à générer, à la fin de la phase d’intégration EXH1, EXL1.

Ainsi, le mode de commande illustré par la figure 5 permet de constituer une image à fort gain (durant les phases EXH 1/RDH1) et une image à faible gain (durant les phases EXL1/RDL1). Ces deux images peuvent ensuite être fusionnées pour obtenir une image à gamme dynamique étendue. Comme précédemment, le débit d’image du flux d’images à fort et à faible gain et du flux d’images composites peut demeurer inchangé après une telle fusion, en fusionnant chaque image dans le flux d’images à fort et à faible gain, avec l’image précédente, pour générer une première image composite, et avec l’image suivante pour générer une seconde image composite.

En cas de saturation du signal de pixel PX, la pente des points PH1-PHn et/ou des points PL1-PLn peut être calculée seulement à partir des points non saturés, en éliminant les points saturés.

La figure 6 représente un circuit de pixel PX1, selon un autre mode de réalisation. Le circuit de pixel PX1 diffère du circuit PX en ce qu’il comprend un transistor supplémentaire TH dont les bornes de conduction sont connectées en série avec le condensateur C1, le transistor TH étant commandé par un signal HG. Dans le mode à fort gain, le signal HG est par exemple à 1 pour que le transistor TH soit passant, tandis que le transistor TL est maintenu non passant (signal LG à 0). Dans le mode à faible gain, les signaux LG et HG sont respectivement à 1 et 0. Ainsi, il est possible de basculer entre les modes à fort et à faible gain, tout en conservant la charge accumulée dans les condensateurs C1, 02.

Le circuit de pixel PX1 peut être utilisé avec le mode de commande de la figure 5. Dans ce cas, une seule phase d’initialisation RS peut être effectuée, pour deux phases d’intégration consécutives EXH1, EXL1. Ainsi, dans l’exemple de la figure 5, l’initialisation du circuit de pixel PX1 entre les instants t25 et t26 peut être supprimée (ou bien entre les instants t20 et t21 et t27 et t28). Cette disposition permet de réduire le bruit de lecture.

Bien entendu, un mode à plus faible gain peut être sélectionné en activant simultanément les transistors TL et TH. Il est alors nécessaire d’initialiser le circuit de pixel PX1 entre chaque phase d’intégration.

La figure 7 représente des chronogrammes des signaux RST, LG, HG et VX, illustrant un mode de commande du circuit de pixel PX1, selon un autre mode de réalisation. Ce mode de commande diffère de celui de la figure 5 en ce que durant chaque phase d’intégration, les modes à fort et faible gain sont sélectionnés alternativement, plusieurs fois, pour acquérir un ou plusieurs points de mesure du signal VX à la suite de chaque sélection de mode.

Entre des instants t30 et t31, une phase d’initialisation RS initialise le circuit de pixel PX1 en appliquant une impulsion du signal RST pour rendre le transistor TR passant, et des impulsions des signaux LG et HG pour rendre les transistors TL et TH passants. L’instant T31 marque le début d’une phase d’intégration EXP pour acquérir les pixels d’une image (i) à fort gain et les pixels d’une image (i+1) à faible gain. Durant la phase d’intégration EXP qui se termine à un instant t39, les signaux LG, HG sont alternativement à 0 et à 1, pour sélectionner alternativement les modes à faible et à fort gain. Lorsque le mode à faible gain est sélectionné, se déroule une phase de lecture RL pour acquérir un ou plusieurs points de mesure du signal VX, correspondant à la tension aux bornes du condensateur C2. De même, lorsque le mode à fort gain est sélectionné, se déroule une phase de lecture RH pour acquérir un ou plusieurs points de mesure du signal VX, correspondant à la tension aux bornes du condensateur C1. A chaque point de mesure, les signaux SH et RD sont activés successivement comme montré sur la figure 5.

Ainsi, dans l’exemple de la figure 7, entre les instants t31 et t32, le mode à faible gain est sélectionné, et les points de mesure PL1, PL2 sont lus. Entre les instants t32 et t33, le mode à fort gain est sélectionné, et les points de mesure PH1, PH2 sont lus. Entre les instants t33 et t34, le mode à faible gain est sélectionné, et les points de mesure PL3, PL4 sont lus. Entre les instants t34 et t35, le mode à fort gain est sélectionné, et les points de mesure PH3, PH4 sont lus. Entre les instants t35 et t36, le mode à faible gain est sélectionné, et les points de mesure PL5, PL6 sont lus. Entre les instants t37 et t38, le mode à faible gain est sélectionné, et les points de mesure PLn-1, PLn sont lus. Entre les instants t38 et t39, le mode à fort gain est sélectionné, et les points de mesure PHn-1, PHn sont lus.

A l’issue de la phase d’intégration EXP, le circuit de pixel PX1 est initialisé entre les instants t39 et t40, par des impulsions des signaux RST, LG et HG, appliquées respectivement aux transistors TR et TL et TH du circuit de pixel PX1, pour démarrer une nouvelle phase d’intégration et générer deux images suivantes. Comme précédemment décrit en référence à la figure 5, les points de mesure PL1PLn sont exploités soit pour générer n images, soit pour déterminer la pente du signal VX, pendant la phase d’intégration EXP dans le mode à faible gain. De même, les points de mesure PH1-PHn sont exploités soit pour générer n images, soit pour déterminer la pente du signal VX pendant la phase d’intégration EXP dans le mode à fort gain. Les pentes ainsi déterminées du signal VX sont ensuite utilisées pour déterminer la valeur d’un pixel de l’image (i) à faible gain, et la valeur de ce pixel dans l’image (i+1 ) à fort gain.

Ainsi, le mode de commande illustré par la figure 7 permet de constituer une image à fort gain et une image à faible gain (durant une même phase d’intégration EXP qui peut s’étendre sur une durée double des phases d’intégration EXL1, EXH1 de la figure 5). Les deux images (i) et (i+1) peuvent ensuite être fusionnées pour obtenir une image composite à gamme dynamique étendue. Le mode de commande de la figure 7 permet de réduire ou d’éliminer l’effet fantôme qui peut apparaître lorsque la scène observée comporte un objet en mouvement, lequel apparaît sous la forme d’un seul objet flou dans les images obtenues.

Comme précédemment, le débit des images peut demeurer inchangé après une telle fusion, en fusionnant chaque image, une première fois avec l’image précédente, et une seconde fois avec l’image suivante, pour former deux images composites.

La figure 8 représente un circuit de pixel PX2 à architecture de type SF (Source Follower). Le circuit de pixel PX2 comprend un élément photosensible EP1 tel qu’une photodiode, et des transistors TG, T1, TL1, TR1 et TS, par exemple de type MOS à canal N. L’élément photosensible EP1 comprend une première borne connectée à la masse et une seconde borne reliée à une zone de stockage de charges électrique RN par l’intermédiaire du transistor de transfert TG. La zone de stockage RN comprend un condensateur C3 connecté entre une borne de conduction du transistor TG et la masse, et un condensateur C4 connecté d’un côté à la masse et de l’autre à une borne de conduction du transistor TL1 de sélection de mode, l’autre borne de conduction du transistor TL1 étant connectée à la zone de stockage RN. Les transistors TG et TL1 sont commandés respectivement par des signaux VG et LG. La zone de stockage RN est connectée à la grille du transistor T1 et est reliée à une source de tension d’alimentation VS par l’intermédiaire des bornes de conduction du transistor TR1 commandé par le signal d’initialisation RST.

Le transistor T1 est connecté entre la source de tension d’alimentation VT et le transistor de lecture TS. Le transistor TS est commandé par un signal SH pour fournir un signal de mesure VX représentatif de la quantité de charges électriques accumulées par l’élément photosensible EP1 et transférées à la zone de stockage RN. Ainsi, le transistor T1 fournit le signal VX, et le transistor TS fournit la tension VX en sortie du circuit de pixel PX2 lorsque ce dernier est sélectionné en lecture par le signal SH. Le transistor TR1 est commandé par le signal RST pour initialiser la zone de stockage RN. Lorsque le signal LG met le transistor TL1 dans un état non passant, un mode à fort gain est sélectionné, seul le condensateur C3 pouvant accumuler des charges électriques. Inversement, lorsque le signal LG met le transistor TL1 dans un état passant, un mode à faible gain est sélectionné, les condensateurs C3 et C4 pouvant accumuler des charges électriques.

Le circuit de pixel PX2 peut être utilisé de la même manière que le circuit PX dans les modes de commande des figures 4 et 5.

La figure 9 représente un circuit de pixel PX3, selon un autre mode de réalisation. Le circuit de pixel PX3 diffère du circuit de pixel PX2 en ce qu’il comprend un transistor supplémentaire TH1 commandé par le signal HG, et interposé entre la zone de stockage RN et le condensateur C3. Le circuit de pixel PX3 peut être utilisé de la même manière que le circuit PX1 dans les modes de commande des figures 4, 5 et 7. Dans le mode de commande de la figure 5, le circuit de pixel PX3 peut être initialisé seulement toutes les deux phases d’intégration.

La figure 10 représente un circuit de traitement numérique de pixel PCC pour générer un pixel PXC d’une image composite formée de la fusion d’une image à fort gain et d’une image à faible gain. Le circuit PCC reçoit la valeur d’un pixel PXH de l’image à fort gain et la valeur d’un pixel PXL correspondant de l’image à faible gain, les valeurs de pixels PXH et PXL ayant été préalablement numérisées et corrigées. Les corrections appliquées aux valeurs des pixels PXL et PXH visent à supprimer un décalage initial et à uniformiser les gains des circuits de pixel du capteur d’image dans les modes à fort et à faible gain. Les décalages initiaux dans les modes à fort et faible gains peuvent être déterminés par un calcul de moyenne pendant que le capteur d’image est placé dans le noir (en l’absence d’éclairement). Les corrections à appliquer individuellement à chaque circuit de pixel peuvent être déterminées à partir de mesures de pixels obtenues en plaçant le capteur d’image en présence d’une image de couleur uniforme.

Le circuit PCC comprend un comparateur CP pour comparer la valeur du pixel PXH à une valeur de seuil TH. Le comparateur CP commande un commutateur S1 comportant une entrée recevant la valeur du pixel PXH. Le circuit PCC comprend également un amplificateur AM de gain G recevant la valeur du pixel PXL. La sortie de l’amplificateur AM est connectée à une autre entrée du commutateur S1. Ainsi, le commutateur S1 fournit soit la valeur du pixel PXH, soit une valeur corrigée du pixel PXL en sortie de l’amplificateur AM.

La valeur de seuil TH est fixée de manière à correspondre à une valeur de saturation du pixel PXH. Si la valeur du pixel PXH obtenu avec un fort gain est supérieure à la valeur de seuil TH, et donc considérée comme non saturée (d’après la courbe du signal TX dans les exemples des figures 4, 5, 7), le pixel PXH est transmis en sortie du circuit PCC. Dans le cas contraire, la valeur du pixel PXL obtenu avec un faible gain est multipliée par la valeur de gain G, pour obtenir une valeur corrigée PXG, cette valeur étant transmise en sortie du circuit PCC. Ainsi, la valeur de sortie PXC du circuit PCC est obtenue de la manière suivante :

Si PXH > TH, PXC = PXH (1)

Si PXH < TH, PXC = PXG = G x PXL (2)

Il est à noter qu’avec les circuits de pixels précédemment décrits, la pente du signal VX est négative entre le début et la fin de chacune des phases d’intégration EXH, EXL, EXH1, EXL1, EXP. Avec d’autres circuits de pixels, cette pente du signal VX peut être au contraire positive. Dans ce dernier cas, il va de soit que les comparaisons du signal PXH avec le seuil sont inversées dans les formules (1) et (2).

La valeur du gain G est choisie de manière à obtenir une courbe de réponse sensiblement linéaire du circuit de pixel en fonction de l’intensité lumineuse appliquée ou recueillie par l’élément photosensible EP, EP1 du circuit de pixel.

Selon un mode de réalisation introduisant une hystérésis, la valeur de chaque pixel PXH de l’image à fort gain est comparée à deux valeurs de seuil THL et THH, avec THH < THL (dans le cas d’une pente du signal VX négative) et les formules suivantes sont appliquées :

Si PXH < THH, PXC = PXG(3)

Si PXH > THL, PXC = PXH(4)

Si THH < PXH < THL, PXC = S1 (i-1, PXH, PXG)(5) avec S1 (i-1, PXH, PXG) est l’état de l’interrupteur S1 déterminé pour le pixel PXC dans l’image composite précédente (i-1).

Selon un mode de réalisation introduisant un moyennage simple, les formules suivantes sont appliquées :

Si PXH < THH, PXC = PXG(6)

Si PXH > THL, PXC = PXH(7)

Si THH < PXH < THL, PXC = (PXH+PXG)/2(8)

Selon un mode de réalisation introduisant un moyennage pondéré, les formules suivantes sont appliquées :

Si PXH < THH, PXC = PXG(9)

Si PXH > THL, PXC = PXH(10)

Si THH < PXH < THL, PXC = (a x PXH + b x PXG)(11 ) où a et b sont des coefficients tels que a+b = 1. L’intervalle entre THH et THL peut être découpé en plusieurs segments, par exemple de même largeur, les valeurs des coefficients a et b variant d’un segment à l’autre. Ainsi, par exemple si l’on considère trois segments de largeur (THL-THH)/3, les coefficients (a, b), peuvent être respectivement égaux à (0.75, 0.25) pour le premier segment à partir de THH, (0.5, 0.5) pour le segment du milieu, et (0.25, 0.75) pour le troisième segment du côté du seuil THL.

La figure 11 représente un circuit de traitement de pixel PCC pour générer un pixel d’une image composite formée de la fusion d’une image à fort gain et d’une image à faible gain, dans le cas où plusieurs points de mesure sont utilisés pour former l’image à fort gain et l’image à faible gain. Le circuit PCC1 diffère du circuit PCC en ce que comparateur CP compare à une valeur de seuil TH1, non pas la valeur du pixel à fort gain PXH, mais une valeur telle que le nombre de points PNS non saturés mesurés. La valeur de seuil TH1 peut être fixée à une valeur telle que 7 ou 8, ou à une valeur inférieure telle que 4 ou 5, selon que la méthode des moindres carrés ou la méthode de Fowler est utilisée pour déterminer la pente de chaque signal pixel VX.

D’autres modes de réalisation peuvent être obtenus en transposant les modes de réalisation représentés par les formules (3) à (12), au cas où les comparaisons sont effectuées, non pas avec la valeur de pixel PXH, mais au nombre PNS de points non saturés mesurés, qui est alors comparé à deux valeurs de seuil distinctes.

La figure 12 illustre un mode de fusion des images générées par le dispositif imageur IS. Le dispositif imageur IS construit successivement, à partir des signaux de pixel fournis par les circuits de pixel PX, PX1, PX2, PX3, des images à fort gain IMH et des images à faible gain IML. En mode caméra, le dispositif imageur fournit un flux d’images à fort gain IMH alternées avec des images à faible gain IML. Selon un mode de réalisation, les images de chaque paire d’images successives (IMH, IML) ou (IML, IMH) sont combinées par exemple à l’aide du circuit PCC pour obtenir une image composite IM1, IM2 ...IM10. Lorsque chaque image IMH, IML est combinée avec l’image précédente et l’image suivante, pour former deux images composites IMi, IMi+1, on obtient un flux d’images composites ayant le même débit d’image que le flux d’images à fort et à faible gain IMH, IML.

Selon un mode de réalisation, le dispositif IS est configuré pour fusionner ensemble plusieurs des images composites IM1-IM10 successives. Selon un exemple, le dispositif IS fournit une image IMH, IML ou une image composite IM1IM10 au débit d’image de 600 images par seconde, et génère une image IM à partir de chaque groupe successif distinct de 10 images composites. Ainsi, les images IM peuvent être générées avec un débit d’image de 60 images par seconde.

Il apparaîtra clairement à l'homme de l'art que la présente invention est susceptible de diverses variantes de réalisation et diverses applications. En particulier, l’invention n’est pas limitée aux circuits de pixels décrits, mais peut être mise en œuvre avec d’autres circuits de pixels, dès lors que ces circuits de pixel sont configurés pour fonctionner avec des gains différents qui peuvent être sélectionnés.

L’invention n’est pas non plus limitée à des circuits de pixel pouvant appliquer deux gains différents. Ainsi, les valeurs des gains utilisées pour les modes à fort et à faible gain peuvent être ajustées par exemple en fonction d’une valeur d’éclairement moyen de la scène observée. Par ailleurs, il peut être prévu de générer trois ou davantage d’images à des gains différents et de combiner ces images pour former chaque image composite.

Les durées respectives des phases d’intégration ne sont pas non plus nécessairement identiques, et peuvent être ajustées l’une par rapport à l’autre, par exemple pour un même temps global d’intégration, pour obtenir une meilleure qualité d’image, notamment en fonction de l’éclairement de la scène.

Claims

Revendications

1. [Procédé de commande d’un dispositif imageur, comprenant des étapes consistant à :

générer des photo-courants par des éléments photosensibles (EP) de circuits de pixel dans un dispositif imageur (IS) comportant une pluralité de circuits de pixel (PX, PX1, PX2, PX3), sélectionner dans chaque circuit de pixel une première capacité (C1, C3) correspondant à une première valeur de gain, durant une première phase d’intégration (EXH, EXH1, EXP), pendant la première phase d’intégration, intégrer une charge électrique résultant du photo-courant dans la première capacité, dans chaque circuit de pixel, déterminer un premier signal de pixel (PH) dans chaque circuit de pixel, en fonction de la charge électrique intégrée dans le circuit de pixel pendant ou à la fin de la première phase d’intégration, former une première image (IMH) à partir des premiers signaux de pixel mesurés, sélectionner dans chaque circuit de pixel une seconde capacité (C1+C2, C2, C3+C4, C4) correspondant à une seconde valeur de gain distincte de la première valeur de gain, durant une seconde phase d’intégration (EXL, EXL1, EXP), pendant la seconde phase d’intégration, intégrer la charge électrique résultant du photo-courant dans la seconde capacité, dans chaque circuit de pixel, déterminer un second signal de pixel (PL) en fonction de la charge électrique intégrée dans le circuit de pixel dans chaque circuit de pixel, pendant ou à la fin de la seconde phase d’intégration, former une seconde image (IML) à partir des seconds signaux de pixel mesurés, et former une image composite (IM1-IM10) en combinant la première image avec la seconde image.
2. Procédé selon la revendication 1, dans lequel la première et la seconde phase d’intégration présentent des durées identiques.
3. Procédé selon l'une des revendications 1 et 2, comprenant des étapes consistant à :

réaliser successivement la première phase d’intégration (EXH, EXH1, EXP) en sélectionnant la première valeur de gain, en alternance avec la seconde phase d’intégration (EXL, EXL1, EXP) en sélectionnant la seconde valeur de gain, pour obtenir un premier flux de premières images (IMH) en alternance avec des secondes images (IML), et former un second flux d’images composites (IM1-IM10) en combinant chaque seconde image du premier flux avec une première image précédente adjacente dans le premier flux, pour générer une première image composite, et en combinant chaque seconde image du premier flux avec une première image suivante adjacente dans le premier flux, pour générer une seconde images composite.
4. Procédé selon la revendication 3, comprenant des étapes de division du second flux en groupes de plusieurs images composites successives (IM1-IM10), et de fusion des images composites de chaque groupe en une seule image (IMG) respective qui est fournie en sortie du dispositif imageur (IS).
5. Procédé selon l'une des revendications 1 à 4, comprenant, pour chaque circuit de pixel (PX, PX1-PX3), des étapes consistant à :

réaliser plusieurs mesures du signal de pixel (PH1-PHn, PL1-PLn), durant chacune des première et seconde phases d’intégration (EXH1, EXL1), et déterminer les première et seconde valeurs de pixel (PXH, PXL) à partir de pentes de signal définies par les mesures de signal de pixel durant respectivement les première et seconde phases d’intégration.
6. Procédé selon l'une des revendications 1 à 4, comprenant, pour chaque circuit de pixel (PX1, PX3), des étapes consistant à :

réaliser durant chacune des première et seconde phases d’intégration (EXP), plusieurs mesures de signal de pixel (PH1-PHn, PL1-PLn), en sélectionnant alternativement la première valeur de gain (C1, 03) et la seconde valeur de gain (02, 04), déterminer une première valeur de pixel (PXH) à partir d’une pente de signal définie par les mesures de signal de pixel (PH1-PHn) réalisées avec la première valeur de gain, la première valeur de pixel étant utilisée pour former la première image (IMH), et déterminer une seconde valeur de pixel (PXL) à partir d’une pente de signal définie par les mesures de signal de pixel (PL1-PLn) réalisées avec la seconde valeur de gain, la seconde valeur de pixel étant utilisée pour former la seconde image (IML).
7. Procédé selon l'une des revendications 5 et 6, dans lequel la pente de signal (VX) est calculée en éliminant des mesures de pixel saturées, la pente étant utilisée pour déterminée chacune des première et seconde valeurs de pixel (PXL, PXH) à la fin des première et secondes phases d’intégration, respectivement.
8. Procédé selon l’une des revendications 1 à 7, dans lequel la première valeur de gain est supérieure à la seconde valeur de gain, la formation de l’image composite (IM1-IM10) comprenant, pour chaque circuit de pixel (PX, PX1-PX3), des étapes consistant à :

déterminer si le premier signal de pixel (PH, PXH) correspond à une valeur saturée, si le premier signal de pixel ne correspond pas à une valeur saturée, utiliser le premier signal de pixel, pour former un pixel correspondant de l’image composite, et si le premier signal de pixel correspond à une valeur saturée, former le pixel correspondant de l’image composite en utilisant le second signal de pixel (PL, PXL), ou bien des étapes consistant à :

comparer le premier signal de pixel (PH, PXH) à une première valeur saturée et à une seconde valeur saturée, la seconde valeur saturée correspondant à une plus grande saturation que la première valeur saturée, si le premier signal de pixel est moins saturé que la première valeur saturée, utiliser le premier signal de pixel, pour former un pixel correspondant de l’image composite, si le premier signal de pixel est plus saturé que la seconde valeur saturée, utiliser le second signal de pixel (PL, PXL) pour former le pixel correspondant de l’image composite, si le premier signal de pixel est plus saturé que la première valeur saturée et moins saturé que la seconde valeur saturée, former le pixel correspondant de l’image composite par l’une des méthodes suivantes :

en utilisant le premier signal de pixel si pour une image précédente le premier signal de pixel a été utilisé, et le second signal de pixel si pour l’image précédente le second signal de pixel a été utilisé, en utilisant une moyenne du premier signal de pixel et du second signal de pixel.
9. Procédé selon l’une des revendications 5 à 7, dans lequel la première valeur de gain est supérieure à la seconde valeur de gain, la formation de l’image composite (IM1-IM10) comprenant, pour chaque circuit de pixel (PX, PX1-PX3), des étapes consistant à :

déterminer un nombre de mesures de pixel saturées obtenues pour déterminer le premier signal de pixel (PH, PXH), si le nombre de mesures de pixel saturées est inférieur à une première valeur de seuil, utiliser le premier signal de pixel, pour former un pixel correspondant de l’image composite, et si le nombre de mesures de pixel saturées est supérieur à la première valeur de seuil, former le pixel correspondant de l’image composite en utilisant le second signal de pixel (PL, PXL), ou bien des étapes consistant à :

comparer le nombre de mesures de pixel saturées à la première valeur de seuil, et une seconde valeur de seuil, si le nombre de mesures de pixel saturées est inférieur à la première valeur de seuil, utiliser le premier signal de pixel, pour former un pixel correspondant de l’image composite, si le nombre de mesures de pixel saturées est supérieur à la seconde valeur de seuil, utiliser le second signal de pixel (PL, PXL) pour former le pixel correspondant de l’image composite, si le nombre de mesures de pixel saturées est compris entre la première valeur de seuil et la seconde valeur de seuil, former le pixel correspondant de l’image composite par l’une des méthodes suivantes :

en utilisant le premier signal de pixel si pour une image précédente le premier signal de pixel a été utilisé, et le second signal de pixel si pour l’image précédente le second signal de pixel a été utilisé, en utilisant une moyenne du premier signal de pixel et du second signal de pixel.
10. Procédé selon l'une des revendications 1 à 9, comprenant des étapes d’initialisation de chaque circuit de pixel (PX, PX1-PX3), pour évacuer des charges électriques accumulées dans la capacité sélectionnée, avant chacune des première et seconde phases d’intégration, ou bien seulement avant chaque première phase

5 d’intégration.
11. Dispositif imageur comprenant :

une matrice (PXA) de circuits de pixels (PX, PX1, PX2, PX3) disposés en une pluralité de lignes et en une pluralité de colonnes, et des circuits de contrôle configurés pour mettre en œuvre le procédé selon

10 l’une des revendications 1 à 10.
12. Dispositif selon la revendication 11, dans lequel chaque circuit de pixel (PX, PX1, PX2, PX3) présente une architecture de type CTIA ou SF.
13. Dispositif selon la revendication 11 ou 12, dans lequel la seconde capacité (C1+C2, C2, C3+C4, C4) de chaque circuit de pixel (PX, PX1, PX2, PX3) est formée
15 par la combinaison de deux condensateurs (C1+C2, C3+C4), ou est formée par un condensateur (C2, C4) distinct d’un condensateur (C1, C3) formant la première capacité.