FR3017019A1 - - Google Patents

Abstract

L'invention concerne un circuit de capteur d'image comprenant : un premier transistor (M1) ayant son nœud de commande couplé à un premier nœud de détection (SN1) , le premier nœud de détection étant couplé à au moins une photodiode (PD1, PD2) ; et un second transistor (M2) ayant son nœud de commande couplé à un second nœud de détection (SN2) , le second nœud de détection étant couplé à au moins une photodiode (PD2) ; dans lequel les premier et second transistors sont couplés en série entre des première et seconde lignes de colonne (Vx1, Vx0) .

Description

B12834 - 13-GR2-0178 1 CIRCUIT DE PIXEL A LECTURE RAPIDE Domaine La présente demande concerne le domaine des capteurs d'image, et en particulier un circuit de pixel d'un capteur d'image et un procédé de lecture d'une valeur de pixel.

Exposé de l'art antérieur Dans le domaine des capteurs d'image CMOS, il y a un besoin continu de réduire le nombre de transistors des circuits de pixels afin de permettre une augmentation de résolution et/ou une réduction de la surface.

Une technique souvent utilisée pour réduire le nombre de transistors de chaque circuit de pixel consiste à utiliser des transistors communs de remise à zéro et de lecture poür plusieurs photodiodes. Le nombre de transistors dans un circuit de pixels est généralement défini comme étant le nombre de transistors par photodiode, et l'utilisation de plusieurs photodiodes peut permettre de réduire le nombre de transistors par photodiode à deux ou moins. En effet, dans un circuit de pixel, chaque photodiode est couramment associée à un transistor formant une porte de transfert, pour transférer la charge accumulée par la photodiode vers un noeud de détection. Le circuit de pixel comprend en outre un transistor de remise à zéro pour remettre à zéro les photo- B12834 - 13-GR2-0178 2 diodes, et un transistor de lecture pour coupler sélectivement le noeud de détection à une ligne de sortie par l'intermédiaire d'un transistor à source suiveuse. La demande de brevet US publiée sous le numéro 2006/0208163 propose en outre un circuit de pixels sans transistor de lecture. Cependant, il est difficile de réduire le nombre de transistors de chaque circuit de pixel sans réduire aussi la vitesse à laquelle les pixels du capteur d'image peuvent être lus.

Résumé Un objet de modes de réalisation de la présente description est de répondre au moins partiellement à un ou plusieurs besoins de l'art antérieur. Ainsi, selon un aspect, on prévoit un circuit de capteur d'image comprenant : un premier transistor ayant son noeud de commande couplé à un premier noeud de détection, le premier noeud de détection étant couplé à au moins une photodiode et un second transistor ayant son noeud de commande couplé à un second noeud de détection, le second noeud de détection étant couplé à au moins une photodiode dans lequel les premier et second transistors sont couplés en série entre des première et seconde lignes de colonne. Selon un mode de réalisation, le premier noeud de détection est couplé à une première photodiode par l'inter- médiaire d'un premier transistor de transfert et à une deuxième photodiode par l'intermédiaire d'un second transistor de transfert et le second noeud de détection est couplé à une troisième photodiode par l'intermédiaire d'un troisième transistor de transfert et à une quatrième photodiode par l'inter- médiaire d'un quatrième transistor de transfert. Selon un mode de réalisation, la première, deuxième, troisième, quatrième photodiodes sont disposées dans des rangées consécutives d'une colonne d'un réseau de pixels du capteur d'image.

B12834 - 13-GR2-0178 3 Selon un mode de réalisation, les première, deuxième, troisième et quatrième photodiodes sont disposées dans un bloc 2x2 de pixels du réseau de pixels du capteur d'image. Selon un mode de réalisation, le premier transistor a 5 un premier noeud de courant principal couplé à la première ligne de colonne, le second transistor a un premier noeud de courant principal couplé à la seconde ligne de colonne et les seconds noeuds de courant principaux des premier et second transistors sont couplés l'un à l'autre. 10 Selon un mode de réalisation, un premier transistor de remise à zéro couplé entre le premier noeud de détection et un premier niveau de tension variable et un second transistor de remise à zéro couplé entre le second noeud de détection et un second niveau de tension variable. 15 Selon un mode de réalisation, le circuit comprend en outre une pluralité de commutateurs adaptés à commuter les première et seconde lignes de colonnes entre des première et seconde configurations, dans lequel : dans la première configuration, la première ligne de colonne est couplée à un niveau 20 de tension d'alimentation et la seconde ligne de colonne est couplée à un noeud de colonne de sortie et dans la seconde configuration, la seconde ligne de colonne est couplée au niveau de tension d'alimentation et la première ligne de colonne est couplée au noeud de colonne de sortie. 25 Selon un mode de réalisation, le circuit comprend en outre un circuit de commande adapté à commander les commutateurs pour être dans l'une des première et seconde configurations pendant une opération de lecture d'une tension sur le premier noeud de détection, et adapté à commander les commutateurs pour 30 être dans l'autre des première et seconde configurations pendant une opération de lecture d'une tension sur le second noeud de détection. Selon un autre aspect de la présente description, on prévoit un capteur d'image comprenant un réseau de photodiodes, 35 disposées en rangées et colonnes, chaque colonne comprenant une B12834 - 13-GR2-0178 4 pluralité de circuits tels que ci-dessus, chaque circuit comprenant au moins deux des photodiodes de la colonne. Selon encore un autre aspect de la présente description, on prévoit un dispositif électronique comprenant : un 5 dispositif de traitement et un capteur d'image tel que ci-dessus. Selon encore un autre aspect de la présente description, on prévoit un procédé comprenant : une lecture, en utilisant le circuit tel que ci-dessus, d'une valeur d'un pixel 10 capturée par la première photodiode. Selon un mode de réalisation, la lecture de la valeur du pixel comprend : l'application d'une première tension d'alimentation sur le noeud de commande du second transistor pour activer le second transistor, l'application d'une seconde 15 tension d'alimentation sur l'une des première et seconde lignes de colonnes et la lecture de la valeur du pixel par l'intermédiaire de l'autre des première et seconde lignes de colonnes. Selon un mode de réalisation, l'application de la 20 première tension d'alimentation au noeud de commande du second transistor comprend l'activation d'un transistor de remise à zéro couplé entre le second noeud de détection et la seconde tension d'alimentation. Selon un mode de réalisation, l'application de la 25 seconde tension d'alimentation à l'une des première et seconde lignes de colonnes et la lecture de la valeur du pixel par intermédiaire de l'autre des première et seconde lignes de colonnes comprend la commande d'une pluralité de conmmtateurs pour coupler l'une des première et seconde lignes de colonnes à 30 la seconde tension d'alimentation et pour coupler l'autre des première et seconde lignes de colonnes à un noeud de sortie de colonnes. Brève description des figures Ces caractéristiques et avantages, ainsi que d'autres, 35 seront exposés en détail dans la description suivante de modes B12834 - 13-GR2-0178 de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 illustre des circuits de pixels qui ont été proposés ; 5 la figure 2 illustre des circuits de pixels selon un exemple de réalisation de la présente description ; la figure 3 illustre des circuits de pixels selon un autre exemple de réalisation de la présente description ; la figure 4 illustre une colonne d'un capteur d'image 10 selon un exemple de réalisation de la présente description ; la figure 5 est un chronogramme illustrant des signaux pendant les opérations de lecture et d'intégration selon un exemple de réalisation de la présente description ; la figure 6 illustre schématiquement un capteur 15 d'image couplé à une matrice de pixels selon un exemple de mode de réalisation de la présente description ; les figure 7A et 7B représentent des cycles d'opérations de lecture et d'intégration dans le capteur d'image de la figure 6 selon un exemple de réalisation de la présente 20 description ; et la figure 8 illustre un dispositif électronique selon un exemple de réalisation de la présente description. Description détaillée La figure 1, qui illustre schématiquement un circuit 25 100 d'un capteur d'image, reproduit sensiblement la figure 4 de la demande de brevet US publiée sous le numéro 2006/0208163. Le circuit 100 comprend quatre photodiodes PD1 à PD4 partagées entre deux circuits de pixels 101 et 101', parfois appelés dans le technique pixels 2T, qui n'ont pas de transistor de lecture. 30 Les photodiodes PD1 et PD2 sont sur des rangées correspondantes ROW1 et ROW2 du capteur d'image et font partie du circuit de pixel 101 ayant un noeud de détection SN1. Les photodiodes PD1 et PD2 sont couplées au noeud de détection SN1 par l'intermédiaire de transistors de transfert correspondant 35 102, 104 commandés par des signaux de transfert Tx. Le noeud de B12834 - 13-GR2-0178 6 détection SN1 est couplé à la grille d'un transistor à source suiveuse SF1, qui est lui-même couplé entre une tension d'alimentation VDD et une ligne de colonne Vx. Le noeud de détection SN1 est aussi couplé à un niveau d'alimentation Vss ou VREF par l'intermédiaire d'un transistor de remise à zéro 106 commandé par un signal de remise à zéro RESET. De même, les photodiodes PD3 et PD4 sont sur des rangées correspondantes ROW3 et ROW4 du capteur d'image, et font partie du circuit de pixel 101' qui a un noeud de détection SN2.

Les photodiodes PD3 et PD4 sont couplées au noeud de détection SN2 par l'intermédiaire de transistors de transfert correspondants 102', 104' commandés par des signaux de transfert Tx. Le noeud de détection SN2 est couplé à la grille d'un transistor à source suiveuse SF2, qui est lui-même couplé entre la tension d'alimentation VDD et la ligne de colonne Vx. Le noeud de détection SN2 est aussi couplé au niveau d'alimentation VSS ou VREF par l'intermédiaire d'un transistor de remise à zéro 106' commandé par un signal de remise à zéro RESET. En fonctionnement, quand le signal de la rangée ROW1 20 doit être lu, le transistor de remise à zéro 106 est activé de sorte qu'une tension de référence haute VREF est appliquée au noeud de détection SN1. Les autres noeuds de détection des autres circuits de pixels sont mis à la tension Vss par leurs transistors de remise à zéro respectifs. Ainsi, seul le noeud SN1 25 associé à la rangée à lire est à une tension haute, tandis que les autres noeuds de détection sont à une tension basse. Ensuite, le transistor de remise à zéro de la rangée qui doit être lue est désactivé, et la porte de transfert de la rangée est activée. La charge accumulée dans la photodiode est 30 ensuite transférée au noeud de détection SN1, et le signal produit par la photodiode du pixel de la rangée ROW1 est ensuite amplifié par le transistor à source suiveuse SF1 et fourni à la ligne de colonne Vx. Le transistor de remise à zéro 106 est de nouveau couplé à la tension basse Vss.

B12834 - 13-GR2-0178 7 Un inconvénient du circuit de la figure 1 est qu'il n'est pas possible de remettre à zéro la tension sur le noeud de détection d'un circuit de pixel tandis qu'un noeud de détection d'un autre circuit de pixel de la même colonne est lu. Par exemple, une remise à zéro de la photodiode 102 implique l'activation du transistor de remise à zéro 106 pour appliquer la tension haute VREF sur le noeud de détection SN1, causant ainsi l'activation du transistor à source suiveuse SF1. La ligne de colonne Vx ne peut donc pas être utilisée pour lire la tension d'un autre circuit de pixel. Une phase d'intégration de chaque photodiode est généralement initialisée par une opération de remise à zéro. Ainsi, dans le circuit de la figure 1, le début des opérations d'intégration des pixels d'une colonne doit être effectué en série, et non en parallèle, avec les opérations de lecture des pixels de la colonne, ce qui amène à une lecture plus lente des pixels du capteur d'image. Un autre inconvénient est que, alors que dans d'autres types de circuits une tension relativement basse de 0,3 à 0,5 V peut être appliquée aux noeuds de détection des pixels pour réduire le courant d'obscurité, cela n'est pas possible dans le circuit de la figure 1. Par conséquent, les transistors SF1 et SF2 ont des tensions de seuil relativement hautes pour éviter les fuites drain/source. Ceci amène à un plus petit facteur entre charge et tension (CVF) du transistor à source suiveuse pendant les opérations de lecture. La figure 2 illustre schématiquement un circuit 200 d'un réseau de capteurs d'images comprenant deux circuits de pixels 201, 201' qui ont chacun une seule photodiode, respectivement PD1 et PD2. Par exemple, les photodiodes PD1 et PD2 correspondent à des pixels dans des rangées adjacentes d'une même colonne d'un réseau de capteurs d'images. La photodiode PD1 du circuit de pixel 201 est couplée par l'intermédiaire d'un transistor de transfert 202 à un noeud de détection SN1, qui est lui-même couplé au noeud de commande 35 d'un transistor Ml. Le noeud de détection SN1 est aussi couplé à B12834 - 13-GR2-0178 8 une tension d'alimentation variable VRST1 par l'intermédiaire d'un transistor de remise à zéro 204 commandé sur son noeud de commande par un signal de remise à zéro RST1. La tension VRST1 est variable, par exemple entre un niveau haut compris entre 2,3 5 et 2,7 V et un niveau bas compris entre 0,3 et 0,5 V, de sorte que le courant d'obscurité peut être limité pendant la phase d'intégration. De même, la photodiode PD2 de l'autre circuit de pixel 201' est couplée par l'intermédiaire d'un transistor de 10 transfert 202' à un noeud de détection SN2, qui est lui-même couplé au noeud de commande d'un transistor M2. Le noeud de détection SN2 est aussi couplé à une tension d'alimentation variable VRST2 par l'intermédiaire d'un transistor de remise à zéro 204' commandé sur son noeud de commande par un signal de 15 remise à zéro RST2. Les transistors de transfert 202, 202', les transistors de remise à zéro 204, 204', et les transistors Ml, M2 sont par exemple des transistors MOS, bien que dans des variantes de réalisation d'autres technologies de transistors 20 puissent être utilisées. L'un des noeuds de courant principaux du transistor M2, par exemple son noeud de détection, est couplé à une ligne de colonne VxO, et l'un des noeuds de courant principaux du transistor Ml, par exemple son noeud de détection, est couplé à 25 une autre ligne de colonne Vxl. Les autres noeuds de courants principaux des transistors Ml et M2, qui sont par exemple des noeuds de drain, sont couplés ensemble. En couplant les transistors Ml et M2 des circuits de pixels voisins en série les uns avec les autres entre les deux 30 lignes colonnes Vx0 et Vxl, chacun de ces transistors peut être soit un transistor à source suiveuse soit un transistor de lecture. Par exemple, le transistor M1 fonctionne comme un transistor à source suiveuse pendant une opération de lecture de la photodiode PD1, et comme un transistor de lecture pendant une 35 opération de lecture de la photodiode PD2. Inversement, le B12834 - 13-GR2-0178 9 transistor M2 fonctionne comme un transistor à source suiveuse pendant une opération de lecture de la photodiode PD2, et comme un transistor de lecture pendant une opération de lecture de la photodiode PD1.

Quand la photodiode PD1 doit être lue, le transistor M2 est activé par une tension haute sur le noeud de détection SN2. En particulier, le signal RST2 et le niveau de la tension VRST2 sont tous les deux hauts, de sorte que le noeud de détection SN2 est couplé à un niveau de tension haut. Le niveau de la tension VRST1 est aussi à un niveau haut, et le signal RST1 est mis à l'état haut un court moment pour pré-charger le niveau de tension sur le noeud de détection SN1. Une fois que le signal RST1 est remis à l'état bas, le signal de transfert TG1 est mis à l'état haut afin de transférer la charge accumulée de la photodiode PD1 au noeud de détection SN1. La ligne de colonne Vxl est couplée à un niveau de tension haut VRTSF, de sorte que la tension sur le noeud de détection SN1 est lue par l'intermédiaire de la ligne de colonne VxO. Quand la photodiode PD2 doit être lue, le transistor Ml est activé par une tension haute sur le noeud de détection SN1. En particulier, le signal RST1 et le niveau de la tension VRST1 sont tous les deux à l'état haut, de sorte que le noeud de détection SN1 est couplé à un niveau de tension haut. La tension VRST2 est aussi à un niveau haut, et le signal RST2 est mis à l'état haut un court moment afin de pré-charger le niveau de tension sur le noeud de détection SN2. Une fois que le signal RST2 est remis à l'état bas, le signal de transfert TG2 est mis à l'état haut afin de transférer la charge accumulée de la photodiode PD2 au noeud de détection SN2. La ligne de colonne Vx0 est couplée à un niveau de tension haut VRTSF, de sorte que la tension sur le noeud de détection SN2 est lue par l'intermédiaire de la ligne de colonne Vxl. Il apparaîtra à l'homme de l'art qu'il serait égale- ment possible, quand la tension sur le noeud de détection SN1 est 35 lue, de coupler le niveau de tension haut VRTSF à la ligne de B12834 - 13-GR2-0178 10 colonne Vx0 et de lire la tension sur le noeud de détection SN1 par l'intermédiaire de la ligne de colonne Vxl. De même, il serait également possible, quand la tension sur le noeud de détection SN2 est lue, de coupler le niveau de tension haut VRTSF à la ligne de colonne Vxl et de lire la tension sur le noeud de détection SN2 par l'intermédiaire de la ligne de colonne VxO. Cependant, la ligne de colonne utilisée pour lire la tension sur le noeud de détection par exemple change en fonction des noeuds de détection SN1 et SN2, de sorte que le chemin de sortie est équivalent pour les deux opérations de lecture. Dans le mode de réalisation en figure 2, les circuits de pixels 201, 201' sont des circuits de pixels adjacents, et les photodiodes PD1 et PD2 font partie d'une même colonne d'un capteur d'image. Cependant, il apparaîtra à l'homme de l'art que dans des variantes de réalisation les circuits de pixels peuvent ne pas être adjacents, et que les photodiodes peuvent être séparées par une ou plusieurs autres photodiodes et peuvent être dans différentes colonnes. La figure 3 illustre schématiquement un circuit 300 20 d'un capteur d'image, similaire au circuit de la figure 2, mais dans lequel chaque circuit de pixel comprend deux photodiodes. En particulier, le noeud de détection SN1 est couplé à une photodiode PD1 par l'intermédiaire d'un transistor de transfert 302 commandé par un signal de transfert TG1, et à une photodiode 25 PD2 par intermédiaire d'un autre transistor de transfert 303 commandé par un signal de transfert TG2. De même, le noeud de détection SN2 est couplé à une photodiode PD3 par l'intermédiaire d'un transistor de transfert 302' commandé par un signal de transfert TG3, et à une autre photodiode PD4 par 30 l'intermédiaire d'un autre transistor de transfert 303' commandé par un signal de transfert TG4. Par exemple, les photodiodes PD1 à PD4 correspondent aux pixels de quatre rangées consécutives d'une même colonne d'un réseau de capteurs d'images. Dans une variante, les 35 photodiodes PD1 à PD4 peuvent former une grille 2x2 de pixels.

B12834 - 13-GR2-0178 11 En fonctionnement, la lecture de la photodiode PD1 ou PD2 est par exemple effectuée de la même façon que la lecture de la photodiode PD1 comme cela a été décrit en relation avec la figure 2, en activant le signal de transfert correspondant TG1 ou TG2. De même, la lecture de photodiode PD3 ou PD4 est par exemple effectuée de la même façon que la lecture de la photodiode PD2 comme cela a été décrit en figure 2, en activant le signal de transfert ou TG4.

Alors que les circuits de pixels comprennent chacun deux photodiodes, dans réalisation les noeuds de détection SN1 et relation avec la correspondant TG3 de la figure 3 des variantes de SN2 peuvent être additionnellement couplés par l'intermédiaire d'autres transistors de transfert à d'autres photodiodes, chaque circuit de 15 pixel comprenant par exemple quatre photodiodes ou plus. La figure 4 illustre une colonne 400 d'un capteur d'image comprenant des circuits de pixels de la figure 2 ou 3 selon un exemple de réalisation. Comme cela est illustré, des paires de transistors Ml, M2 de paires de circuits de pixels 20 sont couplées en série entre les lignes de colonnes Vx0 et Vxl. Deux de ces paires de circuits de pixels sont illustrées en figure 4, et comme cela est représenté par des pointillés, plusieurs paires de circuits de pixels intermédiaires peuvent être couplées entre les lignes de colonnes Vx0 et Vxl. 25 Une extrémité de la ligne de colonne Vx0 est couplée à un noeud d'alimentation 402 par intermédiaire d'un transistor 404, qui est par exemple un transistor MOS à canal N, commandé sur son noeud de commande par un signal de validation ENVxO. De même, une extrémité de la ligne de colonne Vxl est couplée au 30 noeud d'alimentation 402 par l'intermédiaire d'un transistor 406, qui est par exemple un transistor MOS à canal N, commandé sur son noeud de commande par l'inverse du signal de validation ENVxO. Le noeud d'alimentation 402 est par exemple couplé à la masse par l'intermédiaire d'une source de courant 408, et des 35 limitateurs noir et blanc (B+W CLAMPS) 410 qui sont eux-mêmes B12834 - 13-GR2-0178 12 couplés à la tension d'alimentation VRTSF. Le limitateur blanc est utilisé pour maintenir un niveau de courant approprié dans le miroir de courant 408 dans le cas des pixels presque blancs, et le limitateur noir est utilisé pour éviter les effets de soleil noir. La ligne de colonne Vx0 est aussi couplée à une tension d'alimentation VRTSF par l'intermédiaire d'un transistor 412, qui est par exemple un transistor MOS à canal P commandé par un signal de validation ENVxO. La ligne de colonne Vxl est aussi couplée à une tension d'alimentation VRTSF par l'intermédiaire d'un transistor 414, qui est par exemple un transistor MOS à canal P commandé par l'inverse du signal de validation ENVxO. La tension d'alimentation VRTSF est par exemple dans une plage comprise entre 2,3 et 2,7 V.

L'autre extrémité de la ligne de colonne Vx0 est par exemple couplée à un noeud de sortie 416 de la colonne 400 par l'intermédiaire d'un transistor 418, qui est par exemple un transistor MOS à canal N commandé par le signal de validation ENVxO. De même, l'autre extrémité de la ligne de colonne Vxl est couplée au noeud de sortie 416 par intermédiaire d'un transistor 420, qui est par exemple un transistor MOS à canal N commandé par l'inverse du signal de validation ENVxO. Le noeud de sortie 416 est couplé à un convertisseur analogique numérique ADC (Analog to Digital Converter) 422, qui fournit la valeur de sortie numérique de la colonne sur des lignes de sortie 424. Un circuit de commande 426 fournit par exemple le signal de commande ENVxO pour commander les différents commutateurs 404, 406, 412, 414, 418, 420. En fonctionnement, quand le signal de validation ENVxO est à l'état haut, la ligne de colonne Vx0 est couplée à la tension d'alimentation VRTSF et la ligne de colonne Vxl est couplée au noeud d'alimentation 402 et au noeud de sortie 416 de la colonne. Dans cette configuration, l'un des noeuds de détection SN1, SN2 de chaque paire de circuits de pixels est lu par l'intermédiaire de la ligne de colonne Vxl.

B12834 - 13-GR2-0178 13 Quand le signal de validation ENVxO est à l'état bas, la ligne de colonne Vxl est couplée à la tension d'alimentation VRTSF et la ligne de colonne Vx0 est couplée au noeud d'alimentation 402 et au noeud de sortie 416 de la colonne. Dans cette configuration, l'autre des noeuds de détection SN1, SN2 de chaque paire de circuits de pixels est lu par l'intermédiaire de la ligne de colonne VxO. La figure 5 est un chronogramme illustrant un exemple de la tension sur le noeud de détection SN1 et les signaux RST2, VRST2, VRST1, RST1 et TG2 dans le circuit de la figure 2 pendant les opérations d'intégration et de lecture de la photodiode PD2. L'homme de l'art, pourra adapter les signaux pour lire la photodiode PD1 de la figure 2, ou l'une quelconque des photodiodes PD1 à PD4 de la figure 3.

Un temps d'intégration tint de la photodiode PD2 est déclenchée par une opération d'intégration de démarrage (START INTEGRATION) qui consiste, au moment où le signal de remise à zéro RST2 est activé, à mettre le signal VRST2 à l'état haut comme le montre un front montant 502. Le noeud de détection SN2 est alors mis à une tension haute. Pendant que la tension VRST2 est à l'état haut, une impulsion haute 504 du signal de la porte de transfert TG2 provoque l'évacuation de la charge de la photodiode PD2. Le temps d'intégration tint est ensuite déclenché par le front descendant de l'impulsion haute 504 du signal de la porte de transfert TG2, et la tension VRST2 par exemple passe ensuite à l'état bas. Une opération de lecture (READ) de la photodiode implique d'appliquer une tension haute au noeud de détection SN1 comme le montre un front montant 505. Pour cela, la tension VRST1 est mise à l'état haut comme le montre un front montant 506, pendant que la tension de remise à zéro RST1 est activée. La tension VRST2 est ensuite mise à l'état haut pendant que le signal de remise à zéro RST2 est activé comme le montre un front montant 508, afin de précharger le noeud de détection SN1 à une tension haute. Le signal de remise à zéro RST2 est ensuite mis à B12834 - 13-GR2-0178 14 l'état bas comme le montre un front descendant 510, et les opérations de lecture R1 et R2 sont par exemple effectuées avant et après une impulsion 512 du signal TG2, comme l'indiquent les flèches en figure 5. Le front montant de l'impulsion 512 met un terme au temps d'intégration tint. Le signal de remise à zéro RST2 est ensuite par exemple réactivé, comme le montre un front montant 514, et les tensions VRST2 et VRST1 sont par exemple mises à l'état bas, comme le montrent les fronts descendants respectifs 516 et 518.

Comme le montrent les pointillés en figure 5, les niveaux de la tension VRST1 et de la tension sur le noeud de détection SN1 pendant l'opération d'intégration peuvent être à l'état haut ou bas, et sont ainsi compatibles avec une opération de lecture de la photodiode PD1 pendant cette opération. En effet, une telle opération de lecture peut se produire alors que le signal VRST2 est activé. La figure 6 illustre un capteur d'image 600 comprenant un réseau 602 de pixels disposés en colonnes et en rangées. Dans l'exemple de la figure 6, le réseau de pixels 602 comprend 16 colonnes et 12 rangées de pixels, bien que dans des variantes de réalisation il puisse y avoir un nombre différent de colonnes et de rangées. Les rangées du réseau 602 sont notées 11 à 1'. Les rangées de pixels formant des colonnes impaires du réseau 602 ont des photodiodes qui alternent entre bleu (illustré par des carrés noirs) et vert (illustré par des carrés blancs). Les rangées de pixels formant des colonnes paires du réseau 602 ont des photodiodes qui alternent entre le vert et le rouge (illustré par des carrés rayés). Ainsi des blocs 2x2 de pixels comprennent une photodiode rouge, une bleue et deux-vertes.

Un décodeur de rangées (ROW DECODER) 604 fournit des signaux aux rangées du réseau, tel que le signal de remise à zéro RSTi, et les signaux de portes de transfert TGi, pour la rangée correspondante li. Des circuits de colonnes (COLUMN CIRCUITRY) 606 fournissent par exemple des tensions d'alimen35 tation VRST et VRTSF à chaque pixel par l'intermédiaire de l'une B12834 - 13-GR2-0178 15 ou l'autre des lignes de colonnes Vx0 et Vxl, comme cela a été décrit ci-dessus. Un réseau de colonnes ADC (COLUMN ADC ARRAY) 608 comprend par exemple des ADC, qui convertissent les tensions de lecture, par l'intermédiaire des lignes de colonnes, en signaux numériques fournis sur des lignes de sortie 610. Dans le cas où le réseau de pixels 602 comprend le circuit de pixel 200 en figure 2, les photodiodes PD1 et PD2 sont par exemple adjacentes l'une de l'autre et dans la même colonne. Par exemple, dans les colonnes impaires, les photo- diodes PD1 et PD2 correspondent par exemple à des photodiodes bleues et vertes adjacentes, et dans les colonnes paires, les photodiodes PD1 et PD2 correspondent par exemple à des photodiodes vertes et rouges adjacentes. Dans une variante, dans le cas où le réseau de pixels 602 comprend les circuits de pixels de la figure 3, les photodiodes PD1 à PD4 correspondent par exemple aux photodiodes dans les quatre rangées consécutives d'une même colonne du réseau. Dans un tel cas, les différentes opérations ne doivent pas être effectuées en même temps sur chacune des photodiodes couplées à un même noeud de détection. Des exemples de séquencement des opérations dans le cas d'une capture vidéo utilisant un volet roulant vont maintenant être décrits en relation avec les figures 7A et 7B. La figure 7A est un tableau illustrant un exemple des opérations effectuées pendant des cycles de lignes dans le réseau de pixels de la figure 6 pendant une capture vidéo qui est effectuée en utilisant un volet roulant. Des opérations d'intégration initiale (SI) sont par exemple effectuées pendant des cycles consécutifs sur des rangées consécutives du réseau, en commençant par une première rangée li du réseau dans un cycle 1, et ainsi de suite. L'opération de lecture est par exemple effectuée pour chaque ligne deux cycles après l'opération d'intégration initiale, de sorte que les photodiodes des lignes consécutives n'aient pas leurs opérations d'intégration initiale et de lecture qui surviennent dans le même cycle.

B12834 - 13-GR2-0178 16 La figure 7B est un tableau illustrant un exemple des opérations effectuées pendant des cycles de ligne dans le réseau de pixels de la figure 6 selon une variante de réalisation dans laquelle la période d'intégration est réduite à un seul cycle 5 pour effectuer les opérations d'intégration initiale sur des cycles consécutifs dans l'ordre des rangées li, 1i+2, 11+1, 1i+3, 1i+4, 1i+6, 1i+5 etc. Dans un mode de réalisation, un résultat similaire peut être atteint en positionnant les photodiodes PD1, PD2, PD3 et PD4 du circuit de pixels de la 10 figure 3 dans les rangées respectives li, 1i+2, 1i+1 et li+3 du réseau de pixels. La figure 8 illustre un dispositif électronique 800 comprenant le capteur d'image (IMAGE CAPTURE DEVICE) 600 de la figure 6. Le dispositif électronique 800 comprend en outre un 15 dispositif de traitement (P) 802 couplé au capteur d'image, et comprenant par exemple un ou plusieurs processeurs. Une mémoire (MEM) 804 est couplée au dispositif de traitement 802, et reçoit et stocke par exemple les images capturées par le capteur d'image 600. Une interface utilisateur (USER INTERFACE) 806 est 20 aussi couplée par exemple avec le dispositif de traitement 804, et comprend par exemple un affichage, un écran tactile, et/ou un autre dispositif d'entrée utilisateur. Le dispositif électronique 800 est par exemple un appareil photo numérique, une tablette, un téléphone mobile ou 25 un téléphone intelligent, ou un autre dispositif électronique portable comprenant un capteur d'image. Un avantage des modes de réalisation décrit ici et que, dans une même colonne d'un capteur d'image, une opération de lecture peut être effectuée dans un circuit de pixel en même 30 temps qu'une opération de remise à zéro d'un autre circuit de pixels. Cela amène à une opération de lecture relativement rapide des pixels d'un capteur d'image. En outre, avantageusement, les transistors M1 et M2 des circuits de pixels qui sont couplés en série peuvent avoir un seuil de tension relativement B12834 - 13-GR2-0178 17 bas, et un facteur entre charge et tension (CVF) relativement haut peut ainsi être atteint. Un autre avantage est que, en ce qui concerne le circuit de la figure 1, il n'y a plus besoin d'appliquer une tension d'alimentation VDD à chaque circuit de pixel. Par conséquent, l'utilisation de deux lignes de colonnes VxO, Vxl plutôt qu'une seule ligne de colonnes n'augmente pas le nombre de lignes d'alimentation en ce qui concerne le mode de réalisa-tion de la figure 1.

Au vu du mode de réalisation illustratif décrit, des variantes, modifications et améliorations apparaîtront facilement à l'homme de l'art. Par exemple, il apparaîtra à l'homme de l'art que, bien l'on ait décrit que des modes de réalisation dans lesquels 15 les transistors Ml et M2 couplés en série sont sur des circuits de pixels adjacents d'une même colonne, dans des variantes de réalisation les circuits de pixels peuvent être séparés par un ou plusieurs circuits de pixels intermédiaires, et ne sont pas nécessairement dans la même colonne.

20 En outre, l'homme de l'art notera que les diverses caractéristiques décrites en relation avec les divers modes de réalisation peuvent être combinés, dans des variantes de réalisation, selon des combinaisons quelconques.

Claims (14)

1. REVENDICATIONS1. Circuit de capteur d'image comprenant : un premier transistor (Ml) ayant son noeud de commande couplé à un premier noeud de détection (SN1), le premier noeud de détection étant couplé à au moins une photodiode (PD1, PD2) ; et un second transistor (M2) ayant son noeud de commande couplé à un second noeud de détection (SN2), le second noeud de détection étant couplé à au moins une photodiode (PD2, PD3, PD4) ; dans lequel les premier et second transistors sont 10 couplés en série entre des première et seconde lignes de colonne (Vxl, Vx0).
2. 2. Circuit selon la revendication 1, dans lequel : le premier noeud de détection (SN1) est couplé à une première photodiode (PD1) par l'intermédiaire d'un premier 15 transistor de transfert (302) et à une deuxième photodiode (PD2) par l'intermédiaire d'un second transistor de transfert (303) ; et le second noeud de détection (SN2) est couplé à une troisième photodiode (PD3) par l'intermédiaire d'un troisième 20 transistor de transfert (302') et à une quatrième photodiode (PD4) par l'intermédiaire d'un quatrième transistor de transfert (303').
3. 3. Circuit selon la revendication 2, dans lequel la première, deuxième, troisième, quatrième photodiodes sont 25 disposées dans des rangées consécutives d'une colonne d'un réseau de pixels du capteur d'image.
4. 4. Circuit selon la revendication 2, dans lequel les première, deuxième, troisième et quatrième photodiodes sont disposées dans un bloc 2x2 de pixels du réseau de pixels du 30 capteur d'image.
5. 5. Circuit selon l'une quelconque des revendications 1 à 4, dans lequel : le premier transistor (M1) a un premier noeud de courant principal couplé à la première ligne de colonne (Vxl) ;B12834 - 13-GR2-0178 19 le second transistor (M2) a un premier noeud de courant principal couplé à la seconde ligne de colonne (Vx0) ; et les seconds noeuds de courant principaux des premier et 5 second transistors sont couplés l'un à l'autre.
6. 6. Circuit selon l'une quelconque des revendications 1 à 5, comprenant en outre : un premier transistor de remise à zéro (204, 304) couplé entre le premier noeud de détection (SN1) et un premier 10 niveau de tension variable (VRST1) ; et un second transistor de remise à zéro (204', 304') couplé entre le second noeud de détection (SN2) et un second niveau de tension variable (VRST2).
7. 7. Circuit selon l'une quelconque des revendications 1 15 à 6, comprenant en outre une pluralité de commutateurs (412, 414, 418, 420) adaptés à commuter les première et seconde lignes de colonnes entre des première et seconde configurations, dans lequel : dans la première configuration, la première ligne de 20 colonne (Vxl) est couplée à un niveau de tension d'alimentation (VRTSF) et la seconde ligne de colonne (Vx0) est couplée à un noeud de sortie de colonne (416) ; et dans la seconde configuration, la seconde ligne de colonne (Vx0) est couplée au niveau de tension d'alimentation 25 (VRTSF) et la première ligne de colonne (Vxl) est couplée au noeud de sortie de colonne (416).
8. 8. Circuit selon la revendication 7, comprenant en outre un circuit de commande (426) adapté à commander les commutateurs pour être dans l'une des première et seconde 30 configurations pendant une opération de lecture d'une tension sur le premier noeud de détection (SN1), et adapté à commander les commutateurs pour être dans l'autre des première et seconde configurations pendant une opération de lecture d'une tension sur le second noeud de détection (SN2).B12834 - 13-GR2-0178 20
9. 9. Capteur d'image comprenant un réseau de photodiodes, disposées en rangées et colonnes, chaque colonne comprenant une pluralité de circuits selon l'une quelconque des revendications 1 à 8, chaque circuit comprenant au moins deux des photodiodes de la colonne.
10. 10. Dispositif électronique comprenant : un dispositif de traitement (802) ; et un capteur d'image selon la revendication 9.
11. 11. Procédé comprenant : une lecture, en utilisant le circuit de l'une quelconque des revendications 1 à 8, d'une valeur d'un pixel capturée par la première photodiode.
12. 12. Procédé selon la revendication 11, dans lequel la lecture de la valeur du pixel comprend : l'application d'une première tension d'alimentation (VRST2) sur le noeud de commande du second transistor (M2) pour activer le second transistor ; l'application d'une seconde tension d'alimentation (VRTSF) sur l'une des première et seconde lignes de colonnes (Vxl, Vx0) ; et la lecture de la valeur du pixel par l'intermédiaire de l'autre des première et seconde lignes de colonnes.
13. 13. Procédé selon la revendication 12, dans lequel l'application de la première tension d'alimentation au noeud de commande du second transistor (M2) comprend l'activation d'un transistor de remise à zéro (204') couplé entre le second noeud de détection (SN2) et la seconde tension d'alimentation (VRST2).
14. 14. Procédé selon la revendication 12 ou 13, dans lequel l'application de la seconde tension d'alimentation (VRTSF) à l'une des première et seconde lignes de colonnes et la lecture de la valeur du pixel par intermédiaire de l'autre des première et seconde lignes de colonnes comprend la commande d'une pluralité de commutateurs (412, 414, 418, 420) pour coupler l'une des première et seconde lignes de colonnes à la seconde tension d'alimentation et pour coupler l'autre desB12834 - 13-GR2-0178 21 première et seconde lignes de colonnes à un noeud de sortie de colonnes (416).