FR3080950A1 - Structure de type z2-fet - Google Patents

Structure de type z2-fet Download PDF

Info

Publication number
FR3080950A1
FR3080950A1 FR1853860A FR1853860A FR3080950A1 FR 3080950 A1 FR3080950 A1 FR 3080950A1 FR 1853860 A FR1853860 A FR 1853860A FR 1853860 A FR1853860 A FR 1853860A FR 3080950 A1 FR3080950 A1 FR 3080950A1
Authority
FR
France
Prior art keywords
intermediate region
region
type
structure according
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1853860A
Other languages
English (en)
Other versions
FR3080950B1 (fr
Inventor
Hassan El Dirani
Pascal FONTENEAU
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
STMicroelectronics France SAS
Original Assignee
STMicroelectronics SA
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA, STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics SA
Priority to FR1853860A priority Critical patent/FR3080950B1/fr
Priority to US16/398,417 priority patent/US20190341478A1/en
Publication of FR3080950A1 publication Critical patent/FR3080950A1/fr
Application granted granted Critical
Publication of FR3080950B1 publication Critical patent/FR3080950B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H01L29/7392—Gated diode structures with PN junction gate, e.g. field controlled thyristors (FCTh), static induction thyristors (SITh)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)

Abstract

L'invention concerne une structure de type Z2-FET comprenant : deux grilles avant (115, 116) ; et deux grilles arrière (130, 132), respectivement de type P (130) et de type N (132) .

Description

Domaine
La présente demande concerne un composant électronique, et plus particulièrement un composant électronique comprenant une structure de type Z^-FET.
Exposé de l'art antérieur
Une structure de type Z2-FET peut être utilisée pour réaliser une diode à effet de champ.
Résumé
Un mode de réalisation prévoit une structure de type Z^FET comprenant : deux grilles avant ; et deux grilles arrière, respectivement de type P et de type N.
Selon un mode de réalisation, les deux grilles avant ont chacune une largeur de grille inférieure à 100 nm.
Selon un mode de réalisation, les deux grilles avant ont chacune une largeur de grille de l'ordre de 28 nm.
Selon un mode de réalisation, les deux grilles avant sont espacées d'une distance inférieure à 100 nm.
Selon un mode de réalisation, la structure est formée sur un substrat comprenant une couche isolante enterrée.
Selon un mode de réalisation, la couche isolante enterrée a une épaisseur de l'ordre de 25 nm.
B16902 - 17-GR1-0790
Selon un mode de réalisation, la structure comprend en outre : une région d'anode ; une région de cathode ; et une région intermédiaire dopée de type P séparant la région d'anode et la région de cathode.
Selon un mode de réalisation, une des régions de grille avant est isolée et positionnée sur et en contact avec une première portion de ladite région intermédiaire, et une autre des régions de grille avant est isolée et positionnée sur et en contact avec une deuxième portion de ladite région intermédiaire.
Selon un mode de réalisation, la première portion de ladite région intermédiaire est en contact avec la région de cathode et la deuxième portion de ladite région intermédiaire est en contact avec la région d'anode.
Selon un mode de réalisation, la grille arrière dopée de type P est positionnée sous la première portion de ladite région intermédiaire et la grille arrière dopée de type N est positionnée sous la deuxième portion de ladite région intermédiaire.
Selon un mode de réalisation, ladite région intermédiaire est en silicium-germanium contraint.
Brève description des dessins
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
la figure IA est une vue en coupe d'un mode de réalisation d'une diode à effet de champ ; et la figure IB est un graphique illustrant le potentiel le long d'une partie de la diode de la figure IA.
Description détaillée
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. Par souci de clarté, seuls les éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés.
B16902 - 17-GR1-0790
Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes avant, arrière, haut, bas, gauche, droite, etc., ou relative, tels que les termes dessus, dessous, supérieur, inférieur, etc., ou à des qualificatifs d'orientation, tels que les termes horizontal, vertical, etc., il est fait référence à l'orientation des figures. Sauf précision contraire, les expressions approximativement, sensiblement, environ et de l'ordre de signifient à 10 % près, de préférence à 5 % près.
Les figures IA et IB illustrent un mode de réalisation d'une diode à effet de champ (de l'anglais field effect diode (FED) ) . Le fonctionnement d'une diode à effet de champ est par exemple décrit dans l'article de Yang Yang et al. intitulé Design and optimization of the SOI field effect diode (FED) for ESD protection paru en 2008 dans la revue Solid-State Electronics, volume 52, pages 1482 à 1485.
La figure IA est une vue en coupe d'un mode de réalisation d'une diode à effet de champ 100.
La diode 100 est formée dans et sur une structure SOI (de l'anglais Silicon On Insulator) comprenant une couche semiconductrice 101 reposant sur une couche isolante 103, reposant elle-même sur un support semiconducteur 105. La couche semiconductrice 101 est généralement en silicium. La couche 101 a une épaisseur par exemple comprise entre 3 et 25 nm, par exemple de l'ordre de 7 nm. La couche isolante 103 est couramment désignée par l'appellation BOX (de l'anglais Buried OXyde). La couche isolante 103 a une épaisseur par exemple comprise entre 3 et 30 nm, par exemple de l'ordre de 25 nm. Le support semiconducteur 105 est généralement en silicium. Le support 105 est divisé en une portion 105P dopée de type P et une portion 105N dopée de type N. La portion 105P est située à gauche en figure IA et la portion 105N est située à droite en figure IA.
Une zone active est délimitée dans la couche 101 par un mur 107 isolant périphérique. Le mur 107 s'étend de la face
B16902 - 17-GR1-0790 supérieure de la couche 101 jusqu'à la face supérieure du support 105 et fait le tour de la zone active. La zone active ainsi délimitée comprend une région 110 d'anode et une région 112 de cathode (ou anode 110 et cathode 112) séparées par une région intermédiaire 114. La région d'anode 110 est fortement dopée de type P (P+) et se trouve au-dessus de la portion 105N du support 105, c'est-à-dire se trouve sur la droite de la zone active de la couche 101 en figure IA. Une zone de reprise de contact est formée sur la face supérieure de la région 110 d'anode et est reliée à un noeud A d'application d'un potentiel d'anode. La région de cathode 112 est fortement dopée de type N (N+) et se trouve audessus de la portion 105P du support 105, c'est-à-dire se trouve sur la gauche de la zone active de la couche 101 en figure IA. Une zone de reprise de contact est formée sur la face supérieure de la région 112 de cathode et est reliée à un noeud K d'application d'un potentiel de cathode. La région intermédiaire 114 est faiblement dopée de type P (P-) et se situe entre les régions d'anode 110 et de cathode 112. A titre d'exemple, la région intermédiaire 114 peut être en silicium-germanium contraint. En figure IA, les régions 110, 112 et 114 sont représentées comme ayant une épaisseur supérieure à la couche 101, mais à titre d'exemple l'épaisseur de ces régions pourrait être de l'ordre de l'épaisseur de la couche 101. La diode 100 comprend en outre deux grilles avant 115 et 116 formés dans et sur la région intermédiaire 114. Chaque grille avant 115, 116 est une grille isolée comprenant une couche de grille 117, par exemple en silicium polycristallin, et une couche isolante 118. La couche isolante 118 recouvre la face inférieure et les faces latérales de la couche de grille 117. Une zone de reprise de contact est formée sur la face supérieure de la couche de grille 117 de chaque grille avant 115, 116. La zone de reprise de contact de la première grille avant 115 est reliée à un noeud FG1 d'application d'un premier potentiel de grille avant. La zone de reprise de contact de la deuxième grille avant 116 est reliée à un noeud FG2 d'application d'un second potentiel de grille avant. La première
B16902 - 17-GR1-0790 grille avant 115 est positionnée dans et sur une portion de la couche intermédiaire 114 du côté de l'anode 110. La deuxième grille avant 116 est positionnée dans et sur une portion de la couche intermédiaire 114 du côté de la cathode 112. Chaque grille avant 115, 116 a une largeur de grille Lg par exemple inférieure à environ 200 nm, de préférence inférieure à 100 nm, par exemple comprise entre 20 et 100 nm, par exemple de l'ordre d'environ 28 nm. Les grilles avant 115, 116 sont espacées d'une distance d, par exemple comprise entre 20 et 150 nm, par exemple de l'ordre de 96 nm.
La diode 100 comprend un caisson enterré 120 formé sur une partie inférieure de la couche isolante 103 en contact avec la face supérieure du support 105. Le caisson enterré 120 est divisé en une portion 120P dopée de type P et une portion 120N dopée de type N. La portion 120P est positionnée sur et en contact avec la portion 105P du support 105. La portion 120N est positionnée sur et en contact avec la portion 105N du support 105. Le caisson enterré 120 est positionné sous la zone active de la couche 101, et plus particulièrement le caisson 120 est délimité par le mur isolant 107. Autrement dit, le caisson enterré 120 s'étend tout le long de la zone active de la couche 101. De plus, les portions 105P et 120P sont positionnées du côté de la cathode 112 et s'étendent jusqu'à environ la moitié de la région intermédiaire 114, au moins le long de la grille avant 116. Les portions 105N et 120N sont positionnées du côté de l'anode 110 et s'étendent jusqu'à environ la moitié de la région intermédiaire 114, au moins le long de la grille avant 115. Le support 105 et le caisson enterré 120 forment les deux grilles arrières de la diode 100. Plus particulièrement, les portions 105P et 120P forment une première grille arrière 130, et les portions 105N et 120N forment une deuxième grille arrière 132. Un caisson vertical 122 dopé fortement de type P (P+) est formé à travers les couches 101 et 103. Le caisson 122 s'étend du support 105 jusqu'à la face supérieure de la couche 101, et plus particulièrement la portion 105P du support 105 à la face
B16902 - 17-GR1-0790 supérieure de la couche 101. En figure IA, le caisson vertical 122 dépasse la face supérieure de la couche 101. Une zone de reprise de contact est formée sur la face supérieure du caisson 122 et est reliée à un noeud BGp d'application d'un potentiel. Le caisson 122 est par exemple délimité d'un côté par le mur isolant 107 et de l'autre côté par un autre mur isolant 125. Le caisson 122 permet d'appliquer un potentiel à la première grille arrière 130 de la diode 100. Un caisson vertical 124 dopé fortement de type N (N+) est formé à travers les couches 101 et 103. Le caisson 122 relie le support 105 à la face supérieure de la couche 101, et plus particulièrement la portion 105N du support 105 à la face supérieure de la couche 101. En figure IA, le caisson vertical 124 dépasse de la face supérieure de la couche 101. Une zone de reprise de contact est formée sur la face supérieure du caisson 124 et est reliée à un noeud BG]g d'application d'un potentiel. Le caisson 124 est par exemple délimité d'un côté par le mur isolant 107 et de l'autre côté par un autre mur isolant 125. Le caisson 122 permet d'appliquer un potentiel à la deuxième grille arrière 132 de la diode 100.
La diode 100 a plusieurs modes de fonctionnement. Pour faire fonctionner la diode 100 comme une diode classique, on applique aux noeuds FG1 et FG2, reliés aux deux grilles avant 115 et 116, un potentiel de référence, de préférence la masse. Pour faire fonctionner la diode 100 comme un thyristor ou SCR (de l'anglais silicon controlled rectifier) ayant une gâchette d'anode et une gâchette de cathode, un potentiel positif est appliqué au noeud FG1, et un potentiel négatif ou le potentiel de référence est appliqué au noeud FG2. De plus, on applique au noeud BGp un potentiel négatif et on applique au noeud BGjg un potentiel positif. Dans une telle configuration, la structure Z^-FET de la diode 100 est contrôlée par des impulsions de tension appliquées à l'anode et à la cathode comme une structure de type Z^-FET classique.
La figure IB est un graphique illustrant, par l'intermédiaire d'une courbe C, la variation du potentiel dans la
B16902 - 17-GR1-0790 région intermédiaire 114 de la diode 100 de la figure IA pendant un fonctionnement de type SCR.
L'abscisse 0 du graphique correspond à l'extrémité côté cathode de la région intermédiaire 114 (soit l'extrémité gauche en figure IA) et l'abscisse 2Lg+d correspond à l'extrémité côté anode de la région intermédiaire 114 (soit l'extrémité droite en figure IA).
La courbe C est obtenue pendant un fonctionnement de type SCR de la diode 100, pendant lequel :
un potentiel Vpgg positif est appliqué à la première grille avant 115 via le noeud FG1 ;
un potentiel Vp^g négatif est appliqué à la deuxième grille avant 116 via le noeud FG2 ;
un potentiel Vbgp négatif est appliqué à la première grille arrière 130 via le noeud BGp ; et un potentiel positif est appliqué à la deuxième grille arrière 132 via le noeud BG]q.
Le potentiel Vpçq est par exemple inférieur à 1 V, par exemple inférieur à 0,5 V, par exemple de l'ordre de 0,2 V. Le potentiel Vp^g est par exemple supérieur à -1 V, par exemple supérieur à -0,5 V, par exemple de l'ordre de -0,2 V. Le potentiel Vbgp est par exemple supérieur à -2 V, par exemple de l'ordre de -1 V ou de 0 V. Le potentiel Vbq^ est par exemple inférieur à 2 V, par exemple de l'ordre de 0 V ou 1 V.
Dans la portion gauche de la région intermédiaire 114 positionnée sous la deuxième grille avant 116, c'est-à-dire la portion de la courbe C dont l'abscisse est comprise entre 0 et Lg, le potentiel décroît rapidement au niveau du bord de la région 114 pour atteindre le niveau du potentiel négatif Vp^g.
Dans la portion médiane de la région intermédiaire 114 qui n'est surplombée ni par la première grille avant 115 ni par la deuxième grille avant 116, c'est-à-dire la portion de la courbe C dont l'abscisse est comprise entre Lg et Lg+d, le potentiel croît du potentiel négatif Vpgg vers le potentiel positif Vpgg.
B16902 - 17-GR1-0790
Dans la portion droite de la région intermédiaire 114 positionnée sous la première grille avant 115, c'est-à-dire la portion de la courbe C dont l'abscisse est comprise entre Lg+d et 2Lg+d, le potentiel atteint le niveau du potentiel positif Vpgy puis décroît rapidement au niveau du bord de la région intermédiaire 114.
La courbe C montre une inversion de polarisation au sein de la région intermédiaire 114, cette inversion de polarisation est nécessaire au fonctionnement d'une structure de type Z^-FET. L'utilisation de deux grilles arrière de polarisation différente permet de renforcer l'inversion de polarisation au sein de la région intermédiaire 114. Plus particulièrement, appliquer un potentiel négatif à la première grille arrière permet de renforcer la polarisation de la portion de la région intermédiaire positionnée sous la deuxième grille avant. De plus, appliquer un potentiel positif à la deuxième grille arrière permet de renforcer la polarisation de la portion de la région intermédiaire positionnée sous la première grille avant.
Un avantage de ce mode de réalisation est que renforcer l'inversion de polarisation au sein de la région intermédiaire 114 rend possible le fonctionnement de la structure Z^-FET dans laquelle les grilles ont une largeur de grille par exemple de l'ordre de 28 nm.
Un autre avantage de ce mode de réalisation est de pouvoir utiliser la diode 100 avec des tensions de polarisation des grilles avant basses, c'est-à-dire des tensions inférieures, en valeur absolue, à 0,5V, par exemple de l'ordre de 0,2 V.
On appelle ici, comme cela est usuel :
-couche semiconductrice faiblement dopée, une couche dont la concentration en atomes dopants est comprise entre 1014 et 5x1Q15 atomes/cm^ ;
-couche semiconductrice fortement dopée, une couche dont la concentration en atomes dopants est comprise entre 1017 et ιο^θ atomes/cm-^ ; et
B16902 - 17-GR1-0790
-couche semiconductrice très fortement dopée, une couche dont la concentration en atomes dopants est comprise entre ΙΟ^θ et 1C)2O atomes/cm^.
Des modes de réalisation particuliers ont été décrits.
Diverses variantes et modifications apparaîtront à l'homme de 1'art.

Claims (11)

  1. REVENDICATIONS
    1. Structure de type Z^-FET comprenant :
    deux grilles avant (115, 116) ; et deux grilles arrière (130, 132) , respectivement de type P (130) et de type N (132) .
  2. 2. Structure selon la revendication 1, dans laquelle les deux grilles avant (115, 116) ont chacune une largeur de grille (Lg) inférieure à 100 nm.
  3. 3. Structure selon la revendication 1 ou 2, dans laquelle les deux grilles avant (115, 116) ont chacune une largeur de grille (Lg) de l'ordre de 28 nm.
  4. 4. Structure selon l'une quelconque des revendications 1 à 3, dans laquelle les deux grilles avant (115, 116) sont espacées d'une distance (d) inférieure à 100 nm.
  5. 5. Structure selon l'une quelconque des revendications 1 à 4, étant formée sur un substrat comprenant une couche isolante enterrée (103).
  6. 6. Structure selon la revendication 5, dans laquelle la couche isolante enterrée (103) a une épaisseur de l'ordre de 25 nm.
  7. 7. Structure selon l'une quelconque des revendications
    1 à 6, comprenant en outre :
    une région d'anode (110) ;
    une région de cathode (112) ; et une région intermédiaire (114) dopée de type P séparant la région d'anode (110) et la région de cathode (112).
  8. 8. Structure selon la revendication 7, dans laquelle une des grilles avant (115) est isolée et positionnée sur et en contact avec une première portion de ladite région intermédiaire (114), et une autre des grilles (116) avant est isolée et positionnée sur et en contact avec une deuxième portion de ladite région intermédiaire (114) .
  9. 9. Structure selon la revendication 8, dans laquelle la première portion de ladite région intermédiaire (114) est en contact avec la région de cathode (112) et la deuxième portion de
    B16902 - 17-GR1-0790 ladite région intermédiaire (114) est en contact avec la région d'anode (110).
  10. 10. Structure selon la revendication 9, dans laquelle la grille arrière dopée de type P (130) est positionnée sous la
    5 première portion de ladite région intermédiaire (114) et la grille arrière dopée de type N (132) est positionnée sous la deuxième portion de ladite région intermédiaire (114) .
  11. 11. Structure selon l'une quelconque des revendications
    7 à 10, dans laquelle ladite région intermédiaire (114) est en 10 silicium-germanium contraint.
FR1853860A 2018-05-04 2018-05-04 Structure de type z2-fet Active FR3080950B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1853860A FR3080950B1 (fr) 2018-05-04 2018-05-04 Structure de type z2-fet
US16/398,417 US20190341478A1 (en) 2018-05-04 2019-04-30 Z2-fet structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1853860 2018-05-04
FR1853860A FR3080950B1 (fr) 2018-05-04 2018-05-04 Structure de type z2-fet

Publications (2)

Publication Number Publication Date
FR3080950A1 true FR3080950A1 (fr) 2019-11-08
FR3080950B1 FR3080950B1 (fr) 2023-04-14

Family

ID=63143254

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1853860A Active FR3080950B1 (fr) 2018-05-04 2018-05-04 Structure de type z2-fet

Country Status (2)

Country Link
US (1) US20190341478A1 (fr)
FR (1) FR3080950B1 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3113186B1 (fr) * 2020-07-28 2022-10-21 St Microelectronics Sa Point Mémoire
CN113178489B (zh) * 2021-03-03 2024-04-02 中国科学院微电子研究所 一种z2-fet器件及其制备方法、一种半导体器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2685500A1 (fr) * 2012-07-13 2014-01-15 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Circuit integré sur soi comprenant un thyristor (scr) de protection contre des décharges électrostatiques
EP3291307A1 (fr) * 2016-08-31 2018-03-07 Stmicroelectronics Sa Point memoire

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1901354B1 (fr) * 2006-09-15 2016-08-24 Imec Transistor à effet de champ de tunnel et barrière de tunnel commandée par la grille.
EP1965437A1 (fr) * 2007-02-28 2008-09-03 K.N. Toosi University of Technology Dispositif transistor à l'échelle nanométrique doté d'une grande capacité de manipulation du courant
US8362604B2 (en) * 2008-12-04 2013-01-29 Ecole Polytechnique Federale De Lausanne (Epfl) Ferroelectric tunnel FET switch and memory
FR3009432B1 (fr) * 2013-08-05 2016-12-23 Commissariat Energie Atomique Circuit integre sur soi muni d'un dispositif de protection contre les decharges electrostatiques

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2685500A1 (fr) * 2012-07-13 2014-01-15 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Circuit integré sur soi comprenant un thyristor (scr) de protection contre des décharges électrostatiques
EP3291307A1 (fr) * 2016-08-31 2018-03-07 Stmicroelectronics Sa Point memoire

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JING WAN ET AL: "A systematic study of the sharp-switching Z2-FET device: From mechanism to modeling and compact memory applications", SOLID STATE ELECTRONICS., vol. 90, 29 April 2013 (2013-04-29), GB, pages 2 - 11, XP055493547, ISSN: 0038-1101, DOI: 10.1016/j.sse.2013.02.060 *
J-P NOEL ET AL: "UT2B-FDSOI device architecture dedicated to low power design techniques", SOLID-STATE DEVICE RESEARCH CONFERENCE (ESSDERC), 2010 PROCEEDINGS OF THE EUROPEAN, IEEE, PISCATAWAY, NJ, USA, 14 September 2010 (2010-09-14), pages 210 - 213, XP031787588, ISBN: 978-1-4244-6658-0 *
VADIZADEH MAHDI: "Improving gate delay andION/IOFFin nanoscale heterostructure field effect diode (H-FED) by using heavy doped layers in the channel", APPLIED PHYSICS A MATERIALS SCIENCE & PROCESSING, SPRINGER BERLIN HEIDELBERG, BERLIN/HEIDELBERG, vol. 122, no. 4, 30 March 2016 (2016-03-30), pages 1 - 9, XP035875081, ISSN: 0947-8396, [retrieved on 20160330], DOI: 10.1007/S00339-016-0009-8 *
YANG YANG ET AL: "Scaling of the SOI field effect diode (FED) for memory application", SEMICONDUCTOR DEVICE RESEARCH SYMPOSIUM, 2009. ISDRS '09. INTERNATIONAL, IEEE, PISCATAWAY, NJ, USA, 9 December 2009 (2009-12-09), pages 1 - 2, XP031919712, ISBN: 978-1-4244-6030-4, DOI: 10.1109/ISDRS.2009.5378045 *

Also Published As

Publication number Publication date
FR3080950B1 (fr) 2023-04-14
US20190341478A1 (en) 2019-11-07

Similar Documents

Publication Publication Date Title
EP3151290B1 (fr) Photodiode de type spad
FR3056019A1 (fr) Photodiode de type spad
EP0051505A1 (fr) Transistor émetteur-récepteur de lumière pour télécommunications à l'alternat sur fibre optique
FR3080950A1 (fr) Structure de type z2-fet
FR3004583A1 (fr) Transistor mos a drain etendu en couche mince sur isolant
FR3082658A1 (fr) Transistor fefet
FR2700890A1 (fr) Dispositif à transistor composé à effet de champ ayant une électrode de Schottky.
EP3664164A1 (fr) Photodiode de type spad
FR3053834A1 (fr) Structure de transistor
FR2981503A1 (fr) Transistor mos non sujet a l'effet hump
EP2325893B1 (fr) Diode de protection bidirectionnelle basse tension
FR3068507A1 (fr) Realisation de regions semiconductrices dans une puce electronique
FR3091024A1 (fr) Photodiode à avalanche à photon unique
FR3095891A1 (fr) Circuit électronique
FR2993401A1 (fr) Transistor mos sur soi protege contre des surtensions
EP0082787B1 (fr) Photodiode à zones d'absorption et d'avalanche séparées
FR3001084A1 (fr) Transistor a grille et a plan de masse couples
EP3091572B1 (fr) Commutateur bidirectionnel de puissance
FR3011122A1 (fr) Composants de protection contre des surtensions dans un circuit optoelectronique sur soi
FR3081613A1 (fr) Transistor a haute mobilite electronique en mode enrichissement
FR3074961A1 (fr) Dispositif electronique de protection contre les decharges electrostatiques
EP0109331B1 (fr) Thyristor asymétrique à forte tenue en tension inverse
EP0193462B1 (fr) Diode hyperfréquence de type PIN à transitions abruptes
FR2721439A1 (fr) Eléments semi-conducteurs optiques et procédés de fabrication de ceux-ci.
FR2524710A1 (fr) Dispositif de commutation a semi-conducteur

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20191108

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

CA Change of address

Effective date: 20240708

CD Change of name or company name

Owner name: STMICROELECTRONICS (CROLLES 2) SAS, FR

Effective date: 20240708

Owner name: STMICROELECTRONICS FRANCE, FR

Effective date: 20240708

CJ Change in legal form

Effective date: 20240708