FR3079966A1 - Circuit 3d sram avec transistors double-grille a agencement ameliore - Google Patents

Circuit 3d sram avec transistors double-grille a agencement ameliore Download PDF

Info

Publication number
FR3079966A1
FR3079966A1 FR1853115A FR1853115A FR3079966A1 FR 3079966 A1 FR3079966 A1 FR 3079966A1 FR 1853115 A FR1853115 A FR 1853115A FR 1853115 A FR1853115 A FR 1853115A FR 3079966 A1 FR3079966 A1 FR 3079966A1
Authority
FR
France
Prior art keywords
transistor
line
gate electrode
transistors
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1853115A
Other languages
English (en)
Other versions
FR3079966B1 (fr
Inventor
Francois Andrieu
Remy Berthelon
Bastien Giraud
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
STMicroelectronics Crolles 2 SAS
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, STMicroelectronics Crolles 2 SAS, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR1853115A priority Critical patent/FR3079966B1/fr
Priority to US16/379,476 priority patent/US10741565B2/en
Publication of FR3079966A1 publication Critical patent/FR3079966A1/fr
Application granted granted Critical
Publication of FR3079966B1 publication Critical patent/FR3079966B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

La demande concerne un circuit intégré à mémoire SRAM et doté de plusieurs niveaux superposés de transistors, le circuit intégré comprenant des cellules SRAM dotées d'un premier transistor et d'un deuxième transistor appartenant à un niveau supérieur de transistors et ayant chacun une double-grille composée d'une électrode supérieure et d'une électrode inférieure agencée de part et d'autre d'une couche semi-conductrice (110), une électrode de grille inférieure du premier transistor étant reliée à une électrode de grille inférieure du deuxième transistor.

Description

CIRCUIT 3D SRAM AVEC TRANSISTORS DOUBLE-GRILLE A AGENCEMENT AMELIORE DESCRIPTION
DOMAINE TECHNIQUE ET ART ANTÉRIEUR
La présente invention se rapporte au domaine des mémoires de type SRAM (SRAM pour « Static Random Access Memory » ou mémoire vive statique à accès aléatoire), et concerne plus particulièrement celui des circuits intégrés à transistors répartis sur plusieurs niveaux et dotés d'un dispositif mémoire SRAM.
D'une manière générale, dans le domaine de la micro-électronique, on cherche continuellement à augmenter la densité de transistors.
Pour cela, une solution consiste à répartir les transistors sur plusieurs niveaux de couches semi-conductrices disposées les unes au-dessus des autres.
De tels dispositifs comportent ainsi généralement un niveau inférieur doté d'une première couche semi-conductrice à partir de laquelle des transistors sont formés et au moins un niveau supérieur doté d'au moins une deuxième couche semiconductrice à partir de laquelle des transistors sont formés, la première et la deuxième couche semi-conductrice étant superposées et séparées entre elles par au moins une couche isolante.
On cherche à réaliser un nouveau dispositif de mémoire SRAM ayant des performances électriques améliorées tout en limitant l'encombrement.
EXPOSÉ DE L'INVENTION
Selon un mode de réalisation, la présente invention concerne un circuit intégré à mémoire SRAM doté de plusieurs niveaux superposés de composants électroniques comprenant :
- un niveau inférieur doté d'un ou plusieurs composants électroniques, formés dans et sur au moins une première couche semi-conductrice,
- un niveau supérieur comprenant des transistors ayant des régions de canal respectives formées dans au moins une deuxième couche semi-conductrice disposée au-dessus de la première couche semi-conductrice, le circuit intégré comprenant un dispositif mémoire formé d'une pluralité de cellules mémoires SRAM, le dispositif mémoire comprenant un premier transistor et un deuxième transistor appartenant audit niveau supérieur et ayant chacun une double-grille composée d'une électrode supérieure formée sur la deuxième couche semi-conductrice et d'une électrode inférieure agencée entre la deuxième couche semi-conductrice et la première couche semi-conductrice, l'électrode de grille inférieure du premier transistor étant connectée ou couplée à l'électrode de grille inférieure du deuxième transistor, l'électrode de grille inférieure du premier transistor et l'électrode de grille inférieure du deuxième transistor étant connectées ou couplées à une ligne conductrice de polarisation.
Un tel agencement des électrodes de grilles inférieures permet d'améliorer les performances électriques du dispositif mémoire tout en limitant l'encombrement.
Les composants électroniques du niveau inférieur peuvent être des transistors ou un autre type de composant électronique.
Selon une configuration possible du circuit, les électrodes inférieures forment une électrode de grille inférieure commune couplée ou connectée à la ligne conductrice de polarisation disposée au-dessus du premier et du deuxième transistor par le biais d'au moins un via conducteur.
Avantageusement, selon une autre configuration, les électrodes de grilles inférieures sont distinctes et couplées ou connectées à ladite ligne conductrice de polarisation, en particulier par l'intermédiaire de vias conducteurs. Cela peut permettre de réduire davantage la densité d'interconnexions dans l'étage supérieur qui comporte déjà typiquement une densité élevée d'interconnexions.
Le premier transistor et le deuxième transistor peuvent être des transistors de cellules SRAM distinctes d'un même plan mémoire, et en particulier des transistors de cellules différentes d'une même ligne (rangée horizontale) ou d'une même colonne (rangée verticale) de cellules.
En variante, le premier transistor et le deuxième transistor peuvent être des transistors d'une même cellule SRAM.
Un mode de réalisation particulier de cette variante prévoit que le premier transistor et le deuxième transistor sont des transistors d'accès d'une même cellule SRAM.
Dans ce cas, l'électrode de grille supérieure du premier transistor et l'électrode de grille supérieure du deuxième transistor peuvent être connectées ou couplées à une même ligne de mot. La ligne conductrice de polarisation peut être alors une ligne conductrice supplémentaire de polarisation distincte de ladite ligne de mot.
Cette ligne conductrice supplémentaire de polarisation peut être en particulier prévue pour permettre d'améliorer les performances lors des accès en lecture et/ou en écriture de la cellule SRAM.
Une cellule SRAM est typiquement formée en outre d'autres transistors, en particulier de transistors de charge et de transistors de conduction, formant des inverseurs réalisant une bascule. Avantageusement, les transistors de charge et de conduction peuvent être également chacun dotés d'une double-grille composée d'une électrode dite « grille supérieure » ou « grille avant » agencée sur la deuxième couche semi-conductrice et d'une autre électrode dite « grille inférieure » ou « grille arrière » agencée entre la deuxième couche semi-conductrice et la première couche semiconductrice.
Un mode de réalisation particulier prévoit que la ligne conductrice supplémentaire de polarisation remplit une fonction de ligne d'assistance à l'écriture. Ainsi, dans ce cas, on prévoit typiquement d'appliquer à cette ligne conductrice supplémentaire de polarisation un potentiel donné lors d'opérations d'écriture effectuées sur la cellule et un potentiel différent dudit potentiel donné lors d'opérations de lecture effectuées sur ladite cellule SRAM ainsi que lorsque la cellule SRAM se trouve en phase de rétention de l'information logique stockée.
Les transistors de charge peuvent également avoir une électrode de grille inférieure couplée ou connectée à la ligne conductrice de polarisation, en particulier lorsque celle-ci remplit la fonction d'assistance à l'écriture.
Un autre mode de réalisation particulier prévoit que la ligne conductrice supplémentaire de polarisation remplit une fonction de ligne d'assistance à l'accès d'une cellule SRAM. Dans ce cas, on prévoit typiquement d'appliquer à cette ligne conductrice de polarisation supplémentaire un potentiel donné lors d'opérations d'écriture et/ou de lecture effectuées sur ladite cellule SRAM et un potentiel différent dudit potentiel donné lorsque ladite cellule SRAM se trouve en phase de rétention de l'information logique stockée.
Un autre mode de réalisation particulier prévoit que la ligne conductrice de polarisation supplémentaire remplit une fonction d'aide à l'écriture et est couplée ou connectée à l'électrode de grille inférieure de chacun des transistors de charge. Ainsi, dans ce cas, on prévoit typiquement d'appliquer à cette ligne conductrice supplémentaire de polarisation un potentiel donné lors d'opérations d'écriture sur ladite cellule SRAM et un potentiel différent dudit potentiel donné lors d'opérations de lecture effectuées sur ladite cellule SRAM et/ou lors de phases de rétention de ladite cellule SRAM.
Un autre mode de réalisation particulier prévoit que les transistors de conduction ont une électrode de grille inférieure couplée ou connectée à la ligne conductrice de polarisation supplémentaire. Dans ce cas, avantageusement, les transistors de charge ont une électrode de grille inférieure couplée ou connectée à une ligne conductrice additionnelle de polarisation.
Selon un autre mode de réalisation particulier dans lequel le premier transistor et le deuxième transistor sont respectivement un premier transistor d'accès couplé ou connecté à un premier nœud de stockage d'une cellule SRAM et un deuxième transistor d'accès couplé ou connecté à un deuxième nœud de stockage de cette cellule SRAM, la cellule SRAM peut être également dotée d'un premier transistor de charge et d'un deuxième transistor de charge ayant chacun une double-grille, une électrode de grille inférieure du deuxième transistor de charge et le premier transistor d'accès étant couplés ou connectés à une première ligne de bit, une électrode de grille inférieure du premier transistor de charge et le deuxième transistor d'accès étant couplés ou connectés à une deuxième ligne de bit.
La cellule SRAM peut être également dotée d'un premier transistor de conduction et d'un deuxième transistor de conduction ayant chacun une double-grille, l'électrode de grille inférieure du deuxième transistor de conduction étant couplée ou connectée à la première ligne de bit, l'électrode de grille inférieure du premier transistor de conduction étant couplée ou connectée à une deuxième ligne de bit.
Selon un autre mode de réalisation particulier dans lequel le premier transistor et le deuxième transistor sont des transistors de conduction d'une même cellule SRAM, la ligne conductrice de polarisation peut remplir une fonction d'assistance à la lecture. Ainsi, dans ce cas, on prévoit typiquement d'appliquer un potentiel donné lors d'opérations de lecture effectuées sur ladite cellule SRAM et un potentiel différent dudit potentiel donné lors d'opérations d'écriture effectuées sur ladite cellule SRAM ou lorsque la cellule est dans une phase de rétention d'information.
Selon un autre mode de réalisation particulier dans lequel le premier transistor et le deuxième transistor sont des transistors de charge d'une même cellule SRAM, la ligne conductrice de polarisation peut remplir une fonction d'aide à l'écriture. Ainsi, dans ce cas, on prévoit typiquement d'appliquer un potentiel donné lors d'opérations d'écriture et de phase de rétention et un potentiel différent dudit potentiel donné lors d'opérations de lecture effectuées sur ladite même cellule SRAM.
En variante, la ligne conductrice de polarisation peut être une ligne de mot à laquelle l'électrode de grille supérieure et l'électrode de grille inférieure de chacun des transistors d'accès est couplée ou connectée ainsi que l'électrode de grille inférieure de chacun des transistor de charge.
Selon un autre aspect, un mode de réalisation du circuit intégré dans lequel le premier transistor et le deuxième transistor sont des transistors de conduction ou de charge, respectivement d'une première cellule mémoire et d'une deuxième cellule mémoire d'une même rangée de cellules mémoires, ladite ligne conductrice de polarisation peut être une première ligne de bit.
Dans ce cas, une ligne de bit complémentaire peut être connectée ou couplée à une électrode de grille inférieure d'un autre transistor de conduction ou de charge de la première cellule. Cette ligne de bit complémentaire peut être également connectée ou couplée à une autre électrode de grille inférieure d'un autre transistor de charge ou de conduction d'une autre cellule de la même rangée que la première cellule.
BRÈVE DESCRIPTION DES DESSINS
La présente invention sera mieux comprise à la lecture de la description d'exemples de réalisation donnés, à titre purement indicatif et nullement limitatif, en faisant référence aux dessins annexés sur lesquels :
- la figure 1, sert à illustrer un exemple de schéma de cellule mémoire vive statique 6T intégrée à un circuit 3D, avec des transistors d'accès dotés d'une électrode de grille supplémentaire reliée à une ligne conductrice supplémentaire d'assistance à l'écriture,
- la figure 2A, sert à illustrer un exemple de configuration d'électrode de grille arrière commune à des transistors de niveau supérieur d'un circuit doté de plusieurs niveaux superposés de transistors, l'électrode de grille arrière étant reliée à une ligne conductrice supplémentaire de polarisation,
- la figure 2B illustre un autre exemple de configuration d'électrodes de grille arrière de transistors de niveau supérieur d'un circuit doté de plusieurs niveaux superposés de transistors, les électrodes de grille arrière étant reliées à une ligne conductrice supplémentaire de polarisation,
- La figure 2C sert à illustrer un exemple de configuration d'électrodes de grille d'un transistor à double grille dans un circuit 3D,
- la figure 3, donne un exemple particulier d'agencement des transistors d'un niveau supérieur et appartenant à dans des cellules SRAM mises en œuvre suivant un mode de réalisation de la présente invention,
- la figure 4, sert à illustrer un exemple de schéma de cellule mémoire SRAM à transistors d'accès et de charge double-grille et ayant une électrode de grille commandée par le biais d'une même ligne conductrice,
- la figure 5, sert à illustrer un autre exemple d'agencement des transistors de cellules SRAM,
- la figure 6, sert à illustrer une variante d'agencement de cellule
SRAM,
- la figure 7, sert à illustrer un exemple de configuration particulière de cellule SRAM dans laquelle les transistors d'accès sont à double-grille et dotés d'une électrode de grille commandée par une ligne conductrice activée lors des accès en lecture ou en écriture de la cellule,
- la figure 8, sert à illustrer un exemple de configuration particulière de cellule SRAM dans laquelle les transistors de conduction sont à double-grille et dotés d'une électrode de grille commandée par une ligne conductrice activée lors des accès en lecture de la cellule,
- la figure 9, sert à illustrer un exemple de configuration particulière de cellule SRAM dans laquelle les transistors de charge sont à double-grille et dotés d'une électrode de grille commandée par une ligne conductrice activée lors des accès en écriture et lorsque la cellule se trouve en phase de rétention,
- la figure 10, sert à illustrer un exemple de configuration particulière de cellule SRAM dans laquelle les transistors d'accès et de conduction sont à double-grille et dotés d'une électrode de grille arrière commandée par une même ligne conductrice,
- la figure 11, sert à illustrer une variante de l'agencement de la figure 10 dans lequel les transistors de charge sont à double grille et ont des électrodes de grille arrière communes ou connectées entre elles,
- la figure 12, sert à illustrer un exemple de configuration particulière de cellule SRAM dans laquelle les transistors d'accès et de conduction sont à double-grille et dotés d'électrodes de grille arrière communes ou connectées entre elles et commandées par une même ligne conductrice,
- la figure 13, sert à illustrer un exemple de configuration particulière de cellule SRAM dans laquelle les transistors d'accès et de charge sont à double-grille et dotés d'électrodes de grille arrière communes ou connectées entre elles et commandées par une même ligne de mot,
- la figure 14, sert à illustrer un exemple de configuration particulière de cellule SRAM avec des transistors de charge à double-grille et dotés d'électrodes de grille arrière reliées respectivement à une première ligne de bit et à une deuxième ligne de bit,
- la figure 15, sert à illustrer une variante de l'agencement de la figure 14 dans laquelle les transistors de conduction sont également à double-grille et dotés d'électrodes de grille arrière reliées respectivement à une première ligne de bit et à une deuxième ligne de bit,
Des parties identiques, similaires ou équivalentes des différentes figures portent les mêmes références numériques de façon à faciliter le passage d'une figure à l'autre.
Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles.
EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS
Un exemple d'agencement d'une cellule 2 de mémoire SRAM susceptible d'être intégrée à un circuit tel que mis en œuvre suivant un mode de réalisation de la présente invention est illustré sur la figure 1.
La cellule 2 représentée sur la figure 1 est dotée de deux nœuds de stockage T et F, prévus pour conserver une première information logique, et une information logique complémentaire de la première information. Le maintien des informations logiques dans les nœuds T, F est assuré par des transistors formant des inverseurs bouclés sur eux-mêmes.
Dans cet exemple, la cellule 2 est de type communément appelé « 6T » et ainsi formée de 6 transistors, les deux inverseurs étant typiquement réalisés par deux transistors de charge TLT et TLF, dans cet exemple des transistors PMOS communément appelés « pull-up » et deux transistors de conduction TDT et TDF dans cet exemple des transistors de type NMOS et typiquement appelés « pull down ». Les inverseurs sont alimentés par un potentiel d'alimentation VDD.
L'accès aux nœuds de stockage T et F est réalisé par le biais de deux transistors d'accès TA'T et TA'F connectés respectivement à des lignes dites de bit BLT et BLf généralement partagées par les cellules SRAM d'une même colonne de cellules d'une matrice de cellules semblables à celle illustrée.
L'accès aux nœuds de stockage T et F est commandé par une ligne de mot WL généralement partagée par des ou les cellules SRAM d'une même ligne de cellules de la matrice. Les transistors d'accès TA'T et TA'F sont ainsi prévus pour permettre l'accès ou bloquer l'accès respectivement au premier nœud T et au deuxième nœud F.
La cellule 2 comporte des transistors à double-grille qui sont intégrés dans un niveau supérieur du circuit intégré doté de plusieurs niveaux superposés de transistors, la double grille étant formée d'une électrode de grille supérieure encore appelée « grille avant » et d'une électrode de grille inférieure encore appelée « grille arrière » réparties de part et d'autre d'une couche semi-conductrice dans laquelle les régions de canal de ces transistors à double-grille sont prévues.
Dans l'exemple de réalisation particulier illustré sur la figure 1, ce sont les transistors d'accès TA'T, TA'F qui sont dotés d'une double grille. Une électrode de grille du premier transistor d'accès TA'T et une électrode de grille du deuxième transistor d'accès TA'F sont également connectées entre elles et à une même ligne de mot WL.
Une électrode de grille inférieure du premier transistor d'accès TA'T et une électrode de grille inférieure du deuxième transistor d'accès TA'F sont connectées entre elles et à une même zone conductrice. Cette zone conductrice est sous forme d'une ligne conductrice ou reliée à une ligne conductrice de polarisation. Dans l'exemple particulier illustré sur la figure 1, la ligne conductrice est une ligne de polarisation supplémentaire remplissant une fonction dite « d'assistance à l'écriture » WLA. Cette ligne d'assistance à l'écriture WLA est typiquement activée uniquement lors d'opérations d'écriture effectuées sur la cellule 2. Ainsi, on applique un signal d'activation sur cette ligne WLA lors d'opérations d'écriture effectuées sur la cellule 2 tandis que lors d'opérations de lecture aucun signal ou un signal différent est appliqué sur cette ligne WLA. L'activation concomitante de la ligne de mot WL et de la ligne d'assistance à l'écriture WLA lors d'opérations d'écriture permet de rendre les transistors d'accès TA'T, TA'F davantage conducteurs qu'ils ne le sont lors des opérations de lecture pour lesquelles seule la ligne de mot WL est activée.
Une cellule 2 telle qu'illustrée sur la figure 1 présente une marge en écriture ainsi qu'un courant d'écriture améliorés par rapport à une cellule 6T d'agencement conventionnel et dépourvu de ligne d'assistance à l'écriture. Par exemple pour un potentiel de l'ordre de IV appliqué sur la ligne d'assistance à l'écriture WLA, on peut augmenter le courant d'écriture de l'ordre de 35 %.
Un mode de réalisation particulier prévoit de connecter l'électrode de grille inférieure de chacun des transistors d'accès TA'T et TA'F à la ligne de polarisation supplémentaire, ici d'assistance à l'écriture WLA.
Pour cela, les transistors d'accès TA'T et TA'F peuvent avoir un agencement par exemple tel que celui des transistors T2i, T22 illustré sur la figure 2A ou tel que celui illustré sur la figure 2B.
Le dispositif illustré sur ces figures est formé à partir d'un substrat comprenant un premier niveau Ni doté d'au moins une première couche semiconductrice superficielle 12 dans laquelle des régions de canal de transistors du premier niveau Ni sont prévues. Le substrat peut être de type semi-conducteur sur isolant, en particulier un substrat de type SOI (« Silicon On Insulator» ou «silicium sur isolant»), avantageusement selon une technologie de semi-conducteur sur isolant totalement déserté également appelée FDSOI (pour « Fully Depleted Silicon On Insulator»), Dans ce cas, la première couche semi-conductrice superficielle 12 est disposée sur une couche isolante 11 communément appelée BOX (pour « Burried Oxide », autrement dit « oxyde enterré »), elle-même reposant sur une couche 10 de support semi-conductrice.
Dans l'exemple illustré, un transistor Tu du premier niveau Ni est recouvert d'au moins une couche isolante 13, par exemple en oxyde de silicium.
Le circuit est doté d'au moins un deuxième niveau N2 d'un ou plusieurs transistors disposés sur le premier niveau Ni et dont les régions de canal respectives s'étendent dans au moins une deuxième couche semi-conductrice 120 (non visible sur la vue en coupe de la figure 2A).
Le deuxième niveau N2 comporte des transistors T2i, T22, avec une double-grille formée d'une électrode de grille supérieure 37 située sur la deuxième couche semi-conductrice et d'une électrode inférieure 35 située sous la deuxième couche semi-conductrice, autrement dit entre la deuxième couche semi-conductrice et la première couche semi-conductrice 12.
L'électrode de grille inférieure 35 est typiquement séparée de la deuxième couche semi-conductrice par une couche diélectrique 34. Cette couche de diélectrique 34 a une composition et une épaisseur prévues pour permettre un couplage électrostatique également appelé couplage capacitif entre l'électrode de grille inférieure 35 et la deuxième couche semi-conductrice. Ainsi, les régions de canal des transistors T2i, T22/ sont dans cet exemple également contrôlées par le dessous, respectivement par l'intermédiaire d'électrodes de grilles inférieures.
Dans l'exemple d'agencement illustré sur la figure 2A, les transistors T2i, T22, à double-grille partagent une électrode inférieure 35 commune située sous la couche semi-conductrice dans laquelle leurs régions de canal sont prévues. L'électrode inférieure 35 commune peut être connectée à une ligne conductrice 44 de polarisation située sur le deuxième niveau N2 de transistors. La connexion entre l'électrode inférieure 35 et la ligne conductrice 44 est typiquement mise en œuvre par l'intermédiaire d'un élément conducteur 42 vertical ou sensiblement vertical qui traverse la couche diélectrique 34 et de type communément appelé « via ».
La ligne conductrice 44 peut par exemple remplir la fonction de ligne d'assistance à l'écriture WLA décrite précédemment en lien avec la figure 1. Dans ce cas, le signal d'activation de la ligne WLA est acheminé par le niveau supérieur N2 au-dessus des transistors T2i,T22 et peut être appliqué sous les transistors T2i,T22 par l'intermédiaire de l'électrode inférieure 35.
Dans la variante de réalisation illustrée sur la figure 2B, les transistors T2i, T22, à double-grille ont des électrodes inférieures respectives 35a, 35b distinctes connectées entre elles par l'intermédiaire d'une structure dotée d'une ligne conductrice 54 de polarisation située sous le deuxième niveau N2 de transistors, et en particulier sous les électrodes inférieures 35a, 35b. La ligne conductrice 54 de polarisation peut par exemple remplir la fonction de ligne supplémentaire d'assistance à l'écriture WLA évoquée précédemment ou être reliée à la ligne supplémentaire d'assistance à l'écriture WLA. La connexion entre les électrodes inférieure 35a, 35b et la ligne conductrice 54 est typiquement mise en œuvre par l'intermédiaire d'éléments conducteurs verticaux 52 ou « vias ».
Un mode de réalisation particulier prévoit une cellule SRAM dans laquelle les transistors de charge et/ou de conduction ont un agencement par exemple tel que celui du transistor T23 illustré sur la figure 2C.
Ce transistor T23 appartient au deuxième niveau N2 et a une région de canal qui s'étend dans la deuxième couche semi-conductrice 120. Le transistor T23 comporte une double-grille formée d'une électrode de grille supérieure 37 située sur la deuxième couche semi-conductrice 120 et une électrode de grille inférieure 135 située entre la deuxième couche semi-conductrice 120 et la première couche semi-conductrice 12 du premier niveau Ni de transistors. La première couche semi-conductrice 12 et la deuxième couche semi-conductrice ont un agencement semblable à celui décrit précédemment en lien avec les figures 2A-2B et sont cette fois visibles sur la vue en coupe de la figure 2C.
La figure 3 donne un exemple d'agencement du niveau supérieur N2 d'un circuit 3D doté de cellules mémoires SRAM selon la configuration de la figure 1 et munies de transistors d'accès ayant une configuration du type de celle de la figure 2B avec des électrodes inférieures 35a, 35b connectées à une ligne d'assistance à l'écriture (non représentée sur cette figure).
Dans cet exemple, on prévoit en outre que des transistors TA'F, TA2 de cellules 2i, 22 différentes, mais appartenant à une même rangée (ou ligne) de cellules ont une électrode de grille inférieure commune 35b ou des électrodes de grille inférieures connectées entre elles par l'intermédiaire d'une même zone conductrice.
Dans une cellule SRAM d'un circuit intégré d'autres transistors peuvent être également dotés d'une double grille, et en particulier certains transistors formant les inverseurs autrement dit la bascule d'une cellule SRAM.
Dans l'exemple de réalisation illustré sur la figure 4, la cellule SRAM diffère de celle décrite précédemment en lien avec la figure 1, en ce qu'elle est cette fois dotée d'un transistor de charge TL'T et d'un autre transistor de charge TL'F ayant chacun une électrode de grille supplémentaire connectée à la ligne d'assistance à l'écriture WLA. Cette électrode grille supplémentaire peut être une électrode de grille inférieure 35 ou
35a, ou 35b d'agencement du type de celui décrit précédemment en lien avec la figure 2A ou avec la figure 2B.
Dans une telle configuration, lors d'opérations d'écriture, tandis qu'on augmente la conduction des transistors d'accès TA'T, TA'F, ici de type NMOS, on diminue celle de transistors de charge TL'T, TL'F généralement de type opposé, dans cet exemple de type PMOS.
Par rapport à une configuration de cellule mémoire 6T conventionnelle sans ligne d'assistance à l'écriture, cela permet d'augmenter la marge en écriture ainsi que le courant d'écriture. Cela peut permettre également d'augmenter la marge en écriture par rapport à une configuration de cellule mémoire telle qu'illustrée sur la figure
1.
La figure 5 donne un exemple d'agencement du niveau supérieur N2 d'un circuit 3D doté de cellules mémoires SRAM selon la configuration de la figure 4 et munies de transistor d'accès TA'T (respectivement TA'F) partageant une électrode de grille arrière 35a (resp. 35b) commune avec un transistor de charge TL'T, (respectivement TL'F) selon une configuration du type de celle de la figure 2B, les électrodes inférieures 35a, 35b étant connectées à une ligne d'assistance à l'écriture (non représentée) située sous la couche semi-conductrice 120 dans laquelle s'étendent des canaux de transistors du niveau supérieur N2 et qui est susceptibles d'être divisée en des zones actives ou îlots semi-conducteurs distincts.
Une variante de cellule SRAM dans laquelle les transistors d'accès ainsi que tous les transistors formant les inverseurs sont dotés d'une double grille peut également être prévue.
La figure 6 donne un agencement particulier d'une cellule SRAM formée dans le niveau supérieur N2 d'un circuit intégré avec des transistors de charge TL'T, TL'F ayant une double grille, avec une électrode de grille inférieure 135 selon une configuration du type par exemple de celle de la figure 2C, et qui est commune aux transistors de charge TL'T, TL'F et connectée à une ligne de polarisation PUA située sous l'électrode inférieure de grille 135 et au-dessus du niveau inférieur Ni.
Les transistors de charge TD'T et TDF, et les transistors d'accès TA'T et TA'f ont une double grille selon une configuration qui peut être par exemple du type de celle de la figure 2C. Chaque transistor d'accès TA'T ou TA'F est muni d'une électrode de grille arrière 135 connectée à une ligne de polarisation PGA située sous l'électrode inférieure de grille 135 et au-dessus du niveau inférieur Ni. Chaque transistor de conduction TD'T ou TD'F est muni d'une électrode de grille arrière 135 connectée à une ligne de polarisation PDA située sous l'électrode inférieure de grille 135 et au-dessus du niveau inférieur Ni.
Chaque type de transistor, d'accès TA'T, TA'F ou de conduction TD'T, TD'f, ou de charge TL'T, TL'F est contrôlé par l'intermédiaire d'une ligne de polarisation PGA, PDA, PUA qui lui est propre, ce qui permet de réaliser un contrôle indépendant entre les différents types de transistors d'une même cellule.
Dans l'exemple de réalisation de la figure 7, les transistors de charge TLT et TLF, ainsi que les transistors de conduction TDT et TDF ont ainsi chacun une électrode de grille supérieure et une électrode de grille inférieure.
Les transistors d'accès TA'T, TA'F à double-grille ont dans cet exemple, des électrodes de grille inférieures connectées entre elles et à une même ligne AAL dite « d'assistance à l'accès à la cellule ». Les transistors d'accès TA'T, TA'F peuvent avoir un agencement par exemple tel qu'illustré sur la figure 2B ou sur la figure 2A.
La ligne d'assistance à l'accès AAL est typiquement activée lors d'opérations d'écriture et de lecture effectuées sur la cellule. Ainsi, on applique un potentiel donné par exemple correspondant à un niveau logique '1' sur cette ligne AAL lors d'opérations d'écriture et d'écriture effectuées sur la cellule. Lorsque la cellule est en phase de rétention, un potentiel différent, par exemple correspondant à un niveau logique '0' est appliqué sur cette ligne AAL. Cela permet de réduire les temps d'accès en lecture et en écriture tout en limitant les courants de fuite.
Une autre variante de cellule SRAM est illustrée sur la figure 8, avec des transistors d'accès TAT, TAF et des transistors de charge TLT, TLF à double-grille, cette fois des transistors de conduction TD'T et TD'F ayant des électrodes de grilles connectées entre elles et à une même ligne RAL dite « d'assistance à la lecture ». Les transistors de conduction TD'T et TD'F peuvent ainsi avoir un agencement du type de celui décrit précédemment en lien avec la figure 2A ou avec la figure 2B, avec des électrodes de grilles inférieures 35 ou 35a, 35b connectées entre elles et à une ligne conductrice 44 ou 54, qui dans cet exemple forme la ligne RAL dite d'assistance à la lecture.
La ligne d'assistance à la lecture RAL est typiquement activée lors d'opérations de lecture effectuées sur la cellule. On applique un potentiel par exemple correspondant à un niveau logique '1' sur cette ligne RAL lors des opérations de lecture, tandis que lorsque la cellule est en mode de rétention ou qu'une écriture est mise en œuvre, un potentiel différent, par exemple correspondant à un niveau logique '0' est appliqué sur cette ligne RAL. Cela peut permettre de réduire les temps d'accès en lecture et de réduire la marge statique au bruit, tout en diminuant la consommation statique.
Selon une autre variante de cellule SRAM, illustrée sur la figure 9, on peut prévoir des transistors d'accès TAT, TAF et des transistors de conduction TDT, TDf à double-grille, avec cette fois des transistors de charge TL'T et TL'F ayant des électrodes de grilles connectées entre elles et polarisées par le biais d'une même ligne WA' dite « d'aide à l'écriture ».
On applique sur cette ligne WA' un potentiel correspondant par exemple à niveau logique '1' lors d'opérations d'écriture ou en mode rétention, tandis que lorsqu'une opération de lecture est effectuée sur la cellule, un potentiel différent, par exemple correspondant à un niveau logique '0' est appliqué sur cette ligne WA' d'aide à l'écriture. Cela peut permettre de réduire les temps d'accès en écriture et la marge au bruit lors d'opérations d'écriture, tout en réduisant la marge statique au bruit.
Les transistors de charge TL'T et TL'F peuvent alors avoir un agencement du type de celui décrit précédemment en lien avec la figure 2A ou avec la figure 2B, avec des électrodes de grilles inférieures 35 connectées entre elles et à une ligne conductrice 44 ou 54, qui dans cet exemple forme la ligne d'aide à l'écriture WA' ou est connectée à une telle ligne d'aide à l'écriture WA'.
Dans l'exemple de réalisation de la figure 10, les transistors de conduction TD'T et TD'F et les transistors d'accès TA'T et TA'F ont chacun une structure double-grille et sont dotés d'électrodes de grilles connectées entre elles et à une même ligne RA' « d'aide à la lecture ». Typiquement ce sont les électrodes de grilles inférieures qui sont connectées entre elles. La ligne conductrice 44 ou 54 telle qu'illustrée sur la figure 2A ou 2B, peut remplir la fonction de ligne RA' d'aide à la lecture ou être connectée à une telle ligne d'aide à lecture RA'.
On peut prévoir en particulier d'appliquer sur cette ligne RA' un potentiel donné correspondant par exemple à niveau logique '1' lors d'opérations de lecture, tandis que lorsque la cellule se trouve en mode de rétention, un potentiel différent, par exemple correspondant à un niveau logique '0' est appliqué sur cette ligne RA' d'aide à la lecture. Cela peut permettre de réduire les temps d'accès en lecture ainsi que les courants de fuite en mode rétention. Lorsqu'une telle manière de polariser la ligne RA' est appliquée sur des cellules non sélectionnées, autrement dit des cellules appartenant à une ligne de cellules pour laquelle la ligne de mot n'a pas été activée ou d'une ligne de cellules pour lesquelles les transistors d'accès n'ont pas été rendus passants, cela permet d'améliorer le rapport lpg_on/lpg_off. Ce rapport peut être défini comme le rapport entre le courant à l'état passant des transistors d'accès et le courant à l'état bloqué des transistors d'accès.
Selon une variante améliorée de l'exemple de réalisation de la figure 10, on peut prévoir en outre comme sur la figure 11, des transistors de charge TL'T et TL'F à double-grille ayant cette fois des électrodes, en particulier leurs électrodes de grilles inférieures, connectées entre elles et à une ligne conductrice supplémentaire SUL.
Une polarisation des lignes RA' et SUL de sorte par exemple que l'on applique un potentiel correspondant à niveau logique T sur la ligne d'aide à la lecture RA' et un potentiel différent correspondant à niveau logique '0' sur la ligne supplémentaire peut être prévue. On améliore dans ce cas les opérations de lecture, en particulier en termes de temps de lecture et de de marge au bruit.
Une polarisation inverse des lignes RA' et SUL de sorte par exemple que l'on applique un potentiel correspondant à niveau logique '0' sur la ligne d'aide à la lecture RA' et un potentiel correspondant à niveau logique T sur la ligne supplémentaire peut être prévue pour la phase de rétention. Cela permet de réduire les courants de fuite lors de la phase de rétention. Lorsqu'une telle manière de polariser la ligne RA' est appliquée sur des cellules non sélectionnées, cela permet d'améliorer le rapport lpg_on/lpg_off.
Les lignes RA' et SUL peuvent être polarisées de sorte qu'un potentiel correspondant à niveau logique '1' est appliqué sur la ligne d'aide à la lecture RA' et un potentiel correspondant à niveau logique T sur la ligne supplémentaire SUL lors d'opérations d'écriture. Cela permet de réduire les durées d'écriture et marge au bruit lors d'opérations d'écriture.
Dans un autre exemple de cellule SRAM illustré sur la figure 12, ce sont cette fois les transistors de charge TL'T et TL'F et les transistors d'accès TAT, TAF qui ont des électrodes de grilles connectées entre elles et à une même ligne WA' d'aide à l'écriture.
On peut prévoir en particulier d'appliquer sur cette ligne WA' un potentiel correspondant par exemple à niveau logique '1' lors d'opérations d'écriture, afin de réduire la durée nécessaire à l'écriture et d'améliorer la marge au bruit lors d'opérations d'écriture.
Une variante de réalisation illustrée sur la figure 13, prévoit cette fois des transistors de conduction TDT et TDFà double grille et des transistors d'accès TAiT et TAiF ayant également des structures double grille mais possédant chacun en outre des électrodes de grille inférieure et supérieure connectées entre elles et à une ligne de mot WL. Les transistors de charge TL'T et TL'F ont également chacun une structure doublegrille avec, parmi leurs deux électrodes de grille, une électrode de grille connectée à la ligne de mot WL. Un tel agencement peut, comme pour le précédent, permettre de réduire la durée d'écriture et de réduire la marge au bruit d'écriture tout en présentant un encombrement limité.
Dans l'exemple de réalisation illustré sur la figure 14, les transistors d'accès TA't et TA'F et les transistors de conduction TDT et TDF ont un agencement semblable à celui dans la cellule décrit précédemment en lien avec la figure 7.
Les transistors de charge TL2T et TL2F ont quant à eux une structure double-grille et un agencement particulier de leur électrode de grille supplémentaire. Un premier transistor de charge comporte une électrode de grille, typiquement son électrode de grille inférieure, connectée à la deuxième ligne de bit BLF.
Dans la mesure où la deuxième ligne de bit BLF est typiquement partagée par des cellules d'une même rangée donnée de cellules, en particulier une rangée verticale ou une colonne, un ou plusieurs autres transistors de charge appartenant respectivement à d'autres cellules de cette même rangée de cellules que celle représentée peuvent être également dotés d'une électrode de grille arrière reliée à celle du transistor TL2T selon une configuration du type de celle de la figure 2B.
Un deuxième transistor de charge comporte une électrode de grille, typiquement son électrode de grille inférieure connectée à la première ligne de bit BLT. De même, la première ligne de bit BLT étant typiquement partagée par d'autres cellules de la rangée donnée de cellules à laquelle appartient la cellule représentée sur la figure 14, au moins un autre transistor de charge appartenant à une autre cellule peut être également doté d'une électrode de grille arrière reliée à celle du transistor TL2T selon une configuration du type de celle de la figure 2B.
Les transistors d'accès TA'T et TA'F ont dans cet exemple une électrode de grille inférieure connectée à une ligne d'assistance à l'accès AAL sur laquelle on applique par exemple un potentiel correspondant à un niveau logique '1' lors d'opérations d'écriture et de lecture effectuées sur la cellule. Une telle cellule peut avoir un temps de lecture et d'écriture réduits ainsi qu'une marge au bruit à l'écriture réduite.
Lors de phases de rétention un potentiel différent, dans cet exemple correspondant à un niveau logique '0' est typiquement appliqué sur cette ligne AAL. On améliore ainsi les courants de fuite, en particulier lorsque les lignes de bits BLT et BLF sont pré-chargées à un niveau logique Ί', correspondant par exemple à un niveau de tension égal à VDD.
Une variante de réalisation de l'exemple décrit précédemment est donnée sur la figure 15.
Pour cette variante, les transistors de conduction TD2T et TD2F ont une structure double-grille et un agencement particulier de leur électrode de grille supplémentaire, semblable à celui mis en œuvre pour les transistors de charge TL2T et
Tl_2F- Un premier transistor de conduction TD2T comporte une électrode de grille, typiquement son électrode de grille inférieure connectée à la deuxième ligne de bit BLF, tout comme l'électrode de grille inférieure du transistor du premier transistor de charge TL2T. Un deuxième transistor de conduction TD2F comporte une électrode de grille, 5 typiquement son électrode de grille inférieure connectée à la première ligne de bit BLT.
L'électrode de grille inférieure du deuxième transistor de charge TL2F est également connectée à la première ligne de bit BLT. Une telle configuration permet, par rapport à la précédente d'améliorer les performances des d'opérations de lecture et d'écriture.

Claims (18)

  1. REVENDICATIONS
    1. Circuit intégré à mémoire SRAM et doté de plusieurs niveaux (Ni, N2) superposés de composants comprenant :
    - un niveau inférieur (Ni) doté d'un ou plusieurs composants électroniques (Tu) formés dans et sur au moins une première couche semi-conductrice (12),
    - un niveau supérieur (N2), disposé sur le niveau inférieur, comprenant des transistors ayant des régions de canal respectives formées dans au moins une deuxième couche semi-conductrice disposée au-dessus de la première couche semiconductrice, le circuit intégré à mémoire SRAM comprenant un dispositif mémoire SRAM formé d'une pluralité de cellules mémoires, le dispositif mémoire SRAM comprenant un premier transistor (T2i) et un deuxième transistor (T22) appartenant audit niveau supérieur et ayant chacun une double-grille composée d'une électrode supérieure (37) formée sur la deuxième couche semi-conductrice et d'une électrode inférieure (35, 35a, 35b, 135) agencée entre la deuxième couche semi-conductrice et la première couche semi-conductrice, l'électrode de grille inférieure du premier transistor étant couplée ou connectée à l'électrode de grille inférieure du deuxième transistor, l'électrode de grille inférieure du premier transistor et l'électrode de grille inférieure du deuxième transistor étant couplées ou connectées à une ligne conductrice (44, 54, WLA) de polarisation.
  2. 2. Circuit intégré selon la revendication 1, dans lequel le premier transistor (T2i) et le deuxième transistor (T22) appartiennent à une même cellule mémoire du dispositif mémoire SRAM ou appartenant respectivement à une cellule et à une autre cellule d'une même rangée de cellules mémoires.
  3. 3. Circuit intégré selon l'une des revendications 1 ou 2, dans lequel le premier transistor (T2i) et le deuxième transistor (T22) ont des électrodes de grilles inférieures (35a, 35b) respectives distinctes et connectées ou couplées à ladite ligne conductrice (54) de polarisation, en particulier par l'intermédiaire de vias conducteurs (52).
  4. 4. Circuit intégré selon l'une des revendications 1 ou 2, dans lequel le premier transistor (T2i) et le deuxième transistor (T22) ont une électrode de grille inférieure commune (35) connectée ou couplée à la ligne conductrice (44) supplémentaire de polarisation disposée au-dessus du premier et du deuxième transistor par le biais d'au moins un via conducteur (42).
  5. 5. Circuit intégré selon l'une des revendications 1 à 4, dans lequel le premier transistor et le deuxième transistor sont des transistors d'accès (TA'T, TA'F) d'une même cellule SRAM, l'électrode de grille supérieure du premier transistor et l'électrode de grille supérieure du deuxième transistor étant connectées ou couplées à une même ligne de mot (WL), la ligne conductrice (44, 54) de polarisation étant une ligne conductrice supplémentaire (WLA, AAL, RA', AA') de polarisation distincte de ladite ligne de mot (WL).
  6. 6. Circuit intégré selon la revendication 5, dans lequel la cellule SRAM est formée en outre d'autres transistors (TL'T, TL'F, TD'T, TD'F, TLt,TLf, TDt,TDf) réalisant une bascule et ayant chacun une double-grille composée d'une électrode agencée sur la deuxième couche semi-conductrice et d'une autre électrode agencée entre la deuxième couche semi-conductrice et la première couche semi-conductrice.
  7. 7. Circuit intégré selon la revendication 5, dans lequel la ligne conductrice supplémentaire de polarisation est une ligne d'assistance à l'écriture (WLA) à laquelle un potentiel donné est appliqué lors d'opérations d'écriture sur ladite cellule SRAM et un potentiel différent dudit potentiel donné est appliqué lors d'opérations de lecture effectuées sur ladite cellule SRAM et de phases de rétention de ladite cellule SRAM.
  8. 8. Circuit intégré selon la revendication 5, dans lequel la ligne conductrice supplémentaire de polarisation est une ligne d'assistance à l'accès à la cellule (AAL) à laquelle un potentiel donné est appliqué lors d'opérations d'écriture et de lecture effectuées sur ladite cellule SRAM et un potentiel différent dudit potentiel donné est appliqué lors de phases de rétention de ladite cellule SRAM.
  9. 9. Circuit intégré selon la revendication 5 ou 6, dans lequel les transistors de charge (TL'T, TL'F) ont une électrode de grille connectée ou couplée à la ligne conductrice (44, 54, WLA) supplémentaire de polarisation.
  10. 10. Circuit intégré selon la revendication 9, dans lequel la ligne conductrice supplémentaire de polarisation est une ligne d'aide à l'écriture (WA') à laquelle un potentiel donné est appliqué lors d'opérations d'écriture sur ladite cellule SRAM et un potentiel différent dudit potentiel donné est appliqué lors d'opérations de lecture effectuées sur ladite cellule SRAM ou est une ligne d'assistance à l'écriture (WLA) à laquelle un potentiel donné est appliqué lors d'opérations d'écriture sur ladite cellule SRAM et un potentiel différent dudit potentiel donné est appliqué lors d'opérations de lecture effectuées sur ladite cellule SRAM et lors de phases de rétention de ladite cellule SRAM.
  11. 11. Circuit intégré selon la revendication 5 ou 6, dans lequel les transistors de conduction (TL'T, TL'F) ont une électrode de grille inférieure connectée ou couplée à la ligne conductrice (RA') supplémentaire de polarisation.
  12. 12. Circuit intégré selon la revendication 11, dans lequel les transistors de charge (TD'T, TD'F) ont une électrode de grille connectée ou couplée à une ligne conductrice additionnelle (SUL) de polarisation.
  13. 13. Circuit intégré selon l'une des revendications 1 à 4, dans lequel le premier transistor et le deuxième transistor sont des transistors d'accès (TA'T, TA'F) d'une cellule SRAM et dans lequel la ligne conductrice (44, 54, WLA) de polarisation est une ligne de mot, l'électrode de grille supérieure et l'électrode de grille inférieure de chacun des transistors d'accès étant couplées ou connectées à cette ligne de mot (WL), ladite ligne de mot étant connectée ou couplée à une électrode de grille d'un premier transistor de charge (TL'T) à double-grille de ladite cellule SRAM ainsi qu'à une électrode de grille d'un deuxième transistor de charge (TL'T) à double-grille de ladite cellule SRAM.
  14. 14. Circuit intégré selon la revendication 5, dans lequel le premier transistor et le deuxième transistor sont respectivement un premier transistor d'accès (TA't) connecté ou couplé à un premier nœud (T) de stockage d'une cellule SRAM et un deuxième transistor d'accès (TA'F) connecté ou couplé à un deuxième nœud (F) de stockage de la cellule SRAM et dans lequel la cellule SRAM est dotée d'un premier transistor de charge (TL2T) et d'un deuxième transistor de charge (Tl_2F) ayant chacun une double-grille, l'électrode de grille inférieure du deuxième transistor de charge (Tl_2F) étant couplée ou connectée à une première ligne de bit (BLT), l'électrode de grille inferieure du premier transistor de charge (TL2T) étant couplée ou connectée à une deuxième ligne de bit(BLF).
  15. 15. Circuit intégré selon la revendication 14, dans lequel la cellule SRAM est dotée d'un premier transistor de conduction (TD2T) et d'un deuxième transistor de conduction (TD2F) ayant chacun une double-grille, une électrode de grille du deuxième transistor de conduction (TD2F) étant connectée ou couplée à la première ligne de bit (BLT), une électrode de grille du premier transistor de conduction (TD2T) étant connectée ou couplée à une deuxième ligne de bit (BLF).
  16. 16. Circuit intégré selon l'une des revendications 1 à 4, dans lequel le premier transistor et le deuxième transistor sont des transistors de conduction (TD'T, TD'F) d'une même cellule SRAM, la ligne conductrice (44, 54, WLA) de polarisation étant en particulier une ligne d'assistance à la lecture (RAL) à laquelle un potentiel donné est appliqué lors d'opérations de lecture effectuées sur ladite même cellule SRAM et un potentiel différent dudit potentiel donné lors d'opérations d'écriture effectuées sur ladite cellule SRAM ou lorsque la cellule est dans une phase de rétention d'information.
  17. 17. Circuit intégré selon l'une des revendications 1 à 4, dans lequel le premier transistor et le deuxième transistor sont des transistors de charge (TL'T, TL'F) d'une même cellule SRAM, la ligne conductrice (44, 54, WLA) de polarisation étant en particulier une ligne d'aide à l'écriture (WA') à laquelle un potentiel donné est appliqué lors d'opérations d'écriture sur ladite même cellule SRAM et de phase de rétention et un potentiel différent dudit potentiel donné lors d'opérations de lecture effectuées sur ladite cellule SRAM.
    5
  18. 18. Circuit intégré selon la revendication 2, dans lequel le premier transistor (T2i) et le deuxième transistor (T22) sont des transistors de conduction (TD2F) ou de charge (Tl_2F), respectivement d'une première cellule mémoire et d'une deuxième cellule mémoire d'une même rangée de cellules mémoires, la ligne conductrice (54) de polarisation étant une première ligne de bit (BLT), une deuxième ligne de bit (BLF) 10 complémentaire de la première ligne de bit étant connectée ou couplée à une électrode de grille inférieure d'un autre transistor de conduction (TD2T) ou de charge (TI_2T) de ladite première cellule.
FR1853115A 2018-04-10 2018-04-10 Circuit 3d sram avec transistors double-grille a agencement ameliore Active FR3079966B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1853115A FR3079966B1 (fr) 2018-04-10 2018-04-10 Circuit 3d sram avec transistors double-grille a agencement ameliore
US16/379,476 US10741565B2 (en) 2018-04-10 2019-04-09 3D SRAM circuit with double gate transistors with improved layout

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1853115A FR3079966B1 (fr) 2018-04-10 2018-04-10 Circuit 3d sram avec transistors double-grille a agencement ameliore
FR1853115 2018-04-10

Publications (2)

Publication Number Publication Date
FR3079966A1 true FR3079966A1 (fr) 2019-10-11
FR3079966B1 FR3079966B1 (fr) 2022-01-14

Family

ID=63143221

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1853115A Active FR3079966B1 (fr) 2018-04-10 2018-04-10 Circuit 3d sram avec transistors double-grille a agencement ameliore

Country Status (2)

Country Link
US (1) US10741565B2 (fr)
FR (1) FR3079966B1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3103963A1 (fr) * 2019-12-03 2021-06-04 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif memoire 3d comprenant des cellules memoires de type sram a polarisation arriere ajustable

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3083912A1 (fr) * 2018-07-13 2020-01-17 Commissariat A L'energie Atomique Et Aux Energies Alternatives Memoire sram / rom reconfigurable par polarisation de substrat

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070183185A1 (en) * 2006-01-11 2007-08-09 The Regents Of The University Of California Finfet-based sram with feedback
US20080175039A1 (en) * 2006-12-28 2008-07-24 Commissariat A L'energie Atomique Memory cell provided with dual-gate transistors, with independent asymmetric gates
EP2131396A1 (fr) * 2008-06-02 2009-12-09 Commissariat a L'Energie Atomique Cellule de mémoire SRAM à transistors intégrés sur plusieurs niveaux et dont la tension de seuil vt est ajustable dynamiquement
US20100328990A1 (en) * 2006-12-07 2010-12-30 Nat.Inst. Of Adv Industrial Science And Technology Sram device
US20110242881A1 (en) * 2010-03-30 2011-10-06 National Institute Of Advanced Industrial Science And Technology Sram device
US20120113708A1 (en) * 2010-11-04 2012-05-10 Industry-Academic Cooperation Foundation, Yonsei University Stable SRAM Bitcell Design Utilizing Independent Gate Finfet

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6643159B2 (en) * 2002-04-02 2003-11-04 Hewlett-Packard Development Company, L.P. Cubic memory array
TWI456739B (zh) * 2011-12-13 2014-10-11 Nat Univ Tsing Hua 三維記憶體晶片之控制結構
US8964452B2 (en) * 2012-12-26 2015-02-24 Applied Micro Circuits Corporation Programmable resistance-modulated write assist for a memory device
US9875789B2 (en) * 2013-11-22 2018-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. 3D structure for advanced SRAM design to avoid half-selected issue

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070183185A1 (en) * 2006-01-11 2007-08-09 The Regents Of The University Of California Finfet-based sram with feedback
US20100328990A1 (en) * 2006-12-07 2010-12-30 Nat.Inst. Of Adv Industrial Science And Technology Sram device
US20080175039A1 (en) * 2006-12-28 2008-07-24 Commissariat A L'energie Atomique Memory cell provided with dual-gate transistors, with independent asymmetric gates
EP2131396A1 (fr) * 2008-06-02 2009-12-09 Commissariat a L'Energie Atomique Cellule de mémoire SRAM à transistors intégrés sur plusieurs niveaux et dont la tension de seuil vt est ajustable dynamiquement
US20110242881A1 (en) * 2010-03-30 2011-10-06 National Institute Of Advanced Industrial Science And Technology Sram device
US20120113708A1 (en) * 2010-11-04 2012-05-10 Industry-Academic Cooperation Foundation, Yonsei University Stable SRAM Bitcell Design Utilizing Independent Gate Finfet

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3103963A1 (fr) * 2019-12-03 2021-06-04 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif memoire 3d comprenant des cellules memoires de type sram a polarisation arriere ajustable
EP3832719A1 (fr) * 2019-12-03 2021-06-09 Commissariat à l'énergie atomique et aux énergies alternatives Dispositif memoire 3d comprenant des cellules memoires de type sram a polarisation arriere ajustable

Also Published As

Publication number Publication date
US20190312039A1 (en) 2019-10-10
FR3079966B1 (fr) 2022-01-14
US10741565B2 (en) 2020-08-11

Similar Documents

Publication Publication Date Title
EP1833090B1 (fr) Cellules mémoire en technologie CMOS double-grille dotée de transistors à deux grilles independantes
TWI532041B (zh) 半導體記憶體裝置
FR2932003A1 (fr) Cellule de memoire sram a transistor integres sur plusieurs niveaux et dont la tension de seuil vt est ajustable dynamiquement
EP2245632B1 (fr) Cellule mémoire sram à transistors double grille dotee de moyens pour ameliorer la marge en ecriture
EP2208201A1 (fr) Cellule memoire sram dotee de transistors a structure multi-canaux verticale
FR2957449A1 (fr) Micro-amplificateur de lecture pour memoire
FR3074604A1 (fr) Memoire sram a effacement rapide
FR3079966A1 (fr) Circuit 3d sram avec transistors double-grille a agencement ameliore
FR2517143A1 (fr) Bascule bistable a stockage non volatil et a repositionnement dynamique
FR2979738A1 (fr) Memoire sram a circuits d'acces en lecture et en ecriture separes
EP3382709B1 (fr) Cellule mémoire sram
EP3373303A1 (fr) Verrou memoire tfet sans rafraichissement
EP3598451B1 (fr) Memoire sram / rom reconfigurable par connexions aux alimentations
EP1710805B1 (fr) Dispositif de mémoire SRAM avec remise à zéro instantanée et procédé correspondant de remise à zéro instantanée
EP2003650B1 (fr) Cellule mémoire SRAM asymétrique à 4 transistors double grille
FR2884346A1 (fr) Dispositif de memoire du type programmable une fois, et procede de programmation
FR3074352A1 (fr) Matrice memoire a points memoire de type z2-fet
EP3451340B1 (fr) Procédé de programmation d'une cellule mémoire dram à un transistor et dispositif mémoire
FR3001333A1 (fr) Grille arriere dans transistor de selection pour dram embarquee
EP3594951B1 (fr) Memoire sram / rom reconfigurable par polarisation de substrat
EP2369618A1 (fr) Cellule memoire sram a quatre transistors munis d'une contre-electrode
EP0996129B1 (fr) Cellule mémoire DRAM
FR2979737A1 (fr) Cellule memoire sram non volatile amelioree
EP3832719A1 (fr) Dispositif memoire 3d comprenant des cellules memoires de type sram a polarisation arriere ajustable
EP0196715B1 (fr) Mémoire à accès sélectif à charge active

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20191011

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7