FR3079071A1 - Procede de fabrication d'une pluralite d'ilots semi-conducteurs cristallins prensentant une variete de parametres de maille - Google Patents

Procede de fabrication d'une pluralite d'ilots semi-conducteurs cristallins prensentant une variete de parametres de maille Download PDF

Info

Publication number
FR3079071A1
FR3079071A1 FR1852156A FR1852156A FR3079071A1 FR 3079071 A1 FR3079071 A1 FR 3079071A1 FR 1852156 A FR1852156 A FR 1852156A FR 1852156 A FR1852156 A FR 1852156A FR 3079071 A1 FR3079071 A1 FR 3079071A1
Authority
FR
France
Prior art keywords
group
islands
layer
relaxation
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1852156A
Other languages
English (en)
Other versions
FR3079071B1 (fr
Inventor
Jean-Marc BETHOUX
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to FR1852156A priority Critical patent/FR3079071B1/fr
Application filed by Soitec SA filed Critical Soitec SA
Priority to CN201880018523.5A priority patent/CN110447100B/zh
Priority to EP18714309.4A priority patent/EP3596756B1/fr
Priority to SG11201908017R priority patent/SG11201908017RA/en
Priority to PCT/FR2018/050606 priority patent/WO2018167426A2/fr
Priority to JP2019541084A priority patent/JP7053055B2/ja
Priority to US16/069,469 priority patent/US20210210653A1/en
Priority to KR1020197030303A priority patent/KR102456048B1/ko
Priority to EP22161925.7A priority patent/EP4033531B1/fr
Priority to TW107108791A priority patent/TWI740015B/zh
Priority to US16/352,085 priority patent/US11081521B2/en
Publication of FR3079071A1 publication Critical patent/FR3079071A1/fr
Application granted granted Critical
Publication of FR3079071B1 publication Critical patent/FR3079071B1/fr
Priority to JP2022048947A priority patent/JP7322329B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

L'invention porte sur un procédé de fabrication d'une pluralité d'îlots semi-conducteurs cristallins (3a, 3b) présentant une variété de paramètres de maille. Le procédé comprend les étapes suivantes : - fournir un substrat de relaxation comportant un support, une couche de fluage disposée sur le support et composée d'un premier groupe de pavés présentant une première viscosité à une température de relaxation et d'un deuxième groupe de pavés présentant une deuxième viscosité, différente de la première, à la température de relaxation. Le substrat de relaxation comprend également sur la couche de fluage, une pluralité d'îlots semi-conducteurs cristallins contraints, les îlots d'un premier groupe d'îlots étant disposé sur les pavés du premier groupe de pavés et les îlots d'un deuxième groupe d'ilots étant disposé sur les pavés du deuxième groupe de pavés ; - traiter thermiquement le substrat de relaxation à la température de relaxation, supérieure ou égale à la température de transition vitreuse d'au moins un des pavés de la couche de fluage, pour provoquer l'expansion latérale différenciée des îlots du premier et du second groupe, le paramètre de maille des îlots relaxés du premier groupe (3a) et des îlots relaxés du second groupe (3b) présentant alors des valeurs différentes.

Description

PROCEDE DE FABRICATION D’UNE PLURALITE D’ILOTS SEMICONDUCTEURS CRISTALLINS PRESENTANT UNE VARIETE DE PARAMETRES DE MAILLE
DOMAINE DE L'INVENTION
La présente invention concerne un procédé de fabrication d'une pluralité d'îlots semi-conducteurs présentant une variété de paramètres de maille. Ce procédé permet de préparer un substrat de croissance en vue notamment de la formation de dispositifs optoélectroniques. L'invention trouve par exemple son application dans la fabrication collective de dispositifs ayant des propriétés optoélectroniques pouvant être différentes les unes des autres. Elle trouve une application toute particulière dans le domaine des micro-écrans d'affichage.
ARRIERE PLAN TECHNOLOGIQUE DE L'INVENTION
Les documents EP2151852 et EP2151856 divulguent une technologie prévoyant de former, sur un substrat, des îlots de matériau semi-conducteur cristallin relaxés ou partiellement relaxés. Ces îlots peuvent servir à la fabrication collective de diodes électroluminescentes (DELs), comme cela est par exemple détaillé dans le document EP2865021.
De multiples produits combinent des DELs émettant à des longueurs d'onde différentes pour former un point lumineux coloré. C'est le cas notamment des écrans d'affichage permettant de former une image composée de pixels, chaque pixel associant une DEL rouge, verte et bleu, dont on peut contrôler individuellement l'émission afin de former, par combinaison des émissions lumineuses, un point lumineux de couleur choisie.
Les DELs qui sont associées pour former le pixel ne sont généralement pas fabriquées à partir des mêmes matériaux et des mêmes technologies. Ainsi, les DELs bleues ou vertes peuvent être formées à partir de nitrure (de formule générale InGaN), et les DELs rouges à partir de phosphure (de formule générale AlGalnP). La fabrication d'un écran met en oeuvre l'assemblage, une à une, des diodes pour former les pixels du dispositif final, par exemple par une technique d'insertion de composants (« Pick and Place » selon la terminologie anglo-saxonne).
Les matériaux n'ayant pas les mêmes propriétés, les caractéristiques de vieillissement, de comportement thermique, électrique et/ou d'efficacité des dispositifs qui les exploitent sont généralement bien différentes. Ces variabilités doivent être prises en compte lors de la conception d'un produit intégrant des DELs formées à base de matériaux différents, ce qui rend cette conception parfois complexe.
D'autres solutions prévoient de former les pixels à partir de diodes toutes identiques, fabriquées sur un même substrat et/ou à l'aide de la même technologie. On peut alors réaliser des micro panneaux monolithiques de DELs, présentant une dimension réduite, et une résolution importante. A titre d'exemple d'une telle réalisation, on pourra se référer au document « 360 PPI Flip-Chip Mounted Active Matrix Adressable Light Emitting Diode on Silicon (LEDoS) Micro-Displays », Zhao Jun Liu et Al, Journal of Display Technologie, April 2013. Le rayonnement lumineux émis par les DELs du micro panneau peut être choisi dans le domaine de l'ultraviolet et sélectivement converti, d'une diode à l'autre, dans différentes longueurs d'onde pour correspondre à des émissions lumineuses rouges, vertes et bleues de manière à former un écran couleur. Cette conversion peut être obtenue en disposant une matière phosphorescente sur la face d'émission des DELs. La conversion est toutefois consommatrice d'énergie lumineuse, ce qui réduit la quantité de lumière émise par chaque pixel et donc l'efficacité du dispositif d'affichage. Elle nécessite également de dispenser les matières phosphorescentes sur les surfaces d'émission des DELs ce qui complexifie le procédé de fabrication de ces micro panneaux. De plus, la taille phosphorescente peut excéder la des grains de matière dimension souhaitée des pixels lumineux, ce qui ne permet pas toujours d'employer cette solution.
Afin de parer aux limitations qui viennent d'être exposées, il serait souhaitable de pouvoir fabriquer simultanément sur un même substrat, à partir d'une même technologie, des DELs pouvant émettre dans des longueurs d'onde différentes.
D'une manière plus générale, il serait avantageux de disposer d'un substrat de croissance permettant de fabriquer collectivement des dispositifs ayant des propriétés, par exemple optoélectroniques, pouvant être différentes les unes des autres.
BREVE DESCRIPTION DE L'INVENTION
En vue de la réalisation de l'un de ces buts, l'objet de l'invention propose un procédé de fabrication d'une pluralité d'îlots semi-conducteurs cristallins présentant une variété de paramètres de maille. Le procédé comprend les étapes suivantes :
- fournir un substrat de relaxation comportant un support, une couche de fluage disposée sur le support et composée d'un premier groupe de pavés présentant une première viscosité à une température de relaxation et d'un deuxième groupe de pavés présentant une deuxième viscosité, différente de la première, à la température de relaxation et, disposée sur la couche de fluage, une pluralité d'îlots semi-conducteurs cristallins contraints présentant un paramètre de maille initial, les îlots d'un premier groupe d'ilots étant disposé sur les pavés du premier groupe de pavés et les îlots d'un deuxième groupe d'îlots étant disposé sur les pavés du deuxième groupe de pavés ;
- traiter thermiquement le substrat de relaxation à la température de relaxation, supérieure ou égale à la température de transition vitreuse d'au moins un des pavés de la couche de fluage, pour provoquer l'expansion latérale différenciée des îlots du premier et du second groupe.
En conséquence, le paramètre de maille des îlots relaxés du premier groupe et des îlots relaxés du second groupe présentent des valeurs différentes. Les propriétés différenciées de ces îlots peuvent être exploitées pour fabriquer collectivement des dispositifs ayant des propriétés, par exemple optoélectroniques, différentes les unes des autres.
Selon d'autres caractéristiques avantageuses et non limitatives de l'invention, prises seules ou selon toute combinaison techniquement réalisable :
l'étape de fourniture du substrat comprend :
o la formation sur le support d'une première couche de fluage en un premier matériau ;
o la formation d'évidements dans la première couche de fluage ;
o le dépôt d'une deuxième couche de fluage en un deuxième matériau sur la première couche et dans les évidements pour former un empilement de couches de fluage ;
o la planarisation de l'empilement pour éliminer la deuxième couche en dehors des évidements et former le premier groupe de pavés et le deuxième groupe de pavés.
- l'étape de fourniture du substrat comprend :
o la préparation d'un substrat donneur comprenant au moins une couche contrainte de semi-conducteur cristallin ;
o le transfert de la couche contrainte sur la couche de fluage du support ;
o la réalisation de tranchées dans la couche contrainte pour former les îlots du premier groupe d'îlots sur les premières pavés et pour former les îlots du deuxième groupe d'îlots sur les deuxièmes pavés de la couche de fluage ;
- la réalisation des tranchées dans la couche contrainte est réalisée après son transfert sur la couche de fluage support ;
- la température de relaxation est comprise entre 400°C et 900°C ;
- les îlots semi-conducteurs cristallins sont en matériaux III-N ;
- le procédé comprend une étape de transfert des îlots relaxés du premier groupe et des îlots relaxés du second groupe sur un support de croissance ;
- l'étape de transfert comprend le report des îlots relaxés du premier groupe et des îlots relaxés du second groupe sur un support intermédiaire ;
BREVE DESCRIPTION DES DESSINS
D'autres caractéristiques et avantages de l'invention ressortiront de la description détaillée de l'invention qui va suivre en référence aux figures annexées sur lesquels :
- les figures la et lb représentent schématiquement
une coupe et une vue de dessus d' un substrat de
croissance conforme ; à 1 'invention ;
- les figures 2a, 2b et 2c représentent un exemple de
disposition et de répartition d'îlots semi-
conducteurs cristallins à la surface d'un support de
croissance ;
- Les figures 3a à 3c représentent un procédé de
fabrication d'un substrat de croissance conforme à
1'invention r
- Les figures 4a à 4d représentent un procédé de
formation d'une couche de fluage conforme à
1'invention.
DESCRIPTION DETAILLEE DE L'INVENTION
Substrat de croissance
Selon un premier aspect, la présente invention porte sur un substrat de croissance 1 pour la formation de dispositifs optoélectroniques. Les figures la et lb représentent schématiquement une coupe et une vue de dessus d'un tel substrat. Le substrat de croissance 1 est destiné à être placé dans un équipement de dépôt, tel qu'un bâti d'épitaxie, afin de former à la surface exposée du substrat 1 des couches actives de composants optoélectroniques. Ce substrat 1 peut également servir de support mécanique permettant la manipulation des dispositifs au cours des étapes complémentaires de fabrication (formation des contacts électriques, isolation des dispositifs entre eux, etc.) conduisant à disposer d'un dispositif fonctionnel.
Le substrat de croissance 1 comprend un support de croissance 2. Il peut s'agir d'une plaquette circulaire de matériaux, par exemple en silicium ou en saphir, de dimension normalisée, par exemple de 2 pouces (50 mm), 4 pouces (100 mm) voire 200 mm de diamètre. Mais l'invention n'est nullement limitée à ces dimensions ou à cette forme.
D' une manière générale, la nature du support de croissance est choisie pour être apte à résister aux traitements les dépôts, les traitements thermiques, œuvre lors de la fabrication du substrat de croissance 1 lui-même et lors de la fabrication des dispositifs optoélectroniques. Avantageusement, le support de croissance 2 présente un coefficient d'expansion thermique similaire ou proche de celui des matériaux qui formeront la couche utile du dispositif optoélectronique, afin de limiter les contraintes importantes qui pourraient endommager ces dispositifs à l'issue de leur fabrication.
Le substrat de croissance 1 comprend également, disposée sur le support de croissance 2, une pluralité d'îlots semi-conducteurs cristallins 3 (et désigné plus simplement par le terme « îlot(s) » dans la suite de cette description) . Chaque îlot 3 est destiné à recevoir les couches actives d'un dispositif optoélectronique, tel qu'une DEL, un laser ou une cellule photovoltaïque. A cet effet les ilôts 3 peuvent être en matériaux III-N. Ainsi, pour la formation de DELs à base de nitrure, les îlots 3 peuvent être constitués de GaN ou d'InGaN de structure wurtzite, dont l'axe c est perpendiculaire à la surface, et dans laquelle la proportion d'indium peut varier entre 0% et 20%, et en particulier entre 1,5% et 8%.
Par « îlot » on désigne un bloc de matériau entièrement séparé des autres îlots disposés sur le support de croissance 2. Et par « cristallin » on signifie que les atomes constituants un îlot 3 sont assemblés de manière ordonnée pour former un bloc de matériau monocristallin, ce bloc pouvant néanmoins comprendre des défauts d'arrangement du type dislocation, plan de glissement ou défaut ponctuel.
Les îlots 3 sont séparés les uns des autres par l'intermédiaire de tranchées 4. Ces tranchées peuvent présenter une dimension latérale, séparant deux îlots 3, comprise entre 0,1 et 50 microns, ou 1 et 50 microns et typiquement de l'ordre de 2 microns ou de 20 microns. Chaque îlot présente une dimension relativement réduite vis-à-vis du substrat de croissance, qui peut s'étendre, dans sa dimension la plus grande, par exemple entre 1 micron à 1 mm, selon l'application finale visée. La surface des îlots 3 peut être comprise entre lpm2 ou 4pm2 et 1mm2, et préférentiellement entre 25 pm2 et 400pm2. Chaque îlot 3 peut présenter une forme quelconque, en vue de dessus, par exemple circulaire, carrée, triangulaire, hexagonale ou rectangulaire. Son épaisseur est typiquement inférieure à 200nm, notamment lorsqu'il est constitué d'InGaN. Les îlots 3 peuvent être tous de formes et dimensions identiques ou différentes.
Comme cela sera rendu apparent lors de la description du procédé de fabrication du substrat de croissance 1, tous les îlots 3 sont constitués du même matériau. Toutefois, et selon l'invention, les îlots 3 ne présentent pas tous le même paramètre de maille. Ainsi, un premier groupe d'îlots 3a présente un premier paramètre de maille, et un deuxième groupe d'îlots 3b présente un deuxième paramètre de maille, différent du premier.
Les matériaux des îlots 3 étant identiques entre eux, l'existence d'une différence de paramètres de maille dénote l'existence d'un état de contrainte différent entre les îlots 3 constituant les deux groupes 3a, 3b.
Cette caractéristique du substrat de croissance 1 sera mise à profit pour fabriquer collectivement des dispositifs optoélectroniques présentant des propriétés lumineuses distinctes, à l'aide d'une unique technologie de fabrication et sur un unique substrat de croissance.
À titre d'exemple, on pourra former sur le premier groupe d'îlots 3a, qui présente le premier paramètre de maille, une première DEL émettant directement à une première longueur d'onde, par exemple dans le vert, et former sur le deuxième groupe d'îlots 3b, qui présente le deuxième paramètre de maille, une seconde DEL émettant directement à une seconde longueur d'onde, par exemple dans le bleu. Par l'expression « émettant directement » on signifie que cette émission correspond aux rayonnements lumineux émis par les couches actives (les puits quantiques) d'une DEL, sans nécessiter l'emploi de phosphore de conversion.
On peut prévoir également que le substrat de croissance 1 conforme à l'invention comporte au moins un troisième groupe d'îlots, ce troisième groupe présentant un troisième paramètre de maille différent du premier et du deuxième. Plus généralement, le substrat de croissance peut compter un nombre quelconque de groupe d'îlots, chaque groupe étant formé d'îlots présentant un paramètre de maille différent des îlots appartenant aux autres groupes. On pourra de la sorte disposer d'un substrat de croissance 1 permettant de former des DELs émettant dans le domaine des longueurs d'onde rouges, vertes, bleus et infrarouges sur un même substrat à l'aide d'une unique technologie.
La répartition et la disposition des groupes d'îlots 3a, 3b à la surface du support de croissance 2 n'est pas une caractéristique essentielle de cet aspect de l'invention, et toutes les répartitions et dispositions possibles sont envisageables. Elles peuvent être parfois dictées par l'application envisagée.
On a ainsi représenté sur les figures la et lb un premier exemple de répartition et de disposition des îlots d'un premier et d'un deuxième groupe d'îlots 3a, 3b à la surface du support 2. Sur cet exemple, le premier groupe d'îlots 3a occupe une première zone du support 2 et le second groupes d'îlots 3b une deuxième zone du support 2, qui sont distincte l'une de l'autre et adjacente l'une à 1'autre.
De manière avantageuse, on pourra choisir de placer côte à côte un îlot 3, 3' , 3' ' d'un premier, deuxième et troisième groupe d'îlots permettant de former respectivement des DELs émettant dans des couleurs différentes, par exemple respectivement rouge, verte et bleue. Cette disposition est représentée schématiquement sur la figure 2a. Une telle combinaison de DELs constitue un pixel lumineux P dont la couleur d'émission peut être contrôlée. Les îlots 3, 3' , 3'' qui recevront les DELs constitutives de ces pixels P peuvent être disposés de manière régulière à la surface du support de croissance 2. On peut de la sorte former des pixels P monolithiques, c'est à dire disposés sur un même substrat et manipulables en tant que pixel, par exemple par un dispositif d'insertion de composants, pour être intégrés dans un dispositif fonctionnel.
Dans le cas où l'on vise à former un micro panneau monolithique de DELs, par exemple pour un micro-écran d'affichage couleur, les pixels P pourront par exemple être régulièrement répartis selon des lignes et des colonnes pour former une matrice M, comme cela est représenté sur la figure 2b. Et un substrat de croissance 1 peut comporter une pluralité de telles matrices M, comme cela est représenté sur la figure 2c.
Revenant à la description des figures la et lb, et outre le support de croissance 2 et les îlots cristallins semi-conducteurs 3, le substrat de croissance 1 comporte également au moins une couche d'assemblage 5 disposée entre le support de croissance 2 et les îlots 3. Ici, la couche d'assemblage est directement en contact avec le support de croissance et avec les îlots 3, mais le substrat de croissance pourrait comporter d'autres couches intermédiaires. Cette couche d'assemblage 5 peut-être une couche d'oxyde de silicium ou de nitrure de silicium, ou composée d'un empilement de telles couches conçues pour, par exemple, faciliter le retrait ultérieur du support de croissance.
Procédé de fabrication d'un substrat de croissance
En référence aux figures 3a à 3c, on expose maintenant un exemple d'un procédé de fabrication d'un substrat de croissance conforme à l'invention.
Le procédé met en œuvre les principes de la technologie de transfert et de relaxation d'îlots semiconducteurs cristallins, tels que ceux-ci sont par exemple décrits dans les documents EP2151852, EP2151856 ou FR2936903.
Pour rappel, selon un exemple de mise en œuvre conforme à cette approche, on forme tout d'abord un substrat donneur comprenant une couche de semi-conducteur cristallin contraint. Puis, on transfère cette couche sur un substrat comportant une couche de fluage, par exemple en BPSG, par collage et par amincissement et/ou fracture du substrat donneur. On définit ensuite des îlots dans la couche transférée, puis on traite thermiquement le substrat et les îlots à une température supérieure à la température de transition visqueuse de la couche de fluage, ce qui conduit à la relaxation au moins partielle des îlots. Le degré de relaxation obtenu à l'issue du traitement thermique de relaxation peut atteindre 70 à 80% ou 95% du degré de relaxation maximal correspondant à l'obtention d'une couche parfaitement relaxée. Ce degré de relaxation est notamment dépendant de l'épaisseur et de la nature des îlots, de la durée et de l'amplitude du traitement thermique.
Pour assister cette relaxation et éviter un
phénomène de qauchissement des îlots au cours de la
déformation plastique qui s'opère au cours de la
prévu couche relaxation, il peut être de former une raidisseur sur ou sous les îlots, avant l'application du traitement thermique de relaxation.
Comme cela est détaillé dans le document « Buckling suppression of SiGe islands on compilant substrates », Yin et al (2003), Journal of d'un îlot obtenu après cette étape de traitement thermique est celui qui équilibre les contraintes présentes dans la couche raidisseur et dans l'îlot. On note que la couche raidisseur peut être formée (ou comprendre) d'un résidu du substrat donneur qui aurait été préservé sur la couche contrainte à l'issue de son transfert sur la couche de fluage. Elle peut avoir été placée sur la face exposée du substrat donneur pour se retrouver sous
1' îlot à
1' issue du transfert de la couche contrainte et de la formation des îlots.
La présente invention met à profit le phénomène de relaxation pour proposer un procédé de fabrication d'une pluralité d'ilots semi-conducteurs cristallins, présentant une variété de paramètres de maille.
Ainsi que cela est représenté sur la figure 3a, le procédé de fabrication conforme à l'invention comprend la fourniture d'un substrat de relaxation 6 comprenant un support de relaxation 7, une sur le support et, disposée une pluralité d'îlots cristallins semi-conducteurs contraints 9.
Les îlots contraints 9 présentent tous, initialement, le même paramètre de maille. On pourra se référer aux documents cités de l'état de la technique pour choisir la nature du support de relaxation 7 et de la couche de fluage 8.
Selon invention, est toujours en référence à la figure 3a, la couche de fluage 8 est composée d'un premier groupe de pavés 8a et d'un deuxième groupe de pavés 8b. Ici, chaque groupe 8a, 8b est composé d'un seul pavé pour des raisons de simplification de la description, mais d'une manière générale, un groupe de pavés peut être constitué d'un ou d'une pluralité de pavés. Le terme « pavé » doit être entendu dans une acceptation très large, désignant tout bloc de matériau homogène, ce bloc définissant un volume quelconque, qui n'est pas nécessairement convexe.
Les pavés du premier groupe 8a et les pavés du deuxième groupe 8b sont constitués de matériaux différents, qui pour une température déterminée, présentent respectivement une première et une deuxième viscosité qui sont différentes l'une de l'autre. Les îlots 9 contraints disposé sur les pavés 8a du premier groupe forment un premier groupe d'îlots contraints 9a et, similairement, les îlots contraints 9 disposés sur les pavés 8b du deuxième groupe forment un deuxième groupe d'îlots contraints 9b.
La viscosité des pavés 8a du premier groupe étant différente de la viscosité des pavés 8b du deuxième groupe, les îlots contraints 9 sont susceptibles de se relaxer, au moins partiellement, de manière différenciée. En d'autres termes, les îlots contraints du premier groupe 9a disposent d'un potentiel de relaxation différent du potentiel de relaxation des îlots contraints 9b du deuxième groupe. Dans la mesure où les îlots contraints 9 sont tous de même dimension, l'énergie de contrainte qu'ils contiennent sont également toutes similaire, mais la nature des pavés sur lesquels reposent étant différents, les ilôts 9 sont susceptibles de se relaxer de manière différenciée.
Les îlots contraints 9 peuvent provenir d'un substrat donneur, et avoir été transférés sur la couche de fluage 8 du substrat de relaxation 6 par les étapes de collage et d'amincissement évoqués brièvement ci-dessus. À titre d'exemple, le substrat donneur peut consister en un support de base en saphir, une couche tampon de GaN formée sur le substrat de base et une couche contrainte d'InGaN avec une proportion d'indium comprise entre 1 et 20% sur la couche tampon de GaN. Des étapes traditionnelles de photolithographie, de dépôt de résine et de gravure, peuvent avoir été employées pour définir à partir de la couche continue d'InGaN, les îlots contraints 9 d'InGaN. Ces étapes peuvent avoir été appliquées avant ou après les étapes de transfert. Comme on l'a évoqué ci-dessus, les îlots 9 peuvent supporter une couche raidisseur 10', résidu du substrat donneur. Il peut ainsi d'agir d'une épaisseur comprise entre 10 et lOOnm de GaN qui formait initialement une partie de la couche tampon du substrat donneur. Dans une variante non représentée, la couche raidisseur peut être formée sous les îlots contraints 9, ou sous certains d'entre eux. La couche raidisseur peut être formée sur la surface exposée du substrat donneur. Elle peut être gravée localement de manière à sélectivement former des îlots avec ou sans cette couche sous-jacente, ou avec une épaisseur variable de cette couche raidisseur. Les ilôts ayant une couche raidisseur sous-jacente auront un potentiel d'expansion latérale plus faible que les ilôts sans couche raidisseur, pour une couche de fluage identique.
Les figures 4a à 4d représentent une séquence d'étapes possibles pour réaliser une couche de fluage 8 composés de pavés 8a, 8b de viscosités différentes. En référence à la figure 4a, on forme sur le support 7 une première couche 8a de fluage. Il peut s'agir d'une couche diélectrique de dioxyde de silicium, ou de nitrure de silicium, comprenant une proportion déterminée de bore et/ou de phosphore pour lui donner une première valeur de viscosité. Dans l'étape suivante, représentée sur la figure 4b, on aménage au moins un évidement 10 par masquage partiel et gravure de la première couche de fluage 8a. L'évidement 10 peut être partiel, comme représenté sur la figure, ou correspondre à toute l'épaisseur de la première couche de fluage 8a. Dans une étape suivante, on recouvre la première couche 8a restante et l'évidement 10, d'une seconde couche de fluage 8b. Cette seconde couche 8b, préférablement, présente une épaisseur suffisante pour remplir entièrement l'évidement 10. Le matériau constituant la deuxième couche de fluage 8b est de nature différente de la première couche 8a de sorte que la première et deuxième couche présentent une viscosité différente lorsqu'elles sont exposées à une température déterminée de relaxation.
Cette viscosité différente peut être indifféremment plus importante ou plus faible que celle de la première couche 8a. Par exemple, si la première couche est en dioxyde de silicium ou en nitrure de silicium, qui présente des viscosités particulièrement élevées, on pourra choisir le matériau de la deuxième couche 8b en BPSG, avec une proportion massique de bore et de phosphore suffisant, par exemple supérieur à 4 %, pour présenter une viscosité plus faible que celle de la première couche.
En référence à figure 4d, on planarise ensuite la surface exposée du substrat pour éliminer la deuxième couche de fluage en dehors des évidements 10 jusqu'à exposer la première couche de fluage 8a. On forme de la sorte les premiers pavés 8a et les deuxièmes pavés 8b constituant la couche de fluage 8. On note que la couche de fluage 8 ainsi réalisée présente une surface particulièrement plane qui la rend propice à recevoir les îlots contraints 9 par transfert de couche.
Revenant au procédé de fabrication, et dans une étape suivante de ce procédé représentée sur la figure 3b, on traite thermiquement le substrat de relaxation 6 à une température de relaxation supérieure ou égale à la température de transition vitreuse d'au moins un des pavés de la couche de fluage 8 pour provoquer la relaxation différenciée des îlots 9a, 9b du premier et du second groupe. Selon la nature des pavés constituant cette couche, le traitement thermique peut comprendre l'exposition du substrat de relaxation 6 à une température de relaxation comprise entre 400°C et 900°C pendant une durée de quelques minutes à plusieurs heures. On provoque de la sorte l'expansion latérale des îlots contraints 9 du premier et du deuxième groupe d'îlots 9a, 9b pour former des îlots au moins partiellement relaxés 3, représentés sur la figure 3c.
En d'autres termes, les îlots contraints du premier groupe 9a et les îlots contraints du deuxième groupe 9b reposant sur des pavés présentant une viscosité différente à la température du traitement thermique de relaxation, et donc présentant un potentiel d'expansion latérale différent, le traitement thermique conduit à relaxer à des degrés différents les îlots 9 initialement contraints du premier et du second groupe 9a, 9b, et à provoquer leur expansion latérale différenciée. Par conséquent, à l'issue du traitement thermique de relaxation, le paramètre de maille des îlots 3 du premier groupe 3a est différent du paramètre de maille des îlots 3 du deuxième groupe 3b. Par « potentiel d'expansion latéral », on désigne l'expansion ou la contraction latérale qu'un îlot 9 doit subir pour réduire son énergie de contrainte élastique et l'équilibrer à l'énergie de retenue de la couche de fluage avec laquelle il est en contact.
Le degré de relaxation obtenu au cours et à l'issue du traitement thermique de relaxation dépend, entre autres choses, de la dimension d'un îlot 9, et de la nature du pavé 8a, 8b sur lequel il repose, et plus particulièrement de la viscosité du matériau qui le compose.
Pour atteindre le bon niveau de relaxation et un paramètre de maille cible pour chacun des groupes d'îlots 3a, 3b, on pourra prévoir de répéter l'étape de traitement thermique de relaxation.
On pourra également prévoir de modifier l'épaisseur des îlots ou d'amincir/épaissir une éventuelle couche raidisseur des îlots du premier groupe et/ou du second groupe d'îlots 3a, 3b, ou de tout autre groupement d'îlots, avant d'appliquer une étape de traitement thermique de relaxation additionnelle. On peut de la sorte affiner, en répétant l'application du traitement thermique de relaxation, les paramètres de maille des îlots 3 disposés sur le substrat de relaxation 6. Comme on l'a déjà évoqué, on peut bien entendu envisager de former plus de deux groupes d'îlots 3a, 3b.
À l'issue du procédé de fabrication qui vient d'être décrit, on peut choisir de procéder au transfert des îlots relaxés 3 sur un autre support. Ce transfert peut comprendre le report des îlots sur un support intermédiaire, avant de les transférer sur cet autre support. On peut par exemple choisir de transférer les îlots 3 sur un support de croissance 2, par l'intermédiaire éventuel d'une couche d'assemblage 5, permettant alors de disposer d'un substrat de croissance 1 tel qu'il a été décrit précédemment et représenté sur la figure la. On dispose de la sorte d'un substrat de croissance ne comportant pas de couche de fluage, celle-ci pouvant être incompatible avec les étapes de fabrication des couches actives de dispositifs optoélectroniques. De plus, ce transfert permet dans le cas où les îlots sont constitués d'un matériau polaire, de récupérer sur la face exposée du support de croissance 1 la polarité initiale de ce matériau, tel qu'il avait été formé sur le substrat donneur.
Procédé de fabrication d'une pluralité de dispositifs optoélectroniques.
On peut mettre en œuvre le procédé qui vient d'être présenté pour fabriquer collectivement une pluralité de dispositifs optoélectroniques. Ces dispositifs comportent chacun des couches actives pouvant être différentes d'un dispositif à un autre. Les dispositifs présentent alors des propriétés optoélectroniques différentes les unes des autres. Par l'expression « fabrication collective », on signifie que la fabrication de ces dispositifs emploie une unique technologie appliquée à un unique substrat pour former les couches actives.
Ce procédé comprend la fourniture d'un substrat de croissance 1, conforme à la description générale qui vient d'en être faite. Il comporte donc au moins un premier groupe d'îlots semi-conducteurs cristallins 3a présentant un premier paramètre de maille et un deuxième groupe d'îlots semi-conducteurs cristallins 3b présentant un deuxième paramètre maille, différent du premier.
L'étape suivante vise à former les couches actives par croissance sur la face exposée de ces îlots 3. Comme cela est bien connu en soi, le substrat de croissance est placé pour cela dans une chambre de dépôt, par exemple celle d'un bâti d'épitaxie. Lors du dépôt, une telle chambre est parcourue par des flux de gaz précurseurs, ces gaz comprenant les éléments atomiques constituant les couches actives que l'on souhaite déposer sur les îlots 3. Les gaz précurseurs sont portés en température au-dessus du substrat de croissance 1 de manière à libérer les éléments atomiques, et permettre leurs adsorptions à la surface du substrat de croissance et notamment à la surface des îlots 3.
Selon la nature, la concentration relative et la durée de circulation de ces gaz précurseurs, on peut contrôler la nature et l'épaisseur des couches qui se forment progressivement sur les îlots semi-conducteurs cristallins 3. Si cela est nécessaire, on peut prévoir d'introduire dans la chambre des dopants, de type p ou n, pour élaborer des couches dopées. On peut notamment contrôler les gaz précurseurs pour former, sur les îlots, des couches actives de dispositif électronique, tels que des puits quantiques ou des hétérostructures de DELs.
A titre d'exemple, une couche active de DELs peut comprendre, sur un îlot 3 formé d'InGaN présentant une concentration d'In comprise entre 1 et 20% et au moins partiellement relaxé (typiquement de l'ordre de 90%), l'empilement de couches suivantes :
- une couche d'InGaN dopé n présentant une concentration d'In similaire à celle de l'îlot 3 ;
- un puits quantique multiple comportant une pluralité de couches, chaque couche comprenant une proportion d'indium distincte, présentant quelques pour cent d'écart de celle de la couche dopé n sous-jacentes. Le puits quantique est susceptible d'émettre un rayonnement lumineux longueur d'onde choisie, selon la nature des couches qui le forme ;
- une couche d'InGaN dopé p présentant une concentration d'In comprise entre 0 et 10%. Pour simplifier sa fabrication, on peut également choisir de former la couche dopée p en GaN.
Les gaz précurseurs pour former ces couches actives de DELs peuvent comprendre du trimethylegalium (TMGa), du triethylgallium (TEGa), du trimethylindium (TMIn) et de l'ammoniaque (NH3).
L'incorporation de certains éléments atomiques des gaz précurseurs dans la couche déposée est affectée par le paramètre de maille de cette couche. C'est notamment le cas pour ce qui concerne l'incorporation d'indium dans une couche d'InGaN comme cela a été reporté dans le document « Strain effects on indium incorporation and optical transitions in green-light InGaN heterostructures of different orientations. », de M.V Durnev et al, Phys. Status Solidi A 208, No. 11, 2671-2675 (2011). Il apparaît que la solubilité de l'indium dans un matériau augmente lorsque le paramètre de maille de ce matériau augmente. En d'autres termes, et toutes choses étant égales par ailleurs, l'incorporation d'indium dans un matériau au cours de sa formation par dépôt croit avec le paramètre de maille du matériau dans lequel il est incorporé.
La présente invention met à profit cette observation pour former sur le substrat de croissance 1 des couches actives d'une pluralité de dispositif optoélectronique, ces couches actives pouvant être différentes d'un dispositif à un autre. D'une manière générale, le procédé met en œuvre une étape d'exposition du substrat de croissance à une atmosphère comprenant au moins une concentration initiale d'un élément atomique.
Sur les îlots 3 du premier groupe 3a du substrat de croissance 1, qui présente un premier paramètre de maille, l'élément atomique est incorporé dans la couche active dans une première concentration. Sur les îlots 3 du deuxième groupe d'îlots 3b, qui présente un deuxième paramètre de maille différent du premier,
1'élément atomique est incorporé dans la couche active selon une seconde concentration, différente de la première. Si le deuxième paramètre de maille est supérieur au premier, la deuxième concentration sera supérieure à la première.
En d'autres termes, la première et la seconde concentration sont initiale de l'espèce déterminées par la concentration atomique dans la chambre et par le premier et le deuxième paramètre de maille des îlots. Comme cela est bien connu dans le domaine de la croissance des matériaux, d'autres paramètres peuvent également influencer la nature des couches qui se forment, comme par exemple la pression de la chambre, la température, le débit respectif des précurseurs....
En fournissant un substrat de croissance pour lequel le premier et le deuxième paramètre de maille ont été convenablement choisis, on peut donc former des couches actives présentant des propriétés optoélectroniques différentes. A titre d'exemple, la proportion d'indium incorporée dans les couches actives d'InGaN déposées sur les îlots du premier groupe d'îlots peut conduire à former des DELS émettant directement un rayonnement dans le domaine du bleu. Simultanément, la proportion d'indium incorporée dans les couches actives d'InGaN déposées sur les îlots du deuxième groupe d'îlots peut conduire à former des DELS émettant directement un rayonnement dans le domaine du vert.
Une fois les couches actives formées sur les îlots, on peut poursuivre le procédé de fabrication des dispositifs électroniques, notamment pour former les contacts électriques et isoler les dispositifs les uns des autres comme cela est par exemple décrit dans le document US9478707. On peut également prévoir de reporter des îlots 3 munis de leurs couches actives sur un support de DELs, et d'éliminer le support de croissance 2.
Application à la fabrication d'un micro panneau monolithique de DELs et à un micro-écran d'affichage.
Une application particulière du substrat de croissance et du procédé de fabrication collective qui viennent d'être décrit, vise à fabriquer un micro panneau monolithique de DELs.
On rappelle qu'un tel micro panneau consiste en un arrangement de DELs, généralement toutes identiques et de très petites tailles, disposées à pas constant en lignes et en colonnes sur un support de panneaux. Lorsque les DELs ont été fabriquées collectivement, le micro panneau est dit « monolithique ». Cette caractéristique est avantageuse, car les DELs présentent alors des propriétés (comme le comportement en courant et/ou en tension, l'évolution au vieillissement, etc.) très similaires, ce qui facilite la conception et la fabrication du micro panneau. Dans le cadre de la présente invention, on désignera par micro panneau monolithique de DELs un micro panneau dont toutes les DELs ont été fabriquées collectivement et extraites collectivement d'un même support de fabrication pour former le micro panneau ; ou un micro panneau composé de pixels monolithiques, c'est-à-dire que chaque pixel est constitué de DELs fabriquées collectivement et extraites d'un même support de fabrication. Dans ce cas, les pixels monolithiques sont assemblés entre eux pour former le micro panneau.
Le micro panneau monolithique de DELs peut être assemblé à un circuit de pilotage par une technologie de report direct de puces (souvent désigné par l'appellation anglo-saxonne « Flip Chip ») permettant de mettre en liaison électrique chaque DEL du micro panneau avec un circuit d'attaque du circuit de pilotage. Cet assemblage peut consister à assembler un micro panneau monolithique entier à un circuit de pilotage, chaque DEL du micro panneau étant après assemblage associée à un circuit d'attaque. Ou l'assemblage peut consister à assembler successivement un ou une pluralité de pixels monolithiques au circuit de pilotage pour les associer au circuit de pilotage. Quelle que soit l'approche choisie, on forme de la sorte un micro-écran d'affichage monolithique.
Les DELs ayant toutes des propriétés électriques identiques ou similaires, les circuits d'attaque du circuit de pilotage peuvent également avoir des propriétés électriques identiques ou similaires, ce qui facilite grandement la fabrication du micro-écran d'affichage.
Un exposé détaillé sur ce dispositif et sa méthode de fabrication peut être trouvé dans « Monolithic LED Microdisplay on Active Matrix Substrate Using Flip-Chip Technology » Liu et Al, IEEE Journal of Selected Topics in Quantum Electronics (Volume: 15, Issue: 4, July-aug. 2009)
On note que les micro panneaux monolithiques connus sont tous constitués de DELs émettant directement une unique longueur d'onde, permettant donc un affichage monochrome. L'affichage en couleur est obtenu par l'intermédiaire de phosphore de conversion placé sur la face d'émission de certaines de ces DELs, ou en combinant optiquement une pluralité de micro panneaux émettant chacun un rayonnement choisi dans une combinaison de couleurs complémentaires, par exemple rouge, vert et bleu. Ces techniques ne sont pas avantageuses pour des raisons évidentes de complexité de mise en œuvre d'efficacité et de compacité comme cela a été rappelé en introduction de la présente demande.
Les procédés et substrats conformes à la présente invention permettent au contraire de proposer un micro panneau monolithique de DELs comprenant un support de panneau et une pluralité de DELs disposée sur ce panneau. La pluralité de DELs comprend un premier groupe de DELs susceptible d'émettre directement un rayonnement lumineux présentant une première longueur d'onde, et un deuxième groupe de DELs susceptible d'émettre directement un deuxième rayonnement lumineux présentant une deuxième longueur d'onde différente de la première.
Un micro panneau conforme à l'invention est donc susceptible d'émettre différentes couleurs sans nécessiter de combiner optiquement une pluralité de micro panneaux ou d'appliquer des moyens de conversion. Pour les applications dans le domaine de l'affichage couleur, le micro panneau comprend au moins trois groupes de DELs, chaque groupe émettant à une longueur d'onde différente des autres. On peut par exemple avoir un premier groupe de DELs émettant directement dans le rouge, un deuxième groupe de DELs émettant directement un rayonnement dans le vert et un troisième groupe de DELs émettant directement un rayonnement dans le bleu. On peut également envisager de disposer d'un quatrième groupe de DELs émettant directement dans l'infrarouge, cette illumination pouvant être employée pour fournir des fonctionnalités additionnelles au dispositif intégrant le micro panneau (fonction tactile, reconnaissance de l'iris de l'œil, détection de mouvement, ...) .
Pour les applications dans le domaine de l'affichage couleur, les DELs de chaque groupe sont disposées régulièrement sur le support de panneau, par exemple espacés à pas constant le long de lignes et de colonnes, afin de former une matrice d'affichage. Ils sont également disposés pour placer côte à côte, ou plus précisément à proximité les uns des autres, une DEL de chaque groupe, de manière à former à chaque emplacement de la matrice un pixel lumineux dont la couleur peut être contrôlée. La taille des DELs peut varier suivant le groupe afin de jouer sur la répartition des intensités lumineuses des différentes couleurs d'émission. Par exemple, les DELs rouges pourront être plus larges que les DELs bleus et vertes.
Le micro panneau peut être constitué de DELs permettant de former une matrice de pixels de grandes dimensions par exemple de 50 pixels sur 50 pixels, ou de 200 pixels sur 200 pixels, voire plus.
Bien que les pixels lumineux du panneau constitué de DELs émettant dans des longueurs d'onde différente, ces DELs ont été formées collectivement à partir d'une unique technologie et sur un unique substrat.
Elles présentent donc des propriétés, et notamment des propriétés électriques et de vieillissement, très similaire entre elles ce qui permet de les associer à un circuit de pilotage constitué de circuit d'attaque tous identique ou très similaire.
On expose maintenant un exemple de préparation d'un micro panneau et/ou d'un micro-écran d'affichage mettant en œuvre le procédé de fabrication d'îlots présentant une variété de paramètres de maille.
On prépare en premier lieu un substrat de croissance comprenant sur un support de croissance 2 muni d'une couche d'assemblage composé d'un empilement de
500nm d'oxyde de silicium en contact avec le support de saphir, 200nm de nitrure de silicium, et d'un micron de dioxyde de silicium. Cet empilement est conçu pour permettre le détachement par irradiation laser du support de croissance dans une étape ultérieure du procédé. Ce support de croissance peut par exemple être constitué d'une plaquette de saphir de 150 mm de diamètre.
Le substrat de croissance comporte trois groupes d'îlots d'InGaN comportant 18% d'indium. Les îlots présentent tous une épaisseur de 40 nm et une forme carrée de 10 microns de côté. Le premier groupe d'îlots présente un paramètre de maille de 0,3184 nanomètre, le deuxième groupe présente un paramètre de maille de 0,3218 nanomètre et le troisième groupe présente un paramètre de maille de 0,3248 nm. Ces paramètres de maille cibles ont été choisis pour que l'étape de fabrication collective des couches actives de DELs conduise à la formation de DELs émettant des rayonnements dans le bleu, le vert et le rouge.
Les îlots 3 constituant chacun de ces groupes sont répartis et disposés sur le support de croissance 2 selon une disposition matricielle conforme à ce qui a été exposé en relation avec la description des figures 2a à 2c. Trois îlots 3, 3', et 3'' de chacun des groupes sont donc disposés à proximité les uns des autres de manière à définir un pixel ; et ces regroupements d'îlots répartis matriciellement le long de lignes et de colonnes à la surface du substrat de croissance 1. On peut prévoir des tranchées de panneau 4' plus larges que les tranchées 4 séparant deux îlots pour séparer les matrices les unes des autres, chaque matrice délimitant un ensemble d'îlots 3, 3', 3'' destiné à recevoir les DELs d'un micro panneau.
Pour fabriquer ce substrat de croissance 1 on prépare tout d'abord un substrat de relaxation 6 comprenant un support de relaxation 7, par exemple en saphir également de 150 mm, pour y former une couche de fluage 8.
La préparation de la couche de fluage comprend tout d'abord la formation d'une couche de démontage composée d'un empilement de 500nm d'oxyde de silicium en contact avec le support de saphir et de 200nm de nitrure de silicium. Cet empilement de démontage est conçu pour permettre le détachement par irradiation laser du support de relaxation 7 dans une étape ultérieure du procédé. On forme ensuite sur la couche de démontage, une première couche d'un micron de dioxyde de silicium. Par masquage lithographique et gravure, on forme dans la première couche des évidements disposés à la surface du support pour être en correspondance avec les ilôts du deuxième groupe et ramenant l'épaisseur de la première couche de dioxyde de silicium à lOOnm. On dépose ensuite à la surface du substrat, sur la première couche et les évidements, une deuxième couche d'environ un micron d'épaisseur, cette deuxième couche étant constituée de dioxyde de silicium et d'une proportion massique de 3% de Bore et 4% de Phosphore. On répète des étapes de masquage par photolithographie et gravure pour former de nouveaux évidements disposés cette fois à la surface du substrat pour être mis en correspondance avec les ilôts du troisième groupe. La gravure est menée pour procéder au retrait de toute l'épaisseur de la deuxième couche en BPSG et préserver une épaisseur de lOOnm de la première couche en dioxyde de silicium. On dépose ensuite une troisième couche constituée de dioxyde de silicium et d'une proportion massique de 4% de Bore et 4% de Phosphore. Enfin, on planarise la surface pour éliminer en partie les troisième et deuxième couche de manière à former le premier, deuxième et troisième groupe de pavés constituant la couche de fluage 8.
Le substrat de relaxation comprend également des îlots contraints 9 d'InGaN carré de 10 microns de côté comportant 18% d'indium reporté sur la couche de fluage 8 selon un procédé de transfert de couche détaillé dans la description générale de la présente invention, et par la réalisation de tranchés 4. Ces îlots contraints 9 sont disposés similairement à ce qui vient d'être décrit pour les îlots relaxés 3 du substrat de croissance 1. Le paramètre de maille des îlots contraints 9 est de 0,3184 nanomètre. Chaque îlot contraint 9 repose sur un pavé d'un des premier, deuxième et troisième groupe, définissant ainsi un premier, un deuxième et un troisième groupe d'îlot contraints.
Les îlots contraints 9 sont recouverts d'une couche raidisseur initiale de GaN de 50 nm d'épaisseur, résidu d'une couche tampon de GaN d'un substrat donneur ayant servi à la réalisation du substrat de relaxation.
On procède à un traitement thermique de relaxation par exemple à 750°C pendant une heure. Ce traitement conduit à l'expansion latérale des îlots initialement contraints 9, pour former des îlots partiellement relaxés 3. A la température de relaxation de 750°C, la viscosité des pavés du troisième groupe est estimée à 1E10 N.m_2.s_1 environ, celle des pavés du deuxième groupe est estimée à 4E10 N.nT 2. s-1 environ, et celle des pavés du premier groupe, en dioxyde de silicium, n'est pas visqueux c'est à dire qu'il présente une viscosité supérieur à 1E12 N.m_2.s_1. En conséquence, à l'issue du traitement thermique de relaxation à 750°C, le taux de relaxation des contraintes dans les îlots du troisième groupe est de 90%, ils présentent donc un paramètre de maille de 3,248 Â. Le taux de relaxation des contraintes dans les îlots du deuxième groupe est d'environ 50%, soit un paramètre de maille de 3,218 Â. Le paramètre de maille des îlots du premier groupe n'a pas varié et reste à 3,184 Â.
Les valeurs de viscosités estimées sont données à titre d'exemple uniquement. Pour des pavés de compositions différentes ou pour une température de relaxation différente, le temps du traitement thermique peut être ajusté afin que le taux de relaxation de l'îlot disposé sur le pavé de viscosité intermédiaire soit à l'issue du procédé compris entre 40 et 60%, et que le taux de relaxation d'un îlot disposé sur un pavé de plus faible viscosité soit supérieur à 70%.
On élimine ensuite par gravure uniquement la couche raidisseurs de GaN qui recouvre les îlots partiellement relaxés, et on renouvelle le traitement thermique de relaxation dans les mêmes conditions que celle exposées précédemment. A l'issue de ce traitement, les paramètres de maille des îlots du premier, deuxième et troisième groupe sont respectivement de 3,184Â, 3,218Â et 3,248Â environ, c'est à dire à 0,005Â près.
Les îlots 3 partiellement relaxés d'InGaN sont ensuite reportés par collage sur un support de croissance 2 munie d'une couche d'assemblage 5, par exemple un multicouche de dioxyde de silicium et de nitrure.
On place ensuite celui-ci dans une chambre d'un bâti d'épitaxie, dans lequel on fait circuler un ensemble de gaz précurseurs (TMGa, TEGa, TMIn, NH3) de manière à faire croître sur chacun des îlots des couches actives de DELs à base de nitrures.
Les paramètres de maille des îlots du premier groupe, du deuxième groupe et du troisième groupe d'ilots étant différents les uns des autres, l'incorporation d'indium dans les couches actives d'InGaN qui se forment sur les îlots de ces groupes est également différente. Sur les îlots du premier groupe, on obtient des DELs émettant directement un rayonnement dans le domaine du bleu, sur les îlots du deuxième groupe des DELs émettant directement un rayonnement dans le domaine du vert, et sur les îlots du troisième groupe on forme des DELs émettant directement un rayonnement dans le domaine du rouge.
À l'issue de cette étape de dépôt, on dispose donc, sur le substrat de croissance 1, de couches actives de DELs disposées au niveau d'un pixel et émettant des couleurs dans le domaine du rouge, du vert, et du bleu.
On peut compléter la fabrication d'une DEL fonctionnelle sur le substrat de croissance, notamment en formant les contacts de DEL de part et d'autre des couches actives.
Si l'on souhaite disposer à ce stade de micro panneaux monolithiques, on peut découper la plaquette sur laquelle reposent les DELs qui viennent d'être formées selon les tranchées 4' définissant les matrices de pixels.
Chacune de ces matrices constituant alors un micro panneau.
Alternativement, on peut également a s s emb1er la plaquette comprenant les micro panneaux à une seconde plaquette sur laquelle ont été formés des circuits de pilotage constitués matrice de circuits d'attaque.
Chaque matrice est disposée à la surface de cette plaquette selon la même disposition que les DELs sur le substrat de croissance.
L'assemblage permet de mettre en contact électrique chaque diode à un circuit d'attaque. On constitue en une seule étape de mise en contact, une pluralité d'écran d'affichage.
On peut ensuite choisir d'éliminer le support de croissance 5 par exemple par irradiation laser, et la couche d'assemblage, par exemple par gravure chimique, de manière à exposer une surface d'émission lumineuse des
DELs. Ces surfaces peuvent être préparées à l'aide d'éléments optiques, de traitement ou de protection de surface afin d'améliorer la qualité et la robustesse de l'écran. La plaquette peut être découpée de manière conventionnelle de manière à isoler les écrans les uns des autres en vue de leur conditionnement.
Bien entendu l'invention n'est pas limitée au mode de mise en œuvre décrit et on peut y apporter des variantes de réalisation sans sortir du cadre de l'invention tel que défini par les revendications.
On pourra par exemple exploiter les propriétés différenciées des îlots pour réaliser d'autres dispositifs que les DELs ou les écrans qui ont été pris en exemple. Il peut notamment s'agir de laser ou de dispositif photovoltaïques.

Claims (8)

  1. REVENDICATIONS
    1. Procédé de fabrication d'une pluralité d'îlots semi- conducteurs cristallins (3a, 3b) présentant une variété de paramètres de maille, le procédé comprenant les étapes suivantes :
    - fournir un substrat de relaxation (6) comportant un support (7), une couche de fluage (8) disposée sur le support (7) et composée d'un premier groupe de pavés (8a) présentant une première viscosité à une température de relaxation et d'un deuxième groupe de pavés (8b) présentant une deuxième viscosité, différente de la première, à la température de relaxation et, disposée sur la couche de fluage, une pluralité d'îlots semiconducteurs cristallins contraints (9) présentant un paramètre de maille initial, les îlots d'un premier groupe d'îlots (9a) étant disposé sur les pavésdu premier groupe de pavés (8a) et les îlots d'un deuxième groupe d'îlots (9b) étant disposé sur les pavésdu deuxième groupe de pavés (8b);
    - traiter thermiquement le substrat de relaxation (6) à la température de relaxation, supérieure ou égale à la température de transition vitreuse d'au moins un des pavés de la couche de fluage, pour provoquer l'expansion latérale différenciée des îlots du premier et du second groupe, le paramètre de maille des îlots relaxés du premier groupe (3a) et des îlots relaxés du second groupe (3b) présentant alors des valeurs différentes.
  2. 2. Procédé de fabrication selon la revendication précédente dans lequel l'étape de fourniture du substrat comprend :
    la formation sur le support (7) d'une première couche de fluage (8a) en un premier matériau ;
    - la formation d'évidements dans la première couche de fluage (8a) ;
    - le dépôt d'une deuxième couche de fluage (8b) en un deuxième matériau sur la première couche (8a) et dans les évidements pour former un empilement de couches de fluage ;
    - la planarisation de l'empilement pour éliminer la deuxième couche en dehors des évidements et former le premier groupe de pavés et le deuxième groupe de pavés.
  3. 3. Procédé de fabrication selon la revendication précédente dans lequel l'étape de fourniture du substrat comprend :
    la préparation d'un substrat donneur comprenant au moins une couche contrainte de semi-conducteur cristallin ;
    le transfert de la couche contrainte sur la couche de fluage (8) du support (7);
    la réalisation de tranchées (4) dans la couche contrainte pour former les îlots (9a) du premier groupe d'îlots sur les premières pavés (8a) et pour former les îlots du deuxième groupe d'îlots (9b) sur les deuxièmes pavés (8b) de la couche de fluage (8).
  4. 4. Procédé de fabrication selon la revendication précédente dans lequel la réalisation des tranchées (4) dans la couche contrainte est réalisée après son transfert sur la couche de fluage (8) support (7).
  5. 5. Procédé de fabrication selon l'une des revendications précédentes dans lequel la température de relaxation est comprise entre 400°C et 900°C.
  6. 6. Procédé de fabrication selon l'une des revendications précédentes dans lequel les îlots semi-conducteurs cristallins (3a, 3b) sont en matériaux III-N.
    5 7. Procédé de fabrication selon l'une des revendications précédentes comprenant une étape de transfert des îlots relaxés du premier groupe (3a) et des îlots relaxés du second groupe (3b) sur un support de croissance (5).
  7. 10
  8. 8. Procédé de fabrication selon la revendication précédente dans lequel l'étape de transfert comprend le report des îlots relaxés du premier groupe (3a) et des îlots relaxés du second groupe (3b) sur un support intermédiaire.
FR1852156A 2017-03-17 2018-03-13 Procede de fabrication d'une pluralite d'ilots semi-conducteurs cristallins prensentant une variete de parametres de maille Active FR3079071B1 (fr)

Priority Applications (12)

Application Number Priority Date Filing Date Title
FR1852156A FR3079071B1 (fr) 2018-03-13 2018-03-13 Procede de fabrication d'une pluralite d'ilots semi-conducteurs cristallins prensentant une variete de parametres de maille
EP22161925.7A EP4033531B1 (fr) 2017-03-17 2018-03-14 Procédé de fabrication d'une pluralité d'îlots semiconducteurs cristallins
SG11201908017R SG11201908017RA (en) 2017-03-17 2018-03-14 Growth substrate for forming optoelectronic devices, method for manufacturing such a substrate, and use of the substrate, in particular in the field of micro-display screens
PCT/FR2018/050606 WO2018167426A2 (fr) 2017-03-17 2018-03-14 Substrat de croissance pour la formation de dispositifs optoelectroniques, procede de fabrication d'un tel substrat, et utilisation du substrat notamment dans le domaine des micro-ecrans d'affichage
JP2019541084A JP7053055B2 (ja) 2017-03-17 2018-03-14 光電子デバイスを形成するための成長基板、そのような基板を作製するための方法、及び特にマイクロディスプレイスクリーンの分野における基板の使用
US16/069,469 US20210210653A1 (en) 2017-03-17 2018-03-14 Growth substrate for forming optoelectronic devices, method for manufacturing such a substrate, and use of the substrate, in particular in the field of micro-display screens
CN201880018523.5A CN110447100B (zh) 2017-03-17 2018-03-14 用于形成光电器件的生长基板、制造该基板的方法以及该基板特别是在微显示器领域的使用
EP18714309.4A EP3596756B1 (fr) 2017-03-17 2018-03-14 Procédé de fabrication d'une pluralité d'îlots semi-conducteurs cristallins présentant une variété de paramètres de maille
KR1020197030303A KR102456048B1 (ko) 2017-03-17 2018-03-14 광전자 디바이스들을 형성하기 위한 성장 기판, 이러한 기판의 제조 방법 및 특히 마이크로-디스플레이 스크린 분야에서의 기판의 사용 방법
TW107108791A TWI740015B (zh) 2017-03-17 2018-03-15 用於形成光電元件之生長底材與製作這種底材之方法，以及這種底材在微顯示螢幕領域之應用
US16/352,085 US11081521B2 (en) 2018-03-13 2019-03-13 Process for manufacturing a plurality of crystalline semiconductor islands having a variety of lattice parameters
JP2022048947A JP7322329B2 (ja) 2017-03-17 2022-03-24 光電子デバイスを形成するための成長基板、そのような基板を作製するための方法、及び特にマイクロディスプレイスクリーンの分野における基板の使用

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1852156A FR3079071B1 (fr) 2018-03-13 2018-03-13 Procede de fabrication d'une pluralite d'ilots semi-conducteurs cristallins prensentant une variete de parametres de maille
FR1852156 2018-03-13

Publications (2)

Publication Number Publication Date
FR3079071A1 true FR3079071A1 (fr) 2019-09-20
FR3079071B1 FR3079071B1 (fr) 2020-02-28

Family

ID=62528630

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1852156A Active FR3079071B1 (fr) 2017-03-17 2018-03-13 Procede de fabrication d'une pluralite d'ilots semi-conducteurs cristallins prensentant une variete de parametres de maille

Country Status (2)

Country Link
US (1) US11081521B2 (fr)
FR (1) FR3079071B1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020119227A1 (de) 2020-07-21 2022-01-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterkörpers und strahlungsemittierender Halbleiterkörper

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090045394A1 (en) * 2007-08-16 2009-02-19 Tim Michael Smeeton Semiconductor device and a method of manufacture thereof
EP2151852A1 (fr) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relâchement et transfert de couches tendues
EP2151856A1 (fr) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relâchement de couches tendues

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100268567B1 (ko) 1994-10-11 2000-10-16 포만 제프리 엘 다중 파장으로 광을 발생시키기 위한 발광 다이오드의 모놀리식 어레이 및 이를 사용한 멀티 컬러 디스플레이
US20020136932A1 (en) 2001-03-21 2002-09-26 Seikoh Yoshida GaN-based light emitting device
CN101540357B (zh) 2008-03-19 2010-09-01 中国科学院半导体研究所 控制自组织铟镓砷量子点成核的生长方法
FR2936903B1 (fr) 2008-10-07 2011-01-14 Soitec Silicon On Insulator Relaxation d'une couche de materiau contraint avec application d'un raidisseur
KR101081169B1 (ko) 2010-04-05 2011-11-07 엘지이노텍 주식회사 발광 소자 및 그 제조방법, 발광 소자 패키지, 조명 시스템
FR2992465B1 (fr) 2012-06-22 2015-03-20 Soitec Silicon On Insulator Procede de fabrication collective de leds et structure pour la fabrication collective de leds
FR2992466A1 (fr) 2012-06-22 2013-12-27 Soitec Silicon On Insulator Procede de realisation de contact pour led et structure resultante

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090045394A1 (en) * 2007-08-16 2009-02-19 Tim Michael Smeeton Semiconductor device and a method of manufacture thereof
EP2151852A1 (fr) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relâchement et transfert de couches tendues
EP2151856A1 (fr) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relâchement de couches tendues

Also Published As

Publication number Publication date
US20190288030A1 (en) 2019-09-19
US11081521B2 (en) 2021-08-03
FR3079071B1 (fr) 2020-02-28

Similar Documents

Publication Publication Date Title
EP2973750A1 (fr) Procede de formation de diodes electroluminescentes
EP3590129B1 (fr) Procede de fabrication d'un substrat donneur pour la formation de dispositifs optoelectroniques
FR3064110A1 (fr) Substrat de croissance pour la formation de dispositifs optoelectroniques, procede de fabrication d'un tel substrat, et utilisation du substrat notamment dans le domaine des micro-ecrans d'affichage
WO2022129250A1 (fr) Dispositif optoélectronique à diodes électroluminescentes tridimensionnelles de type axial
FR3079071A1 (fr) Procede de fabrication d'une pluralite d'ilots semi-conducteurs cristallins prensentant une variete de parametres de maille
EP4033531B1 (fr) Procédé de fabrication d'une pluralité d'îlots semiconducteurs cristallins
FR3079070A1 (fr) Procede de fabrication d'une pluralite d'ilots semi-conducteurs cristallins presentant une variete de parametres de maille
EP3520132B1 (fr) Structure comprenant des ilots semi-conducteurs monocristallins, procede de fabrication d'une telle structure
EP3732723B1 (fr) Pseudo-substrat pour dispositif optoélectronique et son procédé de fabrication
WO2024115528A1 (fr) Dispositif optoélectronique et son procédé de fabrication
WO2024134081A1 (fr) Procede de porosification de mésa facilitant la reprise de contact
WO2024003085A1 (fr) Dispositif optoélectronique et procédé de fabrication
FR3118305A1 (fr) Procédé de réalisation d’une couche de nitrure
FR3124889A1 (fr) Dispositif optoélectronique et procédé de fabrication
EP4379800A1 (fr) Procede de fabrication par porosification electrochimique differenciee d'un substrat de croissance comportant des mesas presentant differents niveaux de porosification
FR3088478A1 (fr) Procede de fabrication collective d'une pluralite de structures semi-conductrices
FR3079531A1 (fr) Procede de fabrication d'une couche monocristalline de materiau pzt et substrat pour croissance par epitaxie d'une couche monocristalline de materiau pzt

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20190920

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7