FR3079070A1 - Procede de fabrication d'une pluralite d'ilots semi-conducteurs cristallins presentant une variete de parametres de maille - Google Patents

Procede de fabrication d'une pluralite d'ilots semi-conducteurs cristallins presentant une variete de parametres de maille Download PDF

Info

Publication number
FR3079070A1
FR3079070A1 FR1852155A FR1852155A FR3079070A1 FR 3079070 A1 FR3079070 A1 FR 3079070A1 FR 1852155 A FR1852155 A FR 1852155A FR 1852155 A FR1852155 A FR 1852155A FR 3079070 A1 FR3079070 A1 FR 3079070A1
Authority
FR
France
Prior art keywords
islands
group
layer
manufacturing
stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1852155A
Other languages
English (en)
Other versions
FR3079070B1 (fr
Inventor
Jean-Marc BETHOUX
Morgane Logiou
Raphael Caulmilone
Olivier Ledoux
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to FR1852155A priority Critical patent/FR3079070B1/fr
Application filed by Soitec SA filed Critical Soitec SA
Priority to SG11201908017R priority patent/SG11201908017RA/en
Priority to KR1020197030303A priority patent/KR102456048B1/ko
Priority to PCT/FR2018/050606 priority patent/WO2018167426A2/fr
Priority to CN201880018523.5A priority patent/CN110447100B/zh
Priority to EP22161925.7A priority patent/EP4033531B1/fr
Priority to EP18714309.4A priority patent/EP3596756B1/fr
Priority to US16/069,469 priority patent/US20210210653A1/en
Priority to JP2019541084A priority patent/JP7053055B2/ja
Priority to TW107108791A priority patent/TWI740015B/zh
Priority to US16/352,029 priority patent/US11171256B2/en
Publication of FR3079070A1 publication Critical patent/FR3079070A1/fr
Application granted granted Critical
Publication of FR3079070B1 publication Critical patent/FR3079070B1/fr
Priority to JP2022048947A priority patent/JP7322329B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • H01L31/1848—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P comprising nitride compounds, e.g. InGaN, InGaAlN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864—Annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

L'invention porte sur un procédé de fabrication d'une pluralité d'îlots semi-conducteurs cristallins (3a, 3b) présentant une variété de paramètres de maille. Le procédé comprend les étapes suivantes : - fournir un substrat de relaxation comportant un support, une couche de fluage disposée sur le support et, disposée sur la couche de fluage, une pluralité d'îlots semi-conducteurs cristallins présentant un paramètre de maille initial. Un premier groupe d'ilots présente un premier niveau de contrainte et un deuxième groupe d'ilots présente un deuxième niveau de contrainte, différent du premier. - traiter thermiquement le substrat de relaxation à une température de relaxation supérieure ou égale à la température de transition vitreuse de la couche de fluage pour provoquer l'expansion latérale différenciée des îlots du premier et du second groupe. Le paramètre de maille des îlots relaxés du premier groupe (3a) et des îlots relaxés du second groupe (3b) présentant alors des valeurs différentes.

Description

PROCEDE DE FABRICATION D’UNE PLURALITE D’ILOTS SEMICONDUCTEURS CRISTALLINS PRESENTANT UNE VARIETE DE PARAMETRES DE MAILLE
DOMAINE DE L'INVENTION
La présente invention concerne un procédé de fabrication d'une pluralité d'îlots semi-conducteurs présentant une variété de paramètres de maille. Ce procédé permet de la de préparer un substrat de croissance en vue notamment formation de dispositifs optoélectroniques.
son application dans la dispositifs ayant pouvant être différentes les par exemple collective de trouve des
L'invention fabrication optoélectroniques propriétés unes des autres. Elle trouve une application toute particulière dans le domaine des micro-écrans d'affichage.
ARRIERE PLAN TECHNOLOGIQUE DE L'INVENTION
Les documents EP2151852 et EP2151856 divulguent une technologie prévoyant de former, sur un substrat, des îlots de matériau semi-conducteur cristallin relaxés ou partiellement relaxés. Ces îlots peuvent servir à la fabrication collective de diodes électroluminescentes (DELs), comme cela est par exemple détaillé dans le document EP2865021.
De multiples produits combinent des DELs émettant à des longueurs d’onde différentes pour former un point lumineux coloré. C’est le cas notamment des écrans d’affichage permettant de former une image composée de pixels, chaque
pixel associant une DEL rouge, verte et bleu, dont on peut
contrôler individuellement 1'émission af in de former, par
combinaison des émissions lumineuses, un point lumineux de
couleur choisie.
Les DELs qui sont associées pour former le pixel ne
sont généralement pas fabriquées à partir des mêmes matériaux et des mêmes technologies. Ainsi, les DELs bleues ou vertes peuvent être formées à partir de nitrure (de formule générale InGaN), et les DELs rouges à partir de phosphure (de formule générale AlGalnP). La fabrication d'un écran met en oeuvre l'assemblage, une à une, des diodes pour former les pixels du dispositif final, par exemple par une technique d'insertion de composants (« Pick and Place » selon la terminologie anglosaxonne) .
Les matériaux n'ayant pas les mêmes propriétés, les caractéristiques de vieillissement, de comportement thermique, électrique et/ou d'efficacité des dispositifs qui les exploitent sont qénéralement bien différentes. Ces variabilités doivent être prises en compte lors de la conception d'un produit intégrant des DELs formés à base de matériaux différents, ce qui rend cette conception parfois complexe.
D'autres solutions prévoient de former les pixels à partir de diodes toutes identiques, fabriquées sur un même substrat et/ou à l'aide de la même technologie. On peut alors réaliser des micro panneaux monolithiques de DELs, présentant une dimension réduite, et une résolution importante. A titre d'exemple d'une telle réalisation, on pourra se référer au document « 360 PPI Flip-Chip Mounted Active Matrix Adressable Light Emitting Diode on Silicon (LEDoS) Micro-Displays », Zhao Jun Liu et Al, Journal of Display Technologie, April 2013. Le rayonnement lumineux émis par les DELs du micro panneau peut être choisi dans le domaine de l'ultraviolet et sélectivement converti, d'une diode à l'autre, dans différentes longueurs d'onde pour correspondre à des émissions lumineuses rouges, vertes et bleues de manière à former un écran couleur. Cette conversion peut être obtenue en disposant une matière phosphorescente sur la face d'émission des DELs.
est toutefois consommatrice d'énergie lumineuse,
La conversion ce qui réduit la quantité de lumière émise par chaque pixel et donc l'efficacité du dispositif d'affichage. Elle nécessite également de dispenser les matières phosphorescentes sur les surfaces d'émission des DELs ce qui complexifie le procédé de fabrication de ces micro panneaux. De plus, la taille des grains de matière phosphorescente peut excéder la dimension souhaitée des pixels lumineux, ce qui ne permet pas toujours d'employer cette solution.
Afin de parer aux limitations qui viennent d'être exposées, il serait souhaitable de pouvoir fabriquer simultanément sur un même substrat, à partir d'une même technologie, des DELs pouvant émettre dans des longueurs d'onde différentes.
D'une manière plus générale, il serait avantageux de disposer d'un substrat de croissance permettant de fabriquer collectivement des dispositifs ayant des propriétés, par exemple optoélectroniques, pouvant être différentes les unes des autres.
BREVE DESCRIPTION DE L'INVENTION
En vue de la réalisation de l'un de ces buts, l'objet de l'invention propose un procédé de fabrication d'une pluralité d'ilots semi-conducteurs cristallins présentant une variété de paramètres de maille. Le procédé comprend les étapes suivantes fournir un substrat de relaxation comportant un support, une couche de fluage disposée sur le support et, disposée sur la couche de fluage, une pluralité d'îlots semi-conducteurs cristallins présentant un paramètre de maille initial, un premier groupe d'ilots présente un premier niveau de contrainte et un deuxième groupe d'ilôts présente un deuxième niveau de contrainte, différent du premier ;
- traiter thermiquement le substrat de relaxation à une température de relaxation supérieure ou égale à la température de transition vitreuse de la couche de îlots du premier et du second groupe.
fluage pour provoquer l'expansion latérale différenciée des
En conséquence, le premier groupe groupe présentent alors propriétés différenciées de pour fabriquer collectivement propriétés, unes des autres.
relaxés du paramètre de et des îlots des ces valeurs maille des îlots relaxés du second différentes. Les îlots peuvent être exploitées des dispositifs ayant par exemple optoélectroniques, différentes des les
Selon d'autres caractéristiques avantageuses et non limitatives de l'invention, prises seules ou selon toute combinaison techniquement réalisable :
- l'étape de fourniture du substrat de relaxation comprend :
o la formation sur un substrat de base d'un empilement de couches élémentaires de semi-conducteur cristallin présentant une première zone et une deuxième zone ayant des niveaux de contrainte différents ;
o le transfert sur le support d'une partie au moins de 1'empilement;
o la réalisation de tranchées dans l'empilement pour former les îlots du premier groupe d'îlots dans la première zone et pour former les îlots du deuxième groupe d'îlots dans la deuxième zone ;
- la réalisation des tranchées dans l'empilement est réalisée après le transfert sur le support ;
- la formation de l'empilement sur le substrat de base comprend :
o La formation d'une pluralité de couches élémentaires pseudomorphiques présentant des compositions différentes ;
des couches o Le retrait localisé d'une partie élémentaires pour définir la première zone et la deuxième zone ;
- le procédé comprend la formation d'une couche de planarisation sur l'empilement pour permettre son assemblage au substrat support ;
- la température de relaxation est comprise entre 400°C et 900°C ;
- les îlots semi-conducteurs cristallins sont en matériaux III-N ;
- le procédé comprend une étape de transfert des îlots relaxés du premier groupe et des îlots relaxés du second groupe sur un support de croissance ;
- l'étape de transfert comprend le report des îlots relaxés du premier groupe et des îlots relaxés du second groupe sur un support intermédiaire.
BREVE DESCRIPTION DES DESSINS
D'autres caractéristiques et avantages de l'invention ressortiront de la description détaillée de l'invention qui va suivre en référence aux figures annexées sur lesquels :
- les figures la et lb représentent schématiquement une coupe et une vue de dessus d'un substrat de croissance conforme à l'invention ;
- les figures 2a, 2b et 2c représentent un exemple de disposition et de répartition d'îlots semi-conducteurs cristallins à la surface d'un support de croissance ;
- les figures 3a à 3m représentent un procédé de fabrication d'un substrat de croissance conforme à 1 ' invention.
DESCRIPTION DETAILLEE DE L'INVENTION
Substrat de croissance
Selon un premier aspect, la présente invention porte sur un substrat de croissance 1 pour la formation de dispositifs optoélectroniques. Les figures la et lb représentent schématiquement une coupe et une vue de dessus d'un tel substrat. Le substrat de croissance 1 est destiné à être placé dans un équipement de dépôt, tel qu'un bâti d'épitaxie, afin de former à la surface exposée du substrat 1 des couches actives de composants optoélectroniques. Ce substrat 1 peut également servir de support mécanique permettant la manipulation des dispositifs au cours des étapes complémentaires de fabrication (formation des contacts électriques, isolation des dispositifs entre eux, etc.) conduisant à disposer d'un dispositif fonctionnel.
Le substrat de croissance 1 comprend un support de croissance 2. Il peut s'agir d'une plaquette circulaire de matériaux, par exemple en silicium ou en saphir, de dimension normalisée, par exemple de 2 pouces (50 mm), 4 pouces (100 mm) voire 200 mm de diamètre. Mais l'invention n'est nullement limitée à ces dimensions ou à cette forme.
D'une manière générale, la nature du support de croissance 2 est choisie pour être apte à résister aux traitements (tels que les dépôts, les traitements thermiques, etc.) mis en œuvre lors de la fabrication du substrat de croissance 1 lui-même et lors de la fabrication des dispositifs optoélectroniques. Avantageusement, le support de croissance 2 présente un coefficient d'expansion thermique similaire ou proche de celui des matériaux qui formeront la couche utile du dispositif optoélectronique, afin de limiter les contraintes importantes qui pourraient endommager ces dispositifs à l'issue de leur fabrication.
Le substrat de croissance 1 comprend également, disposée sur le support de croissance 2, une pluralité d'îlots semi-conducteurs cristallins 3 (et désignés plus simplement par le terme « îlot (s) » dans la suite de cette description) . Chaque îlot 3 est destiné à recevoir les couches actives d'un dispositif optoélectronique, tel qu'une DEL, un laser ou une cellule photovoltaïque. A cet effet les ilôts 3 peuvent être en matériaux III-N. Ainsi, pour la formation de DELs à base de nitrure, les îlots 3 peuvent être constitués de GaN ou d'InGaN, dans laquelle la proportion d'indium peut varier entre 0% et 20%, et en particulier entre 1,5% et 8%.
Par « îlot » on désigne un bloc de matériau entièrement séparé des autres îlots disposés sur le support de croissance 2. Et par « cristallin » on signifie que les atomes constituants un îlot 3 sont assemblés de manière ordonnée pour former un bloc de matériau monocristallin, ce bloc pouvant néanmoins comprendre des défauts d'arrangement du type dislocation, plan de glissement ou défaut ponctuel.
Les îlots 3 sont séparés les uns des autres par l'intermédiaire de tranchées 4. Ces tranchées peuvent présenter une dimension latérale, séparant deux îlots 3, comprise entre 0,1 et 50 microns, ou 1 et 50 microns et typiquement de l'ordre de 2 microns ou de 20 microns. Chaque îlot présente une dimension relativement réduite vis-à-vis du substrat de croissance, qui peut s'étendre, dans sa dimension la plus grande, par exemple entre 1 micron à 1 mm, selon l'application finale visée. La surface des îlots 3 peut être comprise entre lpm2 ou 4pm2 et 1mm2, et préférentiellement entre 25 pm2 et 400pm2. Chaque îlot 3 peut présenter une forme quelconque, en vue de dessus, par exemple circulaire, carrée, triangulaire, hexagonale ou rectangulaire. Son épaisseur est typiquement inférieure à 200nm, notamment lorsqu'il est constitué d'InGaN. Les îlots 3 peuvent être tous de formes et dimensions identiques ou différentes.
Selon l'invention, les îlots 3 ne présentent pas tous le même paramètre de maille. Ainsi, un premier groupe d'îlots 3a présente un premier paramètre de maille, et un deuxième groupe d'îlots 3b présente un deuxième paramètre de maille, différent du premier.
Les matériaux des îlots 3 ne sont pas identiques entre eux d'un groupe à l'autre. Par ailleurs, l'état de contraintes des îlots 3 constituant les deux groupes 3a, 3b peuvent également être différent d'un groupe à l'autre.
En conséquence, les deux groupes d'îlots 3a, 3b présentent des paramètres de maille différents.
Cette caractéristique du substrat de croissance 1 sera mise à profit pour fabriquer collectivement des dispositifs optoélectroniques présentant des propriétés lumineuses distincts, à l'aide d'une unique technologie de fabrication et sur un unique substrat de croissance.
À titre d'exemple, on pourra former sur le premier groupe d'îlots 3a, qui présente le premier paramètre de maille, une première DEL émettant directement à une première longueur d'onde, par exemple dans le vert, et former sur le deuxième groupe d'îlots 3b, qui présente le deuxième paramètre de maille, une seconde DEL émettant directement à une seconde longueur d'onde, par exemple dans le bleu. Par l'expression « émettant directement » on signifie que cette émission correspond aux rayonnements lumineux émis par les couches actives (les puits quantiques) d'une DEL, sans nécessiter l'emploi de phosphore de conversion.
On peut prévoir également que le substrat de croissance 1 conforme à l'invention comporte au moins un troisième groupe d'îlots, ce troisième groupe présentant un troisième paramètre de maille différent du premier et du deuxième. Plus généralement, le substrat de croissance peut compter un nombre quelconque de groupe d'îlots, chaque groupe étant formé d'îlots présentant un paramètre de maille différent des îlots appartenant aux autres groupes. On pourra de la sorte disposer d'un substrat de croissance 1 permettant de former des DELs émettant par exemple dans le domaine des longueurs d'onde rouges, vertes, bleus et infrarouges sur un même substrat à l'aide d'une unique technologie.
La répartition et la disposition des groupes d'îlots 3a, 3b à la surface du support de croissance 2 n'est pas une caractéristique essentielle de cet aspect de l'invention, et toutes les répartitions et dispositions possibles sont envisageables. Elles peuvent être parfois dictées par l'application envisagée.
On a ainsi représenté sur les figures la et lb un premier exemple de répartition et de disposition des îlots 3 du premier et deuxième groupe d'îlots 3a, 3b à la surface du support 2. Sur cet exemple, le premier groupe d'îlots 3a occupe une première zone du support 2 et le second groupe d'îlots 3b une deuxième zone du support 2, qui sont distincte l'une de l'autre et adjacente l'une à l'autre.
De manière avantageuse, on pourra choisir de placer côte à côte un îlot 3, 3' , 3'' d'un premier, deuxième et troisième groupe d'îlots permettant de former respectivement des DELs émettant dans des couleurs différentes, par exemple respectivement rouges, vertes et bleues. Cette disposition est représentée schématiquement sur la figure 2a. combinaison de DELs constitue un pixel couleur d'émission peut être contrôlée, qui recevront être disposés croissance 2.
les DELs constitutives de lumineux
Les îlots
Une telle dont la monolithiques,
3' , 3 peuvent support pixels
3, ces pixels surface du de manière régulière à la
On peut de la sorte c'est à dire disposer sur un même substrat former des de et manipulables en tant que pixel, par exemple par un dispositif d'insertion de composants, pour être intégrés dans un dispositif fonctionnel.
Dans le cas où l'on vise à former un micro panneau monolithique de DELs, par exemple pour un micro-écran d'affichage couleur, les pixels P pourront par exemple être régulièrement répartis selon des lignes et des colonnes pour former une matrice M, comme cela est représenté sur la figure 2b. Et un substrat de croissance 1 peut comporter une pluralité de telles matrices M, comme cela est représenté sur la figure 2c.
Revenant à la description des figures la et lb, et outre le support de croissance 2 et les îlots cristallins semi-conducteurs 3, le substrat de croissance 1 comporte également au moins une couche d'assemblage 5 disposée entre le support de croissance 2 et les îlots 3. Ici, la couche d'assemblage est directement en contact avec le support de croissance et avec les îlots 3, mais le substrat de croissance pourrait comporter d'autres couches intermédiaires. Cette couche d'assemblage 5 peut-être une couche d'oxyde de silicium ou de nitrure de silicium, ou composée d'un empilement de telles couches conçues pour, par exemple, faciliter le retrait ultérieur du support de croissance.
La couche d'assemblage 5 ne présente pas une épaisseur uniforme. Pour des raisons qui seront rendues apparentes en relation avec la description du procédé de fabricationdu substrat de croissance 1, la couche d'assemblage présente une première épaisseur au droit des îlots 3 du premier groupe d'îlots 3a, et une seconde épaisseur, différente dela première, au droit des îlots 3 du deuxième groupe d'îlots3b.
D'une manière plus générale, la couche d'assemblage 5 présente une épaisseur distincte au droit des îlots de chacun des groupes d'îlots du substrat 1.
Procédé de fabrication d'un substrat de croissance
En référence aux figures 3a à 3m, on expose maintenant un exemple d'un procédé de fabrication d'un substrat de croissance conforme à l'invention.
Le procédé met en œuvre les principes de la technologie de transfert et de relaxation d'îlots semi-conducteurs cristallins, tels que ceux-ci sont par exemple décrits dans les documents EP2151852, EP2151856 ou FR2936903.
Pour rappel, selon un exemple de mise en œuvre conforme à cette approche, on forme tout d'abord un substrat donneur comprenant une couche de semi-conducteur cristallin contraint. Puis, on transfère cette couche sur un substrat comportant une couche de fluage, par exemple en BPSG, par collage et par amincissement et/ou fracture du substrat donneur. On définit ensuite des îlots dans la couche transférée, puis on traite thermiquement le substrat et les îlots à une température supérieure à la température de transition visqueuse de la couche de fluage, ce qui conduit à la relaxation au moins partielle des îlots. Le degré de relaxation obtenu à l'issue du traitement thermique de relaxation peut atteindre 70 à 80% ou 95% du degré de relaxation maximal correspondant à l'obtention d'une couche parfaitement relaxée. Ce degré de relaxation est notamment dépendant de l'épaisseur et de la nature des îlots, de la durée et de l'amplitude du traitement thermique.
Pour assister cette relaxation et éviter un phénomène de gauchissement des îlots au cours de la déformation plastique qui s'opère au cours de la relaxation, il peut être prévu de former une couche raidisseur sur ou sous les îlots, avant l'application du traitement thermique de relaxation. Comme cela est détaillé dans le document « Buckling suppression of SiGe islands on compilant substrates », Yin et al (2003), Journal of Applied Physlcs, 94(10), 6875-6882, le degré de relaxation d'un îlot obtenu après cette étape de traitement thermique est celui qui équilibre les contraintes présentes dans la couche raidisseur et dans l'îlot. On note que la couche raidisseur peut être formée (ou comprendre) d'un résidu du substrat donneur qui aurait été préservé sur la couche contrainte à l'issue de son transfert sur la couche de
fluage. Elle peut avoir été placée sur la face exposée du
substrat donneur pour se retrouver sous 1'îlot à 1'issue du
transfert de la couche contrainte et de la formation des
îlots .
La présente invention met à profit le phénomène de relaxation pour proposer un procédé de fabrication d'une pluralité d'ilots semi-conducteurs cristallins, présentant une variété de paramètres de maille.
Comme que cela est représenté sur les figures 3a à 3d, un procédé conforme à l'invention comprend la préparation d'un substrat donneur 11 comprenant une pluralité de couches élémentaires contraintes de semi-conducteurs cristallins 12a, 12b formant un empilement 12. L'empilement présente au moins une première zone 13a et une deuxième zone 13b ayant des niveaux de contraintes différents.
Sur la figure 3a, on a représenté la première étape de préparation du substrat donneur 11. Elle comprend la fourniture d'un substrat de base 14, par exemple constitué de saphir, de silicium ou de carbure de silicium. On forme sur le substrat de base 14 un empilement 12 de couches élémentaires semi-conductrices et cristallines, chaque couche de l'empilement présentant une nature différente. Dans l'exemple représenté sur la figure 3a, on a formé deux couches élémentaires semi-conductrices cristallines 12a, 12b. À titre d'illustration, la première couche élémentaire 12a peut-être une couche de nitrure de gallium présentant une épaisseur de 2 microns ou plus, formant une couche tampon et dont la partie supérieure est essentiellement relaxée. La deuxième couche élémentaire
12b peut-être une couche d'InGaN d'épaisseur environ
100 nm et dont la proportion d'indium environ.
La deuxième couche élémentaire 12b de
1'empilement
12, et d'une manière générale chaque couche élémentaire de l'empilement 12, présente une épaisseur inférieure à son épaisseur critique de relaxation. Certaines au moins des couches sont donc contraintes, en compression dans l'exemple pris ci-dessus. De cette façon, la deuxième couche élémentaire 12b (ou chaque couche de l'empilement 12 formée sur la première couche élémentaire 12a) est pseudomorphe et présente donc un paramètre de maille identique à celui de la première couche 12a de l'empilement 12.
On a représenté sur la figure 3b une étape suivante du procédé de préparation du substrat donneur 11, consistant à éliminer localement la deuxième couche élémentaire 12b pour exposer une partie de la première couche élémentaire 12a. Cette étape d'élimination peut mettre en œuvre des moyens traditionnels de masquage photolithographique et de gravure, par exemple une gravure sèche. On définit de la sorte, à la surface exposée du substrat donneur 11, une première zone 13a dans laquelle la première couche 12a est exposée, et une deuxième zone 13b où la deuxième couche 12b de l'empilement est exposée. De manière générale, au cours de cette étape, on élimine localement une partie l'empilement 12 de manière à préserver dans des zones 13 respectives, une partie seulement des couches formant l'empilement 12. Les zones 13 présentent des niveaux de contraintes différentes les unes des autres, car chaque zone 13 est respectivement formée d'un empilement différent d'une, ou d'une pluralité de couches élémentaires, chacune dans un état de contraintes différent.
Ainsi, dans l'exemple représenté sur la figure 3b, la zone 13a est constituée de la première couche 12a et présente un premier niveau de contrainte de référence. La zone 13b est constituée de l'empilement formé de la première couche élémentaire 12a et de la deuxième couche élémentaire 12b contrainte. La deuxième zone 13b présente donc un niveau de contrainte supérieure à celui de la première zone 13a.
Les zones 13a, 13b ne sont pas de nécessairement d'un seul tenant, c'est-à-dire que l'élimination locale des couches élémentaires de l'empilement pour exposer une couche particulière peut être réalisée en une pluralité d'emplacements distincts et non jointifs. On désignera par le terme « zone », la collection des emplacements à la surface du substrat donneur 11 présentant un même niveau de contrainte, par exemple pour lesquels la même couche 12a, 12b de l'empilement 12 est exposée à l'issue de cette étape d'élimination.
La première et la deuxième zone 13a, 13b du substrat donneur vont chacune permettre de respectivement constituer les îlots 3 du premier et du deuxième groupe d'îlots relaxés 3a, 3b d'un substrat de croissance 1. On cherchera donc à définir ces zones à la surface du substrat donneur 11 pour qu'elles correspondent à la disposition choisie des îlots 3 des groupes d'îlots 3a, 3b, comme cela a été exposé précédemment en relation aux figures 2a à 2c.
Les étapes suivantes de préparation du substrat donneur 11, représentées sur les figures 3c et 3d visent à préparer le transfert de l'empilement 12 ainsi défini sur un support de relaxation 7.
Pour permettre l'assemblage du substrat donneur 11 sur le support 7, on prévoit ainsi de former une couche collage 15 présentant une surface exposée plane et lisse. Il peut s'agir d'une couche de diélectrique, par exemple de dioxyde de silicium ou de nitrure de silicium. Quand il s'agit de dioxyde de silicium, celui-ci peut comprendre du bore et/ou du phosphore pour lui conférer des propriétés de fluage lorsque la couche de collage 15 est exposée à une température supérieure à sa température de transition vitreuse. Cette couche de collage 15 est déposée avec une épaisseur suffisante pour permettre d'encapsuler entièrement l'empilement 12 et ainsi fournir une surface plane. Lorsque sa formation prévoit d'appliquer une étape de polissage, on prendra en compte l'enlèvement d'épaisseur qui intervient au cours de ce traitement. À titre d'exemple, on peut déposer une épaisseur de 500 nm ou plus du matériau pour former la couche de collage 15.
Dans une étape facultative représentée sur la figure 3d, on introduit dans le substrat donneur 11 des espèces légères, telles que de l'hydrogène ou de l'hélium. L'introduction de ces espèces conduit à former un plan fragile 16 permettant d'éliminer, dans une étape ultérieure du procédé de fabrication, le substrat de base 14 et permettre le transfert de l'empilement 12 sur le support de relaxation 7. Le plan fragile 16 peut être préférablement localisé dans le support de base 14 ou dans la première couche élémentaire 12a de l'empilement 12, de manière à ce que l'empilement 12 soit effectivement transféré sur le support 7.
On notera qu'il est possible, lorsque l'introduction des espèces légères est réalisée par implantation d'ions à travers la couche de collage 15 et à travers les couches élémentaires de l'empilement 12, que le plan de fragilisation 16 ne soit pas parfaitement plan. Cela n'a pas de conséquences pour l'application du procédé de fabrication, dans la mesure où ce plan reste bien localisé dans l'empilement 12. On peut également prévoir d'inverser l'ordre des étapes de formation de la couche de collage 15 et de formation du plan fragile 16 pour prévenir ce phénomène. On peut également prévoir de former le plan fragile 16 avant de définir les zones 13 présentant des niveaux de contraintes différents. Dans ces deux cas, on fera alors en sorte, qu'au cours de la formation de la couche de collage 15, le substrat donneur 11 ne soit pas exposé à un budget thermique excessif qui provoquerait la déformation de
1'empilement par effet de bullage des espèces implantées.
On a respectivement, support et d'un sur du le retrait plan de élémentaires les figures 3e donneur 11 substrat et 3f, le avec retrait du représenté 1'assemblage de relaxation 7, et résidu 12c de la première couche s'opère après la fracture de fragilisation, ici disposé
12a. Cette étape de l'exposition de l'assemblage à une support de élémentaire base
12a.
Le du l'assemblage au niveau dans la première couche retrait peut comprendre température modérée de quelques centaines de degrés et/ou l'application d'efforts, par exemple d'origine mécanique.
Toutefois, un procédé de fabrication conforme à l'invention n'est nullement limité à un transfert mettant en œuvre la formation d'un plan de fragilisation 16. On peut envisager d'opérer le transfert sur le support 7 par enlèvement mécano-chimique du support de base 14 notamment lorsque celui-ci est en silicium. On peut également envisager son détachement par irradiation laser de l'interface séparant le substrat de base 14 et la première couche élémentaire 12a, notamment lorsque ce substrat de base est en saphir.
Le support de relaxation 7 a été préalablement muni d'une couche de fluage 8 si bien qu'après l'opération de retrait du support de base 14, on dispose d'un substrat de relaxation 6 comprenant le support de relaxation 7, la couche de fluage 8, la couche de collage 15, et l'empilement 12 des couches élémentaires de semi-conducteurs cristallins contraints définissant des zones 13 présentant des niveaux de contraintes différents.
Dans l'étape suivante, représentée sur la figure 3g, on réalise des tranchées 4 dans l'empilement 12 de manière à définir des îlots contraints 9. Les tranchées 4 sont réalisées dans l'empilement 12 pour définir les îlots 9 d'un premier groupe 9a dans la première zone 13a, et les îlots 9 d'un deuxième groupe d'îlots 9b dans la deuxième zone. Ces tranchées 4 peuvent pénétrer dans la couche de collage 15 voire même dans la couche de fluage 8. Cette étape de définition des îlots 9 peut être réalisée après le transfert d'une partie au moins de l'empilement 12 comme cela a été présenté ici, mais on peut également envisager de réaliser cette étape préalablement au transfert de l'empilement 12, directement sur le substrat donneur 11. Comme on l'a vu, la formation des tranchées 4 peut conduire à définir des îlots 9 de formes et de dimensions très variées.
En tout état de cause, on dispose à l'issue de ces étapes un substrat de relaxation 6 comprenant un support 7, une couche de fluage 8 disposé sur le support et une couche de collage 15 disposée sur la couche de fluage 8. Comme on l'a vu, la couche de fluage 8 et la couches de collage 15 peuvent toutes les deux être constituées de BPSG et présenter donc des propriétés de fluage. Le substrat de relaxation 6 comprend également, sur la couche de fluage 8, une pluralité d'îlots semi-conducteurs cristallins présentant tous le même paramètre de maille initial. Un premier groupe d'îlots 9a présente un premier niveau de contraintes. Il s'agit des îlots 9 qui ont été formés dans l'empilement 12 au niveau de la première zone 13a de cet empilement. Un deuxième groupe d'îlots 9b présente deuxième niveau de contrainte, différent du premier. Ces îlots 9 du deuxième groupe 9b sont ceux qui ont été formés dans l'empilement 12 au niveau de la deuxième zone 13b de cet empilement.
D'une manière plus générale, le substrat de relaxation 6 peut comporter une pluralité de groupes d'îlots ayant entre eux des niveaux de contrainte différents, chaque groupe d'îlots ayant été formé, dans l'empilement 12, au niveau d'une zone 13 distincte de cet empilement 12. Les îlots contraints 9 de chaque groupe d'îlots présentent un potentiel d'expansion latéral différent d'un groupe à l'autre. Ainsi, l'énergie de contrainte contenue dans un îlot 9 du premier groupe 9a est différente de l'énergie de contrainte contenue dans un îlot 9 du deuxième groupe 9b. Par « potentiel d'expansion latéral », on désigne l'expansion ou la contraction latérale qu'un îlot 9 doit subir pour réduire son énergie de contrainte élastique et l'équilibrer à l'énergie de retenue de la couche de fluage avec laquelle il est en contact.
Pour libérer cette énergie de contrainte et provoquer l'expansion latérale différenciée des îlots 9 du premier groupe 9a et des îlots 9 du deuxième groupe 9b, l'invention prévoit de traiter thermiquement le substrat de relaxation 6.
Il peut s'agir par exemple d'un traitement thermique portant le substrat 6 à 800°C pendant quatre heures. D'une manière plus générale, on choisira la température de relaxation de ce traitement thermique pour qu'il excède la température de transition vitreuse de la couche de fluage 8, et éventuellement celle de la couche de collage 15 lorsque celle-ci présente des propriétés de fluage. Cette température de relaxation est typiquement comprise entre 400°C et 900°C. Le traitement thermique peut durer entre 30 minutes et plusieurs heures.
On peut prévoir une pluralité de tels traitements thermiques pour favoriser la relaxation des îlots 9 et leur expansion latérale. On peut également prévoir de réduire l'épaisseur des îlots ou d'une partie d'entre eux, entre deux traitements thermiques de relaxation pour les mêmes raisons.
Bien entendu, si un groupe d'îlots 9 n'est pas dans un état contraint, comme cela est le cas des îlots 9 constitués de la première couche 12a en nitrure de gallium de l'exemple précédent, le paramètre de maille de ces îlots n'est pas affecté par le traitement thermique de relaxation.
En tout état de cause, les îlots formant les différents groupes d'îlots 9a, 9b présentant initialement des niveaux de contraintes différents, l'application du traitement thermique de relaxation conduit à la relaxation et à l'expansion latérale différenciée des îlots d'un groupe à l'autre. Les îlots relaxés 3 du premier groupe 3a et les îlots 3 du second groupe 3b présentent alors des paramètres de maille différents.
On a ainsi représenté à titre d'illustration sur les figures 3h et 3j deux traitements thermiques de relaxation conduisant à relaxer de manière différente les îlots contraints 9. Entre ces deux étapes, et comme représenté sur la figure 3i, on a réalisé une étape de réduction d'épaisseur des îlots partiellement relaxés 3 du deuxième groupe d'îlots
3b. Dans l'exemple représenté, cette réduction d'épaisseur a conduit à éliminer de ces îlots 3 la portion d'épaisseur correspondant à la couche originelle 12a de manière à exposer la couche originelle 12b. Mais ce choix n'est nullement limitatif, et on aurait pu préserver une partie de la couche originale 12a, des îlots du deuxième groupe 3b ou amincir l'ensemble des îlots 3 de chaque groupe d'îlots 3a, 3b.
À l'issue du procédé de fabrication qui vient d'être décrit, on peut choisir de procéder au transfert des îlots au moins partiellement relaxées 3 sur un autre support. Ce transfert peut comprendre le report des îlots 3 sur un support intermédiaire avant de les transférer sur cet autre support. En référence aux figures 3k à 3m, on peut par exemple transférer les îlots 3 sur un support de croissance 2 par l'intermédiaire d'une couche d'assemblage 5. À cet effet, on recouvre les îlots 3 de la couche d'assemblage 5, on assemble cette couche, qui peut avoir subi des traitements pour faciliter cela, au support de croissance 2 (figure 3k) et élimine le support de relaxation 7 par tous moyens appropriés pour obtenir la structure de la figure 31. On élimine ensuite de la structure obtenue la couche de fluage 8 et la couche de collage 15. Des étapes de gravure complémentaires peuvent permettre d'éliminer la couche d'assemblage 5 en excès, permettant alors de disposer d'un substrat de croissance 1 (figure 3m) tel que décrit précédemment en relation avec la figure 1.
On dispose de la sorte d'un support de croissance 1 ne comportant pas de couche de fluage 8, celle-ci pouvant être incompatible avec les étapes de fabrication des couches actives de dispositifs optoélectroniques. De plus, ce transfert permet, dans le cas où les îlots 3 sont constitués d'un matériau polaire, de récupérer sur la face exposée du support de croissance 1, la polarité initiale de ce matériau, tel qu'il avait été formé sur le substrat donneur 11.
Procédé de fabrication d'une pluralité de dispositifs optoélectroniques.
On peut mettre en œuvre le procédé qui vient d'être présenté pour fabriquer collectivement une pluralité de dispositifs optoélectroniques. Ces dispositifs comportent chacun des couches actives pouvant être différentes d'un dispositif à un autre. Les dispositifs présentent alors des propriétés optoélectroniques différentes les unes des autres. Par l'expression « fabrication collective », on signifie que la fabrication de ces dispositifs emploie une unique technologie appliquée à un unique substrat pour former les couches actives.
Ce procédé comprend la fourniture d'un substrat de croissance 1, conforme à la description générale qui vient d'en être faite. Il comporte donc au moins un premier groupe d'îlots semi-conducteurs cristallins 3a présentant un premier paramètre de maille et un deuxième groupe d'îlots semiconducteurs cristallins 3b présentant un deuxième paramètre maille, différent du premier.
L'étape suivante vise à former les couches actives par croissance sur la face exposée de ces îlots 3. Comme cela est bien connu en soi, le substrat de croissance est placé pour cela dans une chambre de dépôt, par exemple celle d'un bâti d'épitaxie. Lors du dépôt, une telle chambre est parcourue par des flux de gaz précurseurs, ces gaz comprenant les éléments atomiques constituant les couches actives que l'on souhaite déposer sur les îlots 3. Les gaz précurseurs sont portés en température au-dessus du substrat de croissance 1 de manière à libérer les éléments atomiques, et permettre leurs adsorptions à la surface du substrat de croissance 1 et notamment à la surface des îlots 3. Selon la nature, la concentration relative et la durée de circulation de ces gaz précurseurs, on et l'épaisseur des couches qui se sur les îlots semi-conducteurs est nécessaire, on peut prévoir peut contrôler la nature forment progressivement cristallins 3. Si cela d'introduire dans la chambre des dopants, de type p ou n, pour élaborer des couches dopées. On peut notamment contrôler les gaz précurseurs pour former, sur les îlots, des couches actives de dispositif électronique, tels que des puits quantiques ou des hétérostructures de DELs.
A titre d'exemple, une couche active de DELs peut comprendre, sur un îlot 3 formé d'InGaN présentant une concentration d'In inférieure à 20% et au moins partiellement relaxé (typiquement de l'ordre de 90%), l'empilement de couches suivantes :
- une couche d'InGaN dopé n présentant une concentration d'In similaire à celle de l'îlot 3 ;
- un puits quantique multiple comportant une pluralité de couches, chaque couche comprenant une proportion d'indium distincte, présentant quelques pour cent d'écart de celle de la couche dopée n sous-jacente. Le puits quantique est susceptible d'émettre un rayonnement lumineux longueur d'onde choisie, selon la nature des couches qui le forme ;
- une couche d'InGaN dopé p présentant une concentration d'In comprise entre 0 et 10%. Pour simplifier sa fabrication, on peut également choisir de former la couche dopée p en GaN.
Les gaz précurseurs pour former ces couches actives de DELs peuvent comprendre du trimethylegalium (TMGa), du triethylgallium (TEGa), du trimethylindium (TMIn) et de l'ammoniaque (NH3).
L'incorporation de certains éléments atomiques des gaz précurseurs dans la couche déposée est affectée par le paramètre de maille de cette couche. C'est notamment le cas pour ce qui concerne l'incorporation d'indium dans une couche d'InGaN comme cela a été reporté dans le document «
Strain effects on indium incorporation and optical transitions in green-light InGaN heterostructures of different orientations. », de M.V Durnev et al, Phys. Status Solidi A 208, No. 11, 2671-2675 (2011) . Il apparaît que la solubilité de l'indium dans un matériau augmente lorsque le paramètre de maille de ce matériau augmente. En d'autres termes, et toutes choses étant égales par ailleurs, l'incorporation d'indium dans un matériau au cours de sa formation par dépôt croit avec le paramètre de maille du matériau dans lequel il est incorporé.
La présente invention met à profit cette observation pour former sur le substrat de croissance 1 des couches actives d'une pluralité de dispositif optoélectronique, ces couches actives pouvant être différentes d'un dispositif à un autre. D'une manière générale, le procédé met en œuvre une étape d'exposition du substrat de croissance 1 à une atmosphère comprenant au moins une concentration initiale d'un élément atomique.
Sur les îlots 3 du premier groupe 3a du substrat de croissance 1, qui présente un premier paramètre de maille, l'élément atomique est incorporé dans la couche active dans une première concentration. Sur les îlots 3 du deuxième groupe d'îlots 3b, qui présente un deuxième paramètre de maille différent du premier, l'élément atomique est incorporé dans la couche active selon une seconde concentration, différente de la première. Si le deuxième paramètre de maille est supérieur au premier, la deuxième concentration sera supérieure à la première.
En d'autres termes, la première et la seconde concentration sont déterminées par la concentration initiale de l'espèce atomique dans la chambre et par le premier et le deuxième paramètre de maille des îlots. Comme cela est bien connu dans le domaine de la croissance des matériaux, d'autres paramètres peuvent également influencer la nature des couches qui se forment, comme par exemple la pression de la chambre, la température, le débit respectif des précurseurs....
En fournissant un substrat de croissance pour lequel le premier et le deuxième paramètre de maille ont été convenablement choisis, on peut donc former des couches actives présentant des propriétés optoélectroniques différentes. A titre d'exemple, la proportion d'indium incorporée dans les couches actives d'InGaN déposées sur les îlots du premier groupe d'îlots peut conduire à former des DELS émettant directement un rayonnement dans le domaine du bleu. Simultanément, la proportion d'indium incorporée dans les couches actives d'InGaN déposées sur les îlots du deuxième groupe d'îlots peut conduire à former des DELS émettant directement un rayonnement dans le domaine du vert.
Une fois les couches actives formées sur les îlots, on peut poursuivre le procédé de fabrication des dispositifs électroniques, notamment pour former les contacts électriques et isoler les dispositifs les uns des autres comme cela est par exemple décrit dans le document US9478707. On peut également prévoir de reporter des îlots 3 munis de leurs couches actives sur un support de DELs, et d'éliminer le support de croissance 2.
Application à la fabrication d'un micro panneau monolithique de DELs et à un micro-écran d'affichage.
Une application particulière du substrat de croissance et du procédé de fabrication collective qui viennent d'être décrits, vise à fabriquer un micro panneau monolithique de DELs .
On rappelle qu'un tel micro panneau consiste en un arrangement de DELs, généralement toutes identiques et de très petites tailles, disposées à pas constant en lignes et en colonnes sur un support de panneaux. Lorsque les DELs ont été fabriquées collectivement, le micro panneau est dit « monolithique ». Cette caractéristique est avantageuse, car les DELs présentent alors des propriétés (comme le comportement en courant et/ou en tension, l'évolution au vieillissement, etc.) très similaires, ce qui facilite la conception et la fabrication du micro panneau. Dans le cadre de la présente invention, on désignera par micro panneau monolithique de DELs un micro panneau dont toutes les DELs ont été fabriquées collectivement et extraites collectivement d'un même support de fabrication pour former le micro panneau ; ou un micro panneau composé de pixels monolithiques, c'est-à-dire que chaque pixel est constitué de DELs fabriquées collectivement et extraites d'un même support de fabrication. Dans ce cas, les pixels monolithiques sont assemblés entre eux pour former le micro panneau.
Le micro panneau monolithique de DELs peut être assemblé à un circuit de pilotage par une technologie de report direct de puces (souvent désigné par l'appellation anglo-saxonne « Flip Chip ») permettant de mettre en liaison électrique chaque DEL du micro panneau avec un circuit d'attaque du circuit de pilotage. Cet assemblage peut consister à assembler un micro panneau monolithique entier à un circuit de pilotage, chaque DEL du micro panneau étant après assemblage associée à un circuit d'attaque. Ou l'assemblage peut consister à assembler successivement un ou une pluralité de pixels monolithiques au circuit de pilotage pour les associer au circuit de pilotage. Quelle que soit l'approche choisie, on forme de la sorte un micro-écran d'affichage monolithique.
Les DELs ayant toutes des propriétés électriques identiques ou similaires, les circuits d'attaque du circuit de pilotage peuvent également avoir des propriétés électriques identiques ou similaires, ce qui facilite grandement la fabrication du micro-écran d'affichage.
Un exposé détaillé sur ce dispositif et sa méthode de fabrication peut être trouvé dans « Monolithic
LED
Microdisplay on Active
Matrix Substrate
Using
Flip-Chip
Technology »
Liu et Al,
IEEE Journal of Selected
Topics in
Quantum Electronics (Volume: 15, Issue: 4, July-aug.
On sont tous note que constitués de DELs longueur
L'affichage phosphore certaines d'onde, permettant en couleur de de pluralité choisi les micro panneaux monolithiques connus émettant directement une unique donc un affichage monochrome, obtenu par l'intermédiaire placé sur la face d'émission conversion ces DELs, est de de une ou en combinant optiquement micro panneaux émettant chacun un rayonnement dans une combinaison de couleurs complémentaires, par et bleu. Ces techniques ne sont pas raisons évidentes de complexité de mise et de compacité comme cela présente demande.
de exemple rouge, vert avantageuses pour des en œuvre d'efficacité en introduction de la et substrats conformes à a été rappelé la présente micro panneau comprenant un
Les procédés invention permettent monolithique de DELs pluralité de DELs disposée sur DELs comprend un premier groupe directement un ce de longueur d'onde d'émettre présentant première.
au contraire de proposer un support de panneau et une panneau. La pluralité de
DELs susceptible d'émettre rayonnement lumineux présentant une première , et un deuxième groupe de DELs susceptible directement un deuxième rayonnement lumineux une deuxième longueur d'onde différente de la
Un micro panneau conforme à l'invention est donc susceptible d'émettre différentes couleurs sans nécessiter de combiner optiquement une pluralité de micro panneaux ou d'appliquer des moyens de conversion. Pour les applications dans le domaine de l'affichage couleur, le micro panneau comprend au moins trois groupes de DELs, chaque groupe émettant à une longueur d'onde différente des autres. On peut par exemple avoir un premier groupe de DELs émettant directement dans le rouge, un deuxième groupe de DELs émettant directement un rayonnement dans le vert et un troisième groupe de DELs émettant directement un rayonnement dans le bleu. On peut également envisager de disposer d'un quatrième groupe de DELs émettant directement dans l'infrarouge, cette illumination pouvant être employée pour fournir des fonctionnalités additionnelles au dispositif intégrant le micro panneau (fonction tactile, reconnaissance de l'iris de l'œil, détection de mouvement...) .
Pour les applications dans le domaine de l'affichage couleur, les DELs de chaque groupe sont disposées régulièrement sur le support de panneau, par exemple espacés à pas constant le long de lignes et de colonnes, afin de former une matrice d'affichage. Ils sont également disposés pour placer côte à côte, ou plus précisément à proximité les uns des autres, une DEL de chaque groupe, de manière à former à chaque emplacement de la matrice un pixel lumineux dont la couleur peut être contrôlée. La taille des DELs peut varier suivant le groupe afin de jouer sur la répartition des intensités lumineuses des différentes couleurs d'émission. Par exemple, les DELs rouges pourront être plus larges que les DELs bleus et vertes.
Le micro panneau peut être constitué de DELs permettant de former une matrice de pixels de grandes dimensions par exemple de 50 pixels sur 50 pixels, ou de 200 pixels sur 200 pixels, voire plus.
Bien que
DELs émettant dans de ont été formées technologie et des propriétés, vieillissement, les associer à sur les pixels lumineux du panneau constitué des longueurs d'onde différente, ces DELs collectivement à partir d'une unique Elles présentent donc électriques et de entre elles ce qui permet de pilotage constitué de circuit similaire.
un unique substrat, notamment des propriétés très similaire et un circuit de d'attaque tous identique ou très
On expose maintenant un exemple de préparation d'un micro panneau et/ou d'un micro-écran d'affichage mettant en œuvre le procédé de fabrication d'îlots présentant une variété de paramètres de maille.
On prépare un substrat donneur 11 constitué d'un substrat de saphir de 150 mm de diamètre et d'un empilement de couches élémentaires présentant les caractéristiques suivantes
- une première couche de nitrure de gallium tampon présentant 2 microns d'épaisseur et dont la partie supérieure est essentiellement relaxée ;
- une deuxième couche élémentaire contrainte d'InGaN comprenant 8 % d'indium et de 200 nm d'épaisseur ;
- une troisième couche élémentaire contrainte d'InGaN comprenant 16 % en teneur d'indium et de 40 nm d'épaisseur.
Entre la deuxième et troisième couche, on peut prévoir une couche intermédiaire d'AlGaN comprenant entre 0% et 10% d'aluminium et d'épaisseur comprise entre 1 et 3 nm. Cette couche intermédiaire permet d'assurer que l'empilement 12, notamment la troisième couche élémentaire, soit bien pseudomorphique c'est-à-dire que toutes les couches élémentaires présentent toutes le même paramètre de maille. La concentration d'indium d'une couche à l'autre étant croissante, le niveau de contraintes de chaque couche est également croissant.
Par gravure locale, que l'on peut réaliser de manière traditionnelle par masquage photolithographique et gravure sèche, on expose au niveau de trois zones du substrat donneur la première, la deuxième, et la troisième couche élémentaire. Chaque zone est respectivement répartie à la surface du substrat donneur 11 selon la répartition en pixel et matricielle présentée en relation avec les figures 2a à 2c.
Après la définition des zones on prépare une couche de collage 15 de 500 nm d'épaisseur comprenant du dioxyde de silicium et du bore et du phosphore en proportion massique de 4 %. La couche de collage est polie pour permettre son assemblage à un support de croissance 7 en saphir. On opère ensuite le transfert de l'empilement 12 des couches élémentaires sur un support de relaxation 7 en saphir, également de 150mm de diamètre, par exemple selon la technique d'implantation facture détaillée dans la description générale du procédé. Le substrat de saphir 7 a été préalablement muni d'une couche de fluage 8 en BPSG, c'est-à-dire comprenant du dioxyde de silicium et du bore et du phosphore, ici en proportion massique de 4 % en phosphore et de 6% en bore.
Après le transfert de l'empilement 12 sur la couche de fluage 8 du substrat de relaxation 7 en saphir, on délimite trois groupes d'ilots contraints 9, en réalisant des tranchées 4, les îlots 9a du premier groupe d'ilots sont définis dans la première zone 13a, les îlots 9b du deuxième groupe sont définis dans la deuxième zone et les îlots du troisième groupe sont définis dans une troisième zone de l'empilement. Les îlots 9a, 9b sont ici tous carrés et présentent un coté de 10 microns. Les îlots 9 du premier groupe sont constitués d'une unique couche de GaN, la première couche élémentaire qui est essentiellement relaxée. Les îlots 9 du deuxième groupe sont constitués d'un empilement formé d'une couche de GaN et d'une couche d'InGaN comprenant 8% d'indium, la deuxième couche élémentaire contrainte. Les îlots du troisième groupe sont constitués d'un empilement formé d'une couche de GaN, d'une couche d'InGaN comprenant 8% d'indium (la deuxième couche élémentaire) et d'une couche d'InGaN comprenant 16% d'indium (la troisième couche élémentaire).
Puis, on effectue un premier traitement thermique de relaxation visant à faire fluer la couche de fluage 8 et la couche de collage 15 et à libérer les contraintes des îlots. Dans cet exemple, l'étape s'effectue à 800°C pendant 4h.
Les îlots 9 du premier groupe d'ilots n'étant pas contraints, leur paramètre de maille n'évolue donc pas au cours de ce traitement thermique. Les îlots du deuxième et du troisième groupe sont composés d'un empilement de couches ayant des niveaux de contraintes différents. Le paramètre de maille de ces îlots tend vers le paramètre de maille d'équilibre de l'empilement de couches qui les constitue. Le paramètre obtenu sera proche du paramètre de maille de l'alliage (In,Ga)N de composition moyenne sur l'épaisseur de 1'empilement.
Dans une étape suivante, les îlots sont partiellement gravés pour les amincir. L'épaisseur gravée est typiquement de l'ordre de lOOnm. L'épaisseur des îlots est alors d'environ 50 à 60nm. Le fluage de la couche de fluage 8 et de la couche de collage 15 est de nouveau provoqué par application d'un nouveau traitement thermique de relaxation pour relâcher les contraintes résiduelles des îlots du deuxième et du troisième groupe. Ici, les conditions du deuxième traitement thermique sont identiques aux conditions du premier.
On peut renouveler le traitement thermique de relaxation, éventuellement en combinaison avec un amincissement des îlots, pour faire converger leurs paramètres de maille vers leurs paramètres de maille cible.
En tout état de cause, la répétition de ces étapes conduit à la relaxation différenciée des groupes d'îlots et, à l'issue de ces étapes, le premier groupe d'îlots 3a présente un paramètre de maille typiquement compris entre 3,180 A et 3,190 A, le deuxième groupe présente un paramètre de maille compris entre 3,210 A et 3,225 A et le troisième groupe présente un paramètre de maille compris entre 3,240 A et 3,255 A.
Les îlots 3 relaxés ou partiellement relaxés sont ensuite reportés par collage sur un support de croissance 2 munie d'une couche d'assemblage 5, par exemple un multicouche de dioxyde de silicium et de nitrure. On forme de la sorte un substrat de croissance 1.
On place ensuite celui-ci dans une chambre d'un bâti d'épitaxie, dans lequel on fait circuler un ensemble de gaz précurseurs (TMGa, TeGa, TMIn, NH3) de manière à faire croître sur chacun des îlots des couches actives de DELs à base de nitrures.
Les paramètres de maille des îlots du premier groupe, du deuxième groupe et du troisième groupe d'îlots étant différents les uns des autres, l'incorporation d'indium dans les couches actives d'InGaN qui se forment sur les îlots de ces groupes est également différente. Sur les îlots du premier groupe, on obtient des DELs émettant directement un rayonnement dans le domaine du bleu, sur les îlots du deuxième groupe des DELs émettant directement un rayonnement dans le domaine du vert, et sur les îlots du troisième groupe on forme des DELs émettant directement un rayonnement dans le domaine du rouge.
À l'issue de cette étape de dépôt, on dispose donc, sur le substrat de croissance 1, de couche active de DELs disposés au niveau d'un pixel et émettant des couleurs dans le domaine du rouge, du vert, et du bleu.
On peut compléter la fabrication d'une DEL fonctionnelle sur le substrat de croissance, notamment en formant les contacts de DEL de part et d'autre des couches actives.
Si l'on souhaite disposer à ce stade de micro panneaux monolithiques, on peut découper la plaquette sur laquelle reposent les DELs qui viennent d'être formées selon les tranchées 4' définissant les matrices de pixels. Chacune de ces matrices constituant alors un micro panneau.
Alternativement, on peut également assembler la plaquette comprenant les micro panneaux à une seconde plaquette sur laquelle ont été formés des circuits de pilotage constitués d'une matrice de circuits d'attaque. Chaque matrice est disposée à la surface de cette plaquette selon la même disposition que les DELs sur le substrat de croissance. L'assemblage permet de mettre en contact électrique chaque diode à un circuit d'attaque. On constitue en une seule étape de mise en contact, une pluralité d'écran d'affichage. On peut ensuite choisir d'éliminer le support de croissance 7 par exemple par irradiation laser ou par enlèvement mécanique, et la couche d'assemblaqe 15, par exemple par gravure chimique, de manière à exposer une surface d'émission lumineuse des DELs. Ces surfaces peuvent être préparées à l'aide d'éléments optiques, de traitement ou de protection de surface afin d'améliorer la qualité et la robustesse de l'écran. La plaquette peut être découpée de manière conventionnelle de manière à isoler les écrans les uns des autres en vue de leur conditionnement.
Bien entendu l'invention n'est pas limitée au mode de mise en œuvre décrit et on peut y apporter des variantes de réalisation sans sortir du cadre de l'invention tel que défini par les revendications.
On pourra par exemple exploiter les propriétés différenciées des îlots pour réaliser d'autres dispositifs que les DELs ou les écrans qui ont été pris en exemple. Il peut notamment s'agir de laser ou de dispositifs photovoltaïques.

Claims (9)

1. Procédé de fabrication d'une pluralité d'îlots semiconducteurs cristallins (3a, 3b) présentant une variété de paramètres de maille, le procédé comprenant les étapes suivantes :
- fournir un substrat de relaxation (6) comportant un support (7) , une couche de fluage (8) disposée sur le support (7) et, disposée sur la couche de fluage (8), une pluralité d'îlots semi-conducteurs cristallins (9) présentant un paramètre de maille initial, un premier groupe d'îlots (9a) présente un premier niveau de contrainte et un deuxième groupe d'îlots (9b) présente un deuxième niveau de contrainte, différent du premier ;
- traiter thermiquement le substrat de relaxation (6) à une température de relaxation supérieure ou égale à la température de transition vitreuse de la couche de fluage (8) pour provoquer l'expansion latérale différenciée des îlots du premier et du second groupe, le paramètre de maille des îlots relaxés du premier groupe (3a) et des îlots relaxés du second groupe (3b) présentant alors des valeurs différentes.
2. Procédé de fabrication selon la revendication précédente dans lequel l'étape de fourniture du substrat de relaxation (6) comprend :
- la formation sur un substrat de base (14) d'un empilement (12) de couches élémentaires de semi-conducteur cristallin (12a, 12b) présentant une première zone (13a) et une deuxième zone (13b) ayant des niveaux de contrainte différents ;
- le transfert sur le support (7) d'une partie au moins de l'empilement (12);
- la réalisation de tranchées (4) dans l'empilement (12) pour former les îlots (9) du premier groupe d'îlots (9a) dans la première zone (13a) et pour former les îlots (9) du deuxième groupe d'îlots (9b) dans la deuxième zone (13b) .
3. Procédé de fabrication selon la revendication précédente dans lequel la réalisation des tranchées (4) dans l'empilement (12) est réalisée après le transfert sur le support (7).
4. Procédé de fabrication selon l'une des deux revendications précédentes dans lequel la formation de l'empilement (12) sur le substrat de base (14) comprend :
- La formation d'une pluralité de couches élémentaires (12a, 12b) pseudomorphiques présentant des compositions différentes ;
- Le retrait localisé d'une partie des couches élémentaires (12a, 12b) pour définir la première zone et la deuxième zone (13a, 13b).
5. Procédé de fabrication selon l'une des trois revendications précédentes comprenant la formation d'une couche de planarisation (15) sur l'empilement (12) pour permettre son assemblage au substrat support (7).
6. Procédé de fabrication selon l'une des revendications précédentes dans lequel la température de relaxation est comprise entre 400°C et 900°C.
7 . Procédé de fabrication selon l'une des revendications précédentes cristallins dans lequel les îlots semi-conducteurs (9; 3) sont en matériaux III-N.
8. Procédé de fabrication selon l'une des revendications précédentes comprenant une étape de transfert des îlots relaxés du premier groupe (3a) et des îlots relaxés du second groupe (3b) sur un support de croissance (5).
9. Procédé de fabrication selon la revendication précédente dans lequel l'étape de transfert comprend le report des îlots relaxés du premier groupe (3a) et des îlots relaxés du second groupe (3b) sur un support intermédiaire.
FR1852155A 2017-03-17 2018-03-13 Procede de fabrication d'une pluralite d'ilots semi-conducteurs cristallins presentant une variete de parametres de maille Active FR3079070B1 (fr)

Priority Applications (12)

Application Number Priority Date Filing Date Title
FR1852155A FR3079070B1 (fr) 2018-03-13 2018-03-13 Procede de fabrication d'une pluralite d'ilots semi-conducteurs cristallins presentant une variete de parametres de maille
JP2019541084A JP7053055B2 (ja) 2017-03-17 2018-03-14 光電子デバイスを形成するための成長基板、そのような基板を作製するための方法、及び特にマイクロディスプレイスクリーンの分野における基板の使用
PCT/FR2018/050606 WO2018167426A2 (fr) 2017-03-17 2018-03-14 Substrat de croissance pour la formation de dispositifs optoelectroniques, procede de fabrication d'un tel substrat, et utilisation du substrat notamment dans le domaine des micro-ecrans d'affichage
CN201880018523.5A CN110447100B (zh) 2017-03-17 2018-03-14 用于形成光电器件的生长基板、制造该基板的方法以及该基板特别是在微显示器领域的使用
EP22161925.7A EP4033531B1 (fr) 2017-03-17 2018-03-14 Procédé de fabrication d'une pluralité d'îlots semiconducteurs cristallins
EP18714309.4A EP3596756B1 (fr) 2017-03-17 2018-03-14 Procédé de fabrication d'une pluralité d'îlots semi-conducteurs cristallins présentant une variété de paramètres de maille
SG11201908017R SG11201908017RA (en) 2017-03-17 2018-03-14 Growth substrate for forming optoelectronic devices, method for manufacturing such a substrate, and use of the substrate, in particular in the field of micro-display screens
KR1020197030303A KR102456048B1 (ko) 2017-03-17 2018-03-14 광전자 디바이스들을 형성하기 위한 성장 기판, 이러한 기판의 제조 방법 및 특히 마이크로-디스플레이 스크린 분야에서의 기판의 사용 방법
US16/069,469 US20210210653A1 (en) 2017-03-17 2018-03-14 Growth substrate for forming optoelectronic devices, method for manufacturing such a substrate, and use of the substrate, in particular in the field of micro-display screens
TW107108791A TWI740015B (zh) 2017-03-17 2018-03-15 用於形成光電元件之生長底材與製作這種底材之方法，以及這種底材在微顯示螢幕領域之應用
US16/352,029 US11171256B2 (en) 2018-03-13 2019-03-13 Process for manufacturing a plurality of crystalline semiconductor islands having a variety of lattice parameters
JP2022048947A JP7322329B2 (ja) 2017-03-17 2022-03-24 光電子デバイスを形成するための成長基板、そのような基板を作製するための方法、及び特にマイクロディスプレイスクリーンの分野における基板の使用

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1852155A FR3079070B1 (fr) 2018-03-13 2018-03-13 Procede de fabrication d'une pluralite d'ilots semi-conducteurs cristallins presentant une variete de parametres de maille
FR1852155 2018-03-13

Publications (2)

Publication Number Publication Date
FR3079070A1 true FR3079070A1 (fr) 2019-09-20
FR3079070B1 FR3079070B1 (fr) 2020-02-28

Family

ID=62528629

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1852155A Active FR3079070B1 (fr) 2017-03-17 2018-03-13 Procede de fabrication d'une pluralite d'ilots semi-conducteurs cristallins presentant une variete de parametres de maille

Country Status (2)

Country Link
US (1) US11171256B2 (fr)
FR (1) FR3079070B1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3103627A1 (fr) * 2019-11-25 2021-05-28 Soitec Procede de production d'un substrat comprenant une etape de traitement thermique de relaxation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090045394A1 (en) * 2007-08-16 2009-02-19 Tim Michael Smeeton Semiconductor device and a method of manufacture thereof
EP2151856A1 (fr) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relâchement de couches tendues
EP2151852A1 (fr) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relâchement et transfert de couches tendues

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69425383T2 (de) 1994-10-11 2001-02-15 International Business Machines Corp., Armonk Monoelektrische anordnung von lichtemittierenden dioden zur lichterzeugung mehrerer wellenlängen und deren anwendung für mehrfarben-anzeigevorrichtungen
US20020136932A1 (en) 2001-03-21 2002-09-26 Seikoh Yoshida GaN-based light emitting device
CN101540357B (zh) 2008-03-19 2010-09-01 中国科学院半导体研究所 控制自组织铟镓砷量子点成核的生长方法
FR2936903B1 (fr) 2008-10-07 2011-01-14 Soitec Silicon On Insulator Relaxation d'une couche de materiau contraint avec application d'un raidisseur
KR101081169B1 (ko) 2010-04-05 2011-11-07 엘지이노텍 주식회사 발광 소자 및 그 제조방법, 발광 소자 패키지, 조명 시스템
FR2992465B1 (fr) 2012-06-22 2015-03-20 Soitec Silicon On Insulator Procede de fabrication collective de leds et structure pour la fabrication collective de leds
FR2992466A1 (fr) 2012-06-22 2013-12-27 Soitec Silicon On Insulator Procede de realisation de contact pour led et structure resultante

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090045394A1 (en) * 2007-08-16 2009-02-19 Tim Michael Smeeton Semiconductor device and a method of manufacture thereof
EP2151856A1 (fr) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relâchement de couches tendues
EP2151852A1 (fr) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relâchement et transfert de couches tendues

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3103627A1 (fr) * 2019-11-25 2021-05-28 Soitec Procede de production d'un substrat comprenant une etape de traitement thermique de relaxation

Also Published As

Publication number Publication date
FR3079070B1 (fr) 2020-02-28
US11171256B2 (en) 2021-11-09
US20190288157A1 (en) 2019-09-19

Similar Documents

Publication Publication Date Title
EP1354346B1 (fr) Procede de realisation d'une couche mince impliquant l'implantation d'especes gazeuses
EP3590129B1 (fr) Procede de fabrication d'un substrat donneur pour la formation de dispositifs optoelectroniques
FR3064110A1 (fr) Substrat de croissance pour la formation de dispositifs optoelectroniques, procede de fabrication d'un tel substrat, et utilisation du substrat notamment dans le domaine des micro-ecrans d'affichage
EP4033531B1 (fr) Procédé de fabrication d'une pluralité d'îlots semiconducteurs cristallins
FR3079070A1 (fr) Procede de fabrication d'une pluralite d'ilots semi-conducteurs cristallins presentant une variete de parametres de maille
FR3079071A1 (fr) Procede de fabrication d'une pluralite d'ilots semi-conducteurs cristallins prensentant une variete de parametres de maille
EP3520132B1 (fr) Structure comprenant des ilots semi-conducteurs monocristallins, procede de fabrication d'une telle structure
FR3097681A1 (fr) Procédé de réalisation de vignettes de nitrure destinées chacune à former un dispositif électronique ou optoélectronique
FR3076080B1 (fr) Pseudo-substrat pour dispositif optoelectronique et son procede de fabrication
EP3853882B1 (fr) Procédé de fabrication d'un dispositif électronique
WO2024134081A1 (fr) Procede de porosification de mésa facilitant la reprise de contact
EP4379800A1 (fr) Procede de fabrication par porosification electrochimique differenciee d'un substrat de croissance comportant des mesas presentant differents niveaux de porosification
FR3088478A1 (fr) Procede de fabrication collective d'une pluralite de structures semi-conductrices
FR3124889A1 (fr) Dispositif optoélectronique et procédé de fabrication
FR3118305A1 (fr) Procédé de réalisation d’une couche de nitrure
WO2024115528A1 (fr) Dispositif optoélectronique et son procédé de fabrication
FR3118306A1 (fr) Procédé de réalisation d’un dispositif optoélectronique comportant des LED à base de nitrure

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20190920

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7