FR3073666A1 - Procede de fabrication d'un transistor a effet de champ - Google Patents

Procede de fabrication d'un transistor a effet de champ Download PDF

Info

Publication number
FR3073666A1
FR3073666A1 FR1760713A FR1760713A FR3073666A1 FR 3073666 A1 FR3073666 A1 FR 3073666A1 FR 1760713 A FR1760713 A FR 1760713A FR 1760713 A FR1760713 A FR 1760713A FR 3073666 A1 FR3073666 A1 FR 3073666A1
Authority
FR
France
Prior art keywords
nanowires
nanowire
transistor
spacers
parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1760713A
Other languages
English (en)
Other versions
FR3073666B1 (fr
Inventor
Shay REBOH
Emmanuel Augendre
Remi COQUAND
Nicolas Loubet
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
International Business Machines Corp
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA, International Business Machines Corp filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR1760713A priority Critical patent/FR3073666B1/fr
Priority to US16/190,747 priority patent/US10818775B2/en
Publication of FR3073666A1 publication Critical patent/FR3073666A1/fr
Application granted granted Critical
Publication of FR3073666B1 publication Critical patent/FR3073666B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

Le procédé de fabrication d'un transistor à effet de champ comporte une étape de réalisation d'une grille sacrificielle (9) et de premier et deuxième espaceurs (10a, 10b) recouvrant des première, deuxième et troisième parties de premier à cinquième nanofils semi-conducteurs (100, 200, 300, 400, 500) successifs d'un empilement (2). Le procédé de fabrication comporte une étape de formation d'une zone de canal (17) du transistor contrainte en compression et distincte de la deuxième partie (302) du troisième nanofil (300), ladite zone de canal (17) étant reliée : ○ à une électrode de source (11) du transistor par la première partie (201) du deuxième nanofil (200), et ○ à une électrode de drain (12) du transistor par la troisième partie (203) du deuxième nanofil (200),

Description

PROCEDE DE FABRICATION D’UN TRANSISTOR A EFFET DE CHAMP
Domaine technique de l’invention [001] Le domaine technique de l’invention concerne les transistors à effet de champ, notamment à grille enrobante, et en particulier un procédé de fabrication pour un tel transistor.
Etat de la technique [002] Dans le domaine des transistors à effet de champ, il existe une configuration à grille enrobante aussi connue sous la dénomination anglo-saxonne « Gate-AIIAround » dont le sigle est GAA. Dans une telle configuration, l’électrode de grille du transistor entoure une zone de canal du transistor, notamment avec interposition d’un isolant de grille.
[003] Un procédé de fabrication connu pour un transistor à effet de champ à grille enrobante de type pMOS (sigle de « P-type Métal Oxyde Semiconductor » en langue anglaise) est le suivant. On forme, sur un substrat, un empilement de nanofils comprenant une alternance de nanofils de silicium et de nanofils de silicium-germanium (SiGe). Sur cet empilement, il est formé une grille sacrificielle, puis des espaceurs externes disposés de part et d’autre de la grille sacrificielle de sorte à recouvrir une partie de l’empilement. La grille sacrificielle et les espaceurs externes sont formés grâce à des étapes de lithographie et de gravure adaptées. Des parties des nanofils de l’empilement qui s’étendent hors du recouvrement formé par la grille sacrificielle et par les espaceurs externes sont retirées, par exemple par gravure. Des extrémités longitudinales opposées des nanofils en silicium-germanium restant sous le recouvrement formé par la grille sacrificielle et les espaceurs externes sont ensuite gravées horizontalement, c’est-à-dire notamment selon l’axe d’allongement des nanofils de sorte à former des évidements qui sont ensuite comblés par un matériau isolant électrique pour former des espaceurs internes dont le rôle est, en collaboration avec les espaceurs externes, de séparer les futures électrodes de source et de drain de la future électrode de grille pour améliorer les performances du transistor en diminuant les capacités parasites de ce dernier. Ensuite, des électrodes de source et de drain sont formées par épitaxie dans la continuité des parties des nanofils de silicium qui ont été conservées sous la grille sacrificielle et les espaceurs externes. Les électrodes de source et de drain sont ensuite encapsulées dans un matériau de passivation ou d’encapsulation. Ensuite, la grille sacrificielle est retirée pour révéler des parties des nanofils entre les espaceurs externes. Par une gravure sélective, les parties des nanofils de SiGe révélées par le retrait de la grille sacrificielle sont retirées. Ensuite, un isolant de grille est formé autour des nanofils de silicium, puis un matériau de grille est déposé sur l’isolant de grille de sorte à former une électrode de grille entourant les parties de nanofils de silicium situées entre les espaceurs externes.
[004] Il est connu qu’une contrainte en tension est bénéfique pour les transistors de type N aussi connus sous la dénomination nMOS (sigle de « N-type Métal Oxyde Semiconductor » en langue anglaise) mais est problématique pour les transistors de type P aussi connus sous la dénomination pMOS, pour lesquels une contrainte en compression du canal est préférentiellement recherchée. Il en résulte un besoin d’élaborer un procédé permettant de fabriquer un transistor, notamment de type pMOS, dont la zone de canal serait en compression, et en particulier pour lequel la circulation de courant serait améliorée.
Objet de l’invention [005] L’ invention a pour but de proposer un procédé de fabrication permettant de fabriquer un transistor à zone de canal contrainte en compression à partir d’un empilement de semi-conducteurs, et notamment ce transistor est tel que la circulation de courant entre la zone de canal et des électrodes de source et de drain est améliorée.
[006] On tend vers ce but grâce à un procédé de fabrication d’un transistor à effet de champ, ce procédé de fabrication étant caractérisé en ce qu’il comporte :
- une étape de formation, sur un substrat, d’un empilement comportant des premier à cinquième nanofils semi-conducteurs successifs,
- une étape de réalisation d’une grille sacrificielle et de premier et deuxième espaceurs disposés de part et d’autre de la grille sacrificielle, la grille sacrificielle et les premier et deuxième espaceurs recouvrant une partie de l’empilement comportant des première, deuxième et troisième parties de chacun des premier à cinquième nanofils,
- une étape de retrait de la grille sacrificielle,
- une étape de retrait des deuxièmes parties des premier et cinquième nanofils rendues accessibles par l’étape de retrait de la grille sacrificielle,
- une étape de formation d’une zone de canal du transistor contrainte en compression et distincte de la deuxième partie du troisième nanofil, ladite zone de canal étant reliée :
o à une électrode de source du transistor par la première partie du deuxième nanofil, et o à une électrode de drain du transistor par la troisième partie du deuxième nanofil,
- une étape de réalisation d’une électrode de grille du transistor entre les premier et deuxième espaceurs et autour de la zone de canal.
[007] Le procédé de fabrication peut comporter une ou plusieurs des caractéristiques suivantes :
• le procédé de fabrication est tel que :
l’étape de formation de l’empilement est telle que les deuxième et quatrième nanofils sont contraints en compression, ladite zone de canal du transistor est une première zone de canal formée par la deuxième partie du deuxième nanofil reliant les première et troisième parties du deuxième nanofil, une deuxième zone de canal contrainte en compression du transistor est formée par la deuxième partie du quatrième nanofil reliant les première et troisième parties du quatrième nanofil, la première partie du quatrième nanofil reliant l’électrode de source à la deuxième partie du quatrième nanofil, et la troisième partie du quatrième nanofil reliant l’électrode de drain à la deuxième partie du quatrième nanofil, la deuxième partie du troisième nanofil est disposée entre les deuxièmes parties des deuxième et quatrième nanofils, et l’étape de réalisation de l’électrode de grille est telle que ladite électrode de grille entoure un ensemble formé par une superposition des deuxièmes parties des deuxième à quatrième nanofils ;
• le procédé de fabrication est tel que :
il comporte une étape de retrait des deuxièmes parties des deuxième et quatrième nanofils d’où il résulte la libération de la deuxième partie du troisième nanofil entre les premier et deuxième espaceurs, il comporte une étape de croissance par épitaxie d’un matériau, à partir de la deuxième partie du troisième nanofil, pour former la zone de canal présentant une contrainte en compression induite par la deuxième partie du troisième nanofil, au terme de l’étape de croissance par épitaxie du matériau, la première partie du quatrième nanofil relie la zone de canal à l’électrode de source, et la troisième partie du quatrième nanofil relie la zone de canal à l’électrode de drain ;
• l’étape de croissance par épitaxie est telle que la zone de canal présente une épaisseur, selon une direction normale à la surface de la deuxième partie du troisième nanofil, égale à l’épaisseur des deuxième et quatrième nanofils mesurée selon la direction d’empilement des premier à cinquième nanofils ;
• les deuxième et quatrième nanofils de l’empilement sont dopés électriquement, de préférence par du bore.
• l’étape de formation de l’empilement est telle que le troisième nanofil est un nanofil de silicium, les premier, deuxième, quatrième et cinquième nanofils sont des nanofils de silicium-germanium, la proportion de germanium dans le silicium-germanium des premier et cinquième nanofils étant strictement supérieure à la proportion de germanium dans le silicium-germanium des deuxième et quatrième nanofils ;
• la proportion de germanium dans le silicium-germanium des premier et cinquième nanofils est comprise entre 25% at et 50% at, et la proportion de germanium dans le silicium-germanium des deuxième et quatrième nanofils est comprise entre 10% at et 40% at ;
• qu’il comporte après l’étape de réalisation de la grille sacrificielle et des premier et deuxième espaceurs :
une étape de retrait de portions de l’empilement telle que la partie de l’empilement recouverte par la grille sacrificielle et par les premier et deuxième espaceurs est conservée, puis une étape de réalisation des électrodes de source et de drain de part et d’autre d’une structure comportant la grille sacrificielle et les premier et deuxième espaceurs de sorte que :
o l’électrode de source soit en contact avec les premières parties des deuxième, troisième et quatrième nanofils, et o l’électrode de drain soit en contact avec les troisièmes parties des deuxième, troisième et quatrième nanofils ;
• le procédé de fabrication comporte, entre l’étape de retrait des portions de l’empilement et l’étape de réalisation des électrodes de source et de drain :
une étape de retrait de tout ou partie des premières et troisièmes parties des premier et cinquième nanofils situées sous les premier et deuxième espaceurs de sorte à former des cavités, une étape de remplissage des cavités par un isolant électrique pour former des espaceurs internes destinés à séparer et isoler électriquement l’électrode de grille du transistor par rapport aux électrodes de source et de drain du transistor ;
• le procédé de fabrication est tel que :
- le troisième nanofil présente une épaisseur, mesurée selon une direction d’empilement des premier à cinquième nanofils, comprise entre 2nm et 15nm,
- les deuxième et quatrième nanofils présentent chacun une épaisseur, mesurée selon la direction d’empilement des premier à cinquième nanofils, comprise entre 1nm et 5nm,
- les premier et cinquième nanofils présentent chacun une épaisseur, mesurée selon la direction d’empilement des premier à cinquième nanofils, comprise entre 5nm et 25nm.
[008] L’ invention est aussi relative à un dispositif électronique comportant un transistor à effet de champ muni de premier et deuxième espaceurs entre lesquels est agencée une électrode de grille du transistor, les premier et deuxième espaceurs étant situés entre une électrode de source du transistor et une électrode de drain du transistor, ledit transistor comprenant au moins un nano-objet semiconducteur reliant l’électrode de source à l’électrode de drain, une première partie du nano-objet étant située sous le premier espaceur, et une deuxième partie du nano-objet reliant la première partie du nano-objet à une troisième partie du nanoobjet située sous le deuxième espaceur, ce dispositif électronique étant caractérisé en ce que :
la première partie du nano-objet est interposée entre, et est en contact avec, des premier et deuxième éléments semi-conducteurs du transistor, lesdits premier et deuxième éléments semi-conducteurs étant de préférence contraints en compression,
- la troisième partie du nano-objet est interposée entre, et est en contact avec, des troisième et quatrième éléments semi-conducteurs du transistor, lesdits troisième et quatrième éléments semi-conducteurs étant de préférence contraints en compression,
- le premier élément semi-conducteur relie l’électrode de source à une zone de canal du transistor contrainte en compression, et le troisième élément semi-conducteur relie l’électrode de drain à la zone de canal du transistor, ladite zone de canal étant distincte du nano-objet,
- l’électrode de grille entoure la zone de canal du transistor.
[009] Le dispositif électronique peut être tel que le transistor comporte des premier et deuxième barreaux semi-conducteurs, le nano-objet étant agencé entre les premier et deuxième barreaux, le premier barreau comportant successivement une première partie formant le premier élément semi-conducteur, une deuxième partie formant la zone de canal, et une troisième partie formant le troisième élément semi-conducteur, et le deuxième barreau comporte successivement des première, deuxième et troisième parties, la deuxième partie du deuxième barreau formant une zone de canal additionnelle du transistor contrainte en compression, la première partie du deuxième barreau formant le deuxième élément reliant la zone de canal additionnelle à l’électrode de source, et la troisième partie du deuxième barreau formant le quatrième élément reliant la zone de canal additionnelle à l’électrode de drain.
[0010] Le dispositif électronique peut aussi être tel que la deuxième partie du nanoobjet est recouverte par une gaine formant la zone de canal contrainte en compression du transistor, les premier et deuxième éléments semi-conducteurs reliant cette gaine à l’électrode de source, et les troisième et quatrième éléments semi-conducteurs reliant cette gaine à l’électrode de drain.
Description sommaire des figures [0011] L’ invention sera mieux comprise à la lecture de la description qui va suivre, donnée uniquement à titre d’exemple non limitatif et faite en se référant aux dessins sur lesquels :
- Les figures 1 à 3 illustrent différentes étape d’un procédé de fabrication d’un transistor vues en perspective ;
- La figure 4 est une vue en coupe longitudinale de la figure 3 ;
- La figure 5 illustre une vue en perspective d’une structure utilisée au cours du procédé de fabrication,
- La figure 6 illustre une vue en coupe longitudinale de la figure 5 ;
- La figure 7 illustre une vue en coupe longitudinale du transistor au cours de sa fabrication montrant la réalisation d’électrodes de source et de drain ;
- Les figures 8 et 9 sont des vues en coupes longitudinale du transistor au cours de sa fabrication montrant la réalisation d’espaceurs internes ;
- La figure 10 illustre, selon une vue en coupe longitudinale, une encapsulation des électrodes de source et de drain du transistor au cours de sa fabrication ;
- La figure 11 représente, selon une vue en coupe longitudinale, un transistor pouvant être obtenu au terme du procédé de fabrication selon une première réalisation particulière ;
- Les figures 12 à 13 illustrent des vues en coupes longitudinales du transistor au cours de différentes étapes de son procédé de fabrication ;
- La figure 14 est une vue en coupe latérale pratiquée entre des espaceurs externes selon la première réalisation particulière du procédé de fabrication et donc du transistor ;
- Les figures 15 à 18 illustrent des vues en coupes longitudinales montrant des étapes du procédé de fabrication permettant d’obtenir le transistor selon une deuxième réalisation particulière ;
- La figure 19 est une vue en coupe latérale pratiquée entre les espaceurs externes pour la deuxième réalisation particulière du procédé de fabrication et donc du transistor.
[0012] Dans ces figures, sauf stipulation contraire, les mêmes références sont utilisées pour désigner les mêmes éléments.
[0013] Par ailleurs, les éléments représentés sur les figures ne sont pas à l’échelle pour rendre les figures plus lisibles.
Description de modes particuliers de réalisation [0014] Dans la présente description, les termes qui dépendent de l’orientation, tel que « au-dessus », « latéral », « longitudinal », « inférieur », « supérieur », « sous » s’appliquent en considérant l’orientation représentée aux figures 1 à 19 selon le repère orthogonal d’axes X, Y, Z, avec Z pointant vers le haut. Notamment l’axe X donne l’orientation « longitudinale » et l’axe Y donne l’orientation « latérale ». En particulier, sauf stipulation contraire, une épaisseur est mesurée dans une direction parallèle à l’axe Z, une longueur est mesurée dans une direction parallèle à l’axe X, une dimension latérale, ou largeur, est mesurée dans une direction parallèle à l’axe Y, et une hauteur est mesurée dans une direction parallèle à l’axe Z. Le plan défini par les axes X et Y est un plan parallèle au substrat décrit ci-après. Une coupe, ou un plan de coupe, dit « longitudinal » est donné selon un plan parallèle au plan défini par les axes X et Z. Une coupe, ou un plan de coupe dit « latéral ou transversal » est donné selon un plan parallèle au plan défini par les axes Y et Z. Par la suite, une mesure selon un axe ou une direction peut être réalisée parallèlement à cet axe ou à cette direction.
[0015] Dans la présente description, le terme parallèle peut être remplacé par « sensiblement parallèle » pour tenir compte des tolérances de mesure dans le domaine de l’invention. Par ailleurs, le terme orthogonal peut être remplacé par « sensiblement orthogonal » pour tenir compte des tolérances de mesure dans le domaine de l’invention.
[0016] Dans la présente description, par « à base de » on peut entendre « comporte majoritairement », ou alternativement « est constitué par ».
[0017] Dans la présente description, le terme nanofil, ou barreau, correspond à un élément de forme allongée quelle que soit la forme du profil de sa section transversale. En ce sens, le terme nanofil désigne tout aussi bien une nanoplaque ou un nanobarreau.
[0018] La présente invention diffère de l’art antérieur en ce qu’elle propose un empilement astucieux de nanofils semi-conducteurs qui peut être aisément utilisé pour former un transistor à effet de champ, en particulier de type pMOS, dans lequel la circulation de courant dans une zone de canal, aussi appelée région de canal dans le domaine, est améliorée lorsque le transistor fonctionne du fait de la présence de cette zone de canal contrainte en compression. Autrement dit, une zone de canal au sens de la présente description correspond à une zone dans laquelle se formera un canal du transistor lors du fonctionnement du transistor. Pour cela on prévoit notamment de conserver des parties, de préférence contraintes en compression et/ou dopées électriquement, d’un empilement initial de nanofils pour permettre l’injection, ou la collecte, de porteurs de charge au niveau (c’est-à-dire le cas échéant dans ou depuis) de la zone de canal du transistor contrainte en compression. Si les parties évoquées ci-dessus sont contraintes en compression, cette compression provient de l’empilement initial mais peut être inférieure à celle au sein de l’empilement initial en fonction du traitement appliqué à ce dernier au cours du procédé de fabrication du transistor.
[0019] Le procédé de fabrication d’un transistor à effet de champ, notamment un transistor pMOS, comporte comme illustré en figure 1 une étape de formation, sur un (c’est-à-dire au-dessus d’un) substrat 1, d’un empilement 2 comportant des premier à cinquième nanofils 100, 200, 300,400, 500 semi-conducteurs successifs. On parle alors d’un empilement 2 de nanofils. Par la suite, le terme procédé fait référence au procédé de fabrication. Chacun des premier à cinquième nanofils 100, 200, 300, 400, 500 est en matériau semi-conducteur, de préférence cristallin. Généralement, en fonction du nanofil concerné, il est utilisé du silicium, ou un alliage de silicium-germanium, en tant que matériau semi-conducteur, cependant des matériaux dits « lll-V » peuvent aussi être utilisés. Dans la suite de la description SiGe, ou silicium-germanium, représente l’alliage de siliciumgermanium. Par « premier à cinquième nanofils successifs », on entend que ces derniers sont superposés de telle manière que le troisième nanofil 300 est situé entre, et en contact avec, les deuxième et quatrième nanofils 200, 400, et qu’un ensemble formé par les deuxième à quatrième nanofils 200, 300, 400 est situé entre les premier et cinquième nanofils 100, 500 de telle sorte que le premier nanofil 100 est en contact avec le deuxième nanofil 200, et que le cinquième nanofil 500 est en contact avec le quatrième nanofil 400. Notamment, l’empilement 2 peut être tel que les premier à cinquième nanofils 100, 200, 300, 400, 500 sont empilés de telle sorte que les axes longitudinaux des premier à cinquième nanofils 100, 200, 300, 400, 500 soient orthogonaux à la direction d’empilement des premier à cinquième nanofils 100, 200, 300, 400, 500, la direction d’empilement des premier à cinquième nanofils 100, 200, 300, 400, 500 étant en outre orthogonale au substrat ou plus particulièrement à une face du substrat 1 à partir de laquelle l’empilement est formé. On dit aussi que l’empilement 2 s’élève, selon sa direction d’empilement, au-dessus du substrat 1.
[0020] De préférence, au sein de l’empilement 2, les deuxième et quatrième nanofils 200, 400 sont contraints en compression, en particulier il s’agit d’une compression axiale selon l’axe longitudinal (parallèle à l’axe X) des deuxième et quatrième nanofils 200, 400. La contrainte en compression a notamment été obtenue par adaptation de la maille du matériau constituant les deuxième et quatrième nanofils 200, 400. Les premier et cinquième nanofils 100, 500 sont, de préférence, eux aussi contraints en compression selon leurs axes longitudinaux. Une contrainte en compression selon la présente description est, de préférence, axiale selon l’axe X ou plus particulièrement selon un axe passant par des électrodes de source et de drain du transistor. Une contrainte selon un axe est notamment donnée parallèlement à cet axe.
[0021] Ainsi, les premier à cinquième nanofils 100, 200, 300, 400, 500 sont empilés de telle sorte que les axes d’allongement de ces derniers sont parallèles entre eux et parallèles au plan du substrat 1 (plan parallèle au plan défini par les axes XY) à partir duquel s’étend l’empilement 2. Notamment, pour un ensemble de premier à cinquième nanofils 100, 200, 300, 400, 500, le premier nanofil 100 est le plus proche du substrat 1, et est notamment en contact avec le substrat 1 (en particulier le cas échéant pour l’ensemble de premier à cinquième nanofils le plus proche du substrat 1 si l’empilement 2 comporte plusieurs ensembles de premier à cinquième nanofils comme décrit ci-après), et le cinquième nanofil 500 est le plus éloigné du substrat 1.
[0022] Le substrat 1 est notamment un substrat de silicium, ou un substrat de silicium sur isolant.
[0023] Le matériau du troisième nanofil 300 peut être relaxé s’il s’agit de silicium, en particulier si l’empilement 2 de nanofils a été obtenu par croissance par épitaxie à partir d’un substrat 1 de silicium : dans ce cas le paramètre de maille du matériau du troisième nanofil 300 tend à être égal à celui du substrat 1.
[0024] Les contraintes décrites dans la présente description sont notamment liées au paramètre de maille du matériau du substrat 1, et aux paramètres de maille des matériaux au sein des nanofils de l’empilement 2.
[0025] En particulier, l’empilement 2 peut être obtenu consécutivement à la croissance par épitaxie de première à cinquième couches 3, 4, 5, 6, 7 successives (figure 2) depuis le substrat 1 suivie d’une gravure, par exemple une gravure sèche anisotrope, selon un masque 8 adapté d’où il résulte l’obtention de l’empilement visible en figure 1 et pour lequel le masque 8 a été retiré. En particulier, l’épaisseur de chaque couche 3, 4, 5, 6, 7 (hors éventuellement celle en silicium pouvant être destinée à former le troisième nanofil 300) utilisée pour former l’empilement 2 est choisie telle qu’elle soit au-dessous de l’épaisseur critique de relaxation plastique de ladite couche afin d’éviter une perte de contrainte, et pour éviter la formation de défauts au sein de l’empilement 2.
[0026] De préférence, l’épaisseur des première et cinquième couches 3, 7 peut être comprise entre 5nm et 25nm. L’épaisseur des deuxième et quatrième couches 4, 6 peut être comprise entre 1nm et 5nm. L’épaisseur de la troisième couche 5 peut être comprise entre 2nm et 15nm. Autrement dit, l’étape de formation de l’empilement 2 peut être telle que le troisième nanofil 300 peut présenter une épaisseur, mesurée selon une direction d’empilement des premier à cinquième nanofils 100, 200, 300, 400, 500, comprise entre 2nm et 15nm, les deuxième et quatrième nanofils 200, 400 peuvent présenter chacun une épaisseur, mesurée selon la direction d’empilement des premier à cinquième nanofils 100, 200, 300, 400, 500, comprise entre 1nm et 5nm, et les premier et cinquième nanofils 100, 500 peuvent présenter chacun une épaisseur, mesurée selon la direction d’empilement des premier à cinquième nanofils 100, 200, 300, 400, 500, comprise entre 5nm et 25nm. La largeur des premier à cinquième nanofils 100, 200, 300, 400, 500 peut être comprise entre 2nm et 100nm, et plus particulièrement entre 10nm et 50nm. La longueur des premier à cinquième nanofils 100, 200, 300, 400, 500 est adaptée au procédé de fabrication, elle peut être comprise entre 30nm et 10pm. Les dimensions en épaisseur données dans le présent paragraphe peuvent être dépendantes du pourcentage atomique de germanium au sein des couches comportant l’alliage de silicium-germanium pour assurer les contraintes souhaitées, ces pourcentages seront décrits ci-après. Ces épaisseurs données présentent l’avantage d’être compatibles pour obtenir un transistor, notamment à partir d’un empilement dans lequel les premier, deuxième, quatrième et cinquième nanofils 100, 200, 400, 500 sont en silicium-germanium, et le troisième nanofil 300 est en silicium comme cela est décrit ci-après.
[0027] Par ailleurs, on comprend de la figure 1 que l’empilement 2 peut comporter plusieurs ensembles E1, E2, E3 de premier à cinquième nanofils 100, 200, 300, 400, 500. Sur la figure 1, il y a trois ensembles E1, E2, E3 superposés. Deux ensembles adjacents partagent un nanofil en commun tel que le cinquième nanofil de l’un des ensembles adjacents forme le premier nanofil de l’autre des ensembles adjacents. Le nombre d’ensembles n’est pas limitatif, et peut être adapté par l’homme du métier en fonction des caractéristiques souhaitées du transistor.
[0028] Le troisième nanofil 300 peut comporter du silicium, plus particulièrement, on dit que le troisième nanofil 300 est à base de silicium ou est un nanofil de silicium. Par ailleurs, les premier, deuxième, quatrième et cinquième nanofils 100, 200, 400, 500 peuvent comporter chacun du silicium-germanium selon un pourcentage atomique de germanium tel que décrit par la suite. Ce pourcentage est lié à l’épaisseur du nanofil concerné pour obtenir les contraintes souhaitées tout en restant en dessous de l’épaisseur critique évoquée précédemment. Plus particulièrement, on dit que les premier, deuxième, quatrième et cinquième nanofils 100, 200, 400, 500 sont à base de SiGe, ou sont des nanofils de SiGe. L’avantage d’utiliser de tels matériaux est notamment de permettre de les graver sélectivement, ce qui facilitera la mise en œuvre du procédé par la suite. Notamment, l’étape de formation de l’empilement 2 est telle que les caractéristiques décrites des premier à cinquième nanofils 100, 200, 300, 400, 500 évoquées dans ce paragraphe sont obtenues.
[0029] En particulier, la proportion de germanium dans le silicium-germanium des premier et cinquième nanofils 100, 500 est strictement supérieure à la proportion de germanium dans le silicium-germanium des deuxième et quatrième nanofils 200, 400. Ceci permet de graver sélectivement les premier et cinquième nanofils 100, 500 par rapport aux deuxième et quatrième nanofils 200, 400. Notamment, le SiGe des premier et cinquième nanofils 100, 500 comporte une proportion en germanium strictement supérieure à 10 % at par rapport à la proportion en germanium du SiGe des deuxième et quatrième nanofils 200, 400. L’écart entre la proportion de germanium entre le matériau des premier et cinquième nanofils 100, 500 et le matériau des deuxième et quatrième nanofils 200, 400 peut aussi être compris entre 15% at et 20% at. De préférence, le SiGe des premier et cinquième nanofils 100, 500 comporte une proportion de germanium comprise entre 25% at et 50% at (on peut alors parler de SiGe dont la composition peut varier entre
Sio,75Geo,25 et Sio.sGeo.s), et le SiGe des deuxième et quatrième nanofils 200, 400 comporte une proportion de germanium comprise entre 10% at et 40% at (on peut alors parler de SiGe dont la composition peut varier entre Sio,9Geo,i et Sio,6Geo,4)· Dans la présente description « % at » correspond au pourcentage atomique. [0030] Le procédé de fabrication comporte en outre, comme illustré en figure 3, une étape de réalisation d’une grille sacrificielle 9 et de premier et deuxième espaceurs 10a, 10b. Ces premier et deuxième espaceurs 10a, 10b sont disposés de part et d’autre de la grille sacrificielle 9, et sont en particulier en contact avec la grille sacrificielle 9. Dans le domaine, les premier et deuxième espaceurs 10a, 10b sont aussi appelés espaceurs externes 10a, 10b. Le rôle de ces premier et deuxième espaceurs 10a, 10b est de participer, de préférence en combinaison avec des espaceurs internes qui seront décrits plus en détails ci-après, à l’isolation électrique de la future électrode de grille du transistor vis-à-vis des futures électrodes de source et de drain du transistor. Les premier et deuxième espaceurs 10a, 10b sont donc électriquement isolants. La grille sacrificielle 9 et les premier et deuxième espaceurs 10a, 10b recouvrent une partie de l’empilement 2 comportant des première, deuxième et troisième parties de chacun des premier à cinquième nanofils 100, 200, 300, 400, 500 comme le montre la figure 4 représentant une coupe longitudinale de la figure 3, et où les lignes h, h, I3, I4 (en pointillés) permettent de situer les première, deuxième et troisième parties évoquées cidessus. Autrement dit, chacun des premier à cinquième nanofils 100, 200, 300, 400, 500 comporte une première partie 101, 201, 301, 401, 501 située sous le premier espaceur 10a, une deuxième partie 102, 202, 302, 402, 502 située sous la grille sacrificielle 9, et une troisième partie 103, 203, 403, 503 située sous le deuxième espaceur 10b. Sur la figure 4, les premières parties 101, 201, 301, 401, 501 des premier à cinquième nanofils 100, 200, 300, 400, 500 sont situées entre les ligne h et h (notamment sous le premier espaceur 10a). Les deuxièmes parties 102, 202, 302, 402, 502 des premier à cinquième nanofils 100, 200, 300, 400, 500 sont situées entre les ligne h et I3 (notamment sous la grille sacrificielle 9) et, les troisièmes parties 103, 203, 303, 403, 503 des premier à cinquième nanofils 100, 200, 300, 400, 500 sont situées entre les ligne h et I4 (notamment sous le deuxième espaceur 10b).
[0031] Pour chacun des premier à cinquième nanofils 100, 200, 300, 400, 500, sa deuxième partie 102, 202, 302, 402, 502 est située entre sa première partie 101,
201, 301, 401, 501 et sa troisième partie 103, 203, 303, 403, 503, et notamment sa deuxième partie 102, 202, 302, 402, 502 relie sa première partie 101, 201, 301, 401,501 à sa troisième partie 103, 203, 303,403, 503. Ainsi, pour un même nanofil, et lorsque ses première à troisième parties sont présentes, les première et troisième parties du nanofil sont formées en continuité de la deuxième partie du nanofil. En particulier les première, deuxième et troisième parties d’un nanofil donné s’étendent successivement selon l’axe longitudinal dudit nanofil donné.
[0032] Au stade des figures 3 et 4, les premier, deuxième, quatrième et cinquième nanofils 100, 200, 400, 500 sont, lorsqu’ils sont en silicium-germanium, contraints en compression chacun selon son axe longitudinal. Par ailleurs, au stade des figures 3 et 4, le troisième nanofil 300, lorsqu’il est en silicium, est relaxé du fait que le silicium du troisième nanofil 300 est encore au paramètre de maille du substrat 1, ou substantiellement relaxé du fait d’une légère contrainte par un effet poisson. [0033] Plus particulièrement, la grille sacrificielle 9 est formée, avant de réaliser les premier et deuxième espaceurs 10a, 10b, à l’emplacement souhaité d’une future électrode de grille du transistor. La grille sacrificielle 9 peut être formée par une étape de lithographie et par une étape de gravure. La grille sacrificielle 9 s’étend notamment depuis le substrat 1, et recouvre une partie des flancs latéraux de l’empilement 2 (figures 3 et 4) ainsi qu’une partie correspondante du sommet de l’empilement 2. Par ailleurs, la grille sacrificielle 9 est telle que les deuxièmes parties 102, 202, 302, 402, 502 des premier à cinquième nanofils 100, 200, 300, 400, 500 se retrouvent sous la grille sacrificielle 9. La grille sacrificielle 9 peut être à base de silicium, ou de silicium-germanium, amorphe ou polycristallin. Selon l’axe X, c’est-à-dire parallèlement à l’allongement des premier à cinquième nanofils 100, 200, 300, 400, 500, la grille sacrificielle 9 peut présenter une dimension par exemple comprise entre 5nm et 150nm, la hauteur selon l’axe Z de la grille sacrificielle 9 peut être telle qu’elle est plus haute que l’empilement 2 de 30nm à 150nm. La largeur de la grille sacrificielle 9 selon l’axe Y doit être plus large que les nanofils de l’empilement 2.
[0034] Les premier et deuxième espaceurs 10a, 10b sont réalisés, par exemple, par dépôt conforme d’un matériau adapté, puis gravure de ce matériau adapté de sorte que les premier et deuxième espaceurs 10a, 10b soient en contact avec la grille sacrificielle 9 tout en venant recouvrir des parties correspondantes des flancs latéraux de l’empilement 2 et des parties correspondantes du sommet de l’empilement 2. La gravure de ce matériau adapté peut être une gravure anisotrope. Les premier et deuxième espaceurs 10a, 10b peuvent être formés en matériau diélectrique, ils peuvent par exemple être à base de SiN (nitrure de silicium) ou SiBCN (nitrure de silicium bore et carbone). Selon l’axe X, c’est-à-dire parallèlement aux axes d’allongement des nanofils, les premier et deuxième espaceurs 10a, 10b peuvent chacun présenter une dimension par exemple comprise entre 3nm et 20nm, la hauteur selon l’axe Z des premier et deuxième espaceurs 10a, 10b peut être identique à celle de la grille sacrificielle 9, la largeur des premier et deuxième espaceurs 10a, 10b selon l’axe Y peut être identique à celle de la grille sacrificielle 9.
[0035] De manière générale, le procédé peut comporter, après avoir formé les premier et deuxième espaceurs 10a, 10b et la grille sacrificielle 9, une étape de retrait de la grille sacrificielle 9, notamment par gravure du matériau qu’elle comporte, d’où il résulte que les deuxièmes parties 102, 202, 302, 402, 502 des premier à cinquième nanofils 100, 200, 300, 400, 500 sont révélées et deviennent accessibles, notamment dans une région située entre les premier et deuxième espaceurs 10a, 10b (visible en figure 12). Cette étape de retrait de la grille sacrificielle 9 est notamment réalisée après formation des électrodes de source et de drain, ainsi que notamment après formation des espaceurs internes, ces formations étant décrites ci-après. La gravure permettant le retrait de la grille sacrificielle 9 peut être une gravure sèche ou humide, ou encore un enchaînement d’une gravure sèche puis d’une gravure humide adaptées au matériau formant la grille sacrificielle 9. Ensuite, après l’étape de retrait de la grille sacrificielle 9, le procédé comporte une étape de retrait des deuxièmes parties 102, 502 des premier et cinquième nanofils 100, 500 (figure 13) rendues accessibles par l’étape de retrait de la grille sacrificielle 9. Il résulte de cette étape de retrait des deuxièmes parties 102, 502 des premier et cinquième nanofils 100, 500 la suspension d’un ensemble formé par les deuxièmes parties 202, 302, 402 des deuxième à quatrième nanofils 200, 300, 400 entre les premier et deuxième espaceurs 10a, 10b. Ce retrait des deuxièmes parties 102, 502 des premier et cinquième nanofils 100, 500 peut être mis en œuvre par une gravure des deuxièmes parties 102, 502 des premier et cinquième nanofils 100, 500, cette gravure est dite sélective car seul le matériau des premier et cinquième nanofils 100, 500 est gravé. Cette étape de gravure sélective des deuxièmes parties 102, 502 des premier et cinquième nanofils 100,
500 peut être une gravure sèche par exemple à base de HCl (Acide Chlorhydrique) dilué. Par la suite, le procédé de fabrication comporte une étape de réalisation d’une électrode de grille 19 (visible en figures 11 et 18 qui seront décrites plus en détails ci-après) du transistor, par exemple par dépôt d’un matériau adapté, entre les premier et deuxième espaceurs 10a, 10b et autour d’une zone de canal 17 contrainte en compression du transistor et distincte de la deuxième partie 302 du troisième nanofil 300. Un isolant de grille est notamment interposé entre la zone de canal 17 et l’électrode de grille 19. La zone de canal 17 est notamment en contact avec la deuxième partie 302 du troisième nanofil 300. Cette zone de canal 17 est reliée à l’électrode de source 11 du transistor par la première partie 201 du deuxième nanofil 200, et à l’électrode de drain 12 du transistor par la troisième partie 203 du deuxième nanofil 200. La zone de canal 17 est alors agencée le long de la deuxième partie 302 du troisième nanofil 300, notamment dans la région située entre les premier et deuxième espaceurs 10a, 10b. On comprend alors que les première et troisième parties 201, 203 du deuxième nanofil 200 vont pouvoir participer au déplacement des porteurs de charge dans la zone de canal 17 en favorisant soit leur injection soit leur collection. Par ailleurs, la zone de canal 17 étant en compression, notamment axiale, on comprend que la zone de canal est distincte du troisième nanofil, c’est notamment ce point qui permet d’obtenir une zone de canal 17 en compression en particulier formée sur la deuxième partie 302 du troisième nanofil 300. Autrement dit, de manière plus générale, le procédé de fabrication du transistor peut comporter une étape de formation de la zone de canal 17 contrainte en compression et distincte de la deuxième partie 302 du troisième nanofil 300, cette zone de canal 17 étant notamment formée sur la deuxième partie 302 du troisième nanofil 300, la zone de canal 17 étant reliée aux électrodes de source 11 et de drain 12 à la manière décrite ci-dessus. Comme on le verra par la suite, cette zone de canal 17 peut alors être formée par conservation de la deuxième partie 202 du deuxième nanofil 200, ou par formation d’une gaine 21 (figure 18) autour de la deuxième partie 302 du troisième nanofil 300 après sa libération.
[0036] L’électrode de grille 19 peut être réalisée par dépôt conforme de type ALD (pour l’anglais « Atomic Layer Déposition »). L’électrode de grille 19 peut être formée, sur un isolant de grille 20 (figures 11 et 18) formé au préalable, successivement par un oxyde d’interface, par exemple un oxyde de silicium (S1O2) d’épaisseur allant d’une épaisseur de couche atomique dudit oxyde à 2nm, puis par un dépôt d’un diélectrique « High-k » par exemple de l’oxyde d’hafnium (HfCb) ou autre d’épaisseur comprise entre 1nm et 3nm. L’électrode de grille 19 peut être formée sur l’isolant de grille 20 par dépôt d’un métal par exemple du nitrure de titane (TiN) d’épaisseur 5nm, puis de tungstène ou d’un polysilicium dopé pour remplir le volume de la cavité laissée libre par le retrait de la grille sacrificielle 9. D’autres matériaux adaptés et connus de l’homme du métier peuvent aussi être utilisés pour former cette électrode de grille 19.
[0037] Notamment, le matériau des deuxième et quatrième nanofils 200, 400 présente des éléments chimiques en commun avec la zone de canal 17 du transistor. En particulier, la zone de canal 17 est formée par un matériau comportant du silicium-germanium tout comme les deuxième et quatrième nanofils 200, 400. Ceci permet de favoriser la conduction électrique entre les première et troisième parties du deuxième nanofil et/ou du quatrième nanofil avec une zone de canal correspondante pour éviter aux porteurs de charge d’avoir à franchir une barrière énergétique.
[0038] De préférence, après l’étape de réalisation de la grille sacrificielle 9 et des premier et deuxième espaceurs 10a, 10b (figures 3 et 4), le procédé comporte une étape de retrait de portions de l’empilement 2, notamment par gravure par exemple sèche anisotrope, de sorte à conserver la partie de l’empilement 2 recouverte par la grille sacrificielle 9 et par les premier et deuxième espaceurs 10a, 10b (figures 5 et 6). Autrement dit, la partie de l’empilement 2 (et notamment seule la partie de l’empilement 2), recouverte par la grille sacrificielle 9 et par les premier et deuxième espaceurs 10a, 10b est conservée. Selon une autre formulation, les portions de l’empilement 2 disposées en continuité de la partie de l’empilement 2 recouverte par la grille sacrificielle 9 et les premier et deuxième espaceurs 10a, 10b sont retirées. Cette gravure de l’empilement 2 peut être réalisée jusqu’au substrat 1 (figures 5 et 6) ou se poursuivre dans le substrat (non représenté). Après retrait des portions des premier à cinquième nanofils 100, 200, 300, 400, 500 qui s’étendaient hors du recouvrement de l’empilement 2 formé par les premier et deuxième espaceurs 10a, 10b et la grille sacrificielle 9, le procédé peut comporter une étape de réalisation/formation des électrodes de source et de drain 11, 12 (figure 7) de part et d’autre d’une structure comportant la grille sacrificielle 9 et les premier et deuxième espaceurs 10a, 10b de sorte que l’électrode de source 11 soit en contact avec les premières parties 201, 301, 401 des deuxième, troisième et quatrième nanofils 200, 300, 400, et que l’électrode de drain 12 soit en contact avec les troisièmes parties 203, 303, 403 des deuxième, troisième et quatrième nanofils 200, 300, 400. Ceci permet avantageusement, à terme, de lier les électrodes de source 11 et de drain 12 à une ou plusieurs zones de canal dans laquelle, ou dans lesquelles, la circulation de courant est favorisée. Les électrodes de source et de drain 11,12 peuvent être formées par croissance par épitaxie d’un matériau adapté à partir des extrémités libres de ce qu’il reste des deuxième à quatrième nanofils 200, 300, 400 sous le recouvrement réalisé par la grille sacrificielle 9 et les premier et deuxième espaceurs 10a, 10b. Pour former les électrodes de source et de drain 11, 12, il peut être réalisé une croissance de SiGe dopé in situ par du bore lorsque l’on veut former un transistor pMOS. Les dimensions des électrodes seront adaptées en fonction de l’espace disponible.
[0039] En particulier, on cherche aussi à former des espaceurs internes dont la réalisation est connue en soi. Les figures 8 et 9 montrent l’intégration des espaceurs internes dans le cadre du procédé de fabrication. Ces espaceurs sont dits « internes » car ils sont formés sous les premier et deuxième espaceurs 10a, 10b, notamment en remplacement des premières et troisièmes parties 101, 501, 103, 503 des premier et cinquième nanofils 100, 500. Ainsi, le procédé peut comporter, entre l’étape de retrait des portions de l’empilement 2 situées hors du recouvrement réalisé/formé par la grille sacrificielle 9 et les premier et deuxième espaceurs 10a, 10b, et l’étape de réalisation des électrodes de source 11 et de drain 12 de la figure 7, une étape de retrait de tout ou partie des premières et troisièmes parties 101, 103, 501, 503 des premier et cinquième nanofils 100, 500 (sur la figure 8 il ne reste plus que les deuxièmes parties 102, 502 des premier et cinquième nanofils 100, 500) situées sous les premier et deuxième espaceurs 10a, 10b de sorte à former des cavités 13. Ensuite, le procédé comporte une étape de remplissage des cavités 13 par un isolant électrique (figure 9), tel un matériau diélectrique, pour former des espaceurs internes 14 destinés à séparer et isoler électriquement l’électrode de grille 19 du transistor par rapport aux électrodes de source et de drain 11, 12 du transistor. Ceci permet notamment d’éviter l’apparition de capacités parasites comme il l’a été décrit dans la partie état de la technique. L’étape de retrait de tout ou partie des premières et troisièmes parties 101, 103, 501, 503 des premier et cinquième nanofils 100, 500 peut être mise en œuvre ici par une gravure sélective horizontale ne venant graver que le matériau des premières et troisièmes parties 101, 103, 501, 503 des premier et cinquième nanofils 100, 500, cette gravure peut être sèche ou humide. L’étape de remplissage peut être mise en œuvre par dépôt conforme du matériau destiné à former les espaceurs internes 14, puis par gravure de ce dernier de sorte à ne le laisser que dans les cavités 13 évoquées ci-dessus. Le matériau utilisé pour former les espaceurs internes 14 peut être du nitrure de silicium (SiN). La gravure du matériau déposé pour former les espaceurs internes 14 est réalisée de sorte à exposer des extrémités alors formées par des faces des premières et troisièmes parties 201, 301, 401, 203, 303, 403 des deuxième à quatrième nanofils 200, 300, 400 (figure
9). Les espaceurs internes 14 sont aussi visibles en figures 7, 10, 11, 12, 13, 15, 16, 17 et 18. Ensuite, l’étape de réalisation des électrodes de source et de drain 11, 12 peut être mise en œuvre comme décrit ci-avant (figure 7). Ces électrodes de source et de drain 11, 12 sont ensuite encapsulées (figure 10) par des masquages 15, 16 de protection, ceci permettant d’éviter de détériorer les électrodes lors des étapes technologiques qui seront réalisées par la suite.
[0040] L’empilement décrit ci-avant peut judicieusement être utilisé pour former directement des zones de canal du transistor avec les deuxièmes parties des deuxième et quatrième nanofils, ou pour former une zone de canal par croissance ultérieure d’un matériau adapté après retrait des deuxièmes parties des deuxième et quatrième nanofils.
[0041] Les premières et troisièmes parties 201, 401, 203, 403 des deuxième et quatrième nanofils 200, 400 permettent respectivement de relier l’électrode de source 11 à une zone de canal correspondante et l’électrode de drain 12 à une zone de canal correspondante. Ces premières et troisièmes parties 201,401,203, 403 des deuxième et quatrième nanofils 200, 400 peuvent être appelées région d’extension respectivement de source et de drain 11, 12 si elles sont dopées électriquement. Ce dopage électrique peut avoir été obtenu par diffusion thermique de dopants présents dans les électrodes de source et de drain après leur formation, ou alternativement lors du dépôt des couches destinées à former les deuxième et quatrième nanofils.
[0042] Selon une première réalisation particulière illustrée en figure 11, l’étape de formation de l’empilement 2 est telle que les deuxième et quatrième nanofils 200, 400 sont contraints en compression, et ladite zone de canal du transistor est une première zone 17 de canal formée par la deuxième partie 202 du deuxième nanofil 200 reliant les première et troisième parties 201, 203 du deuxième nanofil 200. En ce sens, on comprend que l’étape de formation de la zone de canal 17 consiste ici à conserver la deuxième partie 202 du deuxième nanofil 200 issue de l’empilement 2 de nanofils. Par ailleurs, dans ce cas, une deuxième zone de canal 18 contrainte en compression du transistor est formée par la deuxième partie 402 du quatrième nanofil 400 reliant les première et troisième parties 401, 403 du quatrième nanofil 400. On dit alors que le procédé peut comporter une étape de formation de la deuxième zone de canal 18 telle que décrite. Dès lors, la première partie 401 du quatrième nanofil 400 relie l’électrode de source 11 à la deuxième partie 402 du quatrième nanofil 400, et la troisième partie 403 du quatrième nanofil 400 relie l’électrode de drain 12 à la deuxième partie 402 du quatrième nanofil 400. La deuxième partie 302 du troisième nanofil 300 est disposée entre les deuxièmes parties 202, 402 des deuxième et quatrième nanofils 200, 400. Par ailleurs, l’étape de réalisation de l’électrode de grille 19 est telle que ladite électrode de grille 19 formée entre les premier et deuxième espaceurs 10a, 10b entoure un ensemble formé par une superposition des deuxième parties 202, 302, 402 des deuxième à quatrième nanofils 200, 300, 400, notamment avec interposition d’un isolant de grille 20. Cette première réalisation particulière présente l’avantage de profiter de la présence des premières à troisièmes parties 201, 202, 203, 401, 402, 403 des deuxième et quatrième nanofils 200, 400 pour former deux zones de canal 17, 18 contraintes en compression directement issue de l’empilement 2 initial de nanofils. Pour obtenir l’objet de la figure 11, il est possible de partir de la structure la figure 10, puis de mettre en œuvre l’étape de retrait de la grille sacrificielle 9 (figure 12) d’où il résulte que les deuxièmes parties 102, 202, 302, 402, 502 des premier à cinquième nanofils 100, 200, 300, 400, 500 sont révélées, notamment dans la région située entre les premier et deuxième espaceurs 10a, 10b. Ensuite, l’étape de retrait/gravure (sélective pour ne pas supprimer les autres parties de nanofils en silicium ou ayant une teneur en germanium différente) des deuxièmes parties 102, 502 des premier et cinquième nanofils 100, 500 est mise en œuvre (figure 13) d’où il résulte la suspension d’une superposition des deuxièmes parties 202, 302, 402 des deuxième à quatrième nanofils 200, 300, 400. Enfin, l’étape de formation de l’électrode de grille 19 (figure 11) est mise en œuvre, notamment après avoir formé un isolant de grille 20 autour des première et deuxième zones de canal 17, 18. La figure 14 est une vue en coupe transversale partielle selon un plan de coupe situé entre les premier et deuxième espaceurs 10a, 10b permettant de visualiser la première zone de canal 17, la deuxième zone de canal 18 séparée de la première zone de canal 17 par la deuxième partie 302 du troisième nanofil 300. L’isolant de grille 20 forme alors une gaine reliant les premier et deuxième espaceurs 10a, 10b et entourant, notamment par contact, la superposition comportant la première zone de canal 17, la deuxième partie 302 du troisième nanofil 300 et la deuxième zone de canal 18. L’électrode de grille 19 enrobe ensuite l’isolant de grille 20 : l’électrode de grille 19 est alors en contact avec l’isolant de grille 20.
[0043] Pour des raisons technologiques permettant d’autoriser la gravure sélective du matériau des premier et cinquième nanofils 100, 500 par rapport au matériau des deuxième et quatrième nanofils 200, 400, la proportion en germanium est plus basse dans les deuxième et quatrième nanofils 200, 400 que dans les premier et cinquième nanofils 100, 500. Ainsi, bien qu’après retrait, notamment par gravure, des deuxièmes parties 102, 502 des premier et cinquième nanofils 100, 500, les deuxièmes parties 202, 402 des deuxième et quatrième nanofils 200, 400 soient contraintes en compression, il peut exister un besoin d’encore améliorer la contrainte de la zone de canal par rapport à ce que la première réalisation particulière permet d’obtenir.
[0044] Pour répondre au besoin du paragraphe précédent, il est à présent décrit une deuxième réalisation particulière pour laquelle le procédé comporte, notamment après l’étape de retrait de la grille sacrificielle 9 (par exemple comme illustré en figure 12) et de préférence après l’étape de retrait des deuxièmes parties 102, 502 des premier et cinquième nanofils 100, 500 (figure 13), une étape de retrait, notamment par gravure par exemple à base de HCl sensible à la teneur en germanium du matériau que l’on cherche à retirer, des deuxièmes parties 202, 402 des deuxième et quatrième nanofils 200, 400 rendues accessibles entre les premier et deuxième espaceurs 10a, 10b : on dit notamment que l’on retire les deuxièmes parties 202, 402 des deuxième et quatrième nanofils 200, 400 présents dans la région située entre les premier et deuxième espaceurs 10a, 10b (figure 15). Cette étape de retrait des deuxièmes parties 202, 402 des deuxième et quatrième nanofils 200, 400 est notamment réalisée après l’étape de retrait (on passe alors de la figure 12 à la figure 13 puis à la figure 15) des deuxièmes parties 102, 502 des premier et cinquième nanofils 100, 500. Il résulte de l’étape de retrait des deuxièmes parties 202, 402 des deuxième et quatrième nanofils 200, 400, la libération, notamment selon son axe longitudinal, de la deuxième partie 302 du troisième nanofil 300 entre les premier et deuxième espaceurs 10a, 10b. Par « libération », on entend que la surface de la deuxième partie 302 du troisième nanofil 300 s’étendant entre les premier et deuxième espaceurs 10a, 10b devient accessible, notamment cette libération permet de rendre accessibles des faces latérales, supérieure et inférieure de la deuxième partie 302 du troisième nanofil 300. La deuxième partie 302 du troisième nanofil 300 est alors suspendue entre les premier et deuxième espaceurs 10a, 10b (figure 15). Ensuite, le procédé, et plus particulièrement l’étape de formation de la zone de canal 17 du transistor, comporte une étape de croissance (figure 16) par épitaxie d’un matériau, notamment réalisée de manière conforme, à partir de la deuxième partie 302 du troisième nanofil 300, pour former la zone de canal 17 présentant une contrainte en compression induite par la deuxième partie 302 du troisième nanofil 300, notamment selon son axe longitudinal. La contrainte en compression est notamment obtenue par adaptation du paramètre de maille du matériau qui croît depuis la deuxième partie 302 du troisième nanofil 300 lors de la croissance par épitaxie. La zone de canal 17 obtenue est alors, de préférence, en contact avec les premières et troisièmes parties 201, 401, 203, 403 des deuxième et quatrième nanofils 200, 400 qui assurent alors la continuité électrique avec les électrodes de source 11 et de drain 12 (figure 16). Autrement dit, au terme de l’étape de croissance par épitaxie du matériau, la première partie 401 du quatrième nanofil 400 relie la zone de canal 17 à l’électrode de source 11, et la troisième partie 403 du quatrième nanofil 400 relie la zone de canal 17 à l’électrode de drain 12. Par ailleurs, au terme de l’étape de croissance par épitaxie du matériau, la première partie 201 du deuxième nanofil 200 relie la zone de canal 17 à l’électrode de source 11, et la troisième partie 203 du deuxième nanofil 200 relie la zone de canal 17 à l’électrode de drain 12. En particulier, la croissance de ce matériau par épitaxie permet de former une gaine 21 formant la zone de canal 17. La contrainte en compression de la zone de canal 17, notamment de la gaine 21, est le cas échéant strictement supérieure à la contrainte en compression des deuxièmes parties 202, 402 des deuxième et quatrième nanofils 200, 400 avant leur retrait. Par exemple, on dit que la zone de canal 17, ou la gaine 21, est formée par croissance par épitaxie d’un matériau présentant un paramètre de maille à l’état relaxé plus élevé que :
- le paramètre de maille à l’état relaxé du matériau du deuxième nanofil 200,
- le paramètre de maille courant du matériau de la deuxième partie 302 du troisième nanofil 300,
- le paramètre de maille à l’état relaxé du matériau du quatrième nanofil 400. Ceci permet donc de former un transistor plus performant dans le cas pMOS en améliorant la contrainte en compression de la zone de canal 17. Selon un plan de coupe transversal, la gaine 21 comporte un profil fermé. Alternativement, la gaine 21 peut être remplacée par un élément n’ayant pas un profil fermé, en ce sens il est juste nécessaire que cet élément assure une continuité électrique entre les premières parties 201, 401 des deuxième et quatrième nanofils 200, 400 et les troisièmes parties 203, 403 des deuxième et quatrième nanofils 200, 400. Selon un exemple, la gaine 21 est en SiGe qui peut comporter entre 30 % at et 50 % at de germanium d’où il résulte une mise en contrainte adaptée de zone de canal formée par la gaine 21 pour former un transistor performant.
[0045] Le matériau de la gaine 21 comporte notamment du SiGe, ou est à base de SiGe, ou est en SiGe. Lorsque les premières et troisièmes parties 201, 401, 203, 403 des deuxième et quatrième nanofils 200, 400 comportent du germanium au sein d’un alliage avec du silicium, la proportion de germanium dans le SiGe de la gaine 21 est, de préférence, strictement supérieure à celle dans l’alliage utilisé pour former les premières et troisièmes parties 201, 401, 203, 403 des deuxième et quatrième nanofils 200, 400. Ici, les premières et troisièmes parties 201, 401,203, 403 des deuxième et quatrième nanofils 200, 400 permettent une bonne conduction électrique avec la gaine 21 puisqu’il n’y a pas de barrière à franchir du fait de l’utilisation de matériau similaire à celui de la gaine 21. Par matériau similaire, on entend l’utilisation de mêmes éléments chimiques comme le silicium et le germanium mais dans des pourcentages atomiques qui peuvent varier.
[0046] Dans le cadre de la deuxième réalisation particulière, l’étape de croissance par épitaxie du matériau est telle que la zone de canal 17 présente une épaisseur, selon une direction normale à la surface de la deuxième partie 302 du troisième nanofil 300, de l’ordre de, ou égale à, l’épaisseur des deuxième et quatrième nanofils 200,400 mesurée selon la direction d’empilement des premier à cinquième nanofils 100, 200, 300, 400, 500. Ceci permet un auto-alignement de la gaine 21 avec les premières parties 201, 401 restantes des deuxième et quatrième nanofils 200, 400, et avec les troisièmes parties 203, 403 restantes des deuxième et quatrième nanofils 200, 400. L’avantage de cet auto-alignement est de permettre d’optimiser la jonction entre les matériaux des électrodes de source et de drain 11, 12 avec la zone de canal 17. Ici, la zone de canal 17 est en contact avec les premières parties 201, 401 et les troisièmes parties 203, 403 des deuxième et quatrième nanofils 200, 400.
[0047] Dans le cadre de cette deuxième réalisation particulière, et notamment à la manière de la première réalisation particulière, on peut ensuite former un isolant de grille 20 autour de la zone de canal 17, notamment de la gaine 21 (figure 17), puis l’électrode de grille 19 (figure 18). La figure 19 est une vue en coupe transversale partielle selon un plan de coupe situé entre les premier et deuxième espaceurs 10a, 10b permettant de visualiser la zone de canal formée par la gaine 21. L’isolant de grille 20 peut être formé par dépôt d’un matériau adapté de sorte à présenter selon un plan de coupe transversal un profil de section fermée. L’isolant de grille 20 enrobe la gaine 21 tout en reliant les premier et deuxième espaceurs 10a, 10b, puis l’électrode de grille 19 enrobe à son tour l’isolant de grille 20, au centre on retrouve la deuxième partie 302 du troisième nanofil 300.
[0048] Selon un perfectionnement applicable à la deuxième réalisation particulière, les deuxième et quatrième nanofils 200, 400 de l’empilement 2 sont dopés électriquement (en particulier de type P), de préférence par du bore. Ce dopage électrique permet d’améliorer la circulation des porteurs de charge au sein de la zone de canal 17, en proposant un dopage électrique de type P on forme des régions d’extension des électrodes de source et de drain 11, 12 formées par les premières et troisièmes parties 201, 401, 203, 403 des deuxième et quatrième nanofils 200, 400. En ce sens, il en résulte la formation d’une jonction adaptée à la conduction des trous entre les régions d’extension des électrodes 11, 12 et la zone de canal 17. Il en résulte que le transistor pMOS est alors encore plus efficace.
[0049] Selon une variante de la deuxième réalisation particulière et de son perfectionnement où les premières et troisièmes parties 201, 401, 203, 403 des deuxième et quatrième nanofils 200, 400 sont dopées électriquement, la contrainte en compression de la zone de canal 17 n’a pas forcément besoin d’être strictement supérieure à la contrainte en compression des deuxièmes parties 202, 402 des deuxième et quatrième nanofils 200, 400 avant leur retrait puisque la première réalisation particulière évoquée ci-dessus peut quand même être améliorée par le fait du dopage qui améliore le fonctionnement du transistor.
[0050] Comme on l’a évoqué pour chacune des réalisations particulières, un isolant de grille (c’est à dire un matériau isolant électrique) peut être interposé entre l’électrode de grille et la zone de canal. Autrement dit, de manière générale, avant de former l’électrode de grille, le procédé peut comporter une étape de formation d’un isolant de grille de sorte que ce dernier couvre la zone de canal entre les premier et deuxième espaceurs pour éviter la mise en contact de l’électrode de grille avec la zone de canal. L’isolant de grille peut être formé par dépôt d’un matériau adapté, ensuite l’électrode de grille peut être formée par dépôt d’un autre matériau adapté sur l’isolant de grille. De préférence, l’isolant de grille forme une gaine électriquement isolante entourant selon les cas :
- l’ensemble formé par la superposition des deuxièmes parties des deuxième, troisième et quatrième nanofils,
- la gaine formant zone de canal autour de la deuxième partie du troisième nanofil.
[0051] Le présent procédé bien qu’avantageux dans le cadre de la fabrication de transistors de type P (pMOS) peut aussi être adapté pour former des transistors de type N (nMOS) qui pourront être co-intégrés sur un même substrat en utilisant des étapes technologiques communes. Pour cela, il est possible de former un empilement ou une pluralité d’empilements tels que décrits ci-avant et de mettre en œuvre simultanément un maximum d’étapes communes. Ensuite, il sera possible de différencier les transistors nMOS des transistors pMOS en masquant alternativement les structures destinées à former des transistors pMOS et les structures destinées à former des transistors nMOS pour les traiter de manière indépendantes. Le traitement des structures pMOS a été décrit ci-avant. Par exemple, pour former un transistor nMOS, lorsque les structures pMOS sont masquées et protégées, il est possible de retirer les deuxièmes parties des deuxième et quatrième nanofils en vue de libérer la deuxième partie du troisième nanofil qui fera office de zone de canal du transistor nMOS une fois recouverte d’un isolant de grille qui sera à son tour recouvert par l’électrode de grille. Alternativement, après avoir libéré la deuxième partie du troisième nanofil, il est possible de faire croître du silicium sur la deuxième partie du troisième nanofil elle aussi en silicium.
[0052] L’ invention est aussi relative à un dispositif électronique comportant un transistor à effet de champ 1000 (figures 11 et 18), notamment pMOS, muni des premier et deuxième espaceurs 10a, 10b entre lesquels est agencée l’électrode de grille 19 du transistor 1000, cette électrode de grille 19 étant notamment en contact avec les premier et deuxième espaceurs 10a, 10b. Le dispositif comporte notamment le substrat 1 sur lequel est formé le transistor 1000. Les premier et deuxième espaceurs 10a, 10b sont situés entre l’électrode de source 11 du transistor 1000 (notamment en contact avec le premier espaceur 10a) et l’électrode de drain 12 du transistor 1000 (notamment en contact avec le deuxième espaceur 10b). Le transistor 1000 comporte au moins un nano-objet 304 semi-conducteur, notamment formé à partir du troisième nanofil du procédé décrit ci-avant, reliant l’électrode de source 11 à l’électrode de drain 12. Le nano-objet 304 peut être un nanofil de dimensions adaptées, ou une nanoplaque dont des extrémités opposées, de préférence des extrémités longitudinales opposées, sont en contact respectivement avec l’électrode de source 11 et l’électrode de drain 12. Notamment, une première partie 301 du nano-objet 304 est située sous le premier espaceur 10a, et une deuxième partie 302 du nano-objet 304 relie la première partie 301 du nano-objet 304 à une troisième partie 303 du nano-objet 304 située sous le deuxième espaceur 10b. La deuxième partie 302 du nano-objet 304 s’étend notamment dans la région située entre les premier et deuxième espaceurs 10a, 10b. La deuxième partie 302 du nano-objet 304 est notamment située sous l’électrode de grille 19. La première partie 301 du nano-objet 304 est interposée entre, et est en contact avec, des premier et deuxième éléments semi-conducteurs 1001a, 1001b du transistor 1000, ces premier et deuxième éléments semiconducteurs 1001a, 1001b étant de préférence contraints en compression. Les premier et deuxième éléments semi-conducteurs 1001a, 1001b correspondent respectivement aux premières parties 201,401 des deuxième et quatrième nanofils 200, 400 décrits dans le cadre du procédé. Ainsi, le premier élément semiconducteur 1001a est plus proche du substrat 1 que l’est le deuxième élément semi-conducteur 1001b. La troisième partie 303 du nano-objet 304 est interposée entre, et est en contact avec, des troisième et quatrième éléments semiconducteurs 1001c, 1001 d du transistor 1000, les troisième et quatrième éléments semi-conducteurs 1001c, 1001 d étant de préférence contraints en compression. Les troisième et quatrième organes semi-conducteurs 1001c, 1001 d correspondent respectivement aux troisièmes parties 203, 403 des deuxième et quatrième nanofils
200, 400 décrits dans le cadre du procédé. Ainsi, le troisième élément semiconducteur 1001c est plus proche du substrat 1 que l’est le quatrième élément semi-conducteur 1001d. Le premier élément semi-conducteur 1001a relie l’électrode de source 11 à une zone de canal 17 du transistor 1000 contrainte en compression, et le troisième élément semi-conducteur 1001c relie l’électrode de drain 12 à la zone de canal 17 du transistor 1000. Ladite zone de canal 17 est distincte du nano-objet 304, et est notamment formée sur la deuxième partie 302 du nano-objet 304. L’électrode de grille 19 entoure la zone de canal 17 du transistor.
[0053] En corrélation avec la première réalisation particulière décrite ci-avant et visible en figure 11, le transistor 1000 peut comporter des premier et deuxième barreaux semi-conducteurs 204, 404, adoptant par exemple chacun la forme d’un nanofil (correspondant respectivement aux première, deuxième et troisième parties
201, 202, 203, 401, 402, 403 des deuxième et quatrième nanofils 200, 400 du procédé décrit ci-avant). Le nano-objet 304 est agencé entre, et est notamment en contact avec, ces premier et deuxième barreaux semi-conducteurs 204, 404. Le premier barreau semi-conducteur 204 comporte successivement une première partie 201 formant le premier élément 1001a semi-conducteur, une deuxième partie 202 formant la zone de canal 17 (la première zone de canal décrite ci-avant) et une troisième partie 203 formant le troisième élément semi-conducteur 1001c. Par ailleurs, le deuxième barreau semi-conducteur 404 comporte successivement des première, deuxième et troisième parties 401, 402, 403, la deuxième partie 402 du deuxième barreau semi-conducteur 404 formant une zone de canal additionnelle 18 (la deuxième zone de canal décrite ci-avant) du transistor 1000 contrainte en compression, la première partie 401 du deuxième barreau semi-conducteur 404 formant le deuxième élément semi-conducteur 1001b reliant la zone de canal additionnelle 18 à l’électrode de source 11, et la troisième partie 403 du deuxième barreau semi-conducteur 404 formant le quatrième élément semi-conducteur 1001d reliant la zone de canal additionnelle 18 à l’électrode de drain 12. On comprend que les matériaux et dimensions des nanofils et barreaux peuvent être telles que celles décrites dans le cadre du procédé, notamment le nano-objet 304 est en silicium et les premier et deuxième barreaux semi-conducteurs 204, 404 sont en silicium-germanium. Les premier et deuxième barreaux semi-conducteurs 204,
404 forment ici chacun une continuité de matière : ils sont monoblocs. Ici la contrainte en compression au sein des premier et deuxième barreaux semiconducteurs 204, 404 est une contrainte axiale selon un axe passant par les électrodes de source 11 et de drain 12.
[0054] En corrélation avec la deuxième réalisation particulière (figure 18) décrite ci-avant, la deuxième partie 302 du nano-objet 304 est recouverte, notamment en tout ou partie, par un matériau ou une gaine 21 formant la zone de canal 17 contrainte en compression du transistor 1000. Notamment, cette gaine 21, ou ce matériau formant la zone de canal 17, s’étend le long de ladite deuxième partie 302 du nano-objet 304. En particulier, la gaine 21, ou le matériau, formant la zone de canal est agencé dans une région située entre les premier et deuxième espaceurs 10a, 10b. Les premier et deuxième éléments semi-conducteurs 1001a, 1001b relient cette gaine 21 à l’électrode de source 11, et les troisième et quatrième éléments semi-conducteurs 1001c, 1001 d relient cette gaine 21 à l’électrode de drain 12. Les premier à quatrième éléments semi-conducteurs peuvent être dopés électriquement par du bore. Ici le nano-objet 304 peut être un nano-objet de silicium et les premier à quatrième éléments semi-conducteurs 1001a, 1001b, 1001c, 1001 d peuvent être en SiGe dopé ou non par du bore.
[0055] On comprend que tout ce qui a été décrit ci-avant dans le cadre du procédé peut s’appliquer au dispositif décrit ci-dessus qui peut notamment être obtenu par le procédé tel que décrit. Les avantages liés au procédé peuvent s’appliquer au dispositif. Notamment, un isolant de grille 20 est interposé entre la ou les zones de canal 17, 18 et l’électrode de grille 19. Préférentiellement, le nano-objet 304 est un nano-objet de silicium, les premier et deuxième barreaux sont des barreaux de silicium-germanium, les premier à quatrième éléments semi-conducteurs sont en silicium-germanium par exemple dopés électriquement lorsque la zone de canal est une gaine 21 en silicium germanium.
[0056] Le procédé peut permettre la fabrication d’une pluralité de transistors à partir du même empilement 2. Pour chaque transistor, il sera formé une structure comportant une grille sacrificielle et des premiers et deuxième espaceurs avant d’appliquer à chaque structure les étapes correspondantes du procédé de fabrication décrit ci-avant.
[0057] Notamment, les transistors obtenus dans la présente description sont des transistor GAA.
[0058] Selon une réalisation, les deuxième et quatrième nanofils 200, 400 de l’empilement 2 peuvent ne pas être soumis à une contrainte en compression. Dans ce cas, ils sont dopés électriquement, notamment par un dopage de type P, dans le but de former des régions d’extension des électrodes de source et de drain sous 5 les premier et deuxième espaceurs 10a, 10b. Cette réalisation est notamment combinée à la deuxième réalisation particulière dans le sens où la zone de canal est formée par un dépôt de matériau par épitaxie sur la deuxième partie 302 du troisième nanofil 300. Dans ce cas, avant ce dépôt par épitaxie, les deuxièmes parties 202, 402 des deuxième et quatrième nanofils 200, 400 sont retirées. Ici, le 10 procédé permet de conserver les premières et troisièmes parties 201, 401, 203,
403 des deuxième et quatrième nanofils 200, 400 alors dopées de type P pour favoriser la conduction des trous entre les électrodes de source et de drain et la zone de canal 17. Par ailleurs, le dépôt du matériau par épitaxie permet de former la zone de canal contrainte en compression. Selon cette réalisation, les deuxième 15 et quatrième nanofils 200, 400 peuvent être en SiGe dopé de type P, par exemple le dopage de type P est réalisé par du bore.

Claims (13)

  1. Revendications
    1. Procédé de fabrication d’un transistor à effet de champ, caractérisé en ce qu’il comporte :
    - une étape de formation, sur un substrat (1), d’un empilement (2) comportant des premier à cinquième nanofils semi-conducteurs (100, 200, 300, 400, 500) successifs,
    - une étape de réalisation d’une grille sacrificielle (9) et de premier et deuxième espaceurs (10a, 10b) disposés de part et d’autre de la grille sacrificielle (9), la grille sacrificielle (9) et les premier et deuxième espaceurs (10a, 10b) recouvrant une partie de l’empilement (2) comportant des première, deuxième et troisième parties de chacun des premier à cinquième nanofils (100, 200, 300, 400, 500),
    - une étape de retrait de la grille sacrificielle (9),
    - une étape de retrait des deuxièmes parties (102, 502) des premier et cinquième nanofils (100, 500) rendues accessibles par l’étape de retrait de la grille sacrificielle (9),
    - une étape de formation d’une zone de canal (17) du transistor contrainte en compression et distincte de la deuxième partie (302) du troisième nanofil (300), ladite zone de canal (17) étant reliée :
    o à une électrode de source (11) du transistor par la première partie (201) du deuxième nanofil (200), et o à une électrode de drain (12) du transistor par la troisième partie (203) du deuxième nanofil (200),
    - une étape de réalisation d’une électrode de grille (19) du transistor entre les premier et deuxième espaceurs (10a, 10b) et autour de la zone de canal (17).
  2. 2. Procédé selon la revendication précédente, caractérisé en ce que :
    - l’étape de formation de l’empilement (2) est telle que les deuxième et quatrième nanofils (200, 400) sont contraints en compression,
    - ladite zone de canal du transistor est une première zone de canal (17) formée par la deuxième partie (202) du deuxième nanofil (200) reliant les première et troisième parties (201,203) du deuxième nanofil (200),
    - une deuxième zone de canal (18) contrainte en compression du transistor est formée par la deuxième partie (402) du quatrième nanofil (400) reliant les première et troisième parties (401, 403) du quatrième nanofil (400), la première partie (401) du quatrième nanofil (400) reliant l’électrode de source (11) à la deuxième partie (402) du quatrième nanofil (400), et la troisième partie (403) du quatrième nanofil (400) reliant l’électrode de drain (12) à la deuxième partie (402) du quatrième nanofil (400),
    - la deuxième partie (302) du troisième nanofil (300) est disposée entre les deuxièmes parties (202, 402) des deuxième et quatrième nanofils (200, 400), et
    - l’étape de réalisation de l’électrode de grille (19) est telle que ladite électrode de grille (19) entoure un ensemble formé par une superposition des deuxièmes parties (202, 302, 402) des deuxième à quatrième nanofils (200, 300, 400).
  3. 3. Procédé selon la revendication 1, caractérisé en ce que :
    - il comporte une étape de retrait des deuxièmes parties (202, 402) des deuxième et quatrième nanofils (200, 400) d’où il résulte la libération de la deuxième partie (302) du troisième nanofil (300) entre les premier et deuxième espaceurs (10a, 10b),
    - il comporte une étape de croissance par épitaxie d’un matériau, à partir de la deuxième partie (302) du troisième nanofil (300), pour former la zone de canal (17) présentant une contrainte en compression induite par la deuxième partie (302) du troisième nanofil (300),
    - au terme de l’étape de croissance par épitaxie du matériau, la première partie (401) du quatrième nanofil (400) relie la zone de canal (17) à l’électrode de source (11), et la troisième partie (403) du quatrième nanofil (400) relie la zone de canal (17) à l’électrode de drain (12).
  4. 4. Procédé selon la revendication précédente, caractérisé en ce que l’étape de croissance par épitaxie est telle que la zone de canal (17) présente une épaisseur, selon une direction normale à la surface de la deuxième partie (302) du troisième nanofil (300), égale à l’épaisseur des deuxième et quatrième nanofils (200, 400) mesurée selon la direction d’empilement des premier à cinquième nanofils (100, 200, 300, 400, 500).
  5. 5. Procédé selon l’une quelconque des revendications 3 à 4, caractérisé en ce que les deuxième et quatrième nanofils (200, 400) de l’empilement (2) sont dopés électriquement, de préférence par du bore.
  6. 6. Procédé selon l’une quelconque des revendications précédentes, caractérisé en ce que l’étape de formation de l’empilement (2) est telle que le troisième nanofil (300) est un nanofil de silicium, les premier, deuxième, quatrième et cinquième nanofils (100, 200, 300, 400, 500) sont des nanofils de siliciumgermanium, la proportion de germanium dans le silicium-germanium des premier et cinquième nanofils (100, 500) étant strictement supérieure à la proportion de germanium dans le silicium-germanium des deuxième et quatrième nanofils (200, 400).
  7. 7. Procédé selon la revendication précédente, caractérisé en ce que la proportion de germanium dans le silicium-germanium des premier et cinquième nanofils (100, 500) est comprise entre 25% at et 50% at, et en ce que la proportion de germanium dans le silicium-germanium des deuxième et quatrième nanofils (200, 400) est comprise entre 10% at et 40% at.
  8. 8. Procédé selon l’une quelconque des revendications précédentes caractérisé en ce qu’il comporte après l’étape de réalisation de la grille sacrificielle (9) et des premier et deuxième espaceurs (10a, 10b) :
    - une étape de retrait de portions de l’empilement (2) telle que la partie de l’empilement (2) recouverte par la grille sacrificielle (9) et par les premier et deuxième espaceurs (10a, 10b) est conservée, puis
    - une étape de réalisation des électrodes de source et de drain (11, 12) de part et d’autre d’une structure comportant la grille sacrificielle (9) et les premier et deuxième espaceurs (10a, 10b) de sorte que :
    o l’électrode de source (11) soit en contact avec les premières parties (201, 301, 401) des deuxième, troisième et quatrième nanofils (200, 300, 400), et o l’électrode de drain (12) soit en contact avec les troisièmes parties (203, 303, 403) des deuxième, troisième et quatrième nanofils (200, 300, 400).
  9. 9. Procédé selon la revendication précédente, caractérisé en ce qu’il comporte, entre l’étape de retrait des portions de l’empilement (2) et l’étape de réalisation des électrodes de source et de drain (11,12):
    - une étape de retrait de tout ou partie des premières et troisièmes parties (101, 103, 501, 503) des premier et cinquième nanofils (100, 500) situées sous les premier et deuxième espaceurs (10a, 10b) de sorte à former des cavités (13),
    - une étape de remplissage des cavités (13) par un isolant électrique pour former des espaceurs internes (14) destinés à séparer et isoler électriquement l’électrode de grille (19) du transistor par rapport aux électrodes de source et de drain (11, 12) du transistor.
  10. 10. Procédé selon l’une quelconque des revendications précédentes, caractérisé en ce que :
    - le troisième nanofil (300) présente une épaisseur, mesurée selon une direction d’empilement des premier à cinquième nanofils (100, 200, 300, 400, 500), comprise entre 2nm et 15nm,
    - les deuxième et quatrième nanofils (200, 400) présentent chacun une épaisseur, mesurée selon la direction d’empilement des premier à cinquième nanofils (100, 200, 300, 400, 500), comprise entre 1nm et 5nm,
    - les premier et cinquième nanofils (100, 500) présentent chacun une épaisseur, mesurée selon la direction d’empilement des premier à cinquième nanofils (100, 200, 300, 400, 500), comprise entre 5nm et 25nm.
  11. 11. Dispositif électronique comportant un transistor (1000) à effet de champ muni de premier et deuxième espaceurs (10a, 10b) entre lesquels est agencée une électrode de grille (19) du transistor (1000), les premier et deuxième espaceurs (10a, 10b) étant situés entre une électrode de source (11) du transistor (1000) et une électrode de drain (12) du transistor (1000), ledit transistor (1000) comprenant au moins un nano-objet (304) semi-conducteur reliant l’électrode de source (11) à l’électrode de drain (12), une première partie (301) du nano-objet (304) étant située sous le premier espaceur (10a), et une deuxième partie (302) du nano-objet (304) reliant la première partie (301) du nano-objet (304) à une troisième partie (303) du nano-objet (304) située sous le deuxième espaceur (10b), caractérisé en ce que :
    la première partie (301) du nano-objet (304) est interposée entre, et est en contact avec, des premier et deuxième éléments semi-conducteurs (1001a, 1001b) du transistor (1000), lesdits premier et deuxième éléments semiconducteurs (1001a, 1001b) étant de préférence contraints en compression,
    - la troisième partie (303) du nano-objet (304) est interposée entre, et est en contact avec, des troisième et quatrième éléments semi-conducteurs (1001c, 1001d) du transistor (1000), lesdits troisième et quatrième éléments semi-conducteurs (1001c, 1001d) étant de préférence contraints en compression,
    - le premier élément semi-conducteur (1001 a) relie l’électrode de source (11 ) à une zone de canal (17) du transistor (1000) contrainte en compression, et le troisième élément semi-conducteur (1001c) relie l’électrode de drain (12) à la zone de canal (17) du transistor (1000), ladite zone de canal (17) étant distincte du nano-objet (304),
    - l’électrode de grille entoure la zone de canal (17) du transistor.
  12. 12. Dispositif selon la revendication précédente, caractérisé en ce que le transistor (1000) comporte des premier et deuxième barreaux semi-conducteurs (204, 404), le nano-objet (304) étant agencé entre les premier et deuxième barreaux, le premier barreau (204) comportant successivement une première partie (201) formant le premier élément semi-conducteur (1001a), une deuxième partie (202) formant la zone de canal (17), et une troisième partie (203) formant le troisième élément semi-conducteur (1001c), et en ce que le deuxième barreau (404) comporte successivement des première, deuxième et troisième parties (401, 402, 403), la deuxième partie (402) du deuxième barreau (404) formant une zone de canal additionnelle (18) du transistor (1000) contrainte en compression, la première partie (401) du deuxième barreau (404) formant le deuxième élément (1001b) reliant la zone de canal additionnelle (18) à l’électrode de source (11), et la troisième partie (403) du deuxième barreau (404) formant le quatrième élément (1001 d) reliant la zone de canal additionnelle (18) à l’électrode de drain (12).
  13. 13. Dispositif selon la revendication 11, caractérisé en ce que la deuxième partie (302) du nano-objet (304) est recouverte par une gaine (21) formant la zone de canal (17) contrainte en compression du transistor (1000), les premier et 5 deuxième éléments semi-conducteurs (1001a, 1001b) reliant cette gaine (21) à l’électrode de source (11 ), et les troisième et quatrième éléments semi-conducteurs (1001c, 1001 d) reliant cette gaine (21) à l’électrode de drain (12).
FR1760713A 2017-11-14 2017-11-14 Procede de fabrication d'un transistor a effet de champ Active FR3073666B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1760713A FR3073666B1 (fr) 2017-11-14 2017-11-14 Procede de fabrication d'un transistor a effet de champ
US16/190,747 US10818775B2 (en) 2017-11-14 2018-11-14 Method for fabricating a field-effect transistor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1760713 2017-11-14
FR1760713A FR3073666B1 (fr) 2017-11-14 2017-11-14 Procede de fabrication d'un transistor a effet de champ

Publications (2)

Publication Number Publication Date
FR3073666A1 true FR3073666A1 (fr) 2019-05-17
FR3073666B1 FR3073666B1 (fr) 2019-11-22

Family

ID=61224033

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1760713A Active FR3073666B1 (fr) 2017-11-14 2017-11-14 Procede de fabrication d'un transistor a effet de champ

Country Status (2)

Country Link
US (1) US10818775B2 (fr)
FR (1) FR3073666B1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3945600A1 (fr) * 2020-07-30 2022-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Dispositif multigrille et procédés associés

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020110169A1 (de) * 2019-10-31 2021-05-06 Taiwan Semiconductor Manufacturing Co., Ltd. Struktur und bildungsverfahren einer halbleitervorrichtung mitstressor
US11631770B2 (en) 2019-10-31 2023-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device with stressor
CN113889413B (zh) * 2021-09-13 2022-08-30 上海集成电路制造创新中心有限公司 环栅器件及其源漏制备方法、器件制备方法、电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8778768B1 (en) * 2013-03-12 2014-07-15 International Business Machines Corporation Non-replacement gate nanomesh field effect transistor with epitixially grown source and drain
US20160276484A1 (en) * 2013-12-19 2016-09-22 Intel Corporation Non-Planar Semiconductor Device Having Hybrid Geometry-Based Active Region
US20170025314A1 (en) * 2015-07-02 2017-01-26 Imec Vzw Semiconductor devices comprising multiple channels and method of making same
US20170047452A1 (en) * 2013-10-03 2017-02-16 Intel Corporation Internal spacers for nanowire transistors and method of fabrication thereof
WO2017052644A1 (fr) * 2015-09-25 2017-03-30 Intel Corporation Fabrication de dispositifs à nanofils multicanaux ayant espaceurs internes auto-alignés et de transistors finfet soi à l'aide d'un recouvrement sélectif de nitrure de silicium

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9484447B2 (en) 2012-06-29 2016-11-01 Intel Corporation Integration methods to fabricate internal spacers for nanowire devices
US9257545B2 (en) * 2013-09-12 2016-02-09 Globalfoundries Inc. Stacked nanowire device with variable number of nanowire channels
EP3238242A4 (fr) * 2014-12-24 2018-09-05 Intel Corporation Structure épitaxiale ingaas et procédé de gravure humide pour permettre une grille enrobante (gaa) iii-v dans une tranchée art

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8778768B1 (en) * 2013-03-12 2014-07-15 International Business Machines Corporation Non-replacement gate nanomesh field effect transistor with epitixially grown source and drain
US20170047452A1 (en) * 2013-10-03 2017-02-16 Intel Corporation Internal spacers for nanowire transistors and method of fabrication thereof
US20160276484A1 (en) * 2013-12-19 2016-09-22 Intel Corporation Non-Planar Semiconductor Device Having Hybrid Geometry-Based Active Region
US20170025314A1 (en) * 2015-07-02 2017-01-26 Imec Vzw Semiconductor devices comprising multiple channels and method of making same
WO2017052644A1 (fr) * 2015-09-25 2017-03-30 Intel Corporation Fabrication de dispositifs à nanofils multicanaux ayant espaceurs internes auto-alignés et de transistors finfet soi à l'aide d'un recouvrement sélectif de nitrure de silicium

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3945600A1 (fr) * 2020-07-30 2022-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Dispositif multigrille et procédés associés

Also Published As

Publication number Publication date
US10818775B2 (en) 2020-10-27
FR3073666B1 (fr) 2019-11-22
US20190157422A1 (en) 2019-05-23

Similar Documents

Publication Publication Date Title
FR3073666B1 (fr) Procede de fabrication d'un transistor a effet de champ
EP1266409B1 (fr) Transistor mos a source et drain metalliques, et procede de fabrication d'un tel transistor
FR3060840A1 (fr) Procede de realisation d'un dispositif semi-conducteur a espaceurs internes auto-alignes
FR3086456A1 (fr) Procede de realisation de transistors superposes
EP3502048B1 (fr) Procede de realisation de transistor fet a canal contraint
EP3502047A1 (fr) Transistor fet à nanofil à resistance de contact reduite
FR3011386A1 (fr) Transistor mos a espaceurs d'air
EP0426251A1 (fr) Procédé pour fabriquer un dispositif à transistors MIS ayant une électrode de grille en forme de "T" inversé
FR3060841A1 (fr) Procede de realisation d'un dispositif semi-conducteur a espaceurs internes auto-alignes
FR3060838A1 (fr) Procede de realisation d'un dispositif semi-conducteur a canal contraint en compression
FR3060839A1 (fr) Procede de realisation d'un dispositif semi-conducteur a nanofil et espaceurs externe et interne alignes
FR3057703B1 (fr) Procede de fabrication d’un transistor a effet de champ a grille enrobante
EP2835832A2 (fr) Procede ameliore de realisation de zones dopees et/ou exercant une contrainte sous les espaceurs d'un transistor
EP3026711B1 (fr) Procede ameliore pour induire une contrainte dans un canal de transistor a l'aide de regions source/drain sacrificielles et d'un remplacement de grille
EP2667416A1 (fr) Transistor à base de nanofil, procédé de fabrication du transistor et composant semi-conducteur intégrant le transistor
FR3057702A1 (fr) Procede de fabrication d'un transistor a effet de champ a grille enrobante
FR3011119A1 (fr) Procede de realisation d'un transistor
EP3503175A1 (fr) Procede de realisation d'un substrat semi-conducteur comprenant au moins une portion de semi-conducteur contraint en compression
EP3442027B1 (fr) Procede de formation de regions d'extension dopees dans une structure a nanofils superposes
EP3079178B1 (fr) Procede de fabrication d'un circuit integre cointegrant un transistor fet et un point memoire oxram
FR3040538A1 (fr) Transistor mos et son procede de fabrication
EP1615271B1 (fr) Procédé pour contraindre un motif mince
FR2976401A1 (fr) Composant electronique comportant un ensemble de transistors mosfet et procede de fabrication
FR3049110A1 (fr) Procede de fabrication d'un transistor a effet de champ a capacite parasite reduite
EP3783644A1 (fr) Procédé de fabrication de composants microélectroniques

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20190517

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7