FR3060843B1 - Methode de fabrication d'une tranche de silicium a jonction p-n et tranche de silicium a jonction p-n - Google Patents
Methode de fabrication d'une tranche de silicium a jonction p-n et tranche de silicium a jonction p-n Download PDFInfo
- Publication number
- FR3060843B1 FR3060843B1 FR1761979A FR1761979A FR3060843B1 FR 3060843 B1 FR3060843 B1 FR 3060843B1 FR 1761979 A FR1761979 A FR 1761979A FR 1761979 A FR1761979 A FR 1761979A FR 3060843 B1 FR3060843 B1 FR 3060843B1
- Authority
- FR
- France
- Prior art keywords
- type
- silicon substrate
- monocrystalline silicon
- junction
- type monocrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 186
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 186
- 239000010703 silicon Substances 0.000 title claims abstract description 186
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 240
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 221
- 238000000034 method Methods 0.000 claims abstract description 49
- -1 fluoride ions Chemical class 0.000 claims abstract description 44
- 238000005530 etching Methods 0.000 claims abstract description 10
- 230000001678 irradiating effect Effects 0.000 claims abstract description 4
- 235000012431 wafers Nutrition 0.000 claims description 136
- 239000002019 doping agent Substances 0.000 claims description 34
- 229910052731 fluorine Inorganic materials 0.000 claims description 33
- 239000011737 fluorine Substances 0.000 claims description 33
- 239000013078 crystal Substances 0.000 claims description 26
- 238000000227 grinding Methods 0.000 claims description 10
- 238000005498 polishing Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 79
- 239000001301 oxygen Substances 0.000 description 50
- 229910052760 oxygen Inorganic materials 0.000 description 50
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 49
- 230000008569 process Effects 0.000 description 33
- 238000010438 heat treatment Methods 0.000 description 27
- 230000000694 effects Effects 0.000 description 23
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical group [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 19
- 230000007547 defect Effects 0.000 description 17
- 238000001994 activation Methods 0.000 description 16
- 125000004429 atom Chemical group 0.000 description 16
- 230000004913 activation Effects 0.000 description 15
- 229910052786 argon Inorganic materials 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 13
- 238000001556 precipitation Methods 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 9
- 230000000644 propagated effect Effects 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 7
- 238000001816 cooling Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 239000002344 surface layer Substances 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 5
- 239000012298 atmosphere Substances 0.000 description 5
- 239000000969 carrier Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 238000001953 recrystallisation Methods 0.000 description 3
- XUIMIQQOPSSXEZ-RNFDNDRNSA-N silicon-32 atom Chemical compound [32Si] XUIMIQQOPSSXEZ-RNFDNDRNSA-N 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000002231 Czochralski process Methods 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000002845 discoloration Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000009643 growth defect Effects 0.000 description 1
- 230000008642 heat stress Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910021642 ultra pure water Inorganic materials 0.000 description 1
- 239000012498 ultrapure water Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Recrystallisation Techniques (AREA)
- Chemical Vapour Deposition (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Photovoltaic Devices (AREA)
Abstract
Il est prévu un procédé de fabrication d'une plaquette de silicium à jonction p-n permettant de réduire un courant de fuite dans un dispositif électrique vertical. Le procédé (100) comprend : une première étape d'irradiation d'une surface d'un substrat de silicium monocristallin de type p (10) et d'une surface d'un substrat de silicium monocristallin de type n (20) avec des ions de fluor sous vide à température normale, en attaquant de ce fait la surface de chaque substrat pour faire des surfaces des substrats des surfaces activées (10A, 20A) ; et, à la suite de la première étape, une deuxième étape d'intégration du substrat de silicium monocristallin de type p (10) et du substrat de silicium monocristallin de type n (20) en mettant les surfaces activées en contact l'une avec l'autre sous vide à température normale, pour obtenir de ce fait une plaquette de silicium à jonction p-n (100).
Description
PROCEDE DE FABRICATION DE PLAQUETTE DE SILICIUM A JONCTION P-N ET PLAQUETTE DE SILICIUM A JONCTION P-N
DOMAINE TECHNIQUE
[0001] La présente divulgation concerne un procédé de fabrication d’une plaquette de silicium à jonction p-n et une plaquette de silicium à jonction p-n.
ARRIERE-PLAN
[0002] Le document JP H09-213 946 A (PTL 1) décrit une croissance épitaxiale en tant que procédé de fabrication d’une plaquette de silicium à jonction p-n utilisée dans des dispositifs verticaux. Spécifiquement, une plaquette de silicium à jonction p-n est obtenue par croissance épitaxiale, sur un substrat de support, d’une couche épitaxiale comportant un type de conductivité opposé à celui du substrat de support par dépôt chimique en phase vapeur en particulier. Pour réaliser des opérations à haute tension d’un dispositif électrique vertical, une couche épitaxiale d’une épaisseur supérieure ou égale à 100 pm doit subir une croissance épitaxiale.
[0003] Le document JP H10-092 702 A (PTL 2) décrit la technique suivante en tant que procédé de liaison de substrats de silicium l’un à l’autre sous vide à une température normale (ce à quoi il est fait ci-après référence en tant que processus de liaison sous vide à température normale). Une surface de chacun de deux substrats de silicium est d’abord soumise à un traitement d’activation effectué par irradiation avec un faisceau d’atomes rapides d’argon sous vide à une température normale, en faisant de ce fait de la surface de chaque substrat une surface activée. Les surfaces activées sont ensuite mises en contact l’une avec l’autre sous vide à une température normale, en liant de ce fait les deux substrats de silicium l’un à l’autre avec les surfaces activées formant une interface liée.
LISTE DE CITATIONS
[0004] Documents de brevet
PTL 1 : JP H09-213 946 A
PTL 2 : JPH10-092 702 A
RESUME
[0005] Néanmoins, dans le processus de croissance épitaxiale selon PTL 1, il faut beaucoup de temps pour former la couche épitaxiale avec une épaisseur supérieure ou égale à 100 pm. Le processus pâtit de problèmes. En particulier, des plaquettes ne peuvent pas résister à une contrainte thermique au cours de la croissance épitaxiale, ce qui engendre un glissement, la formation de dislocations, et la diffusion de dopants dans le substrat de support dans la couche épitaxiale.
[0006] Pour résoudre les problèmes susmentionnés, les inventeurs ont envisagé la fabrication d’une plaquette de silicium à jonction p-n en utilisant le processus de liaison sous vide à température normale selon PTL 2 au lieu du processus de croissance épitaxiale. Pour le processus de liaison sous vide à température normale, une surface de chacun de deux substrats de silicium est généralement irradiée avec de l’argon pour effectuer un traitement d’activation comme dans la technique décrite dans PTL 2. Les inventeurs ont fabriqué une plaquette de silicium à jonction p-n selon le procédé suivant. Une surface d’un substrat de silicium monocristallin de type p et une surface d’un substrat de silicium monocristallin de type n sont d’abord irradiées sous vide à température normale avec des ions d’argon produits par ionisation d’argon dans une atmosphère de plasma, en faisant de ce fait de la surface de chaque substrat une surface activée. Les surfaces activées sont ensuite mises en contact Tune avec l’autre sous vide à température normale, en liant de ce fait le substrat de silicium monocristallin de type p et le substrat de silicium monocristallin de type n l’un à l’autre avec les surfaces activées formant une interface liée. Une plaquette de silicium à jonction p-n est ainsi obtenue.
[0007] Néanmoins, lorsqu’une tension est appliquée à un dispositif électrique vertical fabriqué en utilisant la plaquette de silicium à jonction p-n obtenue comme cela a été décrit ci-dessus, une fuite de courant n’est pas suffisamment réduite. Nous avons donc constaté l’existence d’une marge d’amélioration.
[0008] Compte tenu des problèmes susmentionnés, il pourrait être utile de proposer un procédé de fabrication d’une plaquette de silicium à jonction p-n permettant de fabriquer une plaquette de silicium à jonction p-n engendrant une réduction d’un courant de fuite dans un dispositif électrique vertical. Il pourrait également être utile de proposer une plaquette de silicium à jonction p-n permettant la réduction d’un courant de fuite dans un dispositif électrique vertical.
[0009] Pour relever les défis susmentionnés, les inventeurs se sont concentrés sur le voisinage de l’interface liée d’une plaquette de silicium à jonction p-n, et ils ont effectué une analyse du voisinage de l’interface liée. Ils ont ainsi découvert la présence d’oxygène à proximité de l’interface liée, l’oxygène agissant en tant que source de courant de fuite. Les inventeurs ont découvert que cet oxygène provient de couches d’oxyde natif d’une épaisseur de 5 angstrôms à 20 angstrôms formées sur des couches de surface du substrat de silicium monocristallin de type p et du substrat de silicium monocristallin de type n. Une couche d’oxyde natif d’une épaisseur de 5 angstrôms à 20 angstrôms est généralement formée sur une couche de surface de chacun du substrat de silicium monocristallin de type p et du substrat de silicium mono cristallin de type n qui ne sont pas maintenus dans une atmosphère non oxydante. L’oxygène dans les couches d’oxyde natif est forcé par l’irradiation avec des ions d’argon dans une région plus profonde qu’une région dans laquelle les couches d’oxyde natif sont présentes. Il est fait référence ci-après à ce phénomène en tant que « propagation ». Lorsqu’une plaquette de silicium à jonction p-n est fabriquée par liaison du substrat de silicium monocristallin de type p et du substrat de silicium monocristallin de type n l’un à l’autre subissant une propagation d’oxygène, l’oxygène reste à proximité de l’interface liée et agit en tant que source de courant de fuite.
[0010] Les inventeurs ont envisagé un processus de liaison sous vide à température normale, permettant de réduire l’oxygène restant à proximité de l’interface liée. Ils ont considéré que la quantité d’oxygène dans les couches d’oxyde natif et l’oxygène de propagation puissent être réduits par l’effet corrosif des ions de fluor. Sur la base de cette idée, les inventeurs ont découvert que l’oxygène restant à proximité de l’interface liée peut être réduit en utilisant les ions de fluor au lieu des ions d’argon pour l’irradiation d’ions. Cela permet de réduire significativement le courant de fuite dans un dispositif électrique vertical.
[0011] Cette divulgation est basée sur les éléments découverts susmentionnés. Elle présente les caractéristiques principales suivantes : (1) Un procédé de fabrication d’une plaquette de silicium à jonction p-n, comprenant : une première étape d’irradiation d’une surface d’un substrat de silicium monocristallin de type p et d’une surface d’un substrat de silicium monocristallin de type n avec des ions de fluor sous vide à température normale, en attaquant de ce fait la surface de chaque substrat pour faire de la surface de chaque substrat une surface activée ; et à la suite de la première étape, une deuxième étape d’intégration du substrat de silicium monocristallin de type p et du substrat de silicium monocristallin de type n en mettant les surfaces activées en contact l’une avec l’autre sous vide à température normale, pour obtenir de ce fait une plaquette de silicium à jonction p-n.
[0012] (2) Selon des premiers modes de réalisation de l’invention, le procédé de fabrication d’une plaquette de silicium à jonction p-n selon (1) ci-dessus peut comprendre, avant la première étape, une étape de formation, sur une surface du substrat de silicium monocristallin de type p, d’une couche épitaxiale de silicium de type n présentant une épaisseur inférieure ou égale à 50 pm avec une concentration de dopant supérieure à une concentration de dopant du substrat de silicium monocristallin de type n, dans lequel, à la première étape, une surface de la couche épitaxiale de silicium de type n au lieu de la surface du substrat de silicium monocristallin de type p est irradiée avec des ions de fluor sous vide à température normale, en attaquant de ce fait la surface de la couche épitaxiale de silicium de type n pour faire de la surface de la couche épitaxiale de silicium de type n une couche activée.
[0013] (3) Selon des deuxièmes modes de réalisation de l’invention, le procédé de fabrication d’une plaquette de silicium à jonction p-n selon (1) ci-dessus peut comprendre, avant la première étape, une étape de formation, sur une surface du substrat de silicium monocristallin de type n, d’une couche épitaxiale de silicium de type p présentant une épaisseur inférieure ou égale à 50 pm avec une concentration de dopant supérieure à une concentration de dopant du substrat de silicium monocristallin de type p, dans lequel, à la première étape, une surface de la couche épitaxiale de silicium de type p au lieu de la surface du substrat de silicium monocristallin de type n est irradiée avec des ions de fluor sous vide à température normale, en attaquant de ce fait la surface de la couche épitaxiale de silicium de type p pour faire de la surface de la couche épitaxiale de silicium de type p une surface activée.
[0014] D’autres caractéristiques (4) à (7) sont facultatives : (4) Le procédé de fabrication d’une plaquette de silicium à jonction p-n selon l’un quelconque de (1) à (3) ci-dessus, dans lequel un dosage des ions de fluor à irradier à la première étape est 1 x 1015 atomes/cm2 ou plus et 1 x 1018 atomes/cm2 ou moins.
[0015] (5) Le procédé de fabrication d’une plaquette de silicium à jonction p-n selon l’un quelconque de (1) à (4) ci-dessus, dans lequel le substrat de silicium monocristallin de type p et le substrat de silicium monocristallin de type n sont des plaquettes de silicium qui ne contiennent pas d’amas de dislocations et de COP.
[0016] (6) Le procédé de fabrication d’une plaquette de silicium à jonction p-n selon l’un quelconque de (1) à (5) ci-dessus, dans lequel le substrat de silicium monocristallin de type p et le substrat de silicium monocristallin de type n ont le même sens de cristaux.
[0017] (7) Le procédé de fabrication d’une plaquette de silicium à jonction p-n selon l’un quelconque de (1) à (6) ci-dessus, comprenant en outre, après la deuxième étape, une étape de meulage et de polissage d’au moins l’un du substrat de silicium monocristallin de type p et du substrat de silicium monocristallin de type n constituant la plaquette de silicium à jonction p-n.
[0018] (8) L’invention propose également une plaquette de silicium à jonction p-n comprenant : un substrat de silicium monocristallin de type p ; et un substrat de silicium monocristallin de type n en contact avec le substrat de silicium monocristallin de type p, dans laquelle, dans un profil de concentration d’oxygène dans le sens de profondeur de la plaquette de silicium à jonction p-n, aucun pic n’est observé pour une interface entre le substrat de silicium monocristallin de type p et le substrat de silicium monocristallin de type n.
[0019] (9) En particulier pour les premiers modes de réalisation de l’invention, et éventuellement pour d’autres modes de réalisation, la plaquette de silicium à jonction p-n selon (8) ci-dessus peut en outre comprendre, entre le substrat de silicium monocristallin de type p et le substrat de silicium monocristallin de type n, une couche épitaxiale de silicium de type n présentant une épaisseur inférieure ou égale à 50 μηι avec une concentration de dopant supérieure à une concentration de dopant du substrat de silicium monocristallin de type n, dans laquelle, dans un profil de concentration d’oxygène dans le sens de profondeur de la plaquette de silicium à jonction p-n, aucun pic n’est observé pour une interface entre la couche épitaxiale de silicium de type n et le substrat de silicium monocristallin de type n au lieu de l’interface entre le substrat de silicium monocristallin de type p et le substrat de silicium monocristallin de type n.
[0020] (10) En particulier pour les deuxièmes modes de réalisation de l’invention, et éventuellement pour d’autres modes de réalisation, la plaquette de silicium à jonction p-n selon (8) ci-dessus peut en outre comprendre, entre le substrat de silicium monocristallin de type p et le substrat de silicium monocristallin de type n, une couche épitaxiale de silicium de type p présentant une épaisseur inférieure ou égale à 50 pm avec une concentration de dopant supérieure à une concentration de dopant du substrat de silicium monocristallin de type p, dans laquelle, dans un profil de concentration d’oxygène dans le sens de profondeur de la plaquette de silicium à jonction p-n, aucun pic n’est observé pour une interface entre la couche épitaxiale de silicium de type p et le substrat de silicium monocristallin de type p au lieu de l’interface entre le substrat de silicium monocristallin de type p et le substrat de silicium monocristallin de type n.
[0021] (11) D’autres caractéristiques sont facultatives :
La plaquette de silicium à jonction p-n selon l’un quelconque de (8) à (10) ci-dessus, dans laquelle le substrat de silicium monocristallin de type p et le substrat de silicium monocristallin de type n sont des plaquettes de silicium qui ne contiennent pas d’amas de dislocations et de COP.
[0022] (12) La plaquette de silicium à jonction p-n selon l’un quelconque de (8) à (11) ci-dessus, dans laquelle le substrat de silicium monocristallin de type p et le substrat de silicium monocristallin de type n ont le même sens de cristaux.
[0023] La présente divulgation prévoit une plaquette de silicium à jonction p-n permettant de réduire un courant de fuite dans un dispositif électrique vertical.
BREVE DESCRIPTION DES FIGURES
[0024] Dans les dessins annexés : la figure 1 est une vue schématique en coupe transversale illustrant un procédé de fabrication d’une plaquette de silicium à jonction p-n 100 selon le mode de réalisation 1 ; la figure 2 est une vue schématique en coupe transversale illustrant un procédé de fabrication d’une plaquette de silicium à jonction p-n 200 selon le mode de réalisation 2 ; la figure 3 est une vue schématique en coupe transversale d’un appareil utilisé dans une liaison sous vide à température normale dans un mode de réalisation ; la figure 4 est un schéma illustrant le rapport du taux de tirage sur le gradient de température dans l’interface solide-liquide et la répartition de défauts dans une coupe transversale d’un lingot de silicium monocristallin ; la figure 5 est une vue schématique en coupe transversale illustrant un procédé de fabrication d’une plaquette de silicium à jonction p-n 300 selon un exemple comparatif ; la figure 6A est un graphique illustrant le profil de concentration d’oxygène dans le sens de profondeur d’une plaquette de silicium à jonction p-n d’un exemple ; et la figure 6B est un graphique illustrant le profil de concentration d’oxygène dans le sens de profondeur d’une plaquette de silicium à jonction p-n d’un exemple comparatif.
DESCRIPTION DETAILLEE
[0025] Des modes de réalisation de la présente divulgation vont être décrits en détail ci-après en référence aux dessins annexés. En principe, des composants similaires portent des numéros de référence identiques, et leur description n’est pas répétée. Sur les figures 1 et 2, pour faciliter la description, l’épaisseur des couches d’oxyde natif 12, 22, 34 et l’épaisseur d’une couche épitaxiale de silicium 32 sont exagérées par rapport à l’épaisseur d’un substrat de silicium monocristallin de type p 10 et à l’épaisseur d’un substrat de silicium monocristallin de type n 20. Les épaisseurs ne sont pas à l’échelle.
[0026] (Procédé de fabrication d’une plaquette de silicium à jonction p-n)
Un procédé de fabrication d’une plaquette de silicium à jonction p-n selon le mode de réalisation 1 est illustré sur la figure 1, et un procédé de fabrication d’une plaquette de silicium à jonction p-n selon le mode de réalisation 2 est illustré sur la figure 2.
[0027] (Mode de réalisation 1)
Un procédé de fabrication d’une plaquette de silicium à jonction p-n selon le mode de réalisation 1 va être décrit en référence à la figure 1.
[0028] [Etape 1]
En référence à la figure 1, des couches d’oxyde natif 12, 22 présentant une épaisseur de 5 angstrôms à 20 angstrôms sont formées respectivement sur des couches de surface du substrat de silicium monocristallin de type p 10 et du substrat de silicium monocristallin de type n 20 qui ne sont pas maintenues dans une atmosphère non oxydante. A l’étape 1, une surface du substrat de silicium monocristallin de type p 10 et une surface du substrat de silicium monocristallin de type n 20 sont irradiées avec des ions de fluor sous vide à température normale. Comme cela est illustré sur la figure 1, une surface du substrat de silicium monocristallin de type p 10 et une surface du substrat de silicium monocristallin de type n 20 sont attaquées pour être des surfaces activées 10A et 20A en raison de l’effet corrosif et de l’effet d’activation des ions de fluor. Des liaisons pendantes de silicium ont intrinsèquement apparu dans ces surfaces activées 10A, 20A. L’une des caractéristiques de la présente divulgation est que des ions de fluor sont utilisés en tant qu’ions d’irradiation à l’étape 1. L’importance technique de cette approche va être décrite ci-après.
[0029] [Etape 2]
En référence à la figure 1, à la suite de l’étape 1, les surfaces activées sont mises en contact l’une avec l’autre sous vide à température normale. Cela permet à la force de liaison d’agir instantanément sur les surfaces activées, de sorte que le substrat de silicium monocristallin de type p 10 et le substrat de silicium monocristallin de type n 20 soient fermement joints l’un à l’autre pour être intégrés aux surfaces activées constituant une interface liée, en obtenant de ce fait une plaquette de silicium à jonction p-n. Ainsi, dans le processus de liaison sous vide à température normale, deux substrats sont instantanément et fermement liés à température normale. Cela empêche la diffusion de dopants dans le substrat de silicium monocristallin de type p 10 vers le substrat de silicium monocristallin de type n et la diffusion de dopants dans le substrat de silicium monocristallin de type n 20 vers le substrat de silicium monocristallin de type p 10. En outre, à la différence des procédés conventionnels dans lesquels une plaquette de silicium à jonction p-n est fabriquée par croissance d’une couche épitaxiale sur un substrat de support au cours d’une longue durée, le processus de liaison sous vide à température normale permet une liaison instantanée et ferme entre deux substrats, en empêchant le glissement et la formation de dislocations.
[0030] En référence à la figure 3, l’un des modes de réalisation d’un appareil utilisé pour mettre en œuvre les étapes 1 et 2 va être décrit en détail ci-après. Un appareil de liaison sous vide à température normale 40 comporte une chambre à plasma 41, une entrée de gaz 42, une pompe à vide 43, un dispositif d’application de tension d’impulsion 44, et des porte-plaquettes 45A, 45B.
[0031] Tout d’abord, le substrat de silicium monocristallin de type p 10 et le substrat de silicium monocristallin de type n 20 sont respectivement placés et fixés sur les porte-plaquettes 45A, 45B dans la chambre à plasma 41. Ensuite, la chambre à plasma 41 est dépressurisée en utilisant la pompe à vide 43, et une source de gaz constituée d’un composé de source de fluor est introduite dans la chambre à plasma 41 à travers l’entrée de gaz 42. Le composé de source de fluor n’est pas particulièrement limité à condition d’avoir l’effet corrosif et l’effet d’activation. Des exemples spécifiques sont en particulier CF4 et SF6.
[0032] Ensuite, une tension positive est appliquée sous forme d’impulsions aux porte-plaquettes 45A, 45B (ainsi qu’au substrat de silicium monocristallin de type p 10 et au substrat de silicium monocristallin de type n 20) par le dispositif d’application de tension d’impulsion 44. Cela engendre la formation de plasma en raison de la décomposition du gaz de source, et les ions de fluor (F ) contenus dans le plasma formé sont accélérés et tirés sur le substrat de silicium monocristallin de type p 10 et sur le substrat de silicium monocristallin de type n 20.
[0033] Le dosage des ions de fluor à propager est de préférence de 1 x 1015 atomes/cm2 ou plus et de 1 x 1018 atomes/cm2 ou moins. Un dosage de 1 x 1015 atomes/cm2 ou plus permet d’effectuer un traitement d’attaque et d’activation stable, tandis qu’un dosage de 1 x 1018 atomes/cm2 ou moins permet de rétablir la cristallinité de couches endommagées uniquement par un traitement thermique dans un processus de dispositif.
[0034] Les conditions de la pression de chambre, la tension d’impulsion et la température de substrat à l’étape 1 vont être décrites en détail ci-après.
[0035] La pression de chambre de la chambre à plasma 41 est de préférence réglée à 1 x 10'5 Pa ou moins. Lorsque la pression de chambre est réglée à 1 x 10‘5 Pa ou moins, des éléments comme du silicium qui sont éjectés du substrat de silicium monocristallin de type p 10 et du substrat de silicium monocristallin de type n sont rattachés aux surfaces irradiées des substrats 10, 20, ce qui empêche toute réduction du taux de formation de liaisons pendantes.
[0036] La tension d’impulsion appliquée au substrat de silicium monocristallin de type p 10 et la tension d’impulsion appliquée au substrat de silicium monocristallin de type n 20 sont réglées de sorte que l’énergie d’accélération des ions de fluor (F ) tirés sur les substrats 10, 20 soit 100 eV ou plus et 5 keV ou moins. Lorsque la tension d’impulsion est supérieure ou égale à 100 eV, il est possible d’empêcher tout dépôt d’ions de fluor sur la surface irradiée des substrats 10, 20, ce qui permet de former des liaisons pendantes par la pulvérisation cathodique d’atomes de silicium par des ions de fluor. Lorsque la tension d’impulsion est inférieure ou égale à 5 keV, il est possible d’empêcher toute implantation d’ions de fluor dans les substrats.
[0037] La fréquence de la tension d’impulsion est de préférence supérieure ou égale à 10 Hz et inférieure ou égale à 10 kHz. Une fréquence de tension d’impulsion supérieure ou égale à 10 Hz peut supporter une variation d’irradiation avec des ions de fluor, ce qui engendre une dose d’irradiation d’ions stable. Une fréquence inférieure ou égale à 10 kHz permet une formation de plasma stable par décharge luminescente.
[0038] La largeur d’impulsion de la tension d’impulsion est de préférence supérieure ou égale à 1 μ s et inférieure ou égale à 10 ms. Lorsque la largeur d’impulsion est supérieure ou égale à 1 ps, les surfaces des substrats 10, 20 peuvent être irradiées de manière stable avec des ions de fluor. Lorsque la largeur d’impulsion est inférieure ou égale à 10 ms, le plasma est formé de manière stable par décharge luminescente.
[0039] Le substrat de silicium monocristallin de type p 10 et le substrat de silicium monocristallin de type n 20 ne sont pas chauffés. La température du substrat est à température normale (généralement de 30°C à 90°C).
[0040] Il peut être déterminé que la pression de chambre, la tension d’impulsion et la température de substrat se trouvent dans la plage remplissant les conditions susmentionnées, en mettant en œuvre de ce fait l’étape 1. Ensuite, à l’étape 2, les porte-plaquettes 45A, 45B sont rapprochés l’un de l’autre, en mettant de ce fait les surfaces activées en contact l’une avec l’autre. Cela intègre le substrat de silicium monocristallin de type p 10 et le substrat de silicium monocristallin de type n 20, en obtenant ainsi une plaquette de silicium à jonction p-n.
[0041] Le procédé décrit ci-dessus peut mettre en œuvre les étapes 1 et 2 en utilisant l’appareil de liaison sous vide à température normale 40. Néanmoins, le procédé de la présente divulgation n’est pas limité au procédé susmentionné. Par exemple, lorsque le traitement d’attaque et le traitement d’activation à l’étape 1 sont effectués consécutivement, les conditions de la pression de chambre, de la tension d’impulsion et de la température de substrat peuvent être changées entre le traitement d’attaque et le traitement d’activation.
[0042] Pendant l’attaque à l’étape 1, la pression de chambre de la chambre à > plasma 41 peut être inférieure ou égale à 1 x 10’ Pa. Une pression de chambre inférieure ou égale à 1 x 10’3 permet d’attaquer une surface de chaque substrat.
[0043] En outre, pendant l’attaque à l’étape 1, la tension d’impulsion appliquée au substrat de silicium monocristallin de type p 10 et la tension d’impulsion appliquée au substrat de silicium monocristallin de type n 20 peuvent être réglées de sorte que l’énergie d’accélération des ions de fluor (F‘) à la surface du substrat de silicium monocristallin de type p 10 et du substrat de silicium monocristallin de type n 20 soit supérieure ou égale à 100 eV et inférieure ou égale à 5 keV. Lorsque l’énergie d’accélération est supérieure ou égale à 100 eV, des couches d’oxyde natif formées sur les couches de surface des substrats 10, 20 et l’oxygène propagé dans les substrats 10, 20 peuvent être enlevés par les ions de fluor. Lorsque l’énergie d’accélération est inférieure ou égale à 5 keV, il est possible d’empêcher toute implantation des ions de fluor dans les substrats 10, 20.
[0044] [Meulage et polissage d’une plaquette de silicium à jonction p-n]
Après l’étape 2, l’un du substrat de silicium monocristallin de type p 10 et du substrat de silicium monocristallin de type n 20 constituant une plaquette de silicium à jonction p-n peut en outre être soumis à une étape de meulage et de polissage. Cela permet d’obtenir une plaquette de silicium à jonction p-n 100 présentant une épaisseur souhaitée. A noter que, à l’étape du meulage et du polissage, tout procédé connu ou donné peut être utilisé de manière appropriée pour le meulage et le polissage. Des exemples spécifiques sont en particulier le meulage de surface et le polissage de miroir.
[0045] L’une des caractéristiques de la présente divulgation est que des ions de fluor (F') ayant l’effet d’attaque et l’effet d’activation sont utilisés en tant qu’ions d’irradiation. L’importance technique de cette approche va être décrite en détail ci-après en termes de fonctionnement et d’effet.
[0046] En référence à la figure 5, des couches d’oxyde natif 12, 22 présentant une épaisseur de 5 angstrôms à 20 angstrôms sont généralement formées sur des couches de surface du substrat de silicium monocristallin de type p 10 et du substrat de silicium monocristallin de type n 20. Lorsque le traitement d’activation est effectué sur la surface du substrat de silicium monocristallin de type p 10 et sur la surface du substrat de silicium monocristallin de type n 20 par irradiation d’ions d’argon (Ar+) comme dans une technique conventionnelle, l’oxygène dans les couches d’oxyde natif 12, 22 est propagé dans des régions plus profondes que des régions dans lesquelles les couches d’oxyde natif 12, 22 sont présentes. Lorsqu’une plaquette de silicium à jonction p-n est fabriquée par la liaison du substrat de silicium monocristallin de type p 10 et du substrat de silicium monocristallin de type n 20 l’un à l’autre, il reste de l’oxygène à proximité de l’interface liée. L’oxygène restant agit comme une source de courant de fuite.
[0047] Les inventeurs ont découvert qu’un courant de fuite dans un dispositif électrique vertical peut être réduit en effectuant une irradiation avec des ions de fluor au lieu des ions d’argon. Les inventeurs considèrent que le fonctionnement et l’effet peuvent se présenter comme suit.
[0048] En référence à la figure 1, même lorsqu’une surface du substrat de silicium monocristallin de type p 10 et une surface du substrat de silicium monocristallin de type n 20 sont irradiées avec des ions de fluor, l’oxygène dans les couches d’oxyde natif 12, 22 est propagé jusqu’à une position plus profonde que les surfaces du substrat de silicium monocristallin de type p 10 et du substrat de silicium monocristallin de type n 20 de 20 angstrôms. Néanmoins, puisque les ions de fluor sont des ions ayant l’effet d’attaque et l’effet d’activation, l’effet d’attaque des ions de fluor enlève les couches d’oxyde natif 12, 22 et enlève également la région dans laquelle l’oxygène a été propagé. En outre, la surface du substrat de silicium monocristallin de type p 10 et la surface du substrat de silicium monocristallin de type n 20 qui ont été soumises à l’attaque deviennent respectivement des surfaces activées 10A, 20A en raison de l’effet d’activation du fluor. Ainsi, en utilisant l’effet l’attaque et l’effet d’activation des ions de fluor, il est possible de réaliser le processus de liaison sous vide à température normale permettant de réduire la quantité d’oxygène restant à proximité de l’interface liée et permettant de réduire le courant de fuite dans un dispositif électrique vertical.
[0049] En plus du fonctionnement et de l’effet décrits ci-dessus, les inventeurs ont découvert que le fonctionnement et l’effet ci-après peuvent en outre être obtenus. Lorsque l’irradiation est effectuée avec des ions d’argon, les ions d’argon tirés se combinent avec des électrons dans les substrats pour former de l’argon (atome). Ces atomes d’argon s’agrègent à proximité de l’interface liée pour former une pluralité de précipitations en vrac. Ces précipitations agissent également en tant que sources de courant de fuite. Lorsqu’une irradiation est effectuée en utilisant des ions de fluor, les ions de fluor tirés réagissent avec du silicium en formant le substrat de silicium monocristallin de type p 10 et le substrat de silicium monocristallin de type n 20, en formant de ce fait du tétrafluorure de silicium (S1F4), qui est gazéifié. Il est ainsi possible d’empêcher que des précipitations ne se forment en raison d’une irradiation d’ions, ce qui permet de réduire davantage un courant de fuite.
[0050] Pour réduire davantage le courant de fuite, dans le traitement d’activation, l’oxygène propagé est enlevé pour exposer des surfaces de silicium nues du substrat de silicium monocristallin de type p et du substrat de silicium monocristallin de type n. H est fait référence dans les présentes à une surface de silicium nue en tant qu’une surface de silicium monocristallin de type p ou une surface de silicium monocristallin de type n, ou une surface épitaxiale de silicium de type p ou une surface épitaxiale de silicium de type n, où il n’est pas formé de couche d’oxyde natif et il n’y a pas d’oxygène propagé présent.
[0051] Ici, des couches endommagées sont formées à proximité d’une interface liée dans une plaquette de silicium à jonction p-n. Dans les couches endommagées, la cristallinité intrinsèque du substrat de silicium monocristallin de type p 10 et du substrat de silicium monocristallin de type n 20 est perturbée en raison du traitement d’activation à l’étape 1. Néanmoins, la cristallinité des couches endommagées est rétablie par un traitement thermique à 600°C ou plus dans un processus de dispositif, ce qui permet de rétablir la cristallinité intrinsèque. Par conséquent, un courant de fuite provoqué par des couches endommagées peut être réduit dans un dispositif électrique vertical.
[0052] La perturbation de la cristallinité dans les couches endommagées peut ainsi être réparée par un traitement thermique dans le processus de dispositif. Dans le présent mode de réalisation, il n’est pas nécessaire d’effectuer un traitement thermique supplémentaire de recristallisation après l’étape 2 avant le processus de dispositif, ce qui permet de réduire les coûts de production. Néanmoins, un traitement thermique de recristallisation qui va être décrit ci-après peut être effectué après l’étape 2 avant le processus de dispositif.
[0053] Le traitement thermique de recristallisation est de préférence effectué dans une atmosphère contenant au moins l’un de N2, Ar et H2, à une température dans une plage de 200°C ou plus et de 1300°C ou moins pendant 30 minutes ou plus et 2 heures ou moins. Par exemple, lorsqu’un traitement thermique est effectué à une température dans une plage de 1000°C ou plus pendant 1 heure à 2 heures, avec plus de préférence, il est employé un recuit par micro-ondes à un taux de chauffage élevé et à un taux de refroidissement élevé. Dans le recuit par micro-ondes, une plaquette de silicium à jonction p-n est irradiée avec une onde électromagnétique à une fréquence de 300 MHz ou plus et 3 THz ou moins, ce à quoi il est fait référence en tant que micro-ondes au sens large, en chauffant de ce fait de manière efficace la plaquette de silicium à jonction p-n. A noter que, dans un traitement thermique typique dans lequel le chauffage est effectué en utilisant une source de chauffage externe (par exemple, un traitement thermique en utilisant un four), le chauffage et le refroidissement prennent des dizaines de minutes. Cela engendre la diffusion de dopants dans les substrats au cours du chauffage et du refroidissement, ce qui affecte les caractéristiques du dispositif.
[0054] Cette étape peut être effectuée en utilisant un appareil de recuit par micro-ondes disponible dans le commerce. A cette étape, la plaquette de silicium à jonction p-n est irradiée avec une onde électromagnétique pendant 10 minutes ou plus et 1 heure ou moins, en chauffant de ce fait la plaquette de silicium à jonction p-n a une température de 50°C ou plus et de 1300°C ou moins. En outre, dans le recuit par micro-ondes, la plaquette de silicium à jonction p-n peut être rapidement chauffée et refroidie, et le taux de chauffage/refroidissement est de préférence réglé à 50°C/mn ou plus et à 200°C/mn ou moins. Un taux de 50°C/mn ou plus ne diffuse pas de dopants dans les substrats au cours du chauffage et du refroidissement, alors qu’un taux de 200°C/min ou moins peut réduire une contrainte thermique sur les plaquettes au cours du chauffage et du refroidissement, de sorte qu’un glissement ne se produise pas et que des dislocations ne soient pas formées. En outre, la fréquence de l’onde électromagnétique à appliquer est de préférence de 300 MHz ou plus et de 300 GHz ou moins, et la sortie de l’onde électromagnétique à appliquer est de préférence de 500 W ou plus et de 4 kW ou moins.
[0055] (Mode de réalisation 2)
Un procédé de fabrication d’une plaquette de silicium à jonction p-n selon le mode de réalisation 2 va être décrit en détail ci-après en référence à la figure 2.
[0056] [Formation de couche épitaxiale de silicium de type n]
En référence à la figure 2, une couche épitaxiale de silicium de type n 32, présentant une épaisseur inférieure ou égale à 50 pm et ayant une concentration de dopant supérieure à la concentration de dopant du substrat de silicium monocristallin de type n 20, est formée sur une surface du substrat de silicium monocristallin de type p 10. Lorsque l’épaisseur de la couche épitaxiale de silicium de type n 32 dépasse 50 pm, la croissance épitaxiale dure longtemps. Par conséquent, la plaquette ne peut pas résister à une contrainte thermique, ce qui engendre par exemple un glissement, la formation de dislocations et la diffusion de dopants du substrat de silicium monocristallin de type p 10 dans la couche épitaxiale de silicium de type n 32.
[0057] La concentration de dopant du substrat de silicium monocristallin de type n 20 est de préférence de 8,4 x 1012 atomes/cm3 ou plus et 9,0 x 1014 atomes/cm3 ou moins, et la concentration de dopant de la couche épitaxiale de silicium de type n 32 est de préférence 10 fois ou plus et 1000 fois ou moins supérieure à la concentration de dopant du substrat de silicium monocristallin de type n 20. Lorsque la concentration de dopant est 10 fois ou plus supérieure, l’expansion d’une couche d’appauvrissement, comme cela va être décrit ci-après, dans un sens vertical peut être empêchée. Lorsque la concentration de dopant est 1000 fois ou moins supérieure, une concentration de champ électrique affectant des caractéristiques de dispositif peut être empêchée.
[0058] Un procédé connu ou donné peut être utilisé de manière appropriée pour former la couche épitaxiale de silicium de type n 32. Par exemple, un appareil de croissance épitaxiale de traitement de plaquette unique peut être utilisé. A noter qu’une couche d’oxyde natif 34 d’une épaisseur de 5 angstrôms à 20 angstroms est également formée sur une surface de la couche épitaxiale de silicium de type n 32 formée par croissance épitaxiale, comme cela est illustré sur la figure 2.
[0059] [Etape 1]
En référence à la figure 2, la surface de la couche épitaxiale de silicium de type n 32 et la surface du substrat de silicium monocristallin de type n 20 sont irradiées avec des ions de fluor sous vide à température normale. Comme cela est illustré sur la figure 2, la surface de la couche épitaxiale de silicium de type n et le côté du substrat de silicium monocristallin de type n 20 sont attaqués pour être des surfaces activées 32A et 20A en raison de l’effet corrosif et de l’effet d’activation des ions de fluor. Ici, des liaisons pendantes de silicium ont intrinsèquement apparu dans ces surfaces activées 32A, 20A.
[0060] [Etape 2]
En référence à la figure 2, à la suite de l’étape 1, les surfaces activées sont mises en contact l’une avec l’autre sous vide à température normale. Cela permet à la force de liaison d’agir instantanément sur les surfaces activées, de sorte que le substrat de silicium monocristallin de type p 10 et le substrat de silicium monocristallin de type n 20 soient fermement joints l’un à l’autre pour être intégrés aux surfaces activées constituant une interface liée, en obtenant de ce fait une plaquette de silicium à jonction p-n.
[0061] Ici, des couches endommagées sont formées à proximité d’une interface liée dans une plaquette de silicium à jonction p-n. Dans les couches endommagées, la cristallinité intrinsèque du substrat de silicium monocristallin de type n 20 et de la couche épitaxiale de silicium de type n 32 est perturbée en raison du traitement d’activation à l’étape 2. Ces couches endommagées sont également recristallisées par un traitement thermique dans un processus de dispositif comme dans le mode de réalisation 1. Par conséquent, un courant de fuite provoqué par ces couches endommagées peut être réduit dans un dispositif électrique vertical.
[0062] [Meulage et polissage d’une plaquette de silicium à jonction p-n]
Après l’étape 2, l’un du substrat de silicium monocristallin de type p 10 et du substrat de silicium monocristallin de type n 20 constituant une plaquette de silicium à jonction p-n peut en outre être soumis à une étape de meulage et de polissage. Cela permet d’obtenir une plaquette de silicium à jonction p-n 200 présentant une épaisseur souhaitée. A noter qu’un procédé similaire à celui décrit dans le mode de réalisation 1 peut être utilisé à l’étape de meulage et de polissage.
[0063] Le mode de réalisation 2 a été décrit ci-dessus en référence à la figure 2. Pour le fonctionnement et l’effet qui peuvent être obtenus en employant les étapes 1 et 2 dans le mode de réalisation 2, il convient de se reporter à la description du mode de réalisation 1. Le fonctionnement et l’effet qui peuvent être obtenus de surcroît par le mode de réalisation 2 vont être décrits en détail ci-après en référence à la figure 2.
[0064] En référence à la figure 2, dans le mode de réalisation 2, avant l’étape 1, une couche épitaxiale de silicium de type n est préalablement formée sur un côté du substrat de silicium monocristallin de type p 10, de sorte que la jonction p-n puisse être déplacée depuis l’interface liée. L’importance technique du déplacement de la jonction p-n depuis l’interface liée comme cela a été décrit ci-dessus et la réalisation de la couche épitaxiale de silicium de type n 32 présentant une concentration de dopant supérieure à la concentration de dopant du substrat de silicium monocristallin de type n 20 vont être décrites ci-après en ce qui concerne le fonctionnement et l’effet.
[0065] Un dispositif électrique vertical est fabriqué par l’intermédiaire du processus de dispositif après la fabrication de la plaquette de silicium à jonction p-n 200. Ce processus de dispositif comprend un traitement thermique dans une atmosphère d’azote ou d’oxygène à 600°C ou plus et 1300°C ou moins pendant 10 minutes ou plus et 20 heures au moins. En outre, pendant le fonctionnement du dispositif, une haute tension de 500 V ou plus et de 1500 V ou moins est appliquée à la plaquette de silicium à jonction p-n incluse dans le dispositif électrique vertical.
[0066] Ici, la jonction p-n comporte ce que l’on appelle une couche d’appauvrissement, c’est-à-dire une région dans laquelle il n’y a pratiquement pas de porteurs. La couche d’appauvrissement présente la propriété de s’étendre dans un sens vertical dans le dispositif électrique vertical lorsqu’elle est soumise à une tension. En outre, l’interface liée de la plaquette de silicium à jonction p-n 200 comporte des micro-défauts qui sont rendus apparents par un traitement thermique dans le processus de dispositif. Les micro-défauts ne sont pas immédiatement visibles après la fabrication de la plaquette de silicium à jonction p-n. Lorsque la région comportant de tels micro-défauts chevauche la couche d’appauvrissement, il est généré un courant de fuite inverse qui affecte des caractéristiques de dispositif, comme des caractéristiques de commutation d’une diode.
[0067] Pour résoudre ce problème, la jonction p-n est déplacée depuis l’interface liée, en empêchant de ce fait tout chevauchement de la région comportant des micro-défauts et de la couche d’appauvrissement. En outre, lorsque la couche épitaxiale de silicium de type n 32 présente une concentration de dopant supérieure à la concentration de dopant du substrat de silicium monocristallin de type n 20, il est possible d’empêcher toute expansion de la couche d’appauvrissement dans un sens vertical, même lorsqu’elle est soumise à une haute tension au cours du fonctionnement du dispositif. Ainsi, il est possible d’empêcher tout chevauchement de la région comportant des micro-défauts et de la couche d’appauvrissement et de réduire un courant de fuite inverse, ce qui permet d’améliorer davantage des caractéristiques de dispositif, comme des caractéristiques de commutation d’une diode.
[0068] (Mode de réalisation 3)
Le mode de réalisation 3 va être décrit en détail ci-après. Ce mode de réalisation est similaire au mode de réalisation 2 si ce n’est que, à l’étape de la formation d’une couche épitaxiale avant l’étape 1, le substrat de silicium monocristallin de type p est maintenu en l’état, et une couche épitaxiale de silicium de type p présentant une concentration de dopant supérieure à la concentration de dopant du substrat de silicium monocristallin de type p est formée sur une surface du substrat de silicium monocristallin de type n. Se reporter à la description du mode de réalisation 2 pour plus de détails.
[0069] (Substrat de silicium monocristallin de type p et substrat de silicium monocristallin de type n)
Le substrat de silicium monocristallin de type p 10 et le substrat de silicium monocristallin de type n 20 qui peuvent être utilisés dans les modes de réalisation 1, 2 et 3 vont être décrits en détail ci-après.
[0070] Une plaquette de silicium monocristallin constituée d’un cristal unique de silicium peut être utilisée pour le substrat de silicium monocristallin de type p 10 et le substrat de silicium monocristallin de type n 20. En tant que plaquette de silicium monocristallin, une tranche d’un lingot de silicium monocristallin, dont la croissance est effectuée selon le processus Czochralski (processus CZ) ou selon le processus de fusion de zone flottante (processus FZ) et découpée avec une scie à fil ou un élément similaire, peut être utilisée. Ici, lorsque des plaquettes de silicium à jonction p-n 100, 200 présentant une épaisseur souhaitée sont utilisées dans des dispositifs électriques verticaux, si des défauts sont présents dans toute région d’une région de formation de dispositif dans un sens vertical, un courant de fuite se produit à travers la jonction p-n en raison des défauts, ce qui affecte des caractéristiques de dispositif. Par conséquent, pour améliorer des caractéristiques de dispositif, le substrat de silicium monocristallin de type p 10 et le substrat de silicium monocristallin de type n 20 sont de préférence constitués d’une plaquette de silicium dépourvue d’amas de dislocations et de particules d’origine cristalline (COP). Un procédé de fabrication d’une plaquette de silicium dépourvue d’amas de dislocations et de COP va être décrit en détail ci-après en référence à la figure 4.
[0071] Des procédés typiques de fabrication d’un lingot de silicium monocristallin, constituant une pièce d’ouvrage brut d’une plaquette de silicium, comprennent le processus CZ. Dans un procédé de fabrication d’un lingot de silicium monocristallin selon le processus CZ, un germe cristallin est plongé dans du silicium en fusion fourni dans un creuset de quartz, et le germe cristallin est retiré pendant que le creuset de quartz et le germe cristallin sont en rotation, en obtenant de ce fait la croissance d’un lingot de silicium monocristallin sous le germe cristallin.
[0072] Il est connu que le lingot de silicium monocristallin ainsi obtenu comporte divers types de défauts de croissance, qui constituent des problèmes dans un processus de dispositif. Des exemples typiques de défauts sont en particulier des amas de dislocations formés dans une région dans laquelle du silicium interstitiel est prédominant en raison de la croissance avec un retrait lent (ce à quoi il est également fait référence ci-après en tant que région I), ainsi que des COP formées dans une région dans laquelle des trous sont prédominants en raison de la croissance avec un retrait rapide (ce à quoi il est également fait référence ci-après en tant que région V). En outre, des défauts d’empilage induits par oxydation (OSF), qui sont des défauts répartis en forme d’anneau, sont présents à proximité de la frontière entre la région I et la région V.
[0073] Il est connu que la répartition de ces défauts dans le lingot de silicium monocristallin obtenu par croissance dépend de deux facteurs : la vitesse de retrait de cristal V et le gradient de température G de l’interface solide-liquide. La figure 4 est un schéma illustrant la relation entre le rapport V/G de la vitesse de retrait V sur le gradient de température G de l’interface solide-liquide et la région de cristal constituant le lingot de silicium monocristallin. Comme cela est illustré sur la figure 4, dans le lingot de silicium monocristallin, lorsque V/G est élevé, une région de formation de COP 51, qui est une région de cristal dans laquelle des COP sont détectées, est prédominante, tandis que, lorsque V/G est bas, une région de noyau OSF potentiel 52, apparaissant sous la forme d’une région OSF annulaire lorsqu’elle est soumise à un certain traitement thermique d’oxydation, est formée. Dans la région OSF 52, il n’est pas détecté de COP. Pour une plaquette de silicium découpée dans un lingot de silicium monocristallin obtenu par croissance avec un retrait rapide, la plaquette est principalement occupée par la région de formation de COP 51. Ainsi, des COP sont formées dans pratiquement toute la zone dans le sens de diamètre de cristal.
[0074] En outre, une région de promotion de précipitation d’oxygène (à laquelle il est également fait référence ci-après en tant que région Pv (1)) 53, qui est une région de cristal dans laquelle l’oxygène est facilement précipité et dans laquelle il n’est pas détecté de COP, est formée à l’intérieur de la région de noyau OSF potentiel 52.
[0075] Lorsque V/G est réduit, une région de promotion de précipitation d’oxygène (à laquelle il est également fait référence ci-après en tant que région Pv (2)) 54, qui est une région de cristal dans laquelle des précipitations d’oxygène sont présentes et dans laquelle il n’est pas détecté de COP, est formée à l’extérieur de la région de noyau OSF potentiel 52.
[0076] Lorsque V/G est réduit davantage, une région de suppression de précipitation d’oxygène (à laquelle il est également fait référence ci-après en tant que région Pi) 55, qui est une région de cristal dans laquelle il n’y a pratiquement pas de précipitation d’oxygène et dans laquelle il n’est pas détecté de COP, est formée, et il est formé une région d’amas de dislocations 56 dans laquelle des amas de dislocations sont détectés.
[0077] En fonction de la vitesse de retrait, dans une plaquette de silicium découpée dans un lingot de silicium monocristallin présentant une telle répartition de défauts, des régions de cristal autres que la région de formation de COP 51 et la région d’amas de dislocations 56 sont des régions de cristal généralement considérées comme des régions dépourvues de défauts. Une plaquette de silicium découpée dans un lingot de silicium monocristallin et constituée de ces régions de cristal est une plaquette de silicium dépourvue d’amas de dislocations et de COP. Dans la présente divulgation, une plaquette de silicium découpée dans un lingot de silicium monocristallin et constituée par l’une de régions de cristal autre que la région de formation de COP 51 et la région d’amas de dislocations 56, c’est-à-dire la région de noyau OSF potentiel 52, la région Pv (1) 53, la région Pv (2) 54, et la région de suppression de précipitation d’oxygène (région Pi) 55 ou une combinaison de celles-ci, est utilisée pour le substrat de silicium monocristallin de type p 10 et le substrat de silicium monocristallin de type n 20.
[0078] Le terme « plaquette de silicium dépourvue de COP » dans les présentes fait référence à une plaquette de silicium dans laquelle il n’est pas détecté de COP par l’observation et l’évaluation décrites ci-après. Spécifiquement, une plaquette de silicium découpée dans un lingot de silicium monocristallin obtenu par croissance avec le processus CZ est d’abord nettoyée par SC-1 (c’est-à-dire un nettoyage en utilisant une solution mélangée dans laquelle de l’ammoniac aqueux, une solution de peroxyde d’hydrogène et de l’eau ultra pure sont mélangés dans un rapport de 1:1:15), et la surface de la plaquette de silicium soumise au nettoyage est observée et évaluée en utilisant Surfscan SP-2 fabriqué par KLA-Tencor Corporation en tant qu’appareil d’inspection de défauts de surface, pour identifier de ce fait des défauts de point lumineux (LPD) considérés comme étant des piqûres de surface. Dans ce cadre, le mode d’observation est le mode oblique (mode d’incidence oblique), et les piqûres de surface sont examinées sur la base du rapport des tailles mesurées en utilisant des canaux larges/étroits. Il est déterminé si les LPD ainsi identifiés sont des COP en utilisant un microscope à force atomique (AFM). Une plaquette de silicium dans laquelle il n’est pas observé de COP par l’observation et l’évaluation est identifiée en tant que plaquette de silicium dépourvue de COP.
[0079] Par ailleurs, des amas de dislocations sont des défauts de grande taille (approximativement 10 pm) (boucles de dislocations) formés par agrégation de silicium interstitiel excessif. La présence d’amas de dislocations peut être facilement déterminée par l’observation visuelle, par exemple en effectuant une attaque comme une attaque Secco ou en les rendant visibles par décoloration de cuivre. Lorsqu’une plaquette de silicium contenant des amas de dislocations est utilisée, des défauts (défauts d’empilage, etc.) provoqués par les amas de dislocations sont formés dans le substrat de silicium monocristallin de type p 10 et dans le substrat de silicium monocristallin de type n 20, ce qui engendre un courant de fuite à travers la jonction p-n, en raison des défauts, qui affecte des caractéristiques de dispositif.
[0080] Dans la croissance du lingot de silicium monocristallin susmentionné, lorsque la concentration d’oxygène est excessivement élevée, des défauts provoqués par des précipitations d’oxygène sont facilement formés. Dans le cas d’une plaquette constituée de régions de cristal comprenant la région de noyau OSF potentiel 52, des liaisons pendantes peuvent ne pas être formées à cause des défauts lorsqu’un traitement d’activation est effectué. La réduction de la concentration d’oxygène constitue une manière efficace d’empêcher cette situation. Spécifiquement, la concentration d’oxygène est de préférence réglée à 6 x 1017 atomes/cm3 ou moins (ASTM F121-1979). En outre, pour obtenir une contrainte thermique d’une plaquette capable de résister à un traitement thermique dans un processus de dispositif, la concentration d’oxygène est de préférence réglée à 1 x 1016 atomes/cm3 ou plus.
[0081] De plus, le substrat de silicium monocristallin de type p 10 et le substrat de silicium monocristallin de type n 20 ont de préférence le même sens de cristaux. Des exemples spécifiques de sens de cristaux sont en particulier <100> et <110>. Lorsque le substrat de silicium monocristallin de type p 10 et le substrat de silicium monocristallin de type n 20 ont des sens de cristaux différents, bien que le substrat de silicium monocristallin de type p 10 et le substrat de silicium monocristallin de type n 20 puissent être liés l’un à l’autre par le processus de liaison sous vide à température normale, le substrat de silicium monocristallin de type p 10 et le substrat de silicium monocristallin de type n 20 constituant une plaquette de silicium à jonction p-n sont déplacés l’un par rapport à l’autre dans le traitement thermique suivant. Cela engendre des micro-défauts à proximité de l’interface de liaison de la plaquette de silicium à jonction p-n, et un courant de fuite généré par les micro-défauts est produit, ce qui affecte des caractéristiques de dispositif.
[0082] Des procédés de fabrication d’une plaquette de silicium à jonction p-n selon la présente divulgation ont été décrits en utilisant les modes de réalisation 1, 2 et 3 comme exemples. Néanmoins, la présente divulgation n’est pas limitée à ces modes de réalisation. Des modifications peuvent être apportées de manière appropriée sans sortir du périmètre défini par les revendications annexées.
[0083] (Plaquette de silicium à jonction p-n)
Des plaquettes de silicium à jonction p-n 100, 200, qui peuvent être obtenues par le procédé de fabrication ci-dessus vont être décrites ci-après en référence aux figures 1 et 2.
[0084] (Mode de réalisation 1)
En référence à la figure 1, une plaquette de silicium à jonction p-n 100 comporte un substrat de silicium monocristallin de type p et un substrat de silicium monocristallin de type n 20 en contact avec le substrat de silicium monocristallin de type p 10. Dans le profil de concentration d’oxygène dans le sens de profondeur de la plaquette de silicium à jonction p-n 100, aucun pic n’est observé pour l’interface entre le substrat de silicium monocristallin de type p 10 et le substrat de silicium monocristallin de type n 20.
[0085] Selon le présent mode de réalisation, un courant de fuite dans un dispositif électrique vertical peut être réduit. Cela a été expliqué dans la description ci-dessus.
[0086] (Mode de réalisation 2)
En référence à la figure 2, une plaquette de silicium à jonction p-n 200 comporte un substrat de silicium monocristallin de type p 10 ; une couche épitaxiale de silicium de type n 32 présentant une épaisseur inférieure ou égale à 50 pm, qui est en contact avec le substrat de silicium monocristallin de type p 10 et présentant une concentration de dopant supérieure à la concentration de dopant d’un substrat de silicium monocristallin de type n 20 ; et le substrat de silicium monocristallin de type n 20 en contact avec la couche épitaxiale de silicium de type n 32. Dans le profil de concentration d’oxygène dans le sens de largeur de la plaquette de silicium à jonction p-n 200, aucun pic n’est observé pour l’interface entre la couche épitaxiale de silicium de type n 32 et le substrat de silicium monocristallin de type n 20.
[0087] Selon le présent mode de réalisation, un courant de fuite peut être réduit dans un dispositif électrique vertical, et des caractéristiques de dispositif, comme des caractéristiques de commutation d’une diode, sont améliorées. Cela a été expliqué dans la description ci-dessus.
[0088] Le substrat de silicium monocristallin de type p 10 et le substrat de silicium monocristallin de type n 20 sont de préférence des plaquettes de silicium dépourvues d’amas de dislocations et de COP. En outre, le substrat de silicium monocristallin de type p 10 et le substrat de silicium monocristallin de type n 20 ont de préférence le même sens de cristaux. Cela a été expliqué dans la description ci-dessus.
[0089] Des plaquettes de silicium à jonction p-n selon la présente divulgation ont été décrites en utilisant les modes de réalisation 1 et 2 comme exemples. Néanmoins, la présente divulgation n’est pas limitée à ces modes de réalisation. Des modifications peuvent être apportées de manière appropriée sans sortir du périmètre défini par les revendications annexées.
[0090] Par exemple, une plaquette de silicium à jonction p-n peut comporter un substrat de silicium monocristallin de type n ; une couche épitaxiale de silicium de type p présentant une épaisseur inférieure ou égale à 50 pm, qui est en contact avec le substrat de silicium monocristallin de type n et présentant une concentration de dopant supérieure à la concentration de dopant d’un substrat de silicium monocristallin de type p ; et le substrat de silicium monocristallin de type p en contact avec la couche épitaxiale de silicium de type p. Dans le profil de concentration d’oxygène dans le sens de largeur de la plaquette de silicium à jonction p-n, aucun pic n’est observé pour l’interface entre la couche épitaxiale de silicium de type p et le substrat de silicium monocristallin de type p. Le fonctionnement et l’effet du présent mode de réalisation ont été expliqués dans la description du mode de réalisation 2.
EXEMPLES
[0091] (Exemple)
En tant que substrat de silicium monocristallin de type p, une plaquette de silicium est préparée en découpant une plaquette de silicium dépourvue d’amas de dislocations et de COP en régulant la valeur V/G par un procédé connu de sorte que la plaquette de silicium ne comprenne pas de région de formation de COP 51 ni de région d’amas de dislocations 56 sur la figure 4. La plaquette de silicium comporte un sens de cristaux <100>, un diamètre de 200 mm, une concentration de bore en tant que dopant de 4,4 x 1014 atomes/cm3, et une concentration d’oxygène (ASTM F121-1979) de 4,0 x 1017 atomes/cm3. En tant que substrat de silicium monocristallin de type n, une plaquette de silicium est préparée en découpant une plaquette de silicium dépourvue d’amas de dislocations et de COP d’une manière similaire. La plaquette de silicium comporte un sens de cristaux <100>, un diamètre de 200 mm, une concentration de phosphore en tant que dopant de 1,4 x 1014 atomes/cm3, et une concentration d’oxygène (ASTM F121-1979) de 5,0 x 1017 atomes/cm3. Ici, une couche d’oxyde natif d’une épaisseur de 20 angstrôms est formée sur une couche de surface de chacun du substrat de silicium monocristallin de type p et du substrat de silicium monocristallin de type n.
[0092] Ensuite, une plaquette de silicium à jonction p-n de l’exemple est fabriquée selon le procédé illustré sur la figure 1. Tout d’abord, un plasma est produit en alimentant un gaz de source CF4 dans une chambre sous vide à 25°C et à moins de 1 x 10’5 Pa. Une surface du substrat de silicium monocristallin de type p et une surface du substrat de silicium monocristallin de type n sont irradiées avec des ions de fluor F' à une tension d’accélération de 300 eV. Ici, le dosage d’ions de fluor est réglé à 2 x 1016 atomes/cm2. Ainsi, les surfaces du substrat de silicium monocristallin de type p et du substrat de silicium monocristallin de type n sont attaquées pour en faire des surfaces activées. Pendant l’attaque, il est enlevé des régions de 20 angstrôms des surfaces du substrat de silicium monocristallin de type p et du substrat de silicium monocristallin de type n et des régions des substrats dans lesquelles de l’oxygène a été propagé.
[0093] Les surfaces activées sont ensuite mises en contact l’une avec l’autre sous vide à température normale, en liant de ce fait le substrat de silicium monocristallin de type p et le substrat de silicium monocristallin de type n l’un à l’autre. Une plaquette de silicium à jonction p-n est ainsi obtenue.
[0094] Le substrat de silicium monocristallin de type p et le substrat de silicium monocristallin de type n constituant la plaquette de silicium à jonction p-n sont ensuite meulés et polis, en obtenant de ce fait une plaquette de silicium à jonction p-n présentant une épaisseur de 725 pm, dans laquelle le substrat de silicium monocristallin de type p présente une épaisseur de 100 pm et le substrat de silicium monocristallin de type n présente une épaisseur de 625 pm.
[0095] (Exemple comparatif)
Un substrat de silicium monocristallin de type p et un substrat de silicium monocristallin de type n, qui sont identiques à ceux de l’exemple, sont préparés. Ensuite, une plaquette de silicium à jonction p-n 300 de l’exemple comparatif est fabriquée selon le procédé illustré sur la figure 5.
[0096] Tout d’abord, un plasma est produit en alimentant un gaz d’argon Ar dans une chambre sous vide à 25 °C et à moins de 1 x 10'5 Pa. Le substrat de silicium monocristallin de type p 10 sur lequel une couche d’oxyde natif 12 est formée et le substrat de silicium monocristallin de type n 20 sur lequel une couche d’oxyde natif 22 est formée sont irradiés, depuis les couches d’oxyde natif 12, 22, avec des ions d’argon Ar+ à une tension d’accélération de 600 eV pour effectuer un traitement d’activation. Les surfaces des substrats sont ainsi amenées à être des surfaces activées. Les surfaces activées sont ensuite mises en contact l’une avec l’autre sous vide à température normale, en liant de ce fait le substrat de silicium monocristallin de type p 10 et le substrat de silicium monocristallin de type n 20 l’un à l’autre. Une plaquette de silicium à jonction p-n est ainsi obtenue.
[0097] Le substrat de silicium monocristallin de type p 10 et le substrat de silicium monocristallin de type n 20 constituant la plaquette de silicium à jonction p-n sont ensuite meulés et polis, en obtenant de ce fait une plaquette de silicium à jonction p-n 300 présentant une épaisseur de 725 pm, dans laquelle le substrat de silicium monocristallin de type p présente une épaisseur de 100 pm et le substrat de silicium monocristallin de type n présente une épaisseur de 625 pm.
[0098] (Méthode d’évaluation) L’exemple et l’exemple comparatif ont été évalués comme suit.
[0099] <Profil de concentration d’oxygène (SIMS)>
Tout d’abord, dans l’exemple et dans l’exemple comparatif, le profil de concentration d’oxygène dans le sens de profondeur de la plaquette de silicium à jonction p-n de l’oxygène à proximité de l’interface de liaison est mesuré par spectrométrie de masse d’ions secondaires (SIMS). Les résultats de la mesure sont présentés sur les figures 6A et 6B.
[0100] Les plaquettes de silicium à jonction p-n de l’exemple et de l’exemple comparatif sont ensuite soumises à un traitement thermique correspondant à un traitement thermique dans un processus de dispositif, puis une mesure de fuite de jonction p-n est effectuée. Ici, le traitement thermique correspondant à un traitement thermique dans un processus de dispositif est effectué dans une atmosphère d’azote à 1100°C pendant 2 heures.
[0101] <Mesure de fuite de jonction p-n>
Dans l’exemple et l’exemple comparatif, des électrodes pour mesurer une fuite de jonction p-n sont formées sur les surfaces de la plaquette de silicium à jonction p-n. La tension sur la surface du substrat de silicium monocristallin de type p est réglée à 0 V, et une tension de 500 V est appliquée à la surface du substrat de silicium monocristallin de type n, en effectuant ainsi une mesure de fuite de jonction p-n. A noter que la tension de 500 V correspond à la tension appliquée à la plaquette de silicium à jonction p-n pendant le fonctionnement d’un dispositif (polarisation inverse). Les résultats de la mesure sont présentés dans le tableau 1.
[0102] Tableau 1
[0103] (Description des résultats d’évaluation)
Dans l’exemple comparatif, un pic est observé à proximité de l’interface liée dans le profil de concentration d’oxygène, comme cela est illustré sur la figure 6B. Ce pic indique que de l’oxygène dans les couches d’oxyde natif reste dans la plaquette de silicium à jonction p-n. Par conséquent, un courant de fuite n’a pas été réduit dans un dispositif électrique vertical, comme cela est présenté dans le tableau 1. Dans l’exemple, aucun pic n’est observé à proximité de l’interface liée dans le profil de concentration d’oxygène, comme cela est illustré sur la figure 6A. Cela est attribué au fait que l’oxygène dans les couches d’oxyde natif est enlevé de la plaquette de silicium à jonction p-n par l’effet d’attaque des ions de fluor. Comme cela est présenté dans le tableau 1, un courant de fuite est significativement réduit dans un dispositif électrique vertical.
APPLICATION INDUSTRIELLE
[0104] La présente divulgation prévoit une plaquette de silicium à jonction p-n permettant de réduire un courant de fuite dans un dispositif électrique vertical.
Claims (7)
- REVENDICATIONS1. Procédé de fabrication d’une plaquette de silicium à jonction p-n (100), comprenant : une première étape d’irradiation d’une surface d’un substrat de silicium monocristallin de type p (10) et d’une surface d’un substrat de silicium monocristallin de type n (20) avec des ions de fluor sous vide à température normale, en attaquant de ce fait la surface de chaque substrat pour faire de la surface de chaque substrat une surface activée (10A, 20A) ; et à la suite de la première étape, une deuxième étape d’intégration du substrat de silicium monocristallin de type p (10) et du substrat de silicium monocristallin de type n (20) en mettant les surfaces activées (10A, 20A) en contact l’une avec l’autre sous vide à température normale, pour obtenir de ce fait une plaquette de silicium à jonction p-n (100).
- 2. Procédé de fabrication d’une plaquette de silicium à jonction p-n (200) selon la revendication 1, comprenant, avant la première étape, une étape de formation, sur une surface du substrat de silicium monocristallin de type p (10), d’une couche épitaxiale de silicium de type n (32) présentant une épaisseur inférieure ou égale à 50 pm avec une concentration de dopant supérieure à une concentration de dopant du substrat de silicium monocristallin de type n (20), dans lequel, à la première étape, une surface de la couche épitaxiale de silicium de type n (32) au lieu de la surface du substrat de silicium monocristallin de type p (10) est irradiée avec des ions de fluor sous vide à température normale, en attaquant de ce fait la surface de la couche épitaxiale de silicium de type n pour faire de la surface de la couche épitaxiale de silicium de type n une couche activée (32A).
- 3. Procédé de fabrication d’une plaquette de silicium à jonction p-n selon la revendication 1, comprenant, avant la première étape, une étape de formation, sur une surface du substrat de silicium monocristallin de type n (20), d’une couche épitaxiale de silicium de type p présentant une épaisseur inférieure ou égale à 50 pm avec une concentration de dopant supérieure à une concentration de dopant du substrat de silicium monocristallin de type p (10), dans lequel, à la première étape, une surface de la couche épitaxiale de silicium de type p au lieu de la surface du substrat de silicium monocristallin de type n (20) est irradiée avec des ions de fluor sous vide à température normale, en attaquant de ce fait la surface de la couche épitaxiale de silicium de type p pour faire de la surface de la couche épitaxiale de silicium de type p une surface activée.
- 4. Procédé de fabrication d’une plaquette de silicium à jonction p-n (100 ; 200) selon l’une quelconque des revendications 1 à 3, dans lequel un dosage des ions de fluor à irradier à la première étape est 1 x 1015 atomes/cm2 ou plus et 1 x 1018 atomes/cm2 ou moins.
- 5. Procédé de fabrication d’une plaquette de silicium à jonction p-n (100 ; 200) selon l’une quelconque des revendications 1 à 4, dans lequel le substrat de silicium monocristallin de type p (10) et le substrat de silicium monocristallin de type n (20) sont des plaquettes de silicium qui ne contiennent pas d’amas de dislocations et de COP.
- 6. Procédé de fabrication d’une plaquette de silicium à jonction p-n (100 ; 200) selon l’une quelconque des revendications 1 à 5, dans lequel le substrat de silicium monocristallin de type p (10) et le substrat de silicium monocristallin de type n (20) ont le même sens de cristaux.
- 7. Procédé de fabrication d’une plaquette de silicium à jonction p-n (100 ; 200) selon l’une quelconque des revendications 1 à 6, comprenant en outre, après la deuxième étape, une étape de meulage et de polissage d’au moins l’un du substrat de silicium monocristallin de type p (10) et du substrat de silicium monocristallin de type n (20) constituant la plaquette de silicium à jonction p-n.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016248384A JP6673183B2 (ja) | 2016-12-21 | 2016-12-21 | ｐｎ接合シリコンウェーハの製造方法 |
| JP2016248384 | 2016-12-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR3060843A1 FR3060843A1 (fr) | 2018-06-22 |
| FR3060843B1 true FR3060843B1 (fr) | 2019-11-01 |
Family
ID=62510520
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1761979A Active FR3060843B1 (fr) | 2016-12-21 | 2017-12-12 | Methode de fabrication d'une tranche de silicium a jonction p-n et tranche de silicium a jonction p-n |
| FR1855356A Active FR3067856B1 (fr) | 2016-12-21 | 2018-06-19 | Procede de fabrication de plaquette de silicium a jonction p-n et plaquette de silicium a jonction p-n |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1855356A Active FR3067856B1 (fr) | 2016-12-21 | 2018-06-19 | Procede de fabrication de plaquette de silicium a jonction p-n et plaquette de silicium a jonction p-n |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6673183B2 (fr) |
| FR (2) | FR3060843B1 (fr) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7238753B2 (ja) * | 2019-12-18 | 2023-03-14 | 株式会社Sumco | 接合ウェーハ及びその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62283655A (ja) * | 1986-06-02 | 1987-12-09 | Nippon Telegr & Teleph Corp <Ntt> | 半導体多層基板の製造方法 |
| JP2002507058A (ja) * | 1998-03-09 | 2002-03-05 | ハリス コーポレイション | 低温直接ボンディングにより形成可能な装置 |
| US6902987B1 (en) * | 2000-02-16 | 2005-06-07 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
| US7109092B2 (en) * | 2003-05-19 | 2006-09-19 | Ziptronix, Inc. | Method of room temperature covalent bonding |
| JP2007045662A (ja) * | 2005-08-10 | 2007-02-22 | Sumco Corp | 半導体シリコンウェーハおよびその製造方法 |
-
2016
- 2016-12-21 JP JP2016248384A patent/JP6673183B2/ja active Active
-
2017
- 2017-12-12 FR FR1761979A patent/FR3060843B1/fr active Active
-
2018
- 2018-06-19 FR FR1855356A patent/FR3067856B1/fr active Active
Also Published As
| Publication number | Publication date |
|---|---|
| FR3067856A1 (fr) | 2018-12-21 |
| JP6673183B2 (ja) | 2020-03-25 |
| JP2018101745A (ja) | 2018-06-28 |
| FR3067856B1 (fr) | 2021-11-05 |
| FR3060843A1 (fr) | 2018-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2797714A1 (fr) | Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede | |
| EP2782118A1 (fr) | Procédé de formation d'une couche de silicium contraint | |
| FR3083917A1 (fr) | Procede de production d’une tranche collee de silicium et tranche collee de silicium | |
| FR3060843B1 (fr) | Methode de fabrication d'une tranche de silicium a jonction p-n et tranche de silicium a jonction p-n | |
| JP6614066B2 (ja) | シリコン接合ウェーハの製造方法 | |
| FR3040529B1 (fr) | Procede de fabrication d'une tranche soi et tranche soi | |
| JP6913729B2 (ja) | ｐｎ接合シリコンウェーハ | |
| JP6597493B2 (ja) | ｐｎ接合シリコンウェーハの製造方法 | |
| JP6604294B2 (ja) | シリコン接合ウェーハの製造方法 | |
| JP6485406B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| EP3001446B1 (fr) | Procédé de fabrication d'une couche semi-conductrice à base de gan amélioré | |
| FR3040530B1 (fr) | Procede de fabrication d'une tranche soi et tranche soi | |
| JP6791321B2 (ja) | シリコン接合ウェーハ | |
| EP3347921A1 (fr) | Procédé de fabrication d'un dispositif à jonction électronique et dispositif associé | |
| KR102129190B1 (ko) | 에피택셜 웨이퍼의 제조 방법 및 에피택셜 웨이퍼 | |
| JP6665771B2 (ja) | ｐｎ接合シリコンウェーハの製造方法およびｐｎ接合シリコンウェーハ | |
| EP3671864A1 (fr) | Procede de fabrication d'une jonction a effet tunnel inter-bandes | |
| CN107180756B (zh) | pn接合硅晶片的制造方法 | |
| EP3890003B1 (fr) | Procédé basse température de transfert et de guérison d'une couche semiconductrice | |
| WO2024088942A1 (fr) | Procédé de fabrication d'un empilement semiconducteur hautement résistif et empilement associé | |
| FR3110283A1 (fr) | Procédé de fabrication d’un substrat semi-conducteur sur isolant pour applications radiofréquences |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 2 |
|
| PLFP | Fee payment |
Year of fee payment: 3 |
|
| PLFP | Fee payment |
Year of fee payment: 4 |
|
| PLFP | Fee payment |
Year of fee payment: 5 |
|
| PLFP | Fee payment |
Year of fee payment: 6 |
|
| PLFP | Fee payment |
Year of fee payment: 7 |