FR3060837A1 - Procede de fabrication d'un dispositif comprenant une couche de materiau iii-n avec des defauts de surface - Google Patents

Procede de fabrication d'un dispositif comprenant une couche de materiau iii-n avec des defauts de surface Download PDF

Info

Publication number
FR3060837A1
FR3060837A1 FR1662492A FR1662492A FR3060837A1 FR 3060837 A1 FR3060837 A1 FR 3060837A1 FR 1662492 A FR1662492 A FR 1662492A FR 1662492 A FR1662492 A FR 1662492A FR 3060837 A1 FR3060837 A1 FR 3060837A1
Authority
FR
France
Prior art keywords
layer
dielectric
iii
layers
dielectric material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1662492A
Other languages
English (en)
Other versions
FR3060837B1 (fr
Inventor
Matthew Charles
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR1662492A priority Critical patent/FR3060837B1/fr
Priority to PCT/EP2017/082283 priority patent/WO2018108840A1/fr
Priority to EP17822597.5A priority patent/EP3555924A1/fr
Publication of FR3060837A1 publication Critical patent/FR3060837A1/fr
Application granted granted Critical
Publication of FR3060837B1 publication Critical patent/FR3060837B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

L'invention concerne un procédé de fabrication d'un dispositif comprenant au moins une couche en un matériau semiconducteur III-N présentant des défauts surfaciques de croissance cristallographique et un substrat, ledit procédé comprenant : - le dépôt d'au moins une couche de diélectrique à la surface de ladite couche de matériau semiconducteur en matériau III-N ; - une opération de gravure « CMP » définissant un ensemble de matériaux ; - la réalisation d'au moins un contact à la surface dudit ensemble de matériaux. Le dispositif peut être un transistor. Le procédé peut avantageusement comprendre plusieurs dépôts de matériaux diélectriques pouvant être du SiN et du SiO2.

Description

Titulaire(s) : COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES Etablissement public.
Demande(s) d’extension
Mandataire(s) : MARKS & CLERK FRANCE Société en nom collectif.
PROCEDE DE FABRICATION D'UN DISPOSITIF COMPRENANT UNE COUCHE DE MATERIAU lll-N AVEC DES DEFAUTS DE SURFACE.
FR 3 060 837 - A1 y+J L'invention concerne un procédé de fabrication d'un dispositif comprenant au moins une couche en un matériau semiconducteur lll-N présentant des défauts surfaciques de croissance cristallographique et un substrat, ledit procédé comprenant:
- le dépôt d'au moins une couche de diélectrique à la surface de ladite couche de matériau semiconducteur en matériau lll-N ;
- une opération de gravure « CMP » définissant un ensemble de matériaux;
- la réalisation d'au moins un contact à la surface dudit ensemble de matériaux.
Le dispositif peut être un transistor.
Le procédé peut avantageusement comprendre plusieurs dépôts de matériaux diélectriques pouvant être du SiN et du SiO2.
Figure FR3060837A1_D0001
Figure FR3060837A1_D0002
Procédé de fabrication d’un dispositif comprenant une couche de matériau lll-N avec des défauts de surface
Le domaine de l’invention est celui des dispositifs à base de matériau semiconducteur lll-V, comme par exemple le GaN. Ce type de matériau revêt un intérêt notamment pour des applications de composants électroniques pouvant être des transistors de forte puissance ou des diodes.
De manière générale, les matériaux semiconducteurs lll-V sont des matériaux composés d'un ou plusieurs éléments de la colonne III (bore, gallium, aluminium, indium, etc. ) et de la colonne V (arsenic, antimoine, phosphore, etc. ) du tableau périodique de Mendeleïev, tels que l'arséniure de gallium, arséniure d'indium, nitrure de gallium.
La présente invention concerne plus précisément les dispositifs comprenant des matériaux lll-N par exemple GaN, AIGaN, ou tous les alliages AlxGayln(1.x.y)N avec x et y compris entre 0 et 1 inclus.
Il est actuellement développé des transistors de puissance réalisés à partir de la croissance de GaN sur silicium et pour lesquels, il est important d’éviter les défauts qui réduisent la tension de claquage. Ce type de dispositifs à haute puissance doivent pouvoir généralement fonctionner avec des tensions de 600V ou au-dessus, et passer des courants jusqu'à 100 ou même 200A. Ceci nécessite des dispositifs de surface importante et présentant néanmoins une faible densité de défauts (par exemple 1/cm2) pour ne pas être dommageable au rendement dudit dispositif.
Le Demandeur a mis en évidence l’effet des défauts de surface liés à la nature de matériau de type lll-N et notamment de GaN, tels que des défauts dit de type « pyramide inversée >> sur la tension de claquage d’un dispositif utilisant ce type de matériau.
La figure 1 illustre le type de défaut de type « pyramide inversée >> grâce à une image réalisée par microscopie électronique encore couramment dénommé « SEM » pour « Scanning Electron Microscopy », d’un matériau GaN dont on a réalisé la croissance à partir d’un substrat en Si.
La figure 2 illustre l’évolution de la tension de claquage en fonction de la surface d’un dispositif et du nombre de défauts de surface qu’il comporte pour un matériau GaN dont on a réalisé la croissance à partir d’un substrat en Si.
D’autres équipes de recherche ont mis en évidence l’effet néfaste de tels défauts et ont notamment décrits de tels défauts dans du GaN sur des substrats de silicium : S. L. Selvaraj, T. Suzue, T. Egawa, Applied Physics Express 2, p111005 (2009)),
Le Demandeur a également effectué des travaux de simulations de ces défauts, comme représenté sur la figure 3. Ces simulations montrent que, sans aucun effet secondaire, la géométrie du défaut est suffisante pour induire des champs électriques près de 3 fois plus élevés que ceux générés dans les couches exemptes de défauts, conduisant à une perte de performances II serait envisageable d’avoir recours à différentes options pour répondre au problème précité mais ces dernières présenteraient les inconvénients mentionnés ci-après :
- première option : augmenter de manière notable l’épaisseur totale de la structure afin de réduire l’effet. Cependant en augmentant l’épaisseur de matériau de type GaN, on augmente également la fragilité du composant ainsi que celle du coût de fabrication ; cette augmentation risque aussi de fragiliser les plaques, et d’obliger l’utilisation de substrats plus épais, qui seront moins compatibles avec les procédés de fabrication de transistors ;
- deuxième option : procéder au dépôt d’une couche relativement épaisse en matériau lll-N puis de procéder à une opération de gravure de type « CMP » pour éliminer les défauts de surface. Néanmoins, les opérations de type « CMP » ne sont pas très bien maîtrisées dans ce type de matériau, cette option conduisant également à augmenter la fragilité du composant ainsi que celle du coût de fabrication.
De manière générale, le procédé dit « CMP » pour “Chemical Mechanical Planarization” ou “Chemical Mechanical Polishing” (pîanarisation ou polissage mécano chimique) est un procédé de lissage et de pîanarisation des surfaces combinant des actions chimiques et mécaniques (un mélange de gravure chimique et de polissage mécanique à abrasif libre). Le rodage mécanique seul cause trop de dégâts sur les surfaces et la gravure humide seule ne permet pas d’obtenir une bonne pîanarisation. Les réactions chimiques étant isotropiques, elles attaquent les matériaux indifféremment dans toutes les directions. Le procédé « CMP >> combine les deux effets en même temps ;
- troisième option : réduire la qualité cristalline du GaN, (avec par exemple une baisse de la température de déposition de la couche de nucléation d’AIN sur le substrat silicium) de manière à réduire les défauts de surface de type « pyramide inversée », mais dans ce cas, les substrats ont tendance à se courber comme le montre la figure 4. Les contraintes de fabrication imposées concernant généralement la tolérance autour des courbures de plaquette autorisées (soit généralement : +/- 50pm), ne permettent pas d’envisager de telles solutions.
Dans ce contexte, le Demandeur propose une solution permettant de combler des défauts de surface cristallographiques pouvant être de type « pyramide inversée >> dans des matériaux lll-N, permettant d’éviter que ces défauts aient un impact sur les dispositifs les incorporant.
Plus précisément, la présente invention a pour objet un procédé de fabrication d’un dispositif comprenant au moins une couche en un matériau semiconducteur lll-N présentant des défauts surfaciques de croissance cristallographique et un substrat, ledit procédé comprenant :
- le dépôt d’au moins une couche de diélectrique à la surface de ladite couche de matériau semiconducteur en matériau lll-N ;
- une opération de gravure « CMP >> de ladite couche de diélectrique, définissant un ensemble de matériaux ;
- la réalisation d’au moins un contact à la surface dudit ensemble de matériaux.
Le contact peut être un contact ohmique et/ou un contact
Schottky.
Selon l’invention, le matériau lll-N peut répondre à la formule AlxGayln^-x.yjN avec x et y compris entre 0 et 1 inclus.
Le dépôt de la couche de diélectrique est un dépôt conforme à la surface de la couche de matériau semiconducteur en matériau lll-N, il permet de remplir les défauts surfaciques, afin de réaliser des contacts qui supportent le fait d’être éventuellement positionnés dessus en regard. Cette couche est destinée à supporter une tension susceptible d’être appliquée entre un contact en surface et le substrat. Les défauts surfaciques peuvent typiquement être de type « pyramide inversée », pouvant présenter des tailles de l’ordre du micron.
Selon des variantes de l’invention, le procédé comprend le dépôt d’une première couche de passivation en un premier matériau diélectrique et le dépôt d’une seconde couche en un second matériau diélectrique.
Selon des variantes de l’invention, le procédé comprend en outre le dépôt d’une troisième couche en un troisième matériau diélectrique.
Selon des variantes de l’invention, le procédé comprend une opération de gravure sélective d’un matériau diélectrique par rapport à un autre matériau diélectrique.
Selon des variantes de l’invention, le premier matériau diélectrique est identique au troisième matériau diélectrique.
Selon des variantes de l’invention, le matériau semiconducteur est en GaN ou en AIGaN ou en AIN.
Selon des variantes de l’invention, le procédé comprend le dépôt d’une couche barrière en un second matériau lll-N à la surface d’une couche en un premier matériau semiconducteur lll-N, ledit second matériau lll-N présentant un gap entre la bande de valence et la bande de conduction plus important que le gap entre la bande de valence et la bande de conduction dudit premier matériau lll-N. Cette couche barrière est conforme à la couche en un premier matériau pouvant être considérée comme couche principale.
La couche barrière peut typiquement présenter une épaisseur de l’ordre de quelques dizaines de nanomètres. La couche principale peut typiquement présenter une épaisseur de plusieurs microns par exemple 2 microns.
Selon des variantes de l’invention, le second matériau semiconducteur est en AIGaN ou AIN, le premier matériau étant en GaN.
Selon des variantes de l’invention, le ou les matériaux diélectriques sont choisis parmi les matériaux suivants : SiOx, AIN, AI2O3, SiNy.
Selon des variantes de l’invention, la première couche de diélectrique est en SiN, la seconde couche de diélectrique est en SiO2.
Selon des variantes de l’invention, la première couche de diélectrique est en SiN, la seconde couche de diélectrique est en SiO2, la troisième couche de diélectrique est en SiN.
Selon des variantes de l’invention, la couche de matériau diélectrique ou l’ensemble de couches de matériaux diélectriques présente une épaisseur supérieure à un micron, le défaut pouvant typiquement présenter une profondeur de défaut de l’ordre de 800 nm.
Selon des variantes de l’invention, le substrat est en silicium.
Selon des variantes de l’invention, le substrat est séparé de la couche en un matériau semiconducteur lll-N, par au moins une couche tampon.
L’épaisseur de la couche tampon peut être de l’ordre de plusieurs microns. Elle peut aussi bien présenter une épaisseur de 2 microns, ou de 5 à 6 microns, l’épaisseur de la couche dite principale étant du même ordre.
Selon des variantes de l’invention, le substrat est en silicium, un ensemble de couches tampons comprend une couche de nucléation en AIN, puis une ou plusieurs couches de GaN, ou AIGaN, ou AIN, ou autres couches tampons sur la base de matériaux lll-N, le matériau de la couche en un matériau semiconducteur étant en GaN.
Selon des variantes de l’invention, la ou les couches de matériau(x) diélectrique(s) est(sont) réalisé(s) par une opération de dépôt chimique en phase vapeur à basse pression (LPCVD).
Selon des variantes de l’invention, la ou les couches de matériau(x) diélectrique(s) est(sont) réalisé(s) par une opération de dépôt de couches minces atomiques (ALD).
Selon des variantes de l’invention, la ou les couches de matériau(x) diélectrique(s) est(sont) réalisé(s) par une opération de dépôt chimique en phase vapeur d’organométalliques (MOCVD).
Selon des variantes de l’invention, la ou les couches de matériau(x) diélectrique(s) est(sont) réalisé(s) par une opération de dépôt chimique en phase vapeur assisté par plasma (PECVD).
L’invention a aussi pour objet le dispositif obtenu selon le procédé de la présente invention.
L’invention a aussi pour objet un procédé de fabrication d’un transistor comprenant le procédé de l’invention et aussi pour objet le transistor obtenu par ledit procédé de fabrication dudit transistor.
L’invention a encore pour objet un procédé de fabrication d’une diode comprenant le procédé de l’invention et aussi pour objet la diode obtenue par ledit procédé de fabrication de ladite diode.
L’invention sera mieux comprise et d’autres avantages apparaîtront à la lecture de la description qui va suivre donnée à titre non limitatif et grâce aux figures annexées parmi lesquelles :
- la figure 1 illustre l’image d’un défaut de type « pyramide inversée >> réalisée par microscopie électronique encore couramment dénommé « SEM >> pour « Scanning Electron Microscopy ;
- la figure 2 illustre l’évolution de la tension de claquage en fonction de la surface d’un dispositif et du nombre de défauts de surface qu’il comporte ;
- la figure 3 illustre des simulations réalisées par le Demandeur qui montrent qu’avec une couche GaN sur un substrat Si montrant l’effet des défauts de type « pyramide inversée >> sur les champs électriques générés ;
- la figure 4 illustre l’évolution de la densité de défauts de type « pyramide inversée >> en fonction de la courbure de wafer, les deux étant modifiées typiquement par la qualité des couches GaN ;
- la figure 5 schématise une structure d’un dispositif comprenant un substrat par exemple en silicium, une couche de matériau semiconducteur en GaN présentant des défauts de surface de type « pyramide inversée >>, de l’art antérieur ;
- les figures 6a à 6f illustrent les principales étapes d’un procédé de fabrication d’un dispositif selon l’invention ;
- la figure 7 illustre un transistor obtenu selon le procédé de l’invention.
De manière générale, le procédé de la présente invention adresse la fabrication de dispositifs comprenant une couche de matériau lll-N présentant des défauts de surface résultant de sa croissance cristalline, cette couche étant destinée à supporter un contact. Il peut s’agir d’un contact ohmique et/ou d’un contact Schottky. L’impact de tels défauts est illustré ciaprès dans le cadre d’un transistor.
La figure 5 schématise ainsi un dispositif de l’art antérieur comprenant un substrat par exemple en silicium 10, une couche tampon 20, une couche 30 de matériau semiconducteur en GaN présentant des défauts de surface de type « pyramide inversée », une couche de diélectrique 40 un contact 50, ledit diélectrique n’étant pas situé dans le défaut au niveau du contact (et conférant une différence structurelle par rapport au dispositif obtenu selon le procédé de l’invention). Cette figure met en évidence le problème généré par le défaut de surface représenté par un « éclair >> E et illustrant un problème de claquage prématuré. Typiquement avec une tension de 600V, ce phénomène peut être observé avec une structure d’épaisseur totale de 3,6 pm (1,8 pm de couche tampon 20 et 1,8 pm de couche 30 de GaN) En effet, le champ électrique est élevé autour du défaut, ce qui entraînera une défaillance prématurée.
Pour pallier le problème mentionné ci-dessus, le procédé de l’invention concerne la réalisation d’un dispositif comportant au moins une couche de matériau lll-N pouvant notamment être à la surface d’un substrat en silicium, et ce de manière non limitative.
Généralement, on réalise une couche intermédiaire dite couche tampon, à la surface du substrat de silicium pour pouvoir réaliser ensuite la couche en matériau lll-N.
Typiquement, cette couche peut être en AIN ou AIGaN, il peut également s’agir d’un ensemble de couches tampons présentant des stoechiométries différentes du même alliage, de manière non limitative L’ensemble des couches peut typiquement comprendre une épaisseur totale comprise entre 100 nm et 10 pm.
Selon, le procédé de la présente invention on remplit les défauts de surface présents dans la couche de matériau lll-N par au moins un diélectrique.
Avantageusement, on peut utiliser un ensemble de couches de diélectriques.
Il peut s’agir avantageusement d’une première couche inférieure de SiN, d’une seconde couche intermédiaire dite couche d’arrêt de SiO2 et d’une troisième couche supérieure encore appelée couche superficielle de SiN.
Le Demandeur décrit ci-après un exemple comportant les dépôts successifs de plusieurs matériaux diélectriques de manière à pouvoir bénéficier de comportements sélectifs à la gravure, permettant ainsi de maîtriser très bien l’arrêt de l’opération de gravure.
Exemple de procédé selon l’invention :
Première étape :
On réalise une couche 300 de matériau GaN à la surface d’un ensemble 200 de couches tampons en AIN et AIGaN, elles-mêmes réalisées à la surface d’un substrat 100 en Si, comme illustré en figure 6a.
Dans le cas de certains composants tels que par exemple des transistors de puissance, on réalise de manière standard à la surface de la couche de GaN, un couche dite barrière (non représentée) pouvant être en AIGaN ou en AIN ou en d’autres variantes de matériaux lll-V et présentant un gap plus élevé que celui du matériau GaN, cette couche barrière peut typiquement présenter une épaisseur comprise entre 3 nm et 50 nm, l’épaisseur de la couche en GaN étant typiquement comprise entre 100nm et 6 pm.
Deuxième étape :
On procède à la réalisation des couches successives suivantes de diélectrique :
- une couche inférieure 401 de SiN, d’épaisseur comprise entre 10nm et 10000 nm, de préférence comprise entre 100 nm et 200 nm
- une couche intermédiaire 402 de SiO2 d’épaisseur d’au moins 50 nm ;
- une couche supérieure 403 de SiN d’épaisseur comprise entre typiquement 1 pm et 5 pm, comme illustré en figure 6b.
Les défauts de type « pyramide inversée >> sont ainsi remplis par du SiN du SiO2 et du SiN. La couche inférieure 401 en SiN permet d’assurer un très bon contrôle de l’arrêt de la gravure de la couche 402 de SiO2. La couche supérieure 403 de SiN est épaisse. L’ensemble des épaisseurs doit permettre de remplir les défauts sur toute leur profondeur.
II est à noter que l’épaisseur minimale des couches et notamment celle de la couche intermédiaire en SiO2 (encore dénommée ci-après couche d’arrêt d’amincissement) est dépendante des variations d’épaisseur induites par le procédé d’amincissement de la couche supérieure 403.
Par exemple, pour des couches de nitrure de silicium déposées de 1 pm, l’enlèvement par CMP (Chemical Mechanical Planarization) de 1 pm de ces couches peut induire des variations de leur épaisseur de l’ordre de +/- 70 nm (+/-ACmp)· Ces variations d’épaisseur enlevée font que certaines zones de la couche d’arrêt (par exemple oxyde SiO2) sont atteintes avant les autres zones lors du procédé de CMP.
II convient donc de connaître la vitesse d’enlèvement VsuperfiCieiie (vitesse d’enlèment de la couche superficielle par exemple Vnit pour le nitrure) et la vitesse d’enlèvement Varrêt (vitesse d’enlèvement de la couche d’arrêt par exemple Vox pour l’oxyde) de ces procédés pour la couche supérieure à amincir (par exemple de l’ordre de 50 nm/min pour le nitrure) et la couche d’arrêt (par exemple de l’ordre de 200 nm/min pour l’oxyde).
Dans le cas où l’on veut un retrait total de la couche superficielle de nitrure (avec mise à nu de toute la surface de la couche d’arrêt), par exemple, si l’on veut graver la couche d’arrêt par certaine voie chimique sèche, l’homme de l’art sait estimer l’épaisseur minimale de la couche d’arrêt.
En effet les premières zones de la couche d’arrêt atteintes par l’amincissement sont amincies à la vitesse Vox alors que le reste de la couche superficielle continue d’être aminci à la vitesse Vnit. :
- soit eSUp-ini l’épaisseur moyenne initiale de la couche superficielle ;
- soit eeni l’épaisseur moyenne enlevée de cette couche superficielle par le procédé de CMP spécifique à la couche superficielle (par exemple nitrure) ;
soit Aeeni = eeni + Aqmp - θ sup-ini
L’épaisseur minimale de la couche d’arrêt (ear-min) est :
Sar-min = (Varret /^superficielle) Δθθη|.
Ainsi la couche sous-jacente à la couche d’arrêt n’est pas partiellement amincie.
Dans le présent exemple, eox > (Vox /Vnit) Aeeni· Si l’on considère un film de nitrure d’épaisseur moyenne 1 pm, une épaisseur moyenne enlevée de 1pm, une non-homogénéité d’enlèvement de +/- 70 nm, une vitesse d’enlèvement d’oxyde de 200 nm/min et une vitesse d’enlèvement de nitrure de 50 nm/min, on calcule une épaisseur minimale de la couche d’arrêt de 280 nm.
Troisième étape :
On procède à l’opération de type « CMP >> pour obtenir une surface plane, exempte de défauts de surface, comme illustré en figure 6c, qui met en évidence que la couche 402 est utilisée comme couche d’arrêt de l’opération CMP. On procède ensuite à une étape de gravure sélective pour enlever le SiO2 qui reste.
Quatrième étape :
On procède au dépôt localisé d’une couche de résine 600, comme illustré en figure 6d, afin de définir une zone destinée à recevoir un contact métallique.
Cinquième étape :
Par une opération de lithographie on vient retirer localement les couches 401, 402 et 403 comme montré en figure 6e. Plus précisément on vient graver la couche 401 en SiN dans la zone dans laquelle les contacts ohmiques seront formés.
La couche 402 par exemple de SiO2 est gravée directement avant la gravure de la couche 401 de SiN avec soit une gravure humide, soit une gravure sèche.
Sixième étape :
Le contact ohmique est réalisé.
Le diélectrique est bien présent dans les défauts, comme illustré par la zone Z en figure 6f et le métal 500 peut être déposé dessus. Comme les trous constitués par les défauts occupent généralement un très petit pourcentage de la surface totale, les remplir avec un ou des matériaux diélectriques ne modifie pas le comportement de conduction de l’ensemble du dispositif.
Ainsi, le ou les diélectrique(s) évite(nt)une défaillance prématurée, car il n'y a pas de champ électrique accru au point du défaut. Le champ électrique passe autour du défaut. Contrairement au phénomène illustré en figure 5, cas dans lequel, le champ électrique est élevé autour du défaut, ce qui entraînera une défaillance prématurée.
Afin de réaliser le dépôt ou les dépôts de couches diélectriques, les différentes techniques suivantes peuvent être employées :
LPCVD : Low Pressure Chemical Vapor Déposition
Dans le cas des dépôts CVD à basse pression ou LPCVD
ALD : L’Atomic Layer Déposition (ALD) est un procédé de dépôt de couches minces atomiques. Le principe consiste à exposer une surface successivement à différents précurseurs chimiques afin d'obtenir des couches ultra-minces. Il est utilisé dans l'industrie des semi-conducteurs. L'intérêt de la technique ALD est de pouvoir faire une monocouche sur une surface présentant un très fort rapport d'aspect (des creux et des bosses). Notamment car la réaction de CVD se déroule directement à la surface, sur une monocouche de gaz précurseurs adsorbés
MOCVD : L'épitaxie en phase vapeur aux organométalliques (EPVOM, aussi connue sous les acronymes anglophones MOVPE — metalorganic vapor phase epitaxy ou MOCVD — metalorganic Chemical vapor déposition, terme plus général) est une technique de croissance cristalline dans laquelle les éléments à déposer, sous forme d'organométalliques ou d'hydrures, sont amenés vers le substrat monocristallin par un gaz vecteur.
PECVD : Le dépôt chimique en phase vapeur assisté par plasma (ou PECVD, pour Plasma-Enhanced Chemical Vapor Déposition en anglais) est un procédé utilisé pour déposer des couches minces sur un substrat à partir d'un état gazeux (vapeur). Des réactions chimiques se déroulent au cours du processus après la formation d'un plasma à partir des gaz du réacteur. Le plasma est généralement créé à partir de ce gaz par une décharge électrique pouvant être générée à partir de sources radiofréquences (13,56 MHz), micro-ondes (2,45 GHz) ou par une décharge électrique continue entre deux électrodes.
Typiquement on peut privilégier le procédé LPCVD, le procédé ALD étant plus lent, le procédé PECVD étant de plus basse qualité, et le procédé MOCVD plus rare pour SiN ou SiO2.
De manière générale, parce que les défauts de surface de type « pyramide inversée » occupent une très faible proportion de la surface de la couche en matériau lll-N (moins de 1/1x106 pour une densité de 1/mm2), ils peuvent être remplis avec au moins un diélectrique isolant, afin d'arrêter ces défauts affectant la tension de claquage, ce qui contribue à augmenter grandement le rendement de grands dispositifs par exemple de GaN sur des wafer de silicium.
Actuellement, la réalisation de composants tels que des transistors de puissance, comprend le dépôt d’une couche de diélectrique sur la surface des couches à base de matériau lll-N, le procédé de la présente invention reste ainsi dans ce type de filière technologique, puisqu’il comporte une étape similaire de dépôt de diélectrique plus épaisse (de l’ordre de 150 nm par exemple sans utilisation de procédé CMP à cette étape). Cela n'a alors aucun effet sur la fragilité de la tranche (contrairement à des couches épaisses couches de GaN ou AIGaN qui seraient attaquées pas un procédé « CMP »).
La figure 7 illustre un exemple de transistor de l’invention comprenant un substrat 100 en silicium, un ensemble de couches tampon 200, une couche 301 de GaN, une couche barrière 302 en AIGaN, une couche diélectrique de passivation 400, un contact ohmique (source) 501, une grille 502 et un contact ohmique (drain) 503.

Claims (22)

  1. REVENDICATIONS
    1. Procédé de fabrication d’un dispositif comprenant au moins une couche en un matériau semiconducteur lll-N présentant des défauts surfaciques de croissance cristallographique et un substrat, ledit procédé comprenant :
    - le dépôt d’au moins une couche de diélectrique à la surface de ladite couche de matériau semiconducteur en matériau lll-N ;
    - une opération de gravure « CMP >> définissant un ensemble de matériaux ;
    - la réalisation d’au moins un contact à la surface dudit ensemble de matériaux.
  2. 2. Procédé selon la revendication 1, comprenant :
    - le dépôt d’une première couche de passivation en un premier matériau diélectrique ;
    - le dépôt d’une seconde couche en un second matériau diélectrique.
  3. 3. Procédé selon la revendication 2, comprenant en outre le dépôt d’une troisième couche en un troisième matériau diélectrique.
  4. 4. Procédé selon l’une des revendications 2 ou 3, comprenant une opération de gravure sélective d’un matériau diélectrique par rapport à un autre matériau diélectrique.
  5. 5. Procédé selon la revendication 3, dans lequel le premier matériau diélectrique est identique au troisième matériau diélectrique.
  6. 6. Procédé selon l’une des revendications 1 à 5, dans lequel le matériau semiconducteur est en GaN ou en AIGaN ou en AIN.
  7. 7. Procédé selon l’une des revendications 1 à 6, comprenant le dépôt d’une couche barrière en un second matériau lll-N à la surface d’une couche en un premier matériau semiconducteur lll-N, ledit second matériau lll-N présentant un gap entre la bande de valence et la bande de conduction plus important que le gap entre la bande de valence et la bande de conduction dudit premier matériau lll-N.
  8. 8. Procédé selon la revendication 7, dans lequel le second matériau semiconducteur est en AIGaN ou en AIN, le premier matériau étant en GaN.
  9. 9. Procédé selon l’une des revendications 1 à 8, dans lequel le ou les matériaux diélectriques sont choisis parmi les matériaux suivants : SiOx, AIN, AI2O3, SiNy.
  10. 10. Procédé selon la revendication 2, dans lequel la première couche de diélectrique est en SiN, la seconde couche de diélectrique est en SiO2.
  11. 11. Procédé selon la revendication 3, dans lequel la première couche de diélectrique est en SiN, la seconde couche de diélectrique est en SiO2, la troisième couche de diélectrique est en SiN.
  12. 12. Procédé selon l’une des revendications 1 à 11 dans lequel la couche de matériau diélectrique ou l’ensemble de couches de matériaux diélectriques présente une épaisseur supérieure à un micron.
  13. 13. Procédé selon l’une des revendications 1 à 12, dans lequel le substrat est en silicium.
  14. 14. Procédé dans lequel le substrat est séparé de la couche en un matériau semiconducteur lll-N, par au moins une couche tampon.
  15. 15. Procédé selon la revendication 14, dans lequel le substrat est en silicium et un ensemble de couches tampons comprend une couche de nucléation en AIN, puis une ou plusieurs couches de GaN ou AIGaN ou AIN, ou autres couches tampons sur la base de matériaux lll-N, le matériau de la couche en un matériau semiconducteur étant en GaN.
  16. 16. Procédé selon l’une des revendications 1 à 15, dans lequel la 5 ou les couches de matériau(x) diélectrique(s) est(sont) réalisé(s) par une opération de dépôt chimique en phase vapeur à basse pression (LPCVD).
  17. 17. Procédé selon l’une des revendications 1 à 15, dans lequel la ou les couches de matériau(x) diélectrique(s) est(sont) réalisé(s) par une
    10 opération de dépôt de couches minces atomiques (ALD).
  18. 18. Procédé selon l’une des revendications 1 à 15, dans lequel la ou les couches de matériau(x) diélectrique(s) est(sont) réalisé(s) par une opération de dépôt chimique en phase vapeur d’organométalliques
    15 (MOCVD).
  19. 19. Procédé selon l’une des revendications 1 à 15, dans lequel la ou les couches de matériau(x) diélectrique(s) est(sont) réalisé(s) par une opération de dépôt chimique en phase vapeur assisté par plasma (PECVD).
  20. 20. Dispositif obtenu par le procédé selon l’une des revendications
    1 à 19.
  21. 21. Procédé de fabrication d’un transistor comprenant le procédé 25 selon l’une des revendications 1 à 19.
  22. 22. Transistor obtenu selon le procédé de la revendication 21.
FR1662492A 2016-12-15 2016-12-15 Procede de fabrication d'un dispositif comprenant une couche de materiau iii-n avec des defauts de surface Expired - Fee Related FR3060837B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR1662492A FR3060837B1 (fr) 2016-12-15 2016-12-15 Procede de fabrication d'un dispositif comprenant une couche de materiau iii-n avec des defauts de surface
PCT/EP2017/082283 WO2018108840A1 (fr) 2016-12-15 2017-12-11 Procede de fabrication d'un dispositif comprenant une couche de materiau iii-n avec des defauts de surface
EP17822597.5A EP3555924A1 (fr) 2016-12-15 2017-12-11 Procede de fabrication d'un dispositif comprenant une couche de materiau iii-n avec des defauts de surface

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1662492 2016-12-15
FR1662492A FR3060837B1 (fr) 2016-12-15 2016-12-15 Procede de fabrication d'un dispositif comprenant une couche de materiau iii-n avec des defauts de surface

Publications (2)

Publication Number Publication Date
FR3060837A1 true FR3060837A1 (fr) 2018-06-22
FR3060837B1 FR3060837B1 (fr) 2019-05-10

Family

ID=58054315

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1662492A Expired - Fee Related FR3060837B1 (fr) 2016-12-15 2016-12-15 Procede de fabrication d'un dispositif comprenant une couche de materiau iii-n avec des defauts de surface

Country Status (3)

Country Link
EP (1) EP3555924A1 (fr)
FR (1) FR3060837B1 (fr)
WO (1) WO2018108840A1 (fr)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020065023A1 (en) * 2000-11-30 2002-05-30 Kwok Siang Ping Multilayered CMP stop for flat planarization
US20100244197A1 (en) * 2009-03-31 2010-09-30 S.O.I.Tec Silicon On Insulator Technologies, S.A. Epitaxial methods and structures for reducing surface dislocation density in semiconductor materials
US20110221039A1 (en) * 2010-03-12 2011-09-15 Sinmat, Inc. Defect capping for reduced defect density epitaxial articles
US20120142133A1 (en) * 2010-12-04 2012-06-07 Advanced Optoelectronic Technology, Inc. Method for fabricating semiconductor lighting chip
US20140370695A1 (en) * 2010-12-27 2014-12-18 Soitec Method for fabricating a semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7795630B2 (en) * 2003-08-07 2010-09-14 Panasonic Corporation Semiconductor device with oxidized regions and method for fabricating the same
JP5306904B2 (ja) * 2009-05-28 2013-10-02 シャープ株式会社 窒化物半導体発光ダイオード素子およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020065023A1 (en) * 2000-11-30 2002-05-30 Kwok Siang Ping Multilayered CMP stop for flat planarization
US20100244197A1 (en) * 2009-03-31 2010-09-30 S.O.I.Tec Silicon On Insulator Technologies, S.A. Epitaxial methods and structures for reducing surface dislocation density in semiconductor materials
US20110221039A1 (en) * 2010-03-12 2011-09-15 Sinmat, Inc. Defect capping for reduced defect density epitaxial articles
US20120142133A1 (en) * 2010-12-04 2012-06-07 Advanced Optoelectronic Technology, Inc. Method for fabricating semiconductor lighting chip
US20140370695A1 (en) * 2010-12-27 2014-12-18 Soitec Method for fabricating a semiconductor device

Also Published As

Publication number Publication date
FR3060837B1 (fr) 2019-05-10
EP3555924A1 (fr) 2019-10-23
WO2018108840A1 (fr) 2018-06-21

Similar Documents

Publication Publication Date Title
EP2254146B1 (fr) Structure semiconductrice et procédé de réalisation d'une structure semiconductrice
JP5730393B2 (ja) 複合基板およびその製造方法
FR2952471A1 (fr) Graphene epitaxie sur sic, ayant un gap ouvert et une mobilite comparable a celle du graphene standard a gap nul
FR2810159A1 (fr) Couche epaisse de nitrure de gallium ou de nitrure mixte de gallium et d'un autre metal, procede de preparation, et dispositif electronique ou optoelectronique comprenant une telle couche
TWI499086B (zh) 用於製造光電半導體晶片之方法及光電半導體晶片
FR2983342A1 (fr) Procede de fabrication d'une heterostructure limitant la formation de defauts et heterostructure ainsi obtenue
FR3030114A1 (fr) Transistor hemt
FR3011981A1 (fr) Transistor hemt a base d'heterojonction
FR3108774A1 (fr) Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
FR3103962A1 (fr) Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic cristallin
TWI397618B (zh) 氮化物半導體模板及其製作方法
FR3076068B1 (fr) Procede de gravure d'une couche dielectrique tridimensionnelle
FR3086096A1 (fr) Procede de realisation d'un substrat avance pour une integration hybride
WO2014064220A1 (fr) Procede de fabrication d'une structure semiconductrice
FR3047352A1 (fr) Procede de fabrication d'un transistor a dopant localise a l'aplomb de la grille
EP2795668B1 (fr) Procede de fabrication d'un empilement mos sur un substrat en diamant
EP3594997A1 (fr) Procede de fabrication d'au moins une structure semiconductrice comportant une etape de separation vis-a-vis du substrat de croissance
WO2002029876A1 (fr) Procede de revelation de defauts cristallins et/ou de champs de contraintes a l'interface d'adhesion moleculaire de deux materiaux solides
US8609456B2 (en) Method for fabricating semiconductor layer having textured surface and method for fabricating solar cell
EP3809450A1 (fr) Procede d'hetero-integration d'un materiau semi-conducteur d'interet sur un substrat de silicium
FR3023058A1 (fr) Procede de realisation d'un dispositif microelectronique
FR3060837A1 (fr) Procede de fabrication d'un dispositif comprenant une couche de materiau iii-n avec des defauts de surface
EP4020604B1 (fr) Procédé de réalisation d'un dispositif optoélectronique comprenant des micro-diodes électroluminescentes à base de nitrures du groupe iii
FR3091002A1 (fr) Procédé de gravure d’une couche diélectrique tridimensionnelle
US20140042391A1 (en) Semiconductor device and method of manufactoring the same

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20180622

PLFP Fee payment

Year of fee payment: 3

ST Notification of lapse

Effective date: 20200910