FR3051313A1 - Procede de fabrication d’un circuit imprime, circuit imprime obtenu par ce procede et module de carte a puce comportant un tel circuit imprime - Google Patents

Procede de fabrication d’un circuit imprime, circuit imprime obtenu par ce procede et module de carte a puce comportant un tel circuit imprime Download PDF

Info

Publication number
FR3051313A1
FR3051313A1 FR1654169A FR1654169A FR3051313A1 FR 3051313 A1 FR3051313 A1 FR 3051313A1 FR 1654169 A FR1654169 A FR 1654169A FR 1654169 A FR1654169 A FR 1654169A FR 3051313 A1 FR3051313 A1 FR 3051313A1
Authority
FR
France
Prior art keywords
conductive
substrate
printed circuit
complex
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1654169A
Other languages
English (en)
Other versions
FR3051313B1 (fr
Inventor
De Lopez Claire Laurens
Jerome Sanson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Linxens Holding SAS
Original Assignee
Linxens Holding SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Linxens Holding SAS filed Critical Linxens Holding SAS
Priority to FR1654169A priority Critical patent/FR3051313B1/fr
Publication of FR3051313A1 publication Critical patent/FR3051313A1/fr
Application granted granted Critical
Publication of FR3051313B1 publication Critical patent/FR3051313B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0361—Etched tri-metal structure, i.e. metal layers or metal patterns on both sides of a different central metal layer which is later at least partly etched
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

L'invention concerne un procédé de fabrication d'un circuit imprimé (8) dans lequel on réalise des pistes conductrices (11) sur un substrat diélectrique (4). Ces pistes conductrices (11) sont réalisées dans un complexe métallique (1a, 1b) comprenant un feuillet conducteur qui a été recouvert d'une couche comprenant un alliage d'étain, avant d'être reporté sur le substrat (4). L'invention concerne également un circuit imprimé (8) obtenu par ce procédé. L'invention peut être appliquée notamment à la réalisation de circuits imprimés pour module (9) de carte à puce.

Description

Procédé de fabrication d’un circuit imprimé, circuit imprimé obtenu par ce procédé et module de carte à puce comportant un tel circuit imprimé. L’invention concerne le domaine des circuits imprimés, et notamment des circuits imprimés flexibles. L’invention a notamment des applications dans le domaine de la fabrication des circuits imprimés pour modules de carte à puce et des circuits imprimés pour diodes électroluminescentes.
Il est connu de fabriquer des circuits imprimés en fixant un feuillet conducteur d’un premier matériau, par exemple du cuivre, sur l’une des faces principales d’un substrat diélectrique, par exemple en verre époxy. Des motifs, tels que des pistes conductrices, des contacts, des spires conductrices d’antennes, etc. sont réalisés dans le feuillet conducteur, soit par gravure du feuillet conducteur, après que celui-ci ait été reporté sur le substrat, soit par découpe (technologie dite de grille de connexion ou « leadframe » selon la terminologie anglo-saxonne), avant que celui-ci ne soit reporté sur le substrat.
Par ailleurs, des couches métalliques doivent, pour certaines applications être déposées sur les motifs. Ainsi, dans ces deux cas (gravure ou découpe), il peut être utile ou nécessaire de revêtir l’une et/ou l’autre des faces principales du feuillet conducteur constitué du premier matériau d’une ou plusieurs couches d’un ou plusieurs autres matériaux. Ces derniers peuvent avoir pour fonction de protéger la couche métallique de la corrosion, ou d’améliorer sa soudabilité, ou d’accroître sa conductivité, ou d’apporter un aspect esthétique particulier, etc. Dans les procédés de l’art antérieur, cette ou ces couches destinée(s) à recouvrir au moins partiellement l’une et/ou l’autre des faces principales du feuillet conducteur constitué du premier matériau étai(en)t déposée(s) généralement par voir électrolytique, après réalisation, par gravure ou par découpe, des motifs dans le feuillet conducteur constitué du premier matériau.
Un but de l’invention est de simplifier les procédés de fabrication de circuits imprimés de l’art antérieur. A cette fin, il est proposé selon l’invention, un procédé de fabrication d’un circuit imprimé, dans lequel - on fournit un substrat diélectrique ayant une première et une deuxième faces principales, - on fournit un feuillet conducteur constitué d’un premier matériau métallique conducteur.
Dans ce procédé, on forme un complexe conducteur en recouvrant au moins partiellement le feuillet conducteur d’au moins une couche métallique constituée d’un deuxième matériau métallique comprenant de l’étain et on fixe subséquemment ce complexe sur la première face principale du substrat.
La couche métallique constituée du deuxième matériau métallique comprenant de l’étain peut être réalisée par tout type de technologie de dépôt sur la couche conductrice, compatible avec, ou adaptée pour, l’utilisation d’un matériau métallique comprenant de l’étain. Cette technologie de dépôt peut être choisie dans la liste comprenant : les dépôts électrolytiques, les dépôts en phase vapeur, les dépôts chimiques d’étain (« immersion tin » en anglais), l’étamage à chaud (par exemple à la vague). La couche métallique constituée du deuxième matériau métallique comprenant de l’étain peut également être réalisée sous forme d’un feuillet de matériau métallique comprenant de l’étain, laminé sur la couche conductrice.
Ainsi, grâce à l’invention, le feuillet conducteur constitué du premier matériau est remplacé par une couche complexe, appelée ici complexe conducteur, comprenant un feuillet conducteur constitué du premier matériau déjà revêtu d’au moins une couche constituée d’un autre matériau. Ce complexe conducteur est réalisé préalablement à son utilisation dans un procédé de fabrication de circuits imprimés. On peut donc simplifier les procédés de fabrication de circuits imprimés, en tant que tels, en évitant au moins certaines étapes au cours desquelles au moins l’une des faces principales du feuillet conducteur constitué du premier matériau est revêtu d’une ou plusieurs couches d’un ou plusieurs autres matériaux, notamment après réalisation des motifs et la mise en oeuvre éventuelle de techniques de photolithographie relativement complexes.
Par ailleurs, en supprimant les étapes d’électrodéposition après réalisation des motifs, le dessin de ces derniers peut être simplifié ou optimisé, puisqu’il n’est plus nécessaire de prévoir des amenées de courant. Si la couche métallique constituée du deuxième matériau métallique comprenant de l’étain est réalisée par électrodéposition, cette étape a lieu avant la formation des motifs, donc sur un feuillet conducteur constitué d’un premier matériau métallique conducteur plein et continu sur la zone du dépôt du deuxième matériau métallique comprenant de l’étain.
En outre, cet autre matériau comprenant de l’étain protège de la corrosion le feuillet conducteur sous-jacent et confère à ce complexe conducteur de bonnes propriétés de conductivité électrique et de soudabilité.
Le procédé selon l’invention comporte en outre l’une ou l’autre des caractéristiques suivantes considérées isolément ou en combinaison d’une ou plusieurs autres : - il comprend une étape au cours de laquelle une couche d’adhésif est déposée sur la première face principale du substrat, et une étape au cours de laquelle, préalablement à la fixation du complexe conducteur sur la première face principale du substrat, la couche d’adhésif et le substrat sont découpés sur toute leur épaisseur, pour former au moins une ouverture ; ainsi, il est possible de réaliser une connexion électrique de bonne qualité sur le complexe conducteur, sans avoir à retirer la couche d’adhésif située au fond de l’ouverture et susceptible de dégrader ou d’empêcher cette connexion électrique ; - le complexe conducteur est fixé sur le substrat en recouvrant au moins partiellement l’ouverture ; on forme ainsi un puits de connexion de type trou borgne ; - il comprend une étape au cours de laquelle un composant électronique est connecté, à travers l’ouverture, au complexe conducteur, sur sa face opposée à celle au moins partiellement revêtue de la couche métallique constituée du deuxième matériau métallique comprenant de l’étain ; - le composant électronique est connecté, à travers l’ouverture, au complexe conducteur, à l’aide d’un fil conducteur soudé sur la face opposée à celle au moins partiellement revêtue de la couche métallique constituée du deuxième matériau métallique comprenant de l’étain ; la connexion entre le composant électronique et le complexe conducteur dans lequel ont été définis des motifs, peut être une connexion filaire, avec des fils constitués d’un alliage d’or, d’argent, de cuivre, de cuivre et de palladium, etc. ; - le premier matériau métallique comprend du cuivre ; ainsi, au fond du ou des puits de connexion, à travers la ou les ouverture(s), sur sa face opposée à celle au moins partiellement revêtue de la couche métallique constituée du deuxième matériau métallique comprenant de l’étain, le complexe conducteur peut présenter du cuivre ou un alliage de cuivre nu (le cuivre présente une bonne soudabilité au fil); - une couche métallique constituée du deuxième matériau métallique comprenant de l’étain revêt au moins partiellement la face du feuillet conducteur, opposée à celle fixée sur le substrat, ou une couche métallique revêt au moins partiellement la face du feuillet conducteur métallique fixée sur le substrat, ou encore un feuillet ou une couche métallique revêt au moins partiellement chacune des deux faces principales du feuillet conducteur ; - alternativement, une couche de passivation peut être déposée sur la face du feuillet conducteur métallique fixée sur le substrat, au niveau de puits de connexion notamment ; ainsi, par exemple, si le feuillet conducteur est constitué de cuivre, le procédé comporte une étape consistant à plonger la structure comprenant le substrat et le complexe métallique, dans un bain comprenant un agent passivant (« OSP >> ou « Organic Solderability Preservative >> selon la terminologie anglo-saxonne) ; - on grave des motifs dans le complexe conducteur, après qu’il soit fixé sur la première face principale du substrat ; alternativement, on découpe des motifs dans le complexe conducteur, avant qu’il ne soit fixé sur la première face principale du substrat ; - le feuillet conducteur est au moins partiellement revêtu par lamination de la couche métallique constituée du deuxième matériau métallique comprenant de l’étain, sous forme de feuillet ; alternativement ou en complément, la couche conductrice est au moins partiellement revêtue par dépôt physique en phase vapeur de la couche métallique constituée du deuxième matériau métallique comprenant de l’étain (ou d’encore un autre matériau) ; la lamination ou le dépôt physique en phase vapeur de la couche métallique constituée du deuxième matériau métallique comprenant de l’étain, présente l’avantage d’éviter, ou au moins de limiter, l’utilisation de quantités d’eau relativement importantes et la production de déchets polluants, par rapport aux revêtement par voie électrolytique et chimique, par un ou plusieurs autres matériaux, des motifs formés dans le feuillet conducteur ; - la couche conductrice est au moins partiellement revêtue par dépôt électrolytique de la couche métallique constituée du deuxième matériau métallique comprenant de l’étain ; mais là encore ce dépôt est réalisé préalablement à la mise en oeuvre du procédé de fabrication de circuits imprimés proprement dit ; ce dernier est donc plus simple à mettre en œuvre par les industriels qui en ont la charge ; - le deuxième matériau métallique comprenant de l’étain est un alliage comprenant moins de 1% en poids d’argent ;
Selon un autre aspect, l’invention concerne un circuit imprimé comprenant un substrat diélectrique ayant une première et une deuxième faces principales et un feuillet conducteur constitué d’un premier matériau métallique conducteur. Dans ce circuit imprimé, la couche conductrice est au moins partiellement revêtue d’au moins une couche métallique constituée d’un deuxième matériau métallique comprenant de l’étain. Le feuillet conducteur et la couche métallique forment alors un complexe conducteur. Ce complexe conducteur comporte des motifs dont les contours, dans la couche conductrice et dans la couche métallique qui la revêt au moins partiellement, ont été réalisés concomitamment et coïncident essentiellement. Autrement dit, les motifs ont été réalisés dans le complexe conducteur, par une opération (gravure ou découpe) analogue à celle qui était mise en œuvre sur le feuillet conducteur uniquement. Les contours des motifs sont donc essentiellement les mêmes pour la couche métallique et pour le feuillet conducteur sous-jacent.
Ce circuit imprimé selon l’invention comporte en outre l’une des caractéristiques suivantes considérées isolément ou en combinaison d’une ou plusieurs autres : - il comporte au moins un puits de connexion constitué d’au moins une ouverture traversant le substrat, cette ouverture étant au moins partiellement obturée par le complexe conducteur ; - le complexe conducteur comprend le feuillet conducteur, ainsi qu’une première couche et une deuxième couche de matériau conducteur ; chacune de ces couches recouvre au moins partiellement respectivement l’une des faces principales du feuillet conducteur ; chacune de ces faces peut être revêtue d’une couche de matériau conducteur de nature et/ou d’épaisseur différente ; alternativement, les première et deuxième couches de matériau conducteur sont constituées du même matériau conducteur et ont éventuellement la même épaisseur ; - un complexe conducteur recouvre au moins partiellement chacune des première et deuxième faces principales du substrat ; ou encore un complexe conducteur recouvre au moins partiellement la première face principale du substrat tandis que la deuxième principale du substrat est au moins partiellement recouverte d’un feuillet de matériau conducteur (du cuivre ou de l’aluminium par exemples - comme dans le cas de laminés ou claddés).
Selon un autre aspect, l’invention concerne un module de connecteur de carte à puce, comportant un circuit imprimé du type de ceux mentionnés ci-dessus et une puce électronique connectée, à la face du complexe conducteur dirigée vers le substrat, à travers une ouverture ménagée dans le substrat. D’autres caractéristiques et avantages de l’invention apparaîtront à la lecture de la description détaillée et des dessins annexés sur lesquels : - Les figures 1A et 1B représentent, respectivement, schématiquement en coupe, d’une part, un complexe conducteur comprenant un feuillet conducteur et, sur l’une de ses faces principales, une couche métallique ; et d’autre part, un complexe conducteur comprenant un feuillet conducteur et, sur chacune de ses deux faces principales, une couche métallique ; - Les figures 2A à 2I représentent schématiquement les différentes étapes d’un exemple de procédé conforme à l’invention ; - les figures 3A à 3F représentent schématiquement les différentes étapes d’un autre exemple de procédé conforme à l’invention ; - la figure 4 représente schématiquement en coupe une portion d’un module de carte à puce comprenant un circuit imprimé conforme à l’invention ; et - la figure 5 représente schématiquement en coupe un empilement illustrant différentes combinaisons de couches et feuillets, dont certains ou certaines sont facultatives ; cet empilement correspondant à un complexe conducteur compatible avec les procédés de réalisation de circuits imprimés selon l’invention.
Sur la figure 1A est représenté un premier exemple de complexe conducteur 1a préparé pour être utilisé dans un procédé conforme à l’invention. Celui-ci comporte un feuillet conducteur 2 et une couche métallique 3 laminée sur l’une des deux faces principales du feuillet conducteur 2.
Le feuillet conducteur 2 est par exemple constituée d’un alliage de cuivre et présente une épaisseur de 30pm. La couche métallique 3 est constituée par exemple d’un alliage d’étain et d’argent avec 0,25% en poids d’argent. La couche métallique 3 a par exemple une épaisseur de 2pm. Avantageusement, les épaisseurs respectives du feuillet conducteur 2 et de la couche métallique 3 sont choisies pour être compatibles avec un procédé de fabrication de circuits imprimés en continu, c’est-à-dire de bobine à bobine.
Lorsque la couche métallique 3 est colaminée sur une face principale du feuillet conducteur 2 destinée à être exposée (donc opposée à celle qui reposera sur un substrat diélectrique 4 comme on le verra ci-dessous), celle-ci assure une protection de cette face contre la corrosion. La couche métallique 3 est suffisamment conductrice pour obtenir une résistance de contact de surface (CRM) inférieure ou égale à 500mQ.
Sur la figure 1B est représenté un deuxième exemple de complexe conducteur 1b préparé pour être utilisé dans un procédé conforme à l’invention. Celui-ci comporte un feuillet conducteur 2 et une couche métallique 3a ou 3b laminée sur chacune des faces principales du feuillet conducteur 2.
Pour cet exemple également, les épaisseurs du feuillet conducteur 2 et de chacune des couches métalliques 3a, 3b sont respectivement de 30pm et de 2pm. Plus généralement, les épaisseurs respectives du feuillet conducteur 2 et des couches métalliques 3a, 3b sont aussi choisies pour être compatibles avec un procédé de fabrication de circuits imprimés en continu.
Dans ce deuxième exemple, le feuillet conducteur 2 est par exemple également constitué d’un alliage de cuivre. Une première couche métallique 3a colaminée sur une face principale du feuillet conducteur 2 destinée à être exposée, est constituée par exemple d’un alliage d’étain et d’argent avec 0,25% d’argent. Une deuxième couche métallique 3b colaminée sur une face principale du feuillet conducteur destinée à être reportée contre un substrat peut être constituée du même matériau que la première couche 3a. Selon une variante, elle peut être constituée d’un autre matériau conducteur et soudable avec un fil d’or, d’argent, de cuivre, ou de cuivre et palladium.
Que le complexe conducteur 1a ou 1b ait été préparé selon le premier exemple ou selon le deuxième, il peut être ensuite mis en œuvre dans un procédé dont les étapes sont les suivantes : - fourniture (Fig. 2A) d’un substrat 4 diélectrique en verre-epoxy FR4 ou G10, ou en PET (Polyethylene Terephthalate), en PEN (Polyethylene Naphthalate), en polyimide, etc. Il peut aussi s’agir de matériaux ne nécessitant pas d’adhésif entre le substrat 4 et le complexe conducteur, tels que les préimprégnés (« prepreg » selon la terminologie anglo-saxonne) ou des thermoplastiques renforcés (« reinforced hotmelt » selon la terminologie anglo-saxonne). Ce substrat 4 est mince et flexible, pour être compatible avec un procédé de fabrication de circuits imprimés en continu ; par exemple il a une épaisseur comprise entre 50 à 200pm, préférentiellement autour de 100pm ; - enduction (Fig. 2B) du substrat 4 avec une couche d’adhésif 5; par exemple une résine de type thermodurcissable ou thermoplastique de 20pm d’épaisseur environ ; - perforation (Fig. 2C) de l’ensemble du substrat 4 et de la couche d’adhésif 5, afin de réaliser des ouvertures 6 qui correspondront à des puits de connexion ou éventuellement des cavités destinées à y loger ultérieurement au moins un composant électronique 10 (voir Fig. 4) ; - complexage (Fig. 2D) par lamination du substrat 4 muni de la couche d’adhésif 5 avec le complexe conducteur 1a ou 1b, puis réticulation à chaud de la couche d’adhésif 5 ; - lamination d’un film sec photosensible 7 sur la face libre du complexe conducteur 1 a ou 1 b (Fig. 2E) ; - insolation du film photosensible 7 (Fig. 2F) ; - développement du film photosensible 7 (Fig. 2G) ; - gravure chimique du complexe conducteur 1a ou 1b dans les zones non protégées par le film photosensible 7 (Fig. 2H) ; - dissolution (« strippage >> selon la terminologie anglo-saxonne) des zones restantes du film photosensible 7 (Fig. 2I).
Il résulte de ce procédé un circuit imprimé 8 flexible avec des motifs 11.
Eventuellement, le complexe conducteur 1a ou 1b ou la structure finale 8 obtenue est plongée dans des agents passivants et/ou subit un traitement antiternissement pour une meilleure résistance à l’oxydation de la face avant et de la face arrière.
Le premier 1a ou le deuxième 1b exemple de complexe conducteur présenté ci-dessus peut aussi être mis en oeuvre selon un deuxième exemple de procédé de fabrication de circuits imprimés, illustré par les figures 3A à 3F. Ce deuxième exemple de procédé comporte les étapes suivantes : - fourniture (Fig. 3A) d’un substrat 4 diélectrique en verre-epoxy FR4 ou G10, ou en PET (Polyethylene Terephthalate), en PEN (Polyethylene Naphthalate), en polyimide, préimprégnés (« prepreg >> selon la terminologie anglo-saxonne) ou des thermoplastiques renforcés (« reinforced hotmelt » selon la terminologie anglo-saxonne), etc. ; ce substrat 4 est mince et flexible, pour être compatible avec un procédé de fabrication de circuits imprimés en continu ; par exemple il a une épaisseur de comprise entre 50 à 200pm, préférentiellement autour de 100 pm ; - enduction (Fig. 3B) du substrat 4 avec une couche d’adhésif 5 ; par exemple une résine de type thermodurcissable ou thermoplastique de 20pm d’épaisseur environ ; - perforation (Fig. 3C) de l’ensemble du substrat 4 et de la couche d’adhésif 5, afin de réaliser des ouvertures 6 qui correspondront à des puits de connexion ou éventuellement des cavités destinées à y loger ultérieurement au moins un composant électronique 10 (voir Fig. 4) ; - fourniture d’un complexe conducteur 1a ou 1b (Fig. 3D), - découpe séparée du complexe conducteur 1a ou 1b (Fig. 3E); et - complexage (Fig. 3F) par lamination du substrat 4 muni de la couche d’adhésif 5 avec le complexe conducteur 1 a ou 1b, puis réticulation à chaud de la couche d’adhésif 5.
Il résulte de ce procédé un circuit imprimé 8 flexible, avec des motifs 11, similaire à celui obtenu par le premier exemple de procédé de fabrication de circuits imprimés. Eventuellement, le complexe conducteur 1a ou 1b ou la structure finale 8 obtenue est plongée dans des agents passivants et/ou subit un traitement anti-ternissement pour une meilleure résistance à l’oxydation de la face avant et de la face arrière.
La figure 4 représente schématiquement un exemple de circuit imprimé 8 obtenu selon l’un ou l’autre des deux procédés décrits ci-dessus, mis en œuvre dans un module 9 de carte à puce. Selon cet exemple le circuit imprimé 8 comporte donc un complexe conducteur 1a ou 1b fixé sur un substrat 4, à l’aide une couche d’adhésif 5. Des motifs 11, tels que des contacts, ont été réalisés dans le complexe conducteur 1a ou 1b. Un composant électronique (une puce) 10 est collée sur la face arrière 12 du circuit imprimé 8. Des fils conducteurs 13 permettent de connecter, à travers des puits de connexion 6, le composant électronique 10 aux contacts 11 présents sur la face avant 14 du circuit imprimé 8. Plus particulièrement, les fils conducteurs 13 sont soudés à la face soudable 15 du complexe conducteur 1 a ou 1b.
Le module 9 de carte à puce ainsi obtenu est compatible avec la norme ISO 10373.
Comme on peut le constater, l’utilisation, dans un procédé de fabrication de circuits imprimés 8 tels que ceux décrits ci-dessus, d’une couche métallique 3a, 3b fixée, déposée ou laminée sur le couche conductrice 2 permet notamment de supprimer des étapes de métallisation électrolytique, généralement mises en œuvre au cours de ces procédés. Ainsi, il est possible de réduire la consommation d’eau et la production de déchets polluants.
Par ailleurs l’utilisation d’une couche métallique 3a, 3b à base d’étain permet de protéger la couche conductrice 2 avec une économie sur les métaux utilisés à cet effet dans l’art antérieur et qui sont généralement très coûteux (or, palladium, etc.). L’utilisation d’un feuillet conducteur 2 de cuivre et d’une couche métallique 3a, 3b à base d’étain permet également d’utiliser une chimie de gravure classique et moins dangereuse que celle par exemple nécessaire pour graver de l’aluminium et qui s’accompagne d’un dégagement d’hydrogène.
Avec un feuillet conducteur 2 de cuivre et une couche métallique 3a, 3b constituée d’un alliage d’étain avec 0,25% d’argent, on peut obtenir un circuit imprimé dont les motifs 11 réalisés dans le complexe conducteur 1a, 1b ont un bon aspect, une bonne résistance au brouillard salin pendant 24h et une résistance de contact inférieure à 500mQ.
Optionnellement, en fin de procédé, une couche de passivant ou d’antiternissement peut être ajoutée, sur la surface des motifs 11 destinée à être exposée, c’est-à-dire opposée à la face soudable 15, pour assurer un meilleur aspect et une plus longue durée de vie au produit fini. L’invention peut comporter de nombreuses variantes par rapport à ce qui a été décrit précédemment, notamment en ce qui concerne la nature du feuillet conducteur 2 et celle du ou des couches métalliques 3a, 3b, ainsi que leur empilement.
La figure 5 représente ainsi un empilement dans lequel : - le substrat 4 est un matériau diélectrique avec ou sans couche d’adhésif ; - le feuillet conducteur 2 peut être tout métal ou un alliage pouvant être fabriqué en feuillard mince (9 à 150pm d’épaisseur); par exemple: aciers inoxydables, aciers doux (faible teneur en carbone), aluminium et ces alliages, cuivre et ses alliages (laiton, bronze), etc. ; - la couche 16 est une couche barrière optionnelle dont la présence et la nature dépend de la nature de la couche conductrice 2 ; elle peut être constituée de tout métal, alliage ou céramique conductrice permettant de créer une barrière de diffusion entre la couche conductrice 2 et le feuillet métallique 3b, elle doit cependant garantir une bonne tenue à la soudure de fils (« wire bonding » selon la terminologie anglo-saxonne) ; elle peut comprendre par exemple au moins l’un des matériaux suivants : Co, Ru, Ni, Ta, Hf, Nb, Zr, V, W, Ti, TiN, TaN, ln203,Cu5Si, W2N, WN, WN2 ; - la couche métallique 3b peut comprendre un métal sur lequel peut être soudé un fil (selon la technologie dite de « wire bonding ») ; il peut comprendre par exemple au moins l’un des matériaux suivants : Al, Be, Cu, Ge, Au, Fe, Mg, Mo, Ni, Cb, Pd, Pt, Re, Si, Ag, Ta, Sn, Ti, W, Ur, Zr Al ; - la couche métallique 3a est un métal à base d’étain.
La couche barrière 16 et la couche métallique 3b sous-jacente à cette couche sont optionnelles, notamment lorsque le feuillet conducteur 2 est un métal ou un alliage, tel que l’aluminium ou l’un de ces alliages, sur lequel des fils de connexion peuvent être directement soudés.

Claims (19)

  1. Revendications
    1. Procédé de fabrication d’un circuit imprimé (8), dans lequel - on fournit un substrat (4) diélectrique ayant une première et une deuxième faces principales, - on fournit un feuillet conducteur (2) constitué d’un premier matériau métallique conducteur, caractérisé par le fait que l’on forme un complexe conducteur (1a, 1b) en recouvrant au moins partiellement le feuillet conducteur (2) d’au moins une couche métallique (3a, 3b) constituée d’un deuxième matériau métallique comprenant de l’étain et on fixe subséquemment ce complexe conducteur (1a, 1b) sur la première face principale du substrat (4).
  2. 2. Procédé selon la revendication 1, comprenant une étape au cours de laquelle une couche d’adhésif (5) est déposée sur la première face principale du substrat (4), et une étape au cours de laquelle, préalablement à la fixation du complexe conducteur (1a, 1b) sur la première face principale du substrat (4), la couche d’adhésif (5) et le substrat (4) sont découpés sur toute leur épaisseur, pour former au moins une ouverture (6).
  3. 3. Procédé selon la revendication 2, dans lequel le complexe conducteur (1a, 1b) est fixé sur le substrat (4) en recouvrant au moins partiellement l’ouverture (6).
  4. 4. Procédé selon la revendication 3, comprenant une étape au cours de laquelle un composant électronique (10) est connecté, à travers l’ouverture (6), au complexe conducteur (1a, 1b), sur sa face (15) opposée à celle au moins partiellement revêtue de la couche métallique (3a, 3b) constituée du deuxième matériau métallique comprenant de l’étain.
  5. 5. Procédé selon la revendication 4, dans lequel le composant électronique (10) est connecté, à travers l’ouverture (6), au complexe conducteur (1a, 1b), à l’aide d’un fil (13) conducteur soudé sur la face (15) opposée à celle au moins partiellement revêtue de la couche métallique (3a, 3b) constituée du deuxième matériau métallique comprenant de l’étain.
  6. 6. Procédé selon l’une des revendications précédentes, dans lequel une couche métallique (3a, 3b) constituée du deuxième matériau métallique comprenant de l’étain revêt au moins partiellement la face du feuillet conducteur (2) opposée à celle fixée sur le substrat (4).
  7. 7. Procédé selon l’une des revendications précédentes, dans lequel une couche métallique (3a, 3b) revêt au moins partiellement la face du feuillet conducteur (2) fixée sur le substrat (4).
  8. 8. Procédé selon l’une des revendications précédentes, dans lequel on grave des motifs (11) dans le complexe conducteur (1a, 1b), après qu’il ne soit fixé sur la première face principale du substrat (4).
  9. 9. Procédé selon l’une des revendications 1 à 7, dans lequel on découpe des motifs (11) dans le complexe conducteur (1a, 1b), avant qu’il ne soit fixé sur la première face principale du substrat (4).
  10. 10. Procédé selon l’une des revendications précédentes, dans lequel le premier matériau métallique comprend du cuivre.
  11. 11. Procédé selon l’une des revendications précédentes, dans lequel le feuillet conducteur (2) est au moins partiellement revêtu par lamination de la couche métallique (3a, 3b) constituée du deuxième matériau métallique comprenant de l’étain.
  12. 12. Procédé selon l’une des revendications 1 à 10, dans lequel le feuillet conducteur (2) est au moins partiellement revêtu par dépôt électrolytique de la couche métallique (3a, 3b) constituée du deuxième matériau métallique comprenant de l’étain.
  13. 13. Procédé selon l’une des revendications 1 à 10, dans lequel le feuillet conducteur (2) est au moins partiellement revêtu par dépôt physique en phase vapeur de la couche métallique (3a, 3b) constituée du deuxième matériau métallique comprenant de l’étain.
  14. 14. Procédé selon l’une des revendications précédentes, dans lequel le deuxième matériau métallique comprenant de l’étain est un alliage comprenant moins de 1 % en poids d’argent.
  15. 15. Circuit imprimé comprenant un substrat (4) diélectrique ayant une première et une deuxième faces principales et un feuillet conducteur (2) constitué d’un premier matériau métallique conducteur, caractérisé par le fait que le feuillet conducteur (2) est au moins partiellement revêtu d’au moins une couche métallique (3a, 3b) constituée d’un deuxième matériau métallique comprenant de l’étain, le feuillet conducteur (2) et la couche métallique (3a, 3b) formant un complexe conducteur (1a, 1b), et par le fait que le complexe conducteur (1a, 1b) comporte des motifs (11) dont les contours, dans le feuillet conducteur (2) et dans la couche métallique (3a, 3b) qui la revêt au moins partiellement, ont été réalisés concomitamment et coïncident essentiellement.
  16. 16. Circuit imprimé selon la revendication 15, comportant au moins un puits de connexion constitué d’au moins une ouverture traversant le substrat, cette ouverture étant au moins partiellement obturée par le complexe conducteur.
  17. 17. Circuit imprimé selon la revendication 15 ou 16, dans lequel le complexe conducteur (1a, 1b) comprend le feuillet conducteur (2), ainsi qu’une première couche (3a) et un deuxième couche métalliques (3b) de matériau conducteur recouvrant chacune respectivement au moins partiellement l’une des faces principales du feuillet conducteur (2).
  18. 18. Circuit imprimé selon la revendication 17, dans lequel les première et deuxième couches métalliques (3a, 3b) sont constituées du même matériau conducteur.
  19. 19. Module de connecteur de carte à puce, comportant un circuit imprimé (8) selon l’une des revendications 15 à 18 et une puce électronique (10) connectée, à travers une ouverture (6) ménagée dans le substrat (4), à la face (15) du complexe conducteur (1a, 1b) dirigée vers le substrat (4).
FR1654169A 2016-05-10 2016-05-10 Procede de fabrication d’un circuit imprime, circuit imprime obtenu par ce procede et module de carte a puce comportant un tel circuit imprime Expired - Fee Related FR3051313B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR1654169A FR3051313B1 (fr) 2016-05-10 2016-05-10 Procede de fabrication d’un circuit imprime, circuit imprime obtenu par ce procede et module de carte a puce comportant un tel circuit imprime

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1654169 2016-05-10
FR1654169A FR3051313B1 (fr) 2016-05-10 2016-05-10 Procede de fabrication d’un circuit imprime, circuit imprime obtenu par ce procede et module de carte a puce comportant un tel circuit imprime

Publications (2)

Publication Number Publication Date
FR3051313A1 true FR3051313A1 (fr) 2017-11-17
FR3051313B1 FR3051313B1 (fr) 2019-08-02

Family

ID=56557758

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1654169A Expired - Fee Related FR3051313B1 (fr) 2016-05-10 2016-05-10 Procede de fabrication d’un circuit imprime, circuit imprime obtenu par ce procede et module de carte a puce comportant un tel circuit imprime

Country Status (1)

Country Link
FR (1) FR3051313B1 (fr)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005034596A2 (fr) * 2003-09-30 2005-04-14 Atotech Deutschland Gmbh Procede ameliore pour traitement de micro-rugosification de circuits de cuivre et de metal mixte
WO2012065203A1 (fr) * 2010-11-19 2012-05-24 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Carte de circuit, procédé de fabrication et utilisation d'une telle carte de circuit
WO2014147154A1 (fr) * 2013-03-19 2014-09-25 Linxens Holding Procédé de fabrication d'un circuit imprimé flexible, circuit imprimé flexible obtenu par ce procédé et module de carte à puce comportant un tel circuit imprimé flexible
WO2014191428A1 (fr) * 2013-05-30 2014-12-04 Linxens Holding Procédé de fabrication d'un circuit imprimé, circuit imprimé obtenu par ce procédé et module électronique comportant un tel circuit imprimé
EP2866173A1 (fr) * 2013-10-25 2015-04-29 Linxens Holding Procédé de réalisation d'un circuit électrique et circuit électrique réalisé par ce procédé

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005034596A2 (fr) * 2003-09-30 2005-04-14 Atotech Deutschland Gmbh Procede ameliore pour traitement de micro-rugosification de circuits de cuivre et de metal mixte
WO2012065203A1 (fr) * 2010-11-19 2012-05-24 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Carte de circuit, procédé de fabrication et utilisation d'une telle carte de circuit
WO2014147154A1 (fr) * 2013-03-19 2014-09-25 Linxens Holding Procédé de fabrication d'un circuit imprimé flexible, circuit imprimé flexible obtenu par ce procédé et module de carte à puce comportant un tel circuit imprimé flexible
WO2014191428A1 (fr) * 2013-05-30 2014-12-04 Linxens Holding Procédé de fabrication d'un circuit imprimé, circuit imprimé obtenu par ce procédé et module électronique comportant un tel circuit imprimé
EP2866173A1 (fr) * 2013-10-25 2015-04-29 Linxens Holding Procédé de réalisation d'un circuit électrique et circuit électrique réalisé par ce procédé

Also Published As

Publication number Publication date
FR3051313B1 (fr) 2019-08-02

Similar Documents

Publication Publication Date Title
EP0101409B1 (fr) Circuit imprimé et procédé de fabrication du circuit
EP3005846B1 (fr) Procédé de fabrication d'un circuit imprimé
FR2910669A1 (fr) Module de carte a puce et son procede de production.
EP0344058A1 (fr) Procédé de réalisation d'une carte à mémoire électronique et carte à mémoire électronique obtenue par la mise en oeuvre dudit procédé
FR2911006A1 (fr) Puce de circuit electronique integre comprenant une inductance
FR3040516A1 (fr) Procede de fabrication d’un circuit electrique, circuit electrique obtenu par ce procede et carte a puce comportant un tel circuit electrique
FR2867303A1 (fr) Condensateur en pastille isolee pour montage en surface
EP3877909A1 (fr) Module électronique pour carte à puce
WO2022128608A1 (fr) Procédé de dépôt d'un alliage de bronze sur un circuit imprimé et circuit imprimé obtenu par ce procédé
WO2014064278A1 (fr) Circuit électrique, module électronique pour carte à puce réalisé sur ce circuit électrique et procédé pour la réalisation d'un tel circuit électrique
EP3717679B1 (fr) Circuit électrique, module électronique pour carte à puce réalisé sur ce circuit électrique et procédé pour la réalisation d'un tel circuit électrique
FR3051313B1 (fr) Procede de fabrication d’un circuit imprime, circuit imprime obtenu par ce procede et module de carte a puce comportant un tel circuit imprime
EP2840530A1 (fr) Dispositif électronique à mémoire
JP4185480B2 (ja) 積層無鉛めっきを用いた半導体装置及びその製造方法
EP2866173B1 (fr) Procédé de réalisation d'un circuit électrique et circuit électrique réalisé par ce procédé
FR3094137A1 (fr) Boîtier électronique comportant des pistes contactant des fils
EP4154309B1 (fr) Circuit electrique pour module electronique de carte a puce avec des contacts de couleur et son procede de realisation
FR3041147A1 (fr) Procede d'integration d'au moins une interconnexion 3d pour la fabrication de circuit integre
WO2024099634A1 (fr) Circuit imprimé avec une couche d'alliage substitutive de l'or et procédé de fabrication d'un tel circuit imprimé
EP3853773B1 (fr) Procede de fabrication d'un module electronique pour objet portatif
FR3006549A1 (fr) Procede de realisation d'un circuit electrique et circuit electrique realise par ce procede
FR3005391A1 (fr) Procede de fabrication d'un circuit flexible pour module de carte a puce, circuit flexible de carte a puce otenu par ce procede et module de carte a puce comportant un tel circuit flexible
JP2006351830A (ja) 金属化フィルムコンデンサ
WO2015147620A1 (fr) Procédé de métallisation en cuivre destiné à la fabrication d'un circuit intégré en utilisant la technologie wafer level packaging 3d
FR2480554A1 (fr) Procede pour la fabrication de circuits imprimes devant recevoir des composants electriques et electroniques

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20171117

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

ST Notification of lapse

Effective date: 20230105