FR2988516A1 - Procede d'implantation de fragilisation de substrats ameliore - Google Patents

Procede d'implantation de fragilisation de substrats ameliore Download PDF

Info

Publication number
FR2988516A1
FR2988516A1 FR1252613A FR1252613A FR2988516A1 FR 2988516 A1 FR2988516 A1 FR 2988516A1 FR 1252613 A FR1252613 A FR 1252613A FR 1252613 A FR1252613 A FR 1252613A FR 2988516 A1 FR2988516 A1 FR 2988516A1
Authority
FR
France
Prior art keywords
substrate
implantation
thin layer
species
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1252613A
Other languages
English (en)
Other versions
FR2988516B1 (fr
Inventor
Mohamed Nadia Ben
Carole David
Camille Rigal
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR1252613A priority Critical patent/FR2988516B1/fr
Priority to US14/386,937 priority patent/US9425081B2/en
Priority to CN201380015733.6A priority patent/CN104205300B/zh
Priority to DE112013001656.7T priority patent/DE112013001656T5/de
Priority to PCT/IB2013/000412 priority patent/WO2013140223A1/fr
Publication of FR2988516A1 publication Critical patent/FR2988516A1/fr
Application granted granted Critical
Publication of FR2988516B1 publication Critical patent/FR2988516B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer

Abstract

L'invention concerne un procédé d'implantation d'espèces atomiques ou ioniques dans un lot de substrats en matériau semiconducteur, dans lequel : - on positionne chaque substrat en matériau semiconducteur sur un support respectif d'un implanteur par lot, chaque substrat comprenant en surface une couche mince d'isolant électrique, et on implante sur toute la surface desdites substrats, au travers de leur couche d'isolant, une dose d'au moins une espèce ionique ou atomique, pour former dans chaque substrat une zone de fragilisation et y délimiter une couche mince en matériau semiconducteur entre la couche mince d'isolant et la zone de fragilisation du substrat, le procédé d'implantation étant caractérisé en ce que, au cours dudit procédé, chaque support sur lequel est positionné un substrat présente au moins deux inclinaisons distinctes par rapport au plan orthogonal à la direction d'implantation de l'espèce, pour améliorer la profondeur d'implantation des espèces dans le substrat. L'invention concerne également des structures de type semiconducteur sur isolant obtenues par la mise en oeuvre du procédé d'implantation.

Description

DOMAINE DE L'INVENTION L'invention concerne l'implantation de structures semiconductrices au moyen d'une ou plusieurs espèces ioniques ou atomiques, pour former dans de telles structures une zone de fragilisation, en vue du détachement d'une couche mince délimitée par ladite zone de fragilisation. L'invention peut notamment être appliquée pour la fabrication de structures de type « semi-conducteur sur isolant », également nommées sous le nom de « SOI », acronyme anglais de « semiconductor on insulator », dans lesquelles une couche d'isolant est intercalée entre une couche mince en matériau semiconducteur et un substrat support. On entend dans ce texte par « isolant » un isolant électrique. ARRIERE-PLAN DE L'INVENTION Une structure de type SOI comprend généralement au moins une couche d'isolant intercalée entre une couche mince supérieure et un substrat support, typiquement constitués de silicium. On entend par couche mince une couche d'une épaisseur comprise typiquement entre 50 À et quelques micromètres, par exemple de l'ordre d'une centaine d'Angstrôms, par exemple de 120 À. La couche d'isolant peut être une couche d'oxyde, comme du SiO2, qui est alors appelé par l'acronyme « BOX », pour « burried oxyde », c'est-à-dire oxyde enterré sous la couche mince de silicium. La fabrication de structures de type SOI comprend en général les étapes suivantes : formation d'une couche d'oxyde en surface d'un substrat en matériau semiconducteur tel que du silicium, - implantation d'espèces atomiques ou ioniques dans le substrat, au travers de la couche d'oxyde, pour former une zone de fragilisation dans le substrat, et délimiter une couche mince de matériau semiconducteur entre la couche d'oxyde et la zone de fragilisation, - collage du substrat sur un second substrat, et - retrait de la partie arrière du premier substrat, par détachement le long de la zone de fragilisation, pour ne conserver que la structure de type SOI.
Il est aussi possible de réaliser l'implantation des espèces atomiques ou ioniques dans le substrat et de former sur le second substrat la couche d'isolant. Néanmoins, le fait d'implanter les espèces au travers de l'isolant présente certains avantages. Cela permet d'homogénéiser la profondeur d'implantation des espèces, en diminuant notamment un phénomène dit « de canalisation» (« channeling »), au cours duquel les espèces implantées le long d'une direction principale du réseau cristallin formé par la couche mince se propagent à une profondeur plus importante que la profondeur moyenne atteinte par les espèces implantées. Par ailleurs, comme indiqué ci-avant, la zone de fragilisation définie par les espèces implantées délimite la couche mince à détacher du substrat. Le fait d'homogénéiser la profondeur d'implantation des espèces permet donc d'homogénéiser l'épaisseur de la couche mince, cette épaisseur étant soumise à des contrôles drastiques car elle influence fortement la qualité de la structure SOI obtenue. Or dans les dernières structures SOI développées, appelées UTBOX pour Ultra-Thin Burried Oxyde (Couche d'oxyde enterré ultra-mince), dans lesquelles l'épaisseur de la couche d'oxyde est inférieure à 50 nm environ (on appellera une telle couche « couche mince d'oxyde), les inventeurs ont constaté que l'uniformité d'épaisseur d'implantation des espèces est dégradée, et ce, lorsque l'implanteur utilisé est de type « implanteur par lot » (ou en anglais de type « batch »). Dans ce type d'implanteur, une pluralité de substrats à implanter sont positionnés sur autant de supports disposés le long d'un périmètre d'une roue en rotation autour de son axe de symétrie, et exposés tout à tour à un flux d'espèces maintenu dans une direction constante. De manière surprenante, l'utilisation d'un implanteur par lot pour implanter une structure UTBOX ne permet pas d'obtenir des résultats satisfaisants en termes de profondeur d'implantation. En outre, dans le cas d'une structure SOI de type UTBOX les spécifications sur l'uniformité d'épaisseur de la couche mince de matériau semiconducteur à détacher du substrat sont encore plus drastiques que pour des structures SOI classiques.
Il est donc nécessaire de développer, notamment pour les structures SOI de type UTBOX, de nouvelles solutions pour permettre une meilleure homogénéisation de la profondeur d'implantation des espèces ioniques ou atomiques dans le substrat.
PRESENTATION DE L'INVENTION L'invention a pour but de pallier le problème précité. En particulier, un des buts de l'invention est de proposer un nouveau procédé d'implantation d'espèces atomiques ou ioniques dans un substrat au travers d'une couche mince d'isolant, et permettant d'obtenir une profondeur d'implantation des espèces homogène. A cet égard, l'invention propose un procédé d'implantation d'espèces atomiques ou ioniques dans un lot de substrats en matériau semiconducteur, dans lequel : - on positionne chaque substrat en matériau semiconducteur sur un support respectif d'un implanteur par lot, chaque substrat comprenant en surface une couche mince d'isolant électrique, et - on implante sur toute la surface desdites substrats, au travers de leur couche d'isolant, une dose d'au moins une espèce ionique ou atomique, pour former dans chaque substrat une zone de fragilisation et y délimiter une couche mince en matériau semiconducteur entre la couche mince d'isolant et la zone de fragilisation du substrat, le procédé d'implantation étant caractérisé en ce que, au cours dudit procédé, chaque support sur lequel est positionné un substrat présente au moins deux inclinaisons distinctes par rapport au plan orthogonal à la direction d'implantation de l'espèce, pour homogénéiser la profondeur d'implantation des espèces dans le substrat. Avantageusement, mais facultativement, l'invention comporte en outre au moins l'une des caractéristiques suivantes : - les inclinaisons du support sont d'un angle compris entre 2° et 15°, de préférence entre 4° et 10° par rapport au plan orthogonal à la direction d'implantation. - au cours de l'étape d'implantation, on implante une dose prédéterminée d'espèce atomique, ladite implantation comprenant l'implantation d'une première partie de la dose tandis que le support présente une première inclinaison, et d'une seconde partie de la dose tandis que le support présente une seconde inclinaison. - la première inclinaison et la seconde inclinaison sont opposées par rapport à un plan orthogonal à la direction d'implantation. - la première partie de la dose est comprise entre 25% et 75% de la dose totale, de préférence égale à 50%, et la seconde partie de la dose est son complémentaire par rapport à 100%. - la couche mince d'isolant présente une épaisseur comprise entre 1 nm et 50 nm, de préférence entre 15 nm et 25 nm. - l'espèce implantée est de l'hydrogène. - l'étape d'implantation comprend une co-implantation d'hydrogène et d'hélium.
L'invention propose en outre un procédé de fabrication d'une hétérostructure de type SOI comprenant une couche mince d'isolant intercalée entre un substrat dit receveur et une couche mince issue d'un substrat en matériau semiconducteur dit « donneur », procédé comprenant les étapes consistant à : - former au moins une couche mince d'isolant sur un substrat donneur, - former une zone de fragilisation dans le substrat donneur par implantation du substrat donneur par application du procédé d'implantation selon l'invention, - coller le substrat donneur et le substrat receveur de sorte que la couche d'isolant soit intercalée entre eux, et - séparer la couche mince du reste du substrat donneur au niveau de la zone de fragilisation. L'invention porte en outre sur une hétérostructure de type SOI, comprenant une couche mince d'isolant intercalée entre une couche mince en matériau semiconducteur et un substrat support, la structure étant directement obtenue par la mise en oeuvre du procédé de fabrication selon l'invention, et la couche mince en matériau semiconducteur présentant une variabilité d'épaisseur inférieure à 5 Â.
La mise en oeuvre du procédé selon l'invention permet d'améliorer l'homogénéité de profondeur d'implantation des espèces dans un substrat, et ce même lorsque le substrat n'est recouvert que d'une couche mince d'isolant.
DESCRIPTION DES FIGURES D'autres caractéristiques, buts et avantages de la présente invention apparaîtront à la lecture de la description détaillée qui va suivre, au regard des figures annexées, données à titre d'exemples non limitatifs et sur lesquelles : - la figure 1 représente un procédé de fabrication d'une structure SOI au cours duquel on met en oeuvre le procédé selon l'invention, les figures la à 1d représentant les principales étapes du procédé, la figure 2 représente schématiquement l'installation pour la mise en oeuvre du procédé selon l'invention, - la figure 3a est une vue de dessus d'un substrat en cours d'implantation, pour illustrer des conventions de notation adoptées pour la description du procédé, la figure 3b est un graphe donnant des résultats de l'application du procédé selon l'invention. - La figure 3c représente des topographies des surfaces de couche mince obtenues suite à la fracturation du substrat pour différents angles d'implantation. la figure 4 est un schéma en coupe d'un substrat implanté par le procédé selon l'invention, DESCRIPTION DETAILLEE DE L'INVENTION L'invention est mise en oeuvre pendant la fabrication de structures de type semiconducteur sur isolant ou SOI, dans lesquelles une couche d'isolant est intercalée entre une couche mince en matériau semiconducteur et un substrat. La couche mince en matériau semiconducteur présente une épaisseur comprise typiquement entre 50 A et quelques micromètres, par exemple de l'ordre d'une centaine d'Angstrôms. C'est le cas notamment lorsque la couche mince est utilisée dans un produit de type FDSOI (« Fully-depleted Semiconductor On Insulator »). Une valeur possible de cette épaisseur est 120 A. La couche d'isolant, aussi appelée BOX, peut-être de préférence, mais non limitativement, une couche mince, alors appelée UTBOX, d'une épaisseur comprise entre 1 nm et 50 nm, de préférence entre 15 nm et 25nm. L'invention peut néanmoins être appliquée à des BOX plus épais, par exemple de l'ordre de quelques centaines de nanomètres.
Le procédé de fabrication d'une telle structure est représenté en figure 1. En référence à la figure la, on se munit d'un substrat 10 en matériau semiconducteur, également appelé substrat « donneur » duquel on va prélever une couche mince, ou couche utile 12, en matériau semiconducteur, typiquement du silicium. Le substrat 10 est recouvert d'une couche mince d'isolant 11, par exemple de l'oxyde de silicium SiO2. On se munit également d'un substrat 20, également appelé substrat « récepteur », sur lequel on va transférer la couche mince 12 prélevée du substrat donneur 10. En outre, le substrat 20 peut également être recouvert d'une couche d'isolant 21.Cette couche 21 est néanmoins optionnelle car la couche mince d'isolant recouvrant le substrat 10 peut suffire à former la couche mince d'oxyde enterré. En référence à la figure lb, on crée dans le substrat donneur 10 une zone de fragilisation 13, de manière à délimiter, entre la zone de fragilisation 13 et la couche d'isolant 11, la couche mince en matériau semiconducteur 12 à transférer. Cette fragilisation est réalisée par implantation d'espèces ioniques ou atomiques, au cours d'une étape qui est décrite plus en détails ci-après. En référence à la figure lc, une fois la zone de fragilisation 13 créée, on colle le substrat donneur 10 au substrat récepteur 20, de sorte que la couche d'isolant 11 sur le substrat donneur 10, et le cas échéant la couche d'isolant 21 sur le substrat récepteur 20, soient intercalées entre la couche mince 12 et le substrat récepteur 20.
Enfin, sur la figure 1d, on retire la partie arrière du substrat donneur 10 par fracturation, de manière à ne laisser que la couche mince en matériau semiconducteur 12 sur la couche d'isolant 11, 21. A cette étape on obtient une structure 1 de type SOI.
On va maintenant décrire le contrôle de la profondeur d'implantation des espèces au cours de l'étape d'implantation pour créer une zone de fragilisation 13 de profondeur homogène. Au cours de l'étape d'implantation, les espèces à implanter sont projetées vers le substrat 10 avec une énergie prédéfinie en fonction de l'espèce, pour que celles-ci pénètrent à l'intérieur du substrat à la profondeur voulue, au travers de la couche mince d'isolant 11. L'invention est de préférence mise en oeuvre par implantation d'hydrogène. Cependant, on peut aussi envisager d'implanter d'autres espèces. Par exemple, une co-implantation d'hydrogène et d'hélium, qui permet d'améliorer la qualité de la couche mince 12 finale, notamment en diminuant sa rugosité, peut aussi être utilisée pour cette étape. Pour mettre en oeuvre l'implantation avec une profondeur d'implantation contrôlée des espèces, on utilise un dispositif appelé « implanteur », comprenant le système de projection des espèces à implanter, et un support pour fixer le ou les substrats à implanter, et les maintenir dans la position voulue. L'implanteur utilisé dans le procédé selon l'invention est illustré schématiquement en figure 2. Il s'agit d'un implanteur 3 « par lot ». Cet implanteur 3 comporte une pluralité de supports 31 de substrats 10 à implanter, les supports 31 étant disposés le long d'un périmètre d'une roue 30 en rotation autour de son axe de symétrie, et exposés tout à tour à un flux d'espèces 40 maintenu dans une direction constante. L'implantation est réalisée « pleine plaque », c'est-à-dire, pour chaque substrat, sur toute la surface du substrat. Les espèces sont généralement émises par une source 32 puis injectées dans un accélérateur de particules, sélectionnées par un analyseur de masse, avant d'être projetées sur la roue 30.
Au cours de l'implantation des espèces, on incline chaque substrat 10, par inclinaison de chaque support 31 de substrat 10, par rapport à la direction d'implantation des espèces.
L'inclinaison est illustrée en figure 3a, qui représente schématiquement un support 31 soumis au flux d'espèces, le support étant vu de dessus. On définit un axe x, parallèle à la direction du flux 40 d'implantation des espèces, et un axe y, définissant avec x un repère orthogonal direct. Ainsi l'axe y est inclus dans un plan orthogonal à la direction d'implantation. Le support, et donc le substrat qui est positionné dessus, est incliné par rapport à la direction du flux 40 d'un angle a par rapport à l'axe y, c'est-à-dire au plan orthogonal à la direction d'implantation, de sorte que le flux 40 d'implantation des espèces soit incliné de l'angle a par rapport à la normale N à la plaque 10.
Cette inclinaison est également appelée tilt. Avantageusement, l'inclinaison du support 31 peut être modifiée au cours de l'étape d'implantation, de sorte que le substrat présente au moins deux inclinaisons distinctes par rapport à la direction d'implantation des espèces pendant l'étape d'implantation.
Par exemple, l'étape d'implantation peut être mise en oeuvre en plusieurs sous-étapes, par exemple deux sous-étapes, entre lesquelles le tilt, c'est-à-dire la valeur de l'angle a, est modifié. Par exemple, le tilt peut être modifié entre les sous-étapes de sorte qu'une partie de la dose totale d'espèces soit implantée avec une première inclinaison a, et une partie complémentaire de la dose totale d'espèces soit implantée avec une inclinaison a' différente de a. Par exemple, la première partie de la dose peut être comprise entre 25% et 75% de la dose totale, de préférence 50%, et la seconde partie de la dose est son complémentaire par rapport à 100%.
On peut également diviser l'étape d'implantation en trois ou quatre sous- étapes au cours desquelles les inclinaisons sont respectivement différentes. La roue est arrêtée au moment du changement de l'inclinaison des supports de substrats. Dans le cas de deux sous-étapes pour lesquelles deux inclinaisons distinctes sont appliquées, les inventeurs ont constaté que les résultats sont meilleurs lorsque les inclinaisons sont respectivement opposées (a' =- a) par rapport à l'axe y, c'est-à-dire par rapport au plan orthogonal à la direction d'implantation des espèces. Cependant, une diminution de la variabilité d'épaisseur est également constatée même si l'inclinaison a' de la deuxième partie de la dose à implanter n'est pas l'opposée de l'inclinaison a de la première partie. Les valeurs absolues des inclinaisons peuvent être différentes. Les résultats d'une mise en oeuvre préférentielle de l'invention sont illustrés en figure 3b, où l'on a représenté la variabilité d'épaisseur de la couche mince 12 en fonction de la valeur du tilt a appliqué au cours de l'implantation. Cette variabilité d'épaisseur est représentée en pourcentages de la variabilité obtenue quand aucune inclinaison n'est appliquée au substrat. Ainsi, pour des pourcentages positifs, la variabilité d'épaisseur est accrue, le résultat est donc dégradé. En revanche, les pourcentages négatifs indiquent une diminution de la variabilité d'épaisseur et donc une amélioration de la qualité de la surface de la couche mince. La variabilité d'épaisseur est définie en référence à la figure 4 par la différence d'épaisseur entre le point de la couche 12 où l'épaisseur est la plus importante, et celui ou l'épaisseur est la plus faible.
De retour à la figure 3b, les mesures expérimentales sont indiquées par les points. Les valeurs moyennes M de ces mesures sont illustrées par les segments horizontaux, et les extrema E par les sommets des triangles dont les bases sont formées par les segments horizontaux. Quatre séries de mesures sont illustrées dans cette figure, respectivement de gauche à droite : implantation sans inclinaison, implantation avec inclinaison constante égale à 7°, implantation avec inclinaison constante égale à -7°, et implantation dont la première moitié est réalisée avec inclinaison égale à 7°, et la seconde moitié avec inclinaison égale à -7°. Les autres paramètres d'implantation, dont en particulier l'énergie des espèces implantées, sont les mêmes pour ces séries de mesure. En figure 3c, les mêmes résultats d'expériences sont représentés dans le même ordre, cette fois sous la forme de topographies de la surface de la couche mince obtenue suite à la fracturation. Classiquement en topographie, chaque ligne représente une élévation particulière, donc plus une ligne est large, moins la surface présente de variations d'élévations. On constate de façon surprenante que l'inclinaison d'un angle a de 7° (deuxième illustration en partant de la gauche dans les figures 3b et 3c) ne permet pas d'obtenir d'effet bénéfique. Cette variabilité d'épaisseur est dégradée lorsque le substrat est incliné d'un angle de 7° de 20% par rapport à une inclinaison de 0°. On remarque en figure 3c une augmentation des lignes d'élévation, ce qui indique une augmentation de la variabilité d'épaisseur de la couche mince 12.
En revanche, on constate que l'inclinaison d'un angle de -7° permet de diminuer la variabilité d'épaisseur de la couche mince de 15% par rapport à l'inclinaison de 0°, comme indiqué dans la troisième illustration de la figure 3b. On perçoit en figure 3c une diminution de la variabilité d'élévation par des lignes d'élévation plus larges et moins nombreuses.
Des résultats encore meilleurs apparaissent en figures 3b et 3c, avec l'utilisation successive d'inclinaisons opposées de valeur absolue égale à 7°, qui permet une diminution de la variabilité d'épaisseur de la couche mince 12 de 40% par rapport à l'inclinaison de 0°. La variabilité d'épaisseur obtenue est alors inférieure à 10 À, et même dans cette mise en oeuvre inférieure à 5 A.
Les valeurs de l'inclinaison à successivement + et - 7° sont préférentielles mais non limitatives. En effet, une diminution de la variabilité d'épaisseur a également été constatée pour des valeurs absolues d'angles comprises entre 2 et 15°, et de préférence entre 4 et 10°.
L'invention n'est pas non plus limitée à l'utilisation successive d'une inclinaison positive puis négative ; la première partie de la dose peut être implantée avec une inclinaison négative (par exemple a=-7°), et la seconde partie de la dose avec une inclinaison positive (par exemple a'=+7°).
L'étape d'implantation telle que mise en oeuvre dans la présente invention permet d'obtenir, par application directe du procédé de fabrication d'une structure SOI tel que décrit précédemment, une hétérostructure présentant une couche mince 12 sur une couche d'oxyde enterrée 11, dans laquelle la couche mince présente une variabilité d'épaisseur diminuée par rapport aux procédés de fabrication classiques. En effet, la profondeur d'implantation des espèces détermine la zone de fragilisation du substrat 10, et donc la surface libre de la couche mince après son détachement. L'amélioration de la variabilité d'épaisseur de la couche mince résulte donc directement de l'amélioration de la variabilité de la profondeur d'implantation des espèces. Particulièrement, l'application du procédé selon l'invention permet d'obtenir une variabilité d'épaisseur de la couche mince inférieure à 10 Â, voire inférieure à 5 Â.

Claims (10)

  1. REVENDICATIONS1. Procédé d'implantation d'espèces atomiques ou ioniques dans un lot de substrats (10) en matériau semiconducteur, dans lequel : - on positionne chaque substrat (10) en matériau semiconducteur sur un support respectif (31) d'un implanteur par lot (3), chaque substrat (10) comprenant en surface une couche mince (11) d'isolant électrique, et - on implante sur toute la surface desdites substrats (10), au travers de leur couche d'isolant (11), une dose d'au moins une espèce ionique ou atomique, pour former dans chaque substrat (10) une zone de fragilisation (13) et y délimiter une couche mince (12) en matériau semiconducteur entre la couche mince d'isolant (11) et la zone de fragilisation du substrat (13), le procédé d'implantation étant caractérisé en ce que, au cours dudit procédé, chaque support (31) sur lequel est positionné un substrat (10) présente au moins deux inclinaisons distinctes par rapport au plan orthogonal à la direction d'implantation de l'espèce, pour homogénéiser la profondeur d'implantation des espèces dans le substrat (10).
  2. 2. Procédé d'implantation selon la revendication précédente, dans lequel les inclinaisons du support (31) sont d'un angle compris entre 2° et 15°, de préférence entre 4° et 10° par rapport au plan orthogonal à la direction d'implantation.
  3. 3. Procédé d'implantation selon la revendication 1, dans lequel, au cours de l'étape d'implantation, on implante une dose prédéterminée d'espèce atomique, ladite implantation comprenant l'implantation d'une première partie de la dose tandis que le support (31) présente une première inclinaison, et d'une seconde partie de la dose tandis que le support (31) présente une seconde inclinaison.
  4. 4. Procédé d'implantation selon la revendication précédente, dans lequel la première inclinaison et la seconde inclinaison sont opposées par rapport à un plan orthogonal à la direction d'implantation.
  5. 5. Procédé d'implantation selon la revendication 4, dans lequel la première partie de la dose est comprise entre 25% et 75% de la dose totale, de préférence égale à 50%, et la seconde partie de la dose est son complémentaire par rapport à 100%.
  6. 6. Procédé d'implantation selon l'une des revendications précédentes, dans lequel la couche mince d'isolant (11) présente une épaisseur comprise entre lnm et 50 nm, de préférence entre 15 nm et 25 nm.
  7. 7. Procédé d'implantation selon l'une des revendications précédentes, dans lequel l'espèce implantée est de l'hydrogène.
  8. 8. Procédé d'implantation selon l'une des revendications 1 à 6, dans lequel l'étape d'implantation comprend une co-implantation d'hydrogène et d'hélium. 15
  9. 9. Procédé de fabrication d'une hétérostructure de type SOI comprenant une couche mince d'isolant (11) intercalée entre un substrat (20) dit receveur et une couche mince (12) issue d'un substrat (10) en matériau semiconducteur dit « donneur », procédé comprenant les étapes consistant à : 20 former au moins une couche mince d'isolant (11) sur un substrat donneur (10), - former une zone de fragilisation (13) dans le substrat donneur (10) par implantation du substrat donneur (10) selon l'une des revendications précédentes, 25 - coller le substrat donneur (10) et le substrat receveur (20) de sorte que la couche d'isolant (11) soit intercalée entre eux, et séparer la couche mince (12) du reste du substrat donneur (10) au niveau de la zone de fragilisation (13). 30
  10. 10. Hétérostructure de type SOI, comprenant une couche mince d'isolant (11) intercalée entre une couche mince (12) en matériau semiconducteur et un substrat support (20), la structure étant directement obtenue par la mise en oeuvre du procédé selon la revendication précédente, et la couche mince (12) en matériau . - - , 2988516 14 semiconducteur présentant une variabilité d'épaisseur inférieure à 10 Â, de préférence inférieure à 5 À.
FR1252613A 2012-03-23 2012-03-23 Procede d'implantation de fragilisation de substrats ameliore Active FR2988516B1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FR1252613A FR2988516B1 (fr) 2012-03-23 2012-03-23 Procede d'implantation de fragilisation de substrats ameliore
US14/386,937 US9425081B2 (en) 2012-03-23 2013-03-14 Method of implantation for fragilization of substrates
CN201380015733.6A CN104205300B (zh) 2012-03-23 2013-03-14 改进的用于衬底的脆化的注入的方法
DE112013001656.7T DE112013001656T5 (de) 2012-03-23 2013-03-14 Verbessertes Implantationsverfahren zur Bildung von Zerbrechlichkeit von Substraten
PCT/IB2013/000412 WO2013140223A1 (fr) 2012-03-23 2013-03-14 Procédé amélioré d'implantation pour fragilisation de substrats

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1252613A FR2988516B1 (fr) 2012-03-23 2012-03-23 Procede d'implantation de fragilisation de substrats ameliore

Publications (2)

Publication Number Publication Date
FR2988516A1 true FR2988516A1 (fr) 2013-09-27
FR2988516B1 FR2988516B1 (fr) 2014-03-07

Family

ID=48095931

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1252613A Active FR2988516B1 (fr) 2012-03-23 2012-03-23 Procede d'implantation de fragilisation de substrats ameliore

Country Status (5)

Country Link
US (1) US9425081B2 (fr)
CN (1) CN104205300B (fr)
DE (1) DE112013001656T5 (fr)
FR (1) FR2988516B1 (fr)
WO (1) WO2013140223A1 (fr)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016081367A1 (fr) 2014-11-18 2016-05-26 Sunedison Semiconductor Limited Substrat de silicium sur isolant de grande résistivité comprenant une couche de piégeage de charge formée par co-implantation he-n2
US10529616B2 (en) 2015-11-20 2020-01-07 Globalwafers Co., Ltd. Manufacturing method of smoothing a semiconductor surface
FR3063176A1 (fr) * 2017-02-17 2018-08-24 Soitec Masquage d'une zone au bord d'un substrat donneur lors d'une etape d'implantation ionique
JP6686962B2 (ja) * 2017-04-25 2020-04-22 信越半導体株式会社 貼り合わせウェーハの製造方法
JP7123182B2 (ja) 2018-06-08 2022-08-22 グローバルウェーハズ カンパニー リミテッド シリコン箔層の移転方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030153162A1 (en) * 2000-05-30 2003-08-14 Masatake Nakano Method for producing bonded wafer and bonded wafer
FR2847075A1 (fr) * 2002-11-07 2004-05-14 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
US6806479B1 (en) * 2003-08-13 2004-10-19 Advanced Ion Beam Technology, Inc. Apparatus and method for reducing implant angle variations across a large wafer for a batch disk
US20110244653A1 (en) * 2010-03-31 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
US20120043712A1 (en) * 2010-08-17 2012-02-23 Varian Semiconductor Equipment Associates, Inc. Mechanism and method for aligning a workpiece to a shadow mask

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7772087B2 (en) * 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
JP2008244435A (ja) * 2007-01-29 2008-10-09 Silicon Genesis Corp 選択された注入角度を用いて線形加速器工程を使用した材料の自立膜の製造方法および構造
EP2320454A1 (fr) 2009-11-05 2011-05-11 S.O.I.Tec Silicon on Insulator Technologies Porte substrat et dispositif de serrage par clip
US8357974B2 (en) 2010-06-30 2013-01-22 Corning Incorporated Semiconductor on glass substrate with stiffening layer and process of making the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030153162A1 (en) * 2000-05-30 2003-08-14 Masatake Nakano Method for producing bonded wafer and bonded wafer
FR2847075A1 (fr) * 2002-11-07 2004-05-14 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
US6806479B1 (en) * 2003-08-13 2004-10-19 Advanced Ion Beam Technology, Inc. Apparatus and method for reducing implant angle variations across a large wafer for a batch disk
US20110244653A1 (en) * 2010-03-31 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
US20120043712A1 (en) * 2010-08-17 2012-02-23 Varian Semiconductor Equipment Associates, Inc. Mechanism and method for aligning a workpiece to a shadow mask

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
AGARWAL ADITYA ET AL: "Efficient production of silicon-on-insulator films by co-implantation of He+ with H+", APPLIED PHYSICS LETTERS, AIP, AMERICAN INSTITUTE OF PHYSICS, MELVILLE, NY, US, vol. 72, no. 9, 2 March 1998 (1998-03-02), pages 1086 - 1088, XP012020812, ISSN: 0003-6951, DOI: 10.1063/1.120945 *

Also Published As

Publication number Publication date
US20150050797A1 (en) 2015-02-19
DE112013001656T5 (de) 2014-12-18
CN104205300A (zh) 2014-12-10
FR2988516B1 (fr) 2014-03-07
US9425081B2 (en) 2016-08-23
CN104205300B (zh) 2017-11-14
WO2013140223A1 (fr) 2013-09-26

Similar Documents

Publication Publication Date Title
EP1058946B1 (fr) Procede de formation de cavites dans un substrat semiconducteur, par implantation d'atomes
EP1733423A1 (fr) TRAITEMENT THERMIQUE D’AMELIORATION DE LA QUALITE D’UNE COUCHE MINCE PRELEVEE
FR2855909A1 (fr) Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat
EP1208593A1 (fr) Procede de traitement de substrats pour la micro-electronique et substrats obtenus par ce procede
WO2002037556A1 (fr) Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
EP0923438B1 (fr) Procede d'obtention d'une plaquette de materiau semiconducteur de grandes dimensions
FR2880988A1 (fr) TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE
FR2988516A1 (fr) Procede d'implantation de fragilisation de substrats ameliore
FR2889887A1 (fr) Procede de report d'une couche mince sur un support
FR2983342A1 (fr) Procede de fabrication d'une heterostructure limitant la formation de defauts et heterostructure ainsi obtenue
EP1346402A1 (fr) Procede de realisation d'une structure empilee
FR3094573A1 (fr) Procede de preparation d’une couche mince de materiau ferroelectrique
EP1631982B1 (fr) Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque
FR2928775A1 (fr) Procede de fabrication d'un substrat de type semiconducteur sur isolant
FR2860340A1 (fr) Collage indirect avec disparition de la couche de collage
EP2782118A1 (fr) Procédé de formation d'une couche de silicium contraint
FR2756972A1 (fr) Procede de relaxation de film contraint par fusion de couche interfaciale
FR2977075A1 (fr) Procede de fabrication d'un substrat semi-conducteur, et substrat semi-conducteur
WO2014154993A1 (fr) Procédé de fabrication d'une structure à multijonctions pour cellule photovoltaïque
FR2971365A1 (fr) Méthode de recyclage d'un substrat source
FR2977073A1 (fr) Procede de transfert d'une couche de semi-conducteur, et substrat comprenant une structure de confinement
EP2068358A1 (fr) Procédé de transfert de films
EP3018697B1 (fr) Procédé de détermination de paramètres de dépôt préférentiels pour une couche mince en matériau iii-v
FR2977070A1 (fr) Procede de fabrication d'un substrat semi-conducteur comprenant du silicium poreux, et substrat semi-conducteur
FR2843826A1 (fr) Recyclage d'une plaquette comprenant une couche tampon, apres y avoir preleve une couche mince

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 10

PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12

PLFP Fee payment

Year of fee payment: 13