FR2985852A1 - Dispositifs a semi-conducteurs qui comprennent des couches de substrats et des couches semi-conductrices superposees dessus et ayant des coefficients de dilatation thermiques proches, et procedes connexes - Google Patents

Dispositifs a semi-conducteurs qui comprennent des couches de substrats et des couches semi-conductrices superposees dessus et ayant des coefficients de dilatation thermiques proches, et procedes connexes Download PDF

Info

Publication number
FR2985852A1
FR2985852A1 FR1250386A FR1250386A FR2985852A1 FR 2985852 A1 FR2985852 A1 FR 2985852A1 FR 1250386 A FR1250386 A FR 1250386A FR 1250386 A FR1250386 A FR 1250386A FR 2985852 A1 FR2985852 A1 FR 2985852A1
Authority
FR
France
Prior art keywords
layer
semiconductor
semiconductor layer
composite substrate
substrate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1250386A
Other languages
English (en)
Other versions
FR2985852B1 (fr
Inventor
Christiaan J Werkhoven
Chantal Arena
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR1250386A priority Critical patent/FR2985852B1/fr
Publication of FR2985852A1 publication Critical patent/FR2985852A1/fr
Application granted granted Critical
Publication of FR2985852B1 publication Critical patent/FR2985852B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Les modes de réalisation concernent des structures à semi-conducteurs et des procédés de formation desdites structures. Les structures à semi-conducteurs comprennent une couche de substrat qui présente un coefficient de dilatation thermique proche de celui d'une ou plusieurs couche(s) de matériau semi-conducteur formée(s) par-dessus la couche de substrat. Dans certains modes de réalisation, les couches de substrat peuvent comprendre un matériau de substrat composite qui comprend deux éléments ou plus. Les couches de substrat peuvent comprendre un matériau métallique et/ou un matériau céramique dans certains modes de réalisation.

Description

TITRE DISPOSITIFS A SEMI-CONDUCTEURS QUI COMPRENNENT DES COUCHES DE SUBSTRATS ET DES COUCHES SEMI-CONDUCTRICES SUPERPOSEES DESSUS 5 ET AYANT DES COEFFICIENTS DE DILATATION THERMIQUES PROCHES, ET PROCEDES CONNEXES DOMAINE D'APPLICATION [0001] La présente invention concerne généralement la fabrication de substrats usinés "10 destinés à être utilisés pour la fabrication de structures ou de dispositifs à semi-conducteurs, les structures intermédiaires formées au cours de la fabrication desdites structures ou desdits dispositifs à semi-conducteurs, et des structures ou des dispositifs à semi-conducteurs qui utilisent des substrats usinés. CONTEXTE DE L'INVENTION 15 [0002] Des substrats qui comprennent une ou plusieurs couche(s) de matériau semi- conducteur sont utilisés pour former une grande variété de structures et de dispositifs à semiconducteurs comme, par exemple, des dispositifs à circuits intégrés (IC) (processeurs logiques et dispositifs de mémoire) et des dispositifs discrets tels que des dispositifs à émission de radiations (diodes électroluminescentes (LED), des diodes électroluminescentes à cavité résonante (RCLED), 20 des lasers à émission de surface et à cavité verticale (VCSEL)), et des dispositifs de détection de rayonnements (capteurs optiques). Lesdits dispositifs à semi-conducteurs sont généralement formés couche par couche (c'est-à-dire par lithographie) sur et/ou dans une surface d'un substrat semiconducteur. [0003] Historiquement, une majorité desdits substrats semi-conducteurs utilisés dans 25 l'industrie de la fabrication de dispositifs à semi-conducteurs comprend des disques minces ou des « tranches » de silicium. Lesdites tranches de silicium sont fabriquées en formant tout d'abord un gros lingot de cristal de silicium généralement cylindrique et en découpant ensuite le lingot de cristal perpendiculairement à son axe longitudinal afin de former une pluralité de tranches de silicium. Lesdites tranches de silicium peuvent avoir des diamètres de trente centimètres (30 cm) ou 30 plus. Bien que les tranches de silicium possèdent généralement une épaisseur de plusieurs centaines de microns (comme environ 700 microns) ou plus, seule une très fine couche (ex. : inférieure à environ trois cent nanomètres (300 nm)) de matériau semi-conducteur sur une surface majeure de la tranche de silicium est généralement utilisée pour former des dispositifs actifs. Cependant, avec certains dispositifs, la majorité de l'épaisseur de la tranche de silicium peut être incluse dans le trajet électrique d'une ou plusieurs structures formée(e)s à partir de la tranche de silicium, lesdites structures étant généralement désignées « structures verticales ». [0004] Lesdits « substrats usinés » comprennent une couche relativement fine de matériau semi-conducteur (ayant par exemple une épaisseur inférieure à environ trois cent nanomètres 300 nm)) disposée sur une couche de matériau diélectrique (comme du dioxyde de silicium (Si02), du nitrure de silicium (Si3N4), ou de l'oxyde d'aluminium (A1203)). La couche de matériau diélectrique peut éventuellement être relativement fine (comme par exemple trop fine pour permettre une manipulation par des appareils de fabrication de dispositifs semi-conducteurs classiques), et le matériau semi-conducteur et la couche de matériau diélectrique peuvent être disposés sur un substrat hôte ou de base relativement plus épais afin de faciliter la manipulation du substrat usiné par les appareils de fabrication. Par conséquent, le substrat de base est souvent désigné « substrat de manipulation ». Le substrat de base peut également comprendre un matériau semi-conducteur autre que du silicium. [0005] Une grande variété de substrats usinés est connue dans l'art et peut comprendre des matériaux semi-conducteurs tel que, par exemple, du silicium (Si), du germanium (Ge), des matériaux semi-conducteurs III-V, et des matériaux semi-conducteurs II-VI. [0006] Par exemple, un substrat usiné peut comprendre une couche épitaxiale de matériau semi-conducteur formée sur une surface d'un substrat de base, comme, par exemple, de l'oxyde d'aluminium (A1203) (qui peut être désigné « saphir »). Ladite couche épitaxiale peut être formée sur la surface du substrat de base à l'aide d'un processus de transfert depuis une structure donatrice, comme un substrat ou un lingot donateur. Le transfert depuis une structure donatrice peut être souhaitable lorsque le matériau donateur est très cher ou rare. A l'aide d'un substrat usiné, des couches supplémentaires de matériau peuvent être formées et traitées (ex. gravées) sur la couche épitaxiale de matériau semi-conducteur III-V afin de former un ou plusieurs dispositif(s) sur le substrat usiné. Cependant, l'écart (ou la différence) de coefficient de dilatation thermique (CTE) entre la couche épitaxiale et le substrat de base qui comprend le substrat usiné peut influencer la formation et le traitement des couches supplémentaires de matériau. Par exemple, si l'écart de coefficient de dilatation thermique (CTE) entre la couche épitaxiale et le substrat de base est substantiel, le substrat usiné peut alors être impacté de manière négative pendant la formation des couches supplémentaires de matériau. [0007] Les dispositifs qui peuvent bénéficier de substrats usinés sont par exemple les dispositifs à forte puissance et les dispositifs photoniques, comme les diodes électroluminescentes (LED) et les diodes laser. La figure 1 illustre une LED classique. Un substrat 110, qui peut être un substrat usiné, comprend une couche de type n 120 disposée dessus. Une région active 130, qui peut comprendre plusieurs couches, comme, par exemple, des puits quantiques, des couches barrière, des couches de blocage des électrons (en anglais, « Electron Blocking Layer(s) », (EBL)) etc., est disposée entre la couche de type n 120 et une couche de type p 140. Il en résulte une LED formée par la couche de type n 120, la région active 130, et la couche de type p 140. Un premier contact 160 assure une connexion électrique avec la couche de type n 120 et un second contact 150 assure une autre connexion électrique avec la couche de type p 140. Ces contacts peuvent être opaques à la longueur d'onde de la lumière émise par la LED et, par conséquent, peut réduire la quantité globale de lumière fournie par la LED. Ainsi, seule la zone située entre le premier contact 160 et le second contact 150 peut produire des quantités de lumière significatives. L'organisation physique du second contact 150 par rapport à la couche de type n 120 peut provoquer une irrégularité de flux de courant entre la couche de type p 140 et la couche de type n 120. En outre, l'organisation physique peut impliquer que les contacts de type p et de type n soient disposés sur une surface supérieure de la LED, et, ainsi, le retrait d'une partie des couches du dispositif afin d'exposer les régions de contact. Le retrait d'une partie des couches du dispositif peut accroître la complexité de fabrication du dispositif, réduire la surface disponible pour la génération de lumière, et diminuer le rendement du dispositif. [0008] Compte tenu de ce qui précède, et pour d'autres raisons décrites ci-dessous, il est nécessaire de prévoir un substrat qui offre un substrat de base adéquat pour le matériau qui provient d'une structure donatrice. Il est également nécessaire de prévoir des dispositifs et des procédés qui offrent un substrat de support ayant un coefficient de dilatation thermique proche de celui d'un substrat usiné. RESUME DE L'INVENTION [0009] Les différents modes de réalisation de la présente description concernent généralement des substrats usinés et des procédés de fabrication desdits substrats usinés qui offrent un substrat de base adéquat ayant un coefficient de dilatation thermique proche de celui du substrat usiné. [0010] Le présent résumé a pour but de présenter une sélection de concepts sous forme simplifiée, qui sont décrits ultérieurement dans la description détaillée ci-dessous de quelques exemples de modes de réalisation de l'invention. [0011] Dans certains modes de réalisation, la présente invention comprend des procédés de fabrication d'un substrat semi-conducteur. Les procédés comprennent la formation d'une zone affaiblie dans une structure donatrice à une profondeur prédéterminée afin de définir une couche de transfert entre une surface de liaison et la zone affaiblie et une structure donatrice résiduelle entre la zone affaiblie et une surface opposée à ladite surface de liaison. Une couche de substrat est formée sur la surface de liaison. La couche de substrat présente un coefficient de dilatation thermique proche de celui de la couche de transfert, et possède une rigidité suffisante pour offrir un support structurel à la couche de transfert. La couche de transfert est séparée de la structure donatrice au niveau de la zone affaiblie afin de former un substrat composite qui comprend ladite couche de transfert et la couche de substrat. [0012] Dans d'autres modes de réalisation, la présente invention comprend des procédés de fabrication d'un substrat semi-conducteur. Les procédés comprennent la formation d'une zone affaiblie dans une structure donatrice à une profondeur prédéterminée afin de définir une couche de transfert entre une surface de liaison et la zone affaiblie et une structure donatrice résiduelle entre la zone affaiblie et une surface opposée à ladite surface de liaison. Un contact ohmique est formé entre la couche de transfert et une couche de contact disposée dessus. Un couplage à faible impédance est formé entre une couche de substrat et la couche de contact, la couche de substrat offrant un support structurel pour le substrat semi-conducteur. Les procédés comprennent également la séparation de la couche de transfert de la structure donatrice au niveau de la zone affaiblie afin de former un substrat composite qui comprend ladite couche de transfert, la couche de contact et la couche de substrat. [0013] Dans d'autres modes de réalisation, la présente invention comprend un substrat semi-conducteur qui comprend une couche de substrat configurée pour offrir une rigidité suffisante au substrat semi-conducteur. Le substrat semi-conducteur comprend également une couche de transfert qui comprend un matériau semi-conducteur en contact avec une surface de liaison de la couche de substrat. La couche de transfert peut être détachée d'une structure donatrice qui comprend le matériau et une zone affaiblie au sein de la structure donatrice, à une profondeur prédéterminée par rapport à la surface de liaison, afin de définir la couche de transfert entre la surface de liaison et la zone affaiblie. La couche de substrat présente un coefficient de dilatation thermique proche de celui de la couche de transfert. [0014] Dans d'autres modes de réalisation, l'invention comprend des procédés de fabrication d'un substrat semi-conducteur. Selon lesdits procédés, une couche de substrat composite est formée sur une surface d'une première couche semi-conductrice. Au moins une couche semiconductrice supplémentaire est créée de manière épitaxiale sur la première couche semi-conductrice sur un côté de celle-ci opposé à la couche de substrat composite, et ladite couche de substrat composite est élaborée de façon à présenter un coefficient de dilatation thermique proche de celui d'au moins l'une de la première couche semi-conductrice et de la couche semi-conductrice supplémentaire. [0015] Dans d'autres modes de réalisation, la présente invention comprend des structures à semi-conducteurs qui comprennent une couche de substrat composite, une première couche semiconductrice disposée sur une surface de la couche de substrat composite, et au moins une couche semi-conductrice supplémentaire déposée de manière épitaxiale sur la première couche semi- conductrice, sur un côté de celle-ci opposé à la couche de substrat composite. La couche de substrat composite présente un coefficient de dilatation thermique proche de celui d'au moins l'une de la première couche semi-conductrice et de la couche semi-conductrice supplémentaire. [0016] D'autres aspects, détails et combinaisons des éléments des modes de réalisation de l'invention seront apparents à partir de la description détaillée suivante. PRESENTATION DES DESSINS [0017] Les modes de réalisation de la présente invention pourront être mieux compris en référence à la description détaillée suivante d'exemples de modes de réalisation de la présente invention, qui sont illustrés sur les dessins joints, sur lesquels : [0018] La figure 1 est une vue en coupe simplifiée d'une LED de type connu ; [0019] La figure 2 est une vue en coupe simplifiée d'une structure donatrice munie d'une zone affaiblie afin de créer une couche de transfert ; [0020] Les figures 3A-3B sont des vues en coupe simplifiées qui illustrent la fabrication d'un substrat composite avec une couche de substrat et une couche de transfert selon d'autres modes de réalisation de l'invention ; [0021] Les figures 4A-4C sont des vues en coupe simplifiées qui illustrent la fabrication d'un substrat composite avec une couche de substrat, une couche de transfert et une couche de contact entre celles-ci, selon d'autres modes de réalisation de l'invention ; [0022] La figure 5 est une vue en coupe simplifiée d'un matériau semi-conducteur supplémentaire déposé par-dessus un matériau semi-conducteur de la structure de la figure 3B ; [0023] La figure 6 est une vue en coupe simplifiée d'un matériau semi-conducteur supplémentaire déposé par-dessus le matériau semi-conducteur de la structure de la figure 4C ; [0024] Les figures 7A-7C illustrent un substrat composite avec une couche de transfert au carbure de silicium (SiC) et un dispositif électronique à forte puissance formé sur le substrat composite selon d'autres modes de réalisation de l'invention ; et [0025] Les figures 8A-8D illustrent un substrat composite avec une couche de transfert au nitrure de gallium dopé n (GaN) et un dispositif photonique formé sur le substrat composite, qui est retourné afin de former un dispositif photonique à couche n selon d'autres modes de réalisation de 1' invention.
DESCRIPTION DETAILLEE DE MODES DE REALISATION DE L'INVENTION [0026] Les illustrations présentées ici ne sont pas des vues réelles d'un quelconque matériau, dispositif ou procédé particulier, mais sont des représentations schématiques qui sont utilisées pour décrire les modes de réalisation de la présente invention. [0027] Il doit être compris que toute référence à un élément à l'aide d'une désignation telle que « premier », « second », etc. ne limite en aucun cas la quantité ou l'ordre desdits éléments, à moins que ladite limitation ne soit explicitement mentionnée. En revanche, ces désignations peuvent être utilisées ici comme un moyen pratique de distinguer deux éléments ou plus, ou deux instances d'un élément ou plus. Ainsi, une référence à un premier et un second éléments ne signifie pas que seuls deux éléments peuvent être utilisés, ou que le premier élément doit précéder le second élément d'une certaine manière. En outre, sauf mention contraire, un ensemble d'éléments peut comprendre un ou plusieurs élément(s). [0028] La description suivante contient des détails spécifiques, comme les types de matériaux et les conditions de traitement, afin de proposer une description complète des modes de réalisation de la présente invention et de son application. Cependant, l'homme du métier comprendra que les modes de réalisation de la présente invention peuvent être mis en pratique sans utiliser lesdits détails spécifiques et en conjonction avec des techniques de fabrication classiques. En outre, la présente description ne constitue pas un processus complet pour la fabrication d'un dispositif ou d'un système à semi-conducteurs. Seuls les processus et les structures nécessaires à la bonne compréhension des modes de réalisation de la présente invention sont décrits en détail ici.
Les matériaux décrits ici peuvent être formés (déposés ou développés) par n'importe quelle technique adéquate comme, de manière non limitative, un dépôt par centrifugation (en anglais, « spin coating »), un dépôt à la racle (en anglais, « blanket coating »), des procédés de Bridgeman et de Czochralski, un dépôt chimique en phase vapeur (en anglais, « Chemical Vapor Deposition », (CVD)), un dépôt chimique en phase vapeur assisté par plasma (en anglais, « Plasma Enhanced Chemical Vapor Deposition », (PECVD)), un dépôt par couches atomiques (en anglais, « Atomic Layer Deposition », (ALD)), un ALD assisté par plasma, ou un dépôt physique en phase vapeur (en anglais, «Physical Vapor Deposition »(PVD)). Bien que les matériaux décrits et illustrés ici puissent être formés comme des couches, ils ne se limitent pas à des couches et peuvent également être formés selon d'autres configurations en trois dimensions. [0029] Les termes tels que « horizontal » et « vertical », tels qu'utilisés ici, définissent les positions relatives d'éléments ou de structures par rapport à un plan ou une surface majeur(e) d'une structure à semi-conducteurs (comme une tranche, une matrice, un substrat, etc.), quelle que soit l'orientation de ladite structure à semi-conducteurs, et sont des dimensions orthogonales interprétées par rapport à l'orientation de la structure décrite. Tel qu'utilisé ici, le terme « vertical » signifie et comprend une dimension sensiblement perpendiculaire à la surface majeure d'une structure à semi- conducteurs, et le terme « horizontal » désigne une dimension sensiblement parallèle à la surface majeure de la structure à semi-conducteurs. [0030] Tel qu'utilisé ici, le terme « structure à semi-conducteurs » désigne et comprend n'importe quelle structure qui est utilisée lors de la formation d'un dispositif à semi-conducteurs.
Les structures à semi-conducteurs comprennent, par exemple, des matrices et des tranches (comme des substrats porteurs et des substrats de dispositifs), ainsi que des ensembles ou des structures composites qui comprennent deux matrices et/ou tranches ou plus intégrées en trois dimensions les unes aux autres. Les structures à semi-conducteurs comprennent également des dispositifs à semiconducteurs entièrement fabriqués, ainsi que les structures intermédiaires formées pendant la fabrication de dispositifs à semi-conducteurs. Les structures à semi-conducteurs peuvent comprendre des matériaux conducteurs, des matériaux semi-conducteurs, des matériaux non conducteurs (comme des isolants électriques), et des combinaisons de ceux-ci. [0031] Tel qu'utilisé ici, le terme « structure à semi-conducteurs traitée » désigne et comprend n'importe quelle structure à semi-conducteurs qui comprend une ou plusieurs structure(s) de dispositifs partiellement formés. Les structures à semi-conducteurs traitées sont un sous- ensemble des structures à semi-conducteurs, et toutes les structures à semi-conducteurs traitées sont des structures à semi-conducteurs. [0032] Tel qu'utilisé ici, le terme « matériau semi-conducteur III-V » désigne et comprend n'importe quel matériau semi-conducteur qui est au moins composé de manière prédominante d'un ou plusieurs élément(s) du groupe IIIA de la table périodique (ex. : B, Al, Ga, In, et Ti) d'un ou plusieurs élément(s) du groupe VA de la table périodique (ex. : N, P, As, Sb, et Bi). [0033] Sauf mention contraire, tels qu'utilisés ici, les termes « coefficient de dilatation thermique » et « CTE » (en anglais, « Coefficient of Thermal Expansion »), lorsqu'ils sont utilisés dans le cadre d'un matériau ou d'une structure, sont synonymes et désignent le coefficient linéaire moyen de dilatation thermique du matériau ou de la structure à température ambiante. [0034] Tel qu'utilisé ici, le terme « substrat usiné », dans son sens le plus large, désigne et comprend n'importe quel substrat qui comprend deux couches de matériau ou plus et qui est destiné à être utilisé comme un substrat pour la fabrication d'un ou plusieurs dispositif(s) à semi- conducteurs dessus. Les substrats usinés comprennent, sans s'y limiter, des substrats à semi- conducteurs sur isolant. [0035] Tel qu'utilisé ici, le terme « rigidité suffisante » désigne la rigidité d'une structure à semi-conducteurs qui offre une rigidité suffisante pour empêcher tout endommagement structurel de la structure à semi-conducteurs du à une déformation plastique ou élastique au cours de son traitement ou de sa manipulation ultérieurs. A titre d'exemples non limitatifs, lesdits dommages structurels peuvent comprendre des dislocations, des fissures, des dommages au niveau du réseau cristallin, un gauchissement, un cambrage, et une séparation des couches. [0036] Tel qu'utilisé ici, le terme « couche de substrat composite » désigne une couche d'un substrat qui comprend un alliage ou un mélange de deux constituants élémentaires ou plus. La microstructure de certaines couches de substrats composites peut être au moins sensiblement composée d'une seule phase généralement homogène, ou d'une seule phase non homogène. La microstructure des autres couches de substrats composites peut comprendre deux phases distinctes ou plus, qui peuvent chacune être homogènes ou non homogènes. Lesdites couches de substrats composites peuvent comprendre une ou plusieurs phase(s) métallique(s), une ou plusieurs phase(s) céramique(s), une ou plusieurs phase(s) semi-conductrice(s), ou un mélange d'une ou plusieurs phase(s) métallique(s), phase(s) céramique(s), et phase(s) semi-conductrice(s). Ainsi, les couches de substrats composites peuvent comprendre, sans s'y limiter, des matériaux composites métal-métal, des matériaux composites céramique-céramique, et des matériaux composites métal-céramique. [0037] Les différents modes de réalisation de la présente description concernent des substrats usinés et des procédés de fabrication desdits substrats usinés qui offrent un substrat de base adéquat ayant un coefficient de dilatation thermique proche de celui d'un matériau semi-conducteur placé sur la couche de substrat de base. [0038] Les modes de réalisation de l'invention peuvent avoir des applications avec des substrats usinés qui comprennent un grand nombre de matériaux semi-conducteurs, comme du silicium, du germanium, du carbure de silicium, et des matériaux semi-conducteurs III-V. Par exemple, les procédés et les structures des modes de réalisation de l'invention peuvent être appliqués à des III-nitrures, des III-arséniures, des III-phosphures et des III-antimonides, sous forme binaire, ternaire, quaternaire, et quinaire. [0039] La figure 2 est une vue en coupe simplifiée d'une structure donatrice 210 munie d'une zone affaiblie 220 afin de créer une première couche semi-conductrice 230. A titre d'exemples non limitatifs, un processus de détachement décrit ici peut utiliser la technologie SMART-CUTTm Lesdits processus sont décrits en détail, par exemple, dans le brevet US n° RE39,484, délivré le 6 février 2007, de Bruel ; le brevet US n° 6,303,468, délivré le 16 octobre 2001, de Aspar et al. ; le brevet U.S n° 6,335,258, délivré le janvier 2002, de Aspar et al. ; le brevet U.S. n° 6,756,286, délivré le 29 juin 2004, de Monceau et al .; le brevet U.S. n° 6,809,044, délivré le 26 octobre 2004, de Aspar et al. ; le brevet U.S. n° 6,946,365, délivré le 20 septembre 2005, de Aspar et al. ; le brevet U.S. n° 7,531,428, délivré le 12 mai 2009, de Dupont ; le brevet U.S. n° 6,858,107, délivré le 22 février 2005, de Ghyselen et al. ; et le brevet U.S. n° 6,867,067, délivré le 15 mars 2005, de Ghyselen et al. Cependant, il doit être compris que d'autres procédés adaptés à la fabrication d'une tranche de matériau composite qui comprennent l'utilisation de zones affaiblies prédéterminées peuvent également être utilisés. [0040] Pour effectuer le processus de détachement, une zone affaiblie prédéterminée 220 peut être formée dans la structure donatrice 210. La figure 2 illustre l'utilisation de la technologie SMART-CUTTm avec laquelle des espèces atomiques 250, comme un ou plusieurs d'ions d'hydrogène, d'ions d'hélium ou d'ions d'autres gaz inertes, sont implantées dans une surface de liaison 240 avec une dose et une énergie de façon à créer la zone affaiblie 220 dans la structure donatrice 210. La zone affaiblie 220 est sensiblement parallèle à la surface de liaison principale 240 et se trouve à une profondeur prédéterminée sur la base des paramètres du processus d'implantation des espèces atomiques. [0041] La première couche semi-conductrice 230 est ainsi formée entre la surface de liaison 240 et la zone affaiblie 220. En outre, une structure donatrice résiduelle est formée entre la zone affaiblie 220 et une surface opposée à la surface de liaison 240. [0042] La structure donatrice 210 comprend un matériau semi-conducteur tel que du silicium, du germanium, un matériau semi-conducteur III-V tel que du III-nitrure (comme du GaN, du InGaN, du AIGaN), un matériau semi-conducteur II-VI, ou du SiC. Le matériau semi-conducteur peut être non dopé ou, pour certaines applications, de type n ou de type p dopé (ex. : fortement dopé (n+ ou p+), modérément dopé (n ou p), ou légèrement dopé (n- ou p-)). Le semi-conducteur peut être une tranche monobloc, comme cela est illustré sur la figure, ou une tranche à plusieurs couches (ex. : GaN sur une base en saphir). La structure donatrice 210 peut également comprendre au moins une partie du lingot (ou boule) de matériau semi-conducteur, et, dans certains modes de réalisation, ladite partie au moins du lingot (ou boule) peut comprendre n'importe lequel des matériaux semi- conducteurs susmentionnés. Le lingot (ou boule) peut comprendre une structure telle que celle décrite dans le brevet U.S. n° 6,858,107 délivré le 22 février 2005, de Ghyselen et al., et le brevet U.S. n° 6,867,067 délivré le 15 mars 2005, de Ghyselen et al. [0043] Si la structure donatrice 210 est un III-nitrure, la polarité de la surface implantée doit être considérée lors de la détermination de la polarité du substrat composite final. A titre d'exemple non limitatif, une structure donatrice au GaN peut être utilisée pour développer une face polaire au Gallium ou une face polaire à l'azote en vue d'un traitement ultérieur. A titre d'autre exemple non limitatif, une structure donatrice au InGaN peut être utilisée pour développer une face polaire métallique ou une face polaire à l'azote en vue d'un traitement ultérieur. [0044] En cas de transfert de couche classique vers une tranche porteuse, un processus de liaison est généralement utilisé, suivi d'une séparation de la tranche implantée à l'aide d'un traitement thermique. Le processus de liaison nécessite une grande qualité des surfaces à relier afin d'éviter tout défaut de grande taille (zones non transférées), alors que le coefficient de dilatation thermique des deux tranches ne doit pas être trop différent afin d'éviter toute rupture des tranches à la suite du processus de séparation. Pour certaines applications, une liaison conductrice entre un matériau semi-conducteur et un substrat conducteur est souhaitable afin de créer des structures de dispositifs verticaux, c'est-à-dire des dispositifs qui présentent la zone active à proximité de la surface de la couche semi-conductrice et une zone de contact près de l'interface entre le semi- conducteur et le substrat ou la tranche porteuse. [0045] Cependant, cette approche est difficile à réaliser étant donné que, aujourd'hui, de nombreux processus de liaison impliquent des couches de dioxyde de silicium (SiO2) sur les faces de liaison afin de garantir une liaison de grande qualité. Cependant, le SiO2 est un isolant et rendra la conduction électrique difficile, voire impossible, et perturbera la dissipation thermique du dispositif vers le substrat. [0046] Par conséquent, les modes de réalisation de la présente invention prévoient des structures et des processus qui offrent une structure de support capable d'assurer une dissipation thermique, et présentant un coefficient de dilatation thermique proche de celui de la première couche semi-conductrice 230 ou d'une structure de dispositif formée dessus. Dans certains modes de réalisation, un contact électrique peut être prévu (comme un contact ohmique ou de Schottky) entre la première couche semi-conductrice 230 et une couche électriquement conductrice, qui peut comprendre un métal ou un alliage de métal dans certains modes de réalisation. Un contact ohmique (c'est-à-dire un contact à résistance indépendante de la tension) est prévu au niveau de la jonction métal/semi-conducteur si la hauteur de barrière de Schottky est nulle ou négative. En d'autres termes, un contact ohmique présente des caractéristiques courant/tension qui sont sensiblement linéaires et symétriques. Dans ce cas, les barrières sont libres de circuler à l'intérieur ou à l'extérieur du semi-conducteur afin qu'il y ait une résistance minimale au sein du contact ohmique. [0047] Les figures 3A-3B sont des vues en coupe simplifiées qui illustrent la fabrication d'un substrat à semi-conducteurs usiné et composite muni d'une couche de substrat 310 et d'une première couche semi-conductrice 230 selon d'autres modes de réalisation de l'invention. La première couche semi-conductrice 230 peut être transférée vers la couche de substrat 310, comme cela est décrit ici, et peut ainsi comprendre une « couche transférée ». La couche de substrat 310 peut être formée selon une épaisseur suffisante pour former un substrat de support métallique ayant une rigidité suffisante pour offrir un support structurel à la première couche semi-conductrice 230. [0048] La couche de substrat 310 peut avoir une épaisseur moyenne (mesurée perpendiculairement aux surfaces planes majeures de la couche de substrat) qui est suffisante pour assurer une rigidité suffisante afin de supporter structurellement la première couche semiconductrice 230. A titre d'exemples non limitatifs, la couche de substrat 310 peut avoir une épaisseur moyenne d'au moins cinq (5) microns environ, ou d'au moins dix (10) microns environ. Dans certains modes de réalisation, la couche de substrat 310 peut avoir une épaisseur moyenne de l'ordre d'environ dix (10) microns à environ cents (100) microns, et, plus probablement, de l'ordre d'environ dix (10) microns à environ vingt (20) microns. [0049] La couche de substrat 310 peut être formée sur la surface de liaison 240 à l'aide d'un processus adapté pour assurer un contact électrique, comme un contact ohmique, entre la couche de substrat 310 et la première couche semi-conductrice 230. Avant de déposer la couche de substrat 310, la surface du semi-conducteur peut avoir besoin d'un traitement afin d'éliminer tout oxyde de surface ou toute autre couche de surface qui peut affecter la qualité de la couche de substrat 310. Par exemple, une fine couche d'oxyde de gallium peut avoir besoin d'être retirée de la première couche semi-conductrice 230 lorsque ladite première couche semi-conductrice 230 comprend du nitrure de gallium, avant de déposer la couche de substrat 310 et pour la formation d'un contact électrique, comme un contact ohmique. [0050] A titre d'exemples non limitatifs, la couche de substrat 310 peut être déposée à l'aide d'un ou plusieurs d'un processus de dépôt physique (comme un dépôt physique en phase vapeur (PVD), une pulvérisation, etc.), d'un processus de pulvérisation par plasma, d'un processus de placage (comme un processus de placage sans courant et/ou un processus de dépôt électrolytique), et d'un processus de dépôt chimique en phase vapeur (CVD). [0051] La couche de substrat 310 peut avoir (c'est-à-dire présenter) un coefficient de dilatation thermique proche de celui de la première couche semi-conductrice 230 et/ou d'un matériau semi-conducteur supplémentaire déposé sur la première couche semi-conductrice 230 au cours des processus de développement ultérieurs, qui peut réduire ou empêcher les déformations et les fissures au sein de la première couche semi-conductrice 230 et/ou du matériau semi-conducteur supplémentaire déposé sur la première couche semi-conductrice 230 au cours des processus de développement ultérieurs. Le tableau 1 ci-dessous dresse la liste des valeurs de CTE pour certains matériaux non limitatifs de la première couche semi-conductrice 230 et de la couche de substrat 310 dans certains exemples de modes de réalisation de l'invention. Coefficient de dilatation thermique (10-6/°K) Matériau Catégorie de matériau GaN 5,6 GaAs 5,4 Semi-conducteurs SiC 4,5 Si 2,5 Tungstène 4,5 Molybdène 5,5 Zirconium 5,7 Hafnium Métaux 6,1 Rhénium 6,2 Tantale 6,5 Oxyde de silicium 0,5 (SiO2) Céramiques Saphir (A1203) Mullite (Si02/A1203) 8,6 4,5 (51 % Si02 / 49 % A1203) TABLEAU 1 10052] Dans certains modes de réalisation, le coefficient de dilatation thermique de la couche de substrat 310 peut être équivalent à environ 20 %, environ 10 %, environ 5 %, environ 2 %, voire environ 1 % de celui de la première couche semi-conductrice 230 et/ou de n'importe quel matériau semi-conducteur supplémentaire ou des matériaux déposés par-dessus la première couche semi-conductrice 230, comme cela est décrit ici. [0053] Dans certains modes de réalisation, la couche de substrat 310 peut comprendre un métal réfractaire ou un alliage de métal réfractaire. Pour ces modes de réalisation, le tungstène, le molybdène et le zirconium (et plus particulièrement le tungstène) utilisés comme couche de substrat 310 possèdent un coefficient de dilatation thermique proche de celui d'une première couche semiconductrice au SiC 230. De la même manière, pour ces modes de réalisation, le zirconium, le hafnium, le rhénium et le tantale utilisés comme couche de substrat 310 sont proches d'une première couche semi-conductrice au GaN 230 et, dans certains modes de réalisation, plus particulièrement le molybdène. [0054] Dans d'autres modes de réalisation, la couche de substrat 310 peut comprendre une couche de substrat composite, qui comprend deux éléments ou plus de façon à ce que la couche de substrat 310 possède un coefficient de dilatation thermique situé entre celui des deux éléments ou plus qui composent la couche de substrat 310. Par exemple, la couche de substrat 310 peut comprendre un alliage ou un mélange de deux éléments ou plus. Dans ces modes de réalisation, la microstructure de la couche de substrat 310 peut être au moins sensiblement composée d'une seule phase généralement homogène, la couche de substrat 310 peut être au moins sensiblement composée d'une seule phase non homogène, ou la couche de substrat 310 peut comprendre deux phases distinctes ou plus, qui peuvent être chacune homogènes ou non homogènes. Dans ces modes de réalisation, la couche de substrat 310 peut comprendre une ou plusieurs phase(s) métallique(s), une ou plusieurs phase(s) céramique(s), une ou plusieurs phase(s) semi-conductrice(s), ou un mélange d'une ou plusieurs phase(s) métallique(s), phase(s) céramique(s), et phase(s) semiconductrice(s). Ainsi, la couche de substrat peut être élaborée afin de comprendre l'un d'un matériau composite métal-métal, d'un matériau composite céramique-céramique, et d'un matériau composite métal-céramique. [0055] La structure entière qui comprend la structure donatrice 210 et la couche de substrat 310 illustrée sur la figure 3A peut être placée dans un four (non illustré) et chauffée afin que la zone affaiblie 220 puisse être encore plus fragilisée. Avec la fragilisation, la première couche semi-conductrice 230 et la couche de substrat d'accompagnement 310 peuvent être séparées de la structure donatrice au niveau de la zone affaiblie 220. En plus, ou à la place d'une énergie thermique, d'autres formes d'énergie, comme une énergie mécanique ou une énergie chimique, peuvent être utilisées pour fragiliser la structure le long de la zone affaiblie 220 et pour séparer la première couche semi-conductrice 230 du reste de la structure donatrice 210. [0056] Les structures ainsi formées après la séparation sont une structure donatrice résiduelle (non illustrée) capable de donner d'autres fines couches de transfert, et un substrat usiné 450 illustrés sur la figure 3B, qui comprend la couche de substrat 310 et la première couche semi- conductrice 230. A titre d'exemples non limitatifs, la première couche semi-conductrice 230 peut avoir une épaisseur de couche moyenne mesurée perpendiculairement aux surfaces planes majeures du substrat usiné 450 d'environ mille (1000) nanomètres ou moins, d'environ cinq cent (500) nanomètres ou moins, voire même d'environ cent (100) nanomètres ou moins. [0057] Comme cela est illustré sur la figure 3B, le substrat usiné 450 peut être retourné en vue d'un traitement supplémentaire sur la surface exposée de la première couche semi-conductrice 230. Avant d'effectuer toute autre traitement, le substrat usiné 450 peut recevoir un traitement de surface, comme, par exemple, un polissage, un nettoyage, ou des combinaisons de ceux-ci. Le traitement supplémentaire peut comprendre, à titre d'exemple non limitatif, l'ajout de structures de dispositifs sur le substrat usiné 450. Les structures de dispositifs peuvent comprendre plusieurs couches de matériau semi-conducteur dopé, de matériau semi-conducteur non dopé, et des zones actives telles qu'elles sont connues dans l'état de la technique afm de produire des éléments électroniques, des éléments photoniques, et des combinaisons de ceux-ci. [0058] Les figures 4A-4C sont des vues en coupe simplifiées qui illustrent la fabrication d'un substrat usiné 450 muni d'une couche de substrat 310, d'une première couche semi- conductrice 230, et d'une couche de contact 410 entre celles-ci, selon d'autres modes de réalisation de l'invention. [0059] Dans les modes de réalisation des figures 4A-4C, une couche de contact 410 qui comprend un matériau électriquement conducteur, comme un métal ou un alliage de métal, est déposée sur la surface de liaison 240 de la structure donatrice 210 (figure 2) afin de former la structure illustrée sur la figure 4A. Cette couche de contact 410 est configurée pour assurer un contact ohmique de grande qualité (à faible résistance, par exemple) entre la première couche semiconductrice 230 et la couche de contact 410. A titre d'exemple non limitatif, si le matériau donateur de la structure donatrice 210 est du GaN dopé n+, la couche de contact 410 peut alors être, par exemple, une pile de Ti/Al/Ni/Au, ou une pile de Ti/Al lorsque l'utilisation de l'or peut être néfaste pour les performances du dispositif. A titre d'autre exemple non limitatif, si le matériau donateur de la structure donatrice 210 est du GaN dopé p+, la couche de contact 410 peut être, par exemple, une pile de Ni/Au ou du Ni (le premier métal de la liste le plus proche du semi-conducteur). [0060] Avant de déposer la couche de contact 410, la surface 240 de la couche semi- conductrice 230 peut avoir besoin d'un traitement afin d'éliminer l'éventuel oxyde de surface ou les autres couches de surface qui peuvent affecter la qualité de la couche de contact 410. La couche de contact 410 peut être déposée par centrifugation, par évaporation thermique, par évaporation par faisceau électronique, etc. Dans certains modes de réalisation, la couche de contact 410 peut également servir de métal d'amorce en vue du dépôt ultérieur d'un support en métal épais. La couche de contact 410 peut améliorer l'adhérence avec la première couche semi-conductrice 230, et peut améliorer les propriétés de conduction électrique avec la première couche semi-conductrice 230. [0061] La couche de contact 410 peut être aussi épaisse que quelques monocouches d'atomes. Dans certains modes de réalisation, la couche de contact 410 peut avoir une épaisseur moyenne de l'ordre d'environ un (1) nanomètre à environ cinquante (50) nanomètres. [0062] Comme cela est illustré sur la figure 4B, une couche de substrat 310 est formée sur la couche de contact 410 à l'aide d'un processus adapté pour assurer un couplage à faible impédance entre la couche de substrat 310 et la couche de contact 410. Dans les modes de réalisation des figures 4A-4C, la combinaison de la couche de contact 410 et de la couche de substrat 310 peut être désignée ici « substrat multicouches 310A ». [0063] La structure entière de la figure 4B, qui comprend la structure donatrice 210 et le substrat multicouches 310A, peut être placée dans un four (non illustré) et chauffée afin que la zone affaiblie 220 puisse être encore plus fragilisée. Avec la fragilisation, la première couche semiconductrice 230 et le substrat multicouches qui l'accompagne 310A peuvent être séparés de la structure donatrice 210 au niveau de la zone fragilisée 220, comme cela est décrit précédemment en référence à la figure 3A. [0064] Les structures ainsi formées après la séparation sont une structure donatrice résiduelle (non illustrée) capable de donner d'autres couches de transfert fines et un substrat usiné 450 qui comprend la couche de substrat 310, la couche de contact 410, et la première couche semi- conductrice 230. [0065] Comme cela est illustré sur la figure 4C, le substrat usiné 450 peut être retourné en vue d'un traitement supplémentaire sur la surface exposée de la première couche semi-conductrice 230, comme cela est décrit précédemment en référence à la figure 3B. [0066] Dans les modes de réalisation des figures 3A-3B et des figures 4A-4C, la couche de substrat 310 doit être capable de rester chimiquement et physiquement stable à des températures suffisamment élevées en vue d'un traitement ultérieur, comme, par exemple, le chauffage destiné à la séparation et au développement/au dépôt/au traitement des couches de matériau supplémentaires. A titre d'exemple non limitatif, en vue du traitement ultérieur des couches de GaN supplémentaires, la couche de substrat 310 doit être capable de résister à des températures de l'ordre d'environ 900 °C à environ 1100 °C. En outre, en vue du traitement ultérieur, la couche de substrat 310 doit être capable de résister à l'environnement chimique de l'équipement de développement/de dépôt/de traitement supplémentaire. [0067] Comme cela est indiqué précédemment, la couche de substrat 310 peut avoir (c'est-à-dire présenter) un coefficient de dilatation thermique proche de celui de la première couche semi-conductrice 230 et/ou d'un matériau semi-conducteur supplémentaire déposé sur la première couche semi-conductrice 230 au cours des processus de développement ultérieurs, qui peut réduire ou empêcher les déformations et les fissures au sein de la première couche semi-conductrice 230 et/ou du matériau semi-conducteur supplémentaire déposé sur la première couche semi-conductrice 230 au cours des processus de développement ultérieurs. [0068] La figure 5 illustre un volume relativement épais de matériau semi-conducteur supplémentaire 470 déposé de manière épitaxiale par-dessus la première couche de matériau semiconducteur 230 de la figure 3B. De la même manière, la figure 6 illustre un volume relativement épais de matériau semi-conducteur supplémentaire 470 déposé de manière épitaxiale par-dessus la première couche de matériau semi-conducteur 230 de la figure 4C. Le volume épais de matériau semi-conducteur supplémentaire 470 des figures 5 et 6 peut comprendre une couche supplémentaire de matériau semi-conducteur, ou une pluralité de couches supplémentaires de matériau semiconducteur déposé de manière épitaxiale par-dessus la première couche de matériau semiconducteur 230, comme cela est décrit ci-dessous en référence aux figures 7A-7C et 8A-8D. [0069] Lorsque le coefficient de dilatation thermique de la couche de substrat 310 est 30 proche de celui de la première couche semi-conductrice 230 et/ou du volume de matériau semi- conducteur supplémentaire 470, le volume de matériau semi-conducteur supplémentaire 470 peut être développé avec une épaisseur relativement importante sans fissures, afin de fabriquer une structure de dispositif. [0070] A titre d'exemple non limitatif, le volume de matériau semi-conducteur supplémentaire 470 peut avoir une épaisseur moyenne totale d'au moins cent (100) nanomètres ou d'au moins cinq cents (500) nanomètres. Dans certains modes de réalisation, le volume de matériau semi-conducteur supplémentaire 470 peut avoir une épaisseur moyenne totale de l'ordre d'environ un (1) micron à environ cent (100) microns. [0071] Certains exemples non limitatifs de compositions destinées à la couche de substrat 310, à la première couche semi-conductrice 230, et au volume de matériau semi-conducteur supplémentaire 470 sont indiqués dans le tableau 2 ci-dessous. Exemple N° Couche de Première couche Volume de substrat 310 semi-conductrice matériau semi- 230 conducteur supplémentaire 470 1 W SiC SiC 2 Mo SiC SiC 3 Mo GaAs GaAs 4 Zr GaN GaN 5 Zr GaN GaAs 6 Mo GaN GaN 7 Alliage Ta/W GaN GaN 8 Alliage Ta/W GaN SiC 9 Alliage Ta/W SiC GaN 10 Alliage Ta/W SiC SiC 11 Composite Si Si Si02/A1203 12 Composite SiC SiC Si02/A1203 13 Composite GaN GaN Si02/A1203 TABLEAU 2 [0072] Dans les compositions des exemples 7 à 10 indiqués dans le tableau 2, les pourcentages des différents éléments ou phases dans les matériaux des couches de substrat 310 peuvent être adaptés afin que le coefficient de dilatation thermique de la couche de substrat 310 se rapproche de celui de la première couche semi-conductrice 230 et/ou du volume de matériau semi- conducteur supplémentaire 470. Par exemple, la règle des mélanges peut être utilisée pour prédire le coefficient de dilatation thermique de la couche de substrat 310 lorsque la couche de substrat 310 comprend un mélange de deux phases ou plus en utilisant les pourcentages volumétriques relatifs des deux phases ou plus dans le matériau composite de la couche de substrat 310. Selon la règle des mélanges (pour les propriétés isotropes), le coefficient de dilatation thermique d'un matériau composite à deux phases est donné par l'équation : aC=cti(Vi) ct2(V2), où ac est le coefficient de dilatation thermique du matériau composite, al est le coefficient de dilatation thermique de la première phase dans le matériau composite, a2 est le coefficient de dilatation thermique de la seconde phase dans le matériau composite, VI est la fraction de volume de la première phase dans le matériau composite, et V2 est la fraction de volume de la seconde phase dans le matériau composite. [0073] Ainsi, dans la composition de l'exemple 11, la couche de substrat composite 310 peut comprendre environ soixante quinze (75) pourcents en volume d'oxyde de silicium (SiO2) et environ vingt cinq (25) pourcents en volume d'oxyde d'aluminium (A1203), afin que le matériau composite de la couche de substrat 310 qui comprend le SiO2 à 75 % en volume et le A1203 à 25 % en volume présente un coefficient de dilatation thermique d'environ 2,5, identique à celui présenté 20 par le silicium de la première couche semi-conductrice 230 et du volume de matériau semiconducteur supplémentaire 470 selon la règle des mélanges (2,5 = 0,5(0,75) + 8,6(0,25)). [0074] De la même manière, dans la composition de l'exemple 12, la couche de substrat composite 310 peut comprendre environ cinquante et un (51) pourcents en volume d'oxyde de silicium (SiO2) et environ quarante neuf (49) pourcents en volume d'oxyde d'aluminium (A1203), 25 afin que le matériau composite de la couche de substrat 310 qui comprend le SiO2 à 51 % en volume et le A1203 à 49 % en volume présente un coefficient de dilatation thermique d'environ 4.5, identique à celui présenté par le silicium de la première couche semi-conductrice 230 et du volume de matériau semi-conducteur supplémentaire 470 selon la règle des mélanges (4,5 = 0,5(0,51) + 8,6(0,49)). 30 [0075] Les figures 7A-7C illustrent un substrat usiné 450S muni d'une première couche semi-conductrice au carbure de silicium (SiC) 2305, et un dispositif électronique à forte puissance formé sur le substrat composite 450S selon d'autres modes de réalisation de l'invention. Le substrat usiné 450S comprend la première couche semi-conductrice au SiC 230S sur la couche de substrat 310. La couche de substrat peut comprendre une couche de tungstène 310T dans certains modes de réalisation. Comme cela est indiqué dans le tableau 1, la première couche semi-conductrice au SiC 230 et la couche de tungstène 310T présente des coefficients de dilatation thermique proches, si bien que la première couche semi-conductrice au SiC 230 et le dispositif électronique à forte puissance formé dessus ne subissent quasiment aucun effet de déformation du à une différence de coefficient de dilatation thermique au cours de la fabrication du dispositif. Dans d'autres modes de réalisation, la couche de substrat 310 peut comprendre une couche composite SiO2/A1203, comme cela est décrit précédemment. [0076] Comme cela est illustré sur la figure 7B, un dispositif électronique peut être formé avec une ou plusieurs couche(s) de dispositif électronique 710 sur la première couche semi- conductrice au SiC 230S. Une couche de contact 730 assure une liaison électrique avec la couche de dispositif 710. [0077] La figure 7C illustre un substrat épais optionnel 750 relié au substrat usiné 450S. [0078] Les figures 8A-8D illustrent un substrat composite avec une première couche semi-conductrice au nitrure de gallium dopé n (GaN) et un dispositif photonique formé sur le substrat usiné, qui est retourné afin de former un dispositif photonique à couche n selon d'autres modes de réalisation de l'invention. [0079] Les couches du mode de réalisation de la figure 8A sont similaires à celles des modes de réalisation de la figure 3B. Un dispositif photonique, comme par exemple une LED, peut être formé sur le matériau semi-conducteur 230, qui est formé comme une première couche semiconductrice au nitrure de gallium dopé n (GaN) 230N dans ce mode de réalisation. [0080] Comme cela est illustré sur la figure 8B, le dispositif photonique peut comprendre une zone active 810, qui peut comprendre plusieurs couches de matériau semi-conducteur, comme des puits quantiques, disposées sur la première couche semi-conductrice au nitrure de gallium dopé n (GaN) 230N. Une ou plusieurs couche(s) de GaN de type p 820 peut/peuvent être disposée(s) sur la couche active 810. Le résultat est une LED formée par la première couche semi-conductrice au nitrure de gallium de type n (GaN) 230N, la couche active 810, et la couche de type p 820. [0081] Une fois la structure du dispositif photonique formée, une couche de contact 840, telle que celles décrites ci-dessus, peut être formée sur la couche de GaN de type p 820 qui assure une liaison électrique avec la couche de type p 820. Un dissipateur thermique, tel qu'un substrat épais 850 qui comprend un métal, peut être formé sur la couche de contact 840. La structure résultante peut être caractérisée comme étant retournée par rapport aux modes de réalisation décrits précédemment. La configuration retournée est illustrée sur la figure 8C. La couche de substrat 310 peut ensuite être retirée afin d'exposer la première couche semi-conductrice au nitrure de gallium de type n (GaN) 230N. [0082] La structure de LED résultante offre une structure de diode verticale, qui, contrairement à la structure de diode de la figure 1, n'a pas besoin d'une liaison électrique supplémentaire exposée sur les couches supérieures en vue d'une connexion avec le côté p de la diode. Le côté p de la diode peut en contact par le biais de la couche de contact 840 et du substrat épais 850. Une couche de contact 830 peut être formée afin d'assurer une liaison électrique avec une première couche semi-conductrice au nitrure de gallium dopé n (GaN) 230N. [0083] D'autres exemples de modes de réalisation non limitatifs sont décrits ci-dessous. [0084] Mode de réalisation 1 : Procédé de fabrication d'un substrat à semi-conducteurs, qui comprend : la formation d'une couche de substrat composite sur une surface d'une première couche semi-conductrice, le développement épitaxial d'au moins une couche semi-conductrice supplémentaire par-dessus la première couche semi-conductrice sur un côté de celle-ci opposé à la couche de substrat composite ; et l'élaboration de la couche de substrat composite afin qu'elle présente un coefficient de dilatation thermique (CTE) proche de celui d'au moins l'une de la première couche semi-conductrice et de la couche semi-conductrice supplémentaire. [0085] Mode de réalisation 2 : Procédé selon le mode de réalisation 1, qui comprend en outre la sélection de la première couche semi-conductrice afin qu'elle comprenne une partie d'une structure donatrice destinée à fournir la première couche semi-conductrice à une autre structure qui comprend la couche de substrat composite. [0086] Mode de réalisation 3 : Procédé selon le mode de réalisation 2, qui comprend en outre la formation d'une zone affaiblie dans la structure donatrice à une profondeur prédéterminée afin de définir la première couche semi-conductrice entre la surface de la première couche semi-conductrice et la zone affaiblie et une surface de la structure donatrice opposée à la surface de la première couche semi-conductrice. [0087] Mode de réalisation 4 : Procédé selon le mode de réalisation 3, qui comprend en outre la séparation de la première couche semi-conductrice de la structure donatrice au niveau de la zone affaiblie afin de former une structure de substrat qui comprend la première couche semiconductrice et la couche de substrat composite. [0088] Mode de réalisation 5 : Procédé selon l'un des modes de réalisation 1 à 4, dans lequel la formation d'une couche de substrat composite sur une surface d'une première couche semi-conductrice comprend : la formation d'une couche de contact métallique sur la surface de la première couche semi-conductrice ; et la formation de la couche de substrat composite sur la couche de contact métallique sur un côté de celle-ci opposé à la première couche semiconductrice. [0089] Mode de réalisation 6 : Procédé selon l'un des modes de réalisation 1 à 5, dans lequel l'élaboration de la couche de substrat composite afin qu'elle présente un coefficient de dilatation thermique proche de celui d'au moins l'une de la première couche semi-conductrice et de ladite couche semi-conductrice supplémentaire comprend l'élaborationde la couche de substrat composite afin qu'elle présente un coefficient de dilatation thermique équivalent à environ 5 % de celui d'au moins l'une de ladite première couche semi-conductrice et de ladite couche semi-conductrice supplémentaire. [0090] Mode de réalisation 7 : Procédé selon le mode de réalisation 6, dans lequel l'élaboration de la couche de substrat composite afin qu'elle présente un coefficient de dilatation thermique égal à environ 5 % de celui d'au moins l'une de la première couche semi-conductrice et de ladite couche semi-conductrice supplémentaire comprend l'élaborationde couche de substrat composite afin qu'elle présente un coefficient de dilatation thermique équivalent à environ 2 % de celui d'au moins l'une de ladite première couche semi-conductrice et de ladite couche semi-conductrice supplémentaire. [0091] Mode de réalisation 8 : Procédé selon le mode de réalisation 7, dans lequel l'élaboration de la couche de substrat composite afin qu'elle présente un coefficient de dilatation thermique égal à environ 2 % de celui d'au moins l'une de la première couche semi-conductrice et de ladite couche semi-conductrice supplémentaire comprend l'élaborationde couche de substrat composite afin qu'elle présente un coefficient de dilatation thermique équivalent à environ 1 % de celui d'au moins l'une de ladite première couche semi-conductrice et de ladite couche semi-conductrice supplémentaire. [0092] Mode de réalisation 9 : Procédé selon l'un des modes de réalisation 1 à 8, qui comprend en outre la formation de la couche de substrat composite afin qu'elle présente une épaisseur moyenne d'environ dix microns (10 gm). [0093] Mode de réalisation 10 : Procédé selon le mode de réalisation 9, qui comprend en outre la formation de la couche de substrat composite afin qu'elle présente une épaisseur moyenne de l'ordre d'environ dix microns (10 jim) à environ cent microns (100 gin). [0094] Mode de réalisation 11 : Procédé selon l'un des modes de réalisation 1 à 10, qui comprend en outre la sélection de la première couche semi-conductrice afin qu'elle présente une épaisseur moyenne d'environ cinq cents nanomètres (500 nm) ou moins. [0095] Mode de réalisation 12 : Procédé selon le mode de réalisation 11, qui comprend en outre la sélection de la première couche semi-conductrice afin qu'elle présente une épaisseur moyenne d'environ cent nanomètres (100 nm) ou moins. [0096] Mode de réalisation 13 : Procédé selon l'un des modes de réalisation 1 à 12, qui comprend en outre la formation de ladite couche semi-conductrice supplémentaire afin qu'elle présente une épaisseur moyenne totale d'environ cent nanomètres (100 nm). [0097] Mode de réalisation 14 : Procédé selon le mode de réalisation 13, qui comprend en outre la formation de ladite couche semi-conductrice supplémentaire afin qu'elle présente une épaisseur moyenne totale de l'ordre d'environ un micron (1 gm) à environ cent microns (100,0 gm). [0098] Mode de réalisation 15 : Procédé selon l'un des modes de réalisation 1 à 14, qui comprend en outre la sélection de la première couche semi-conductrice qui comprend un matériau semi-conducteur choisi parmi le groupe qui consiste en du silicium, du germanium, un matériau semi-conducteur III-V, et un matériau semi-conducteur II-VI. [0099] Mode de réalisation 16 : Procédé selon l'un des modes de réalisation 1 à 15, dans lequel la formulation de la couche de substrat composite comprend en outre l'élaboration de ladite couche de sorte qu'elle comprenne l'un d'un matériau composite métal-métal, d'un matériau composite céramique-céramique, et d'un matériau composite métal-céramique. [00100] Mode de réalisation 17 : Procédé selon l'un des modes de réalisation 1 à 16, qui comprend en outre : la sélection d'au moins l'une de ladite première couche semi- conductrice et de ladite couche semi-conductrice supplémentaire afin qu'elle comprenne du nitrure de gallium (GaN) ; et l'élaboration de la couche de substrat composite afin qu'elle comprenne du tantale (Ta) et du tungstène (W). [00101] Mode de réalisation 18 : Procédé selon le mode de réalisation 17, dans lequel la sélection d'au moins l'une de ladite première couche semi-conductrice et de ladite couche semi-conductrice supplémentaire afin qu'elle comprenne du nitrure de gallium (GaN) comprend la sélection de ladite couche semi-conductrice supplémentaire afin qu'elle comprenne du nitrure de gallium (GaN). [00102] Mode de réalisation 19 : Procédé selon le mode de réalisation 18, qui comprend en outre la sélection de la première couche semi-conductrice afin qu'elle comprenne du silicium. [00103] Mode de réalisation 20 : Procédé selon le mode de réalisation 18, qui comprend en outre la sélection de chacune de ladite première couche semi-conductrice et de ladite couche semi-conductrice supplémentaire afin qu'elles comprennent du nitrure de gallium (GaN). [00104] Mode de réalisation 21 : Procédé selon l'un des modes de réalisation 1 à 16, qui comprend en outre : la sélection d'au moins l'une de ladite première couche semiconductrice et de ladite couche semi-conductrice supplémentaire afin qu'elle comprenne du silicium (Si) ; et l'élaboration de la couche de substrat composite afin qu'elle comprenne de l'oxyde de silicium (SiO2) et de l'oxyde d'aluminium (A1203). [00105] Mode de réalisation 22 : Procédé selon le mode de réalisation 21, dans lequel la sélection d'au moins l'une de ladite première couche semi-conductrice et de ladite couche semi-conductrice supplémentaire afin qu'elle comprenne du silicium (Si) comprend la sélection de ladite couche semi-conductrice supplémentaire afin qu'elle comprenne du silicium (Si). [00106] Mode de réalisation 23 : Procédé selon le mode de réalisation 21, dans lequel la sélection d'au moins l'une de ladite première couche semi-conductrice et de ladite couche semi-conductrice supplémentaire afin qu'elle comprenne du silicium (Si) comprend la sélection de chacune de ladite première couche semi-conductrice et de ladite couche semiconductrice supplémentaire afin qu'elles comprennent du silicium (Si). [00107] Mode de réalisation 24 : Procédé selon l'un des modes de réalisation 22 à 24, dans lequel l'élaboration de la couche de substrat composite afin qu'elle comprenne de l'oxyde de silicium (SiO2) et de l'oxyde d'aluminium (A1203) comprend l'élaboration de la couche de substrat composite de sorte qu'elle comprenne environ soixante quinze pourcents en volume d'oxyde de silicium (SiO2) et environ vingt cinq pourcents en volume d'oxyde d'aluminium (A1203). [00108] Mode de réalisation 25 : Procédé selon l'un des modes de réalisation 1 à 16, qui comprend en outre : la sélection d'au moins l'une de ladite première couche semiconductrice et de ladite couche semi-conductrice supplémentaire afin qu'elle comprenne du carbure de silicium (SiC) ; et l'élaboration de la couche de substrat composite afin qu'elle comprenne de l'oxyde de silicium (SiO2) et de l'oxyde d'aluminium (A1203). [00109] Mode de réalisation 26 : Procédé selon le mode de réalisation 26, dans lequel la sélection d'au moins l'une de ladite première couche semi-conductrice et de ladite couche semi-conductrice supplémentaire afin qu'elle comprenne du carbure de silicium (SiC) comprend la sélection de chacune de ladite première couche semi-conductrice et de ladite couche semi-conductrice supplémentaire afin qu'elles comprennent du carbure de silicium (SiC). [00110] Mode de réalisation 27 : Procédé selon l'un des modes de réalisation 25 à 26, dans lequel l'élaboration de la couche de substrat composite afin qu'elle comprenne de l'oxyde de silicium (SiO2) et de l'oxyde d'aluminium (A1203) comprend l'élaboration de la couche de substrat composite de sorte qu'elle comprenne environ quarante neuf pourcents en volume d'oxyde de silicium (SiO2) et environ cinquante et un pourcents en volume d'oxyde d'aluminium (A1203). [00111] Mode de réalisation 28 : Procédé selon l'un des modes de réalisation 1 à 27, dans lequel la formation de la couche de substrat composite par-dessus la surface de la première couche semi-conductrice comprend le dépôt de la couche de substrat composite pardessus la surface de la première couche semi-conductrice. [00112] Mode de réalisation 29 : Procédé selon le mode de réalisation 28, dans lequel le dépôt de la couche de substrat composite par-dessus la surface de la première couche semi-conductrice comprend l'utilisation d'un processus de pulvérisation par plasma afin de déposer la couche de substrat composite par-dessus la surface de la première couche semiconductrice. [00113] Mode de réalisation 30 : Procédé selon le mode de réalisation 28 ou 29, dans lequel le dépôt de la couche de substrat composite par-dessus la surface de la première couche semi-conductrice comprend l'utilisation d'un processus de dépôt physique afin de déposer la couche de substrat composite par-dessus la surface de la première couche semiconductrice. [00114] Mode de réalisation 31 : Structure à semi-conducteurs, qui comprend : une couche de substrat composite ; une première couche semi-conductrice disposée par-dessus une surface de la couche de substrat composite ; et au moins une couche semi-conductrice supplémentaire déposée de manière épitaxiale par-dessus la première couche semi-conductrice sur un côté de celle-ci opposé à la couche de substrat composite ; dans laquelle la couche de substrat composite présente un coefficient de dilatation thermique proche de celui d'au moins l'une de la première couche semi-conductrice et de la couche semi-conductrice supplémentaire. [00115] Mode de réalisation 32 : Structure à semi-conducteurs selon le mode de réalisation 31, qui comprend en outre une couche de contact métallique disposée entre la couche de substrat composite et la première couche semi-conductrice. [00116] Mode de réalisation 33 : Structure à semi-conducteurs selon le mode de réalisation 31 ou 32, dans laquelle au moins la couche de substrat composite présente un coefficient de dilatation thermique égal à environ 5 % de celui d'au moins l'une de la première couche semi-conductrice et de la couche semi-conductrice supplémentaire. [00117] Mode de réalisation 34 : Structure à semi-conducteurs selon le mode de réalisation 33, dans laquelle la couche de substrat composite présente un coefficient de dilatation thermique égal à environ 2 % de celui d'au moins l'une de la première couche semi-conductrice et de la couche semi-conductrice supplémentaire. [00118] Mode de réalisation 35 : Structure à semi-conducteurs selon le mode de réalisation 34, dans laquelle la couche de substrat composite présente un coefficient de dilatation thermique égal à environ 1 % de celui d'au moins l'une de la première couche semi-conductrice et de la couche semi-conductrice supplémentaire. [00119] Mode de réalisation 36 : Structure à semi-conducteurs selon l'un des modes de réalisation 31 à 35, dans laquelle la couche de substrat composite présente une épaisseur moyenne d'environ dix microns (10.0 gm). [00120] Mode de réalisation 37 : Structure à semi-conducteurs selon le mode de réalisation 36, dans laquelle la couche de substrat composite présente une épaisseur moyenne de l'ordre d'environ dix microns (10,0 p.m) à environ cent microns (100,0 gm).
1001211 Mode de réalisation 38 : Structure à semi-conducteurs selon l'un des modes de réalisation 31 à 37, dans laquelle la première couche semi-conductrice présente une épaisseur moyenne d'environ cinq cent nanomètres (500 nm) ou moins. [00122] Mode de réalisation 39 : Structure à semi-conducteurs selon le mode de réalisation 38, dans laquelle la première couche semi-conductrice présente une épaisseur moyenne d'environ cents nanomètres (100 nm) ou moins. [00123] Mode de réalisation 40 : Structure à semi-conducteurs selon l'un des modes de réalisation 31 à 39, dans laquelle ladite couche semi-conductrice supplémentaire présente une épaisseur moyenne totale d'au moins cent nanomètres (100 nm). [00124] Mode de réalisation 41 : Structure à semi-conducteurs selon le mode de réalisation 40, dans laquelle ladite couche semi-conductrice supplémentaire présente une épaisseur moyenne totale de l'ordre d'environ un micron (1 um) à environ cent microns (100 um). [00125] Mode de réalisation 42 : Structure à semi-conducteurs selon les modes de réalisation 31 à 41, dans laquelle la première couche semi-conductrice comprend un matériau semi-conducteur choisi parmi le groupe qui consiste en du silicium, du germanium, un matériau semi-conducteur III-V, et un matériau semi-conducteur II-VI. [00126] Mode de réalisation 43 : Structure à semi-conducteurs selon l'un des modes de réalisation 31 à 42, dans laquelle la couche de substrat composite comprend l'un d'un matériau composite métal-métal, d'un matériau composite céramique-céramique, et d'un matériau composite métal-céramique. [00127] Mode de réalisation 44 : Structure à semi-conducteurs selon l'un des modes de réalisation 31 à 41, dans laquelle : au moins l'une de ladite première couche semiconductrice et de ladite couche semi-conductrice supplémentaire comprend du nitrure de gallium (GaN) ; et la couche de substrat composite comprend du tantale (Ta) et du tungstène (W). [00128] Mode de réalisation 45 : Structure à semi-conducteurs selon le mode de réalisation 44, dans laquelle ladite couche semi-conductrice supplémentaire comprend du nitrure de gallium (GaN). [00129] Mode de réalisation 46 : Structure à semi-conducteurs selon le mode de réalisation 44 ou 45, dans laquelle la première couche de substrat comprend du silicium (Si). [00130] Mode de réalisation 47 : Structure à semi-conducteurs selon le mode de réalisation 44 ou 45, dans laquelle chacune de la première couche semi-conductrice et de la couche semi-conductrice supplémentaire comprend du nitrure de gallium (GaN). [00131] Mode de réalisation 48 : Structure à semi-conducteurs selon l'un des modes de réalisation 32 à 42, dans laquelle : au moins l'une de ladite première couche semi- conductrice et de ladite couche semi-conductrice supplémentaire comprend du silicium (Si) ; et la couche de substrat composite comprend de l'oxyde de silicium (SiO2) et de l'oxyde d'aluminium (A1203). [00132] Mode de réalisation 49 : Structure à semi-conducteurs selon le mode de réalisation 48, dans laquelle ladite couche semi-conductrice supplémentaire comprend du silicium (Si). [00133] Mode de réalisation 50 : Structure à semi-conducteurs selon le mode de réalisation 49, dans laquelle chacune de la première couche semi-conductrice et de la couche semi-conductrice supplémentaire comprend du silicium (Si). [00134] Mode de réalisation 51 : Structure à semi-conducteurs selon l'un des modes de réalisation 48 à 50, dans laquelle la couche de substrat composite comprend environ soixante quinze pourcents en volume d'oxyde de silicium (SiO2) et environ vingt cinq pourcents en volume d'oxyde d'aluminium (A1203).. [00135] Mode de réalisation 52 : Structure à semi-conducteurs selon l'un des modes de réalisation 31 à 41, dans laquelle : au moins l'une de ladite première couche semi- conductrice et de ladite couche semi-conductrice supplémentaire comprend du carbure de silicium (SiC) ; et la couche de substrat composite comprend de l'oxyde de silicium (SiO2) et de l'oxyde d'aluminium (A1203). [00136] Mode de réalisation 53 : Structure à semi-conducteurs selon le mode de réalisation 52, dans laquelle chacune de la première couche semi-conductrice et de la couche semi-conductrice supplémentaire comprend du carbure de silicium (SiC). [00137] Mode de réalisation 54 : Structure à semi-conducteurs selon le mode de réalisation 52 ou 53, dans laquelle la couche de substrat composite comprend environ quarante neuf pourcents en volume d'oxyde de silicium (SiO2) et cinquante et un pourcents en volume d'oxyde d'aluminium (A1203).

Claims (20)

  1. REVENDICATIONS1. Procédé de fabrication d'un substrat à semi-conducteurs, qui comprend : la formation d'une couche de substrat composite sur une surface d'une première couche semi-conductrice ; le développement épitaxial d'au moins une couche semi-conductrice supplémentaire par- dessus la première couche semi-conductrice sur un côté de celle-ci opposé à la couche de substrat composite ; et l'élaboration de la couche de substrat composite afin qu'elle présente un coefficient de dilatation thermique (CTE) proche de celui d'au moins l'une de ladite première couche semi- conductrice et de ladite couche semi-conductrice supplémentaire.
  2. 2. Procédé selon la revendication 1, qui comprend en outre la sélection de la première couche semi-conductrice afin qu'elle comprenne une partie d'une structure donatrice destinée à fournir la première couche semi-conductrice à une autre structure qui comprend la couche de substrat composite, et la formation d'une zone affaiblie dans la structure donatrice à une profondeur prédéterminée afin de définir la première couche semi-conductrice entre la surface de la première couche semi-conductrice et la zone affaiblie et une surface de la structure donatrice opposée à la surface de la première couche semi-conductrice.
  3. 3. Procédé selon la revendication 1, dans lequel la formation d'une couche de substrat composite sur une surface d'une première couche semi-conductrice comprend : la formation d'une couche de contact métallique sur la surface d'une première couche semi-conductrice ; et la formation de la couche de substrat composite sur la couche de contact métallique sur un côté de celle-ci opposé à la première couche semi-conductrice.
  4. 4. Procédé selon la revendication 1, dans lequel la l'élaboration de la couche de substrat composite afin qu'elle présente un coefficient de dilatation thermique proche de celui d'au moins l'une de la première couche semi-conductrice et de ladite couche semi-conductrice supplémentaire comprend l'élaboration de la couche de substrat composite afin qu'elle présenteun coefficient de dilatation thermique équivalent à environ 5 % de celui d'au moins l'une de ladite première couche semi-conductrice et de ladite couche semi-conductrice supplémentaire.
  5. 5. Procédé selon la revendication 1, qui comprend en outre la formation de la couche de substrat composite afin qu'elle présente une épaisseur moyenne d'environ dix microns (10,0 lim).
  6. 6. Procédé selon la revendication 1, dans lequel l'élaboration de la couche de substrat composite comprend en outre l'élaboration de ladite couche de sorte qu'elle comprenne l'un d'un matériau composite métal-métal, d'un matériau composite céramique-céramique, et d'un matériau composite métal-céramique.
  7. 7. Procédé de fabrication selon la revendication 1, qui comprend en outre : la sélection d'au moins l'une de ladite première couche semi-conductrice et de ladite couche semi-conductrice supplémentaire afin qu'elle comprenne du nitrure de gallium (GaN) ; et l'élaboration de la couche de substrat composite afin qu'elle comprenne du tantale (Ta) et du tungstène (W).
  8. 8. Procédé de fabrication selon la revendication 1, qui comprend en outre : la sélection d'au moins l'une de ladite première couche semi-conductrice et de ladite couche semi-conductrice supplémentaire afin qu'elle comprenne du silicium (Si) ; et l'élaboration de la couche de substrat composite afin qu'elle comprenne de l'oxyde de silicium (SiO2) et de l'oxyde d'aluminium (A1203).
  9. 9. Procédé de fabrication selon la revendication 1, qui comprend en outre : la sélection d'au moins l'une de ladite première couche semi-conductrice et de ladite couche semi-conductrice supplémentaire afin qu'elle comprenne du carbure de silicium (SiC) ; et l'élaboration de la couche de substrat composite afin qu'elle comprenne de l'oxyde de silicium (SiO2) et de l'oxyde d'aluminium (A1203)-30
  10. 10. Procédé selon la revendication 1, dans lequel la formation de la couche de substrat composite par-dessus la surface de la première couche semi-conductrice comprend le dépôt de la couche de substrat composite par-dessus la surface de la première couche semi-conductrice.
  11. 11. Structure à semi-conducteurs, qui comprend : une couche de substrat composite ; une première couche semi-conductrice disposée par-dessus une surface de la couche de substrat composite ; et au moins une couche semi-conductrice supplémentaire déposée de manière épitaxiale par- dessus la première couche semi-conductrice sur un côté de celle-ci opposé à la couche de substrat composite. dans laquelle la couche de substrat composite présente un coefficient de dilatation thermique proche de celui d'au moins l'une de la première couche semi-conductrice et de la couche semi-conductrice supplémentaire.
  12. 12. Structure à semi-conducteurs selon la revendication 11, qui comprend en outre une couche de contact métallique disposée entre la couche de substrat composite et la première couche semi-conductrice.
  13. 13. Structure à semi-conducteurs selon la revendication 11, dans laquelle la couche de substrat composite présente un coefficient de dilatation thermique égal à environ 5 % de celui d'au moins l'une de la première couche semi-conductrice et de la couche semi-conductrice supplémentaire.
  14. 14. Structure à semi-conducteurs selon la revendication 11, dans laquelle la couche de substrat composite présente une épaisseur moyenne d'environ dix microns (10,0 nm) au moins.
  15. 15. Structure à semi-conducteurs selon la revendication 11, dans laquelle ladite couche semi-conductrice supplémentaire présente une épaisseur moyenne totale d'au moins cent 30 nanomètres (100 nm).
  16. 16. Structure à semi-conducteurs selon la revendication 11, dans laquelle la première couche semi-conductrice comprend un matériau semi-conducteur choisi parmi le groupe qui consiste en du silicium, du germanium, un matériau semi-conducteur III-V, et un matériau semiconducteur II-VI.
  17. 17. Structure à semi-conducteurs selon la revendication 11, dans laquelle la couche de substrat composite comprend l'un d'un matériau composite métal-métal, d'un matériau composite céramique-céramique, et d'un matériau composite métal-céramique.
  18. 18. Structure à semi-conducteurs selon la revendication 11, dans laquelle : au moins l'une de ladite première couche semi-conductrice et de ladite couche semiconductrice supplémentaire comprend du nitrure de gallium (GaN) ; et la couche de substrat composite comprend du tantale (Ta) et du tungstène (W).
  19. 19. Structure à semi-conducteurs selon la revendication 11, dans laquelle : au moins l'une de ladite première couche semi-conductrice et de ladite couche semiconductrice supplémentaire comprend du silicium (Si) ; et la couche de substrat composite comprend de l'oxyde de silicium (SiO2) et de l'oxyde d'aluminium (A1203).
  20. 20. Structure à semi-conducteurs selon la revendication 11, dans laquelle : au moins l'une de ladite première couche semi-conductrice et de ladite couche semiconductrice supplémentaire comprend du carbure de silicium (SiC) ; et la couche de substrat composite comprend de l'oxyde de silicium (SiO2) et de l'oxyde d'aluminium (A1203).
FR1250386A 2012-01-16 2012-01-16 Dispositifs a semi-conducteurs qui comprennent des couches de substrats et des couches semi-conductrices superposees dessus et ayant des coefficients de dilatation thermiques proches, et procedes connexes Active FR2985852B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR1250386A FR2985852B1 (fr) 2012-01-16 2012-01-16 Dispositifs a semi-conducteurs qui comprennent des couches de substrats et des couches semi-conductrices superposees dessus et ayant des coefficients de dilatation thermiques proches, et procedes connexes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1250386A FR2985852B1 (fr) 2012-01-16 2012-01-16 Dispositifs a semi-conducteurs qui comprennent des couches de substrats et des couches semi-conductrices superposees dessus et ayant des coefficients de dilatation thermiques proches, et procedes connexes

Publications (2)

Publication Number Publication Date
FR2985852A1 true FR2985852A1 (fr) 2013-07-19
FR2985852B1 FR2985852B1 (fr) 2014-11-28

Family

ID=46298465

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1250386A Active FR2985852B1 (fr) 2012-01-16 2012-01-16 Dispositifs a semi-conducteurs qui comprennent des couches de substrats et des couches semi-conductrices superposees dessus et ayant des coefficients de dilatation thermiques proches, et procedes connexes

Country Status (1)

Country Link
FR (1) FR2985852B1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070072324A1 (en) * 2005-09-27 2007-03-29 Lumileds Lighting U.S., Llc Substrate for growing a III-V light emitting device
WO2009137604A2 (fr) * 2008-05-06 2009-11-12 Astrowatt, Inc. Procédé de formation d'un dispositif électronique à l'aide d'une espèce améliorant une séparation
DE102009007625A1 (de) * 2008-11-14 2010-05-20 Osram Opto Semiconductors Gmbh Verbundsubstrat für einen Halbleiterchip
US20110057165A1 (en) * 2009-09-10 2011-03-10 Micron Technology, Inc. Epitaxial formation structures and associated methods of manufacturing solid state lighting devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070072324A1 (en) * 2005-09-27 2007-03-29 Lumileds Lighting U.S., Llc Substrate for growing a III-V light emitting device
WO2009137604A2 (fr) * 2008-05-06 2009-11-12 Astrowatt, Inc. Procédé de formation d'un dispositif électronique à l'aide d'une espèce améliorant une séparation
DE102009007625A1 (de) * 2008-11-14 2010-05-20 Osram Opto Semiconductors Gmbh Verbundsubstrat für einen Halbleiterchip
US20110057165A1 (en) * 2009-09-10 2011-03-10 Micron Technology, Inc. Epitaxial formation structures and associated methods of manufacturing solid state lighting devices

Also Published As

Publication number Publication date
FR2985852B1 (fr) 2014-11-28

Similar Documents

Publication Publication Date Title
EP0994503B1 (fr) Procédé de fabrication d'une structure comportant une couche mince de matériau composée de zones conductrices et de zones isolantes
EP0763849B1 (fr) Procédé de fabrication de films minces à matériau semi-conducteur
US9202741B2 (en) Metallic carrier for layer transfer and methods for forming the same
WO2003032384A1 (fr) Procede de fabrication de couches minces contenant des microcomposants
EP2834189A1 (fr) Structure semiconductrice optoelectronique a nanofils et procede de fabrication d'une telle structure
US9082948B2 (en) Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods
EP2332171B1 (fr) Procede de fabrication d'une structure semi-conductrice plan de masse enterre
EP2912682A1 (fr) Procede de fabrication d'une structure semiconductrice
US20150340430A1 (en) Semiconductor devices including substrate layers and overlying semiconductor layers having closely matching coefficients of thermal expansion, and related methods
FR2984007A1 (fr) Procede de stabilisation d'une interface de collage situee au sein d'une structure comprenant une couche d'oxyde enterree et structure obtenue
EP2304788B1 (fr) Substrat de type semi-conducteur sur isolant a couches de diamant intrinseque et dope
KR101459365B1 (ko) 층 수송을 위한 금속성 운반체를 포함하는 반도체 기판 및 이의 제조 방법
FR3003692A1 (fr) Procede de fabrication d’une structure a multijonctions pour cellule photovoltaique
EP4030467B1 (fr) Procédé de collage direct hydrophile de substrats
FR3099637A1 (fr) procédé de fabrication d’unE structure composite comprenant une couche mince en Sic monocristallin sur un substrat support en sic polycristallin
FR2985852A1 (fr) Dispositifs a semi-conducteurs qui comprennent des couches de substrats et des couches semi-conductrices superposees dessus et ayant des coefficients de dilatation thermiques proches, et procedes connexes
FR2985853A1 (fr) Procedes de fabrication de structures a semi-conducteurs a l'aide de processus de pulverisation thermique, et structures a semi-conducteurs fabriquees a l'aide desdits procedes
FR3120737A1 (fr) Procede de fabrication d’une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire
WO2024121176A1 (fr) Structure comprenant une couche d'arseniure de bore de haute conductivite thermique et procede de fabrication
FR2972292A1 (fr) Support métallique pour le transfert de couche et procédés pour former ce support
EP3273465A1 (fr) Procédé de collage direct métal-métal
WO2022008809A1 (fr) Structure semi-conductrice comprenant une interface de collage electriquement conductrice, et procede de fabrication associe
EP3800658A1 (fr) Procédé de fabrication d'un dispositif électronique
TW202240653A (zh) 製作含凝聚物之交界區之半導體結構之方法
FR3125383A1 (fr) Procédé d'implantation d'espèces atomiques dans un substrat piézoélectrique

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 10

PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12

PLFP Fee payment

Year of fee payment: 13