FR2979172A1 - Procede et dispositif de controle de l'alimentation d'un circuit integre. - Google Patents

Abstract

Procédé de contrôle de l'alimentation d'un circuit intégré, comportant un bloc d'alimentation alimenté par une tension principale et possédant plusieurs groupes de transistors, le procédé comprenant des fermetures successives (F1,...,Fn) d'au moins deux groupes de transistors pour délivrer en sortie de chaque groupe, à au moins une partie du circuit intégré, une tension d'alimentation élémentaire à partir de la tension principale, et au moins une phase d'alimentation élémentaire (S2) de ladite au moins une partie du circuit intégré comportant : a) une élaboration de seuils de tension associés respectivement aux groupes de transistors ; b) une fermeture (F1) d'un premier groupe de transistors, le premier groupe délivrant une première tension d'alimentation élémentaire ; et c) une fermeture d'au moins un deuxième groupe lorsque la première tension d'alimentation élémentaire est supérieure ou égale au seuil de tension associé au deuxième groupe.

Description

B11-1240FR 1 Procédé et dispositif de contrôle de l'alimentation d'un circuit intégré L'invention concerne le contrôle de l'alimentation d'un circuit intégré. Actuellement, les circuits intégrés possèdent plusieurs parties qui ne fonctionnent pas forcément en même temps. Par exemple, au sein d'un téléphone portable, la fonction caméra est arrêtée lorsque le lecteur de musique est activé. Il est donc utile de pouvoir arrêter, puis alimenter à nouveau une partie d'un circuit intégré en fonction des besoins. Actuellement, les circuits intégrés sont dotés d'interrupteurs d'alimentation dédiés à alimenter les différentes parties des circuits intégrés. Ces interrupteurs peuvent être situés en périphérie du circuit à alimenter, ou peuvent être distribués au sein du circuit, c'est-à-dire incorporés aux cellules précaractérisées du circuit. En général, lorsque les interrupteurs d'alimentation sont situés en périphérie, on utilise un contrôle analogique de la tension d'alimentation, et lorsqu'ils sont distribués au sein du circuit, on utilise un contrôle numérique. Dans tous les cas, il est utile de limiter le courant qui parcourt les interrupteurs d'alimentation. En particulier il convient de ne pas dépasser une valeur limite de courant, appelé courant de démarrage afin de préserver l'intégrité de l'alimentation externe du circuit, mais également l'intégrité des niveaux de métallisation du circuit. Il est donc nécessaire de contrôler le courant fourni par les interrupteurs lors de l'alimentation des circuits. Pour contrôler numériquement l'alimentation du circuit, on réalise, au préalable lors de la phase de conception du circuit, plusieurs groupes d'interrupteurs d'alimentation. Puis, lors de la phase d'utilisation du circuit, on commande successivement des fermetures des groupes d'interrupteurs pour alimenter le circuit. On commande une première fermeture d'un premier groupe d'interrupteurs, puis on commande successivement des fermetures des autres groupes. Chaque commande de fermeture est effectuée au bout d'une temporisation pour que la tension d'alimentation puisse augmenter progressivement. En fin de processus d'alimentation, tous les interrupteurs sont fermés et la valeur de la tension délivrée au circuit intégré est égale à la tension d'alimentation externe. Par ailleurs, les temporisations sont élaborées lors de la phase de conception du circuit, mais un tel procédé d' alimentation ne prend pas en compte les informations de fonctionnement du circuit, telles que les variations de température ou de la valeur de la tension d'alimentation externe. Ces informations n'étant pas disponibles lors de la conception du circuit intégré, des marges de fonctionnement élevées sont donc prévues lors de la phase de conception, ce qui rend le contrôle numérique de l'alimentation du circuit peu précis. Selon un mode de mise en oeuvre et de réalisation, il est proposé un moyen pour déterminer plus précisément les temporisations tout en contrôlant le courant de démarrage. Selon un autre mode de mise en oeuvre et de réalisation, il est proposé un moyen pour fournir une alimentation adaptée aux conditions de fonctionnement du circuit intégré, par exemple aux variations de températures ou aux variations de la tension d'alimentation externe. Selon un aspect, il est ainsi proposé un procédé de contrôle de l'alimentation d'un circuit intégré, comportant un bloc d'alimentation alimenté par une tension principale et possédant plusieurs groupes de transistors, le procédé comprenant des fermetures successives d'au moins deux groupes de transistors pour délivrer en sortie de chaque groupe, à au moins une partie du circuit intégré, une tension d'alimentation élémentaire à partir de la tension principale. Le procédé comprend en outre au moins une phase d'alimentation élémentaire de ladite au moins une partie du circuit intégré comportant : a) une élaboration de seuils de tension associés respectivement aux groupes de transistors ; b) une fermeture d'un premier groupe de transistors, le premier groupe délivrant une première tension d'alimentation élémentaire ; et c) une fermeture d'au moins un deuxième groupe lorsque la première tension d'alimentation élémentaire est supérieure ou égale au seuil de tension associé au deuxième groupe. Ainsi, on contrôle précisément l'alimentation du circuit en fonction des valeurs de la tension d'alimentation élémentaire. En particulier, on tient compte des conditions de fonctionnement du circuit intégré pour contrôler l'alimentation de la partie du circuit.

Le nombre de groupes peut être supérieur à deux et ladite au moins une phase d'alimentation élémentaire peut en outre comprendre, après l'étape c) : d) une fermeture du groupe suivant lorsque la dernière tension élémentaire délivrée par le dernier groupe fermé est supérieure ou égale au seuil de tension associé audit groupe suivant ; et e) une répétition de l'étape d) jusqu'à la fermeture de tous les groupes de transistors. Ladite au moins une phase d'alimentation élémentaire peut également comprendre, après l'étape b) et lors de chaque étape de fermeture d'un groupe de transistors, au moins un enregistrement d'une temporisation associée à la fermeture du groupe de transistors et proportionnelle à une durée entre la fermeture du groupe et la fermeture du groupe précédent, le procédé comprenant en outre au moins une phase d'alimentation commandée par temporisation comportant : a) une fermeture du premier groupe de transistors ; et b) une fermeture dudit au moins un deuxième groupe après une durée supérieure ou égale à la temporisation associée à la fermeture dudit au moins un deuxième groupe.

Ainsi, les valeurs des temporisations peuvent être enregistrées au cours d'une première phase d'alimentation élémentaire, et ensuite être directement utilisées pour alimenter plus rapidement le circuit lors des phases d'alimentations commandées par temporisation.

En variantes, ou pourra enregistrer des temporisations, soient égales à la durée entre la fermeture d'un groupe et la fermeture du groupe précédent, soient égales à la durée entre la fermeture d'un groupe et la fermeture du premier groupe.

Avantageusement, lorsque les phases d' alimentation commandées par temporisation sont effectuées, il n'est pas nécessaire d'effectuer les étapes d'élaboration des seuils de tension. Ladite au moins une phase d'alimentation commandée par temporisation peut comprendre, après l'étape b) : c) une fermeture du groupe suivant après une durée supérieure ou égale à la temporisation associée à la fermeture du groupe suivant ; et d) une répétition de l'étape c) jusqu'à la fermeture de tous les groupes de transistors.

Le procédé peut comprendre plusieurs phases d'alimentation élémentaires et/ou plusieurs phases d'alimentation commandées par temporisation. Ainsi, une alimentation du circuit se fait soit par des phases d'alimentation élémentaires à partir de détections de seuils de tension, soit par des phases d'alimentation commandées par temporisation. En particulier, préalablement aux phases d'alimentation commandées par temporisation, on effectue au moins une phase d'alimentation élémentaire au cours de laquelle on enregistre des temporisations associées aux fermetures des groupes de transistors.

Selon un autre aspect, il est proposé un dispositif de contrôle de l'alimentation d'un circuit intégré, comportant un bloc d'alimentation destiné à être alimenté par une tension principale et possédant plusieurs groupes de transistors, le dispositif comprenant un étage de contrôle configuré pour commander des fermetures successives d'au moins deux groupes de transistors afin de délivrer en sortie de chaque groupe, à au moins une partie du circuit intégré, une tension d'alimentation élémentaire à partir de la tension principale. Le dispositif comprend en outre un étage de détection comportant : - des moyens d'élaboration aptes à élaborer des seuils de tension associés respectivement aux groupes de transistors ; - des moyens de comparaison configurés pour comparer une tension d'alimentation élémentaire délivrée par le dernier groupe fermé avec le seuil de tension associé au groupe de transistors suivant ; et l'étage de contrôle est configuré pour commander la fermeture d'un groupe de transistors lorsque la tension d'alimentation élémentaire délivrée par le dernier groupe fermé est supérieure ou égale au seuil de tension associé audit groupe de transistors. L'étage de contrôle peut comporter des moyens d'enregistrement configurés pour enregistrer plusieurs temporisations associées respectivement aux commandes de fermeture des groupes de transistors, chaque temporisation étant proportionnelle à une durée entre la commande de fermeture associée et la commande de fermeture précédente, et l'étage de contrôle est en outre configuré pour commander chaque fermeture d'un groupe de transistors après une durée supérieure ou égale à la temporisation associée à la commande de fermeture du groupe.

Les moyens d'élaboration des seuils de tension peuvent comprendre plusieurs ensembles d'autres transistors identiques aux transistors des groupes et l'étage de contrôle est en outre configuré pour commander la fermeture d'un ensemble de transistors associé à un groupe de transistors afin d'élaborer le seuil de tension associé au groupe de transistors. L'étage de détection peut comprendre un groupement témoin comportant au moins un transistor témoin destiné à être parcouru par un courant de saturation et couplé aux ensembles de transistors de sorte que chaque seuil de tension élaboré corresponde à une fraction du courant de saturation. L'étage de détection peut comprendre deux transistors formant un miroir de courant, les transistors des ensembles de transistors étant couplés au deuxième transistor du miroir de courant et ledit au moins un transistor témoin étant couplé au premier transistor du miroir de courant. Le nombre de transistors du groupement témoin peut être inférieur ou égal au nombre de transistors du premier groupe de transistors. De préférence, le nombre de transistors du groupement témoin est inférieur à celui du premier groupe du bloc d'alimentation, de manière à limiter la consommation de l'étage de détection. D'autres avantages et caractéristiques apparaîtront à l'examen de la description détaillée de modes de réalisation et de mise en oeuvre de l'invention, nullement limitatifs, et des dessins annexés sur lesquels : - la figure 1, illustre schématiquement un mode de réalisation d'un dispositif selon l'invention ; - la figure 2, illustre schématiquement un exemple de réalisation des groupes de transistors ; - la figure 3, illustre schématiquement un mode de réalisation de l'étage de détection ; et - la figure 4, illustre schématiquement les principales étapes d'un mode de mise en oeuvre du procédé selon l' invention. Sur la figure 1, on a représenté de manière schématique un dispositif DC de contrôle de l'alimentation d'un circuit intégré CI. Le circuit intégré CI comprend plusieurs parties de circuit PCI1,...,PCIn. Les parties de circuit peuvent représenter chacune, par exemple, une fonctionnalité du circuit CI telle qu'une fonction vidéo ou un lecteur de musique. Les parties PCI1,...,PCIn du circuit intégré CI sont destinées à être alimentées par une tension principale Vdd par l'intermédiaire, comme on va le voir plus en détail ci-après, de blocs d'alimentations respectifs GI1,...,GIn. Le dispositif de contrôle DC comprend à cet égard un étage de contrôle CTRL, et un étage de détection ED par bloc d'alimentation GIi.

Chaque bloc d'alimentation GIi est associé à une partie PCIi du circuit intégré et permet de contrôler son alimentation. De préférence, les blocs d'alimentations GIl,...,GIn sont intégrés au sein du circuit CI, mais ils peuvent également être réalisés en périphérie du circuit intégré CI. Chaque bloc d'alimentation GIl,...,GIn comprend plusieurs groupes d'interrupteurs d'alimentation référencés G1,...,Gn. Les interrupteurs d'alimentation sont, par exemple, des transistors de type PMOS. Le dispositif DC comprend une borne d'alimentation principale H1 qui délivre une tension principale Vdd. Chaque bloc d'alimentation GIi est couplé à la borne d'alimentation principale H1 et délivre une tension d'alimentation élémentaire Vdi à la borne ECi de la partie PCIi du circuit qui lui est associée. L'étage de contrôle CTRL est couplé à chacun des blocs d'alimentation et est configuré pour commander tous les transistors de chacun des blocs par une commande CMDi. Chaque commande CMDi d'un bloc d'alimentation peut être, par exemple, un mot numérique qui commande l'état de chaque transistor du bloc. L'étage de contrôle CTRL peut être réalisé de façon classique à partir de circuits logiques, ou de façon logicielle au sein d'un processeur.

Dans tout ce qui suit, on va décrire le fonctionnement d'un seul bloc d'alimentation, en l'espèce le bloc GU associé à son étage de détection ED, étant bien entendu que les fonctionnements des autres blocs d'alimentation éventuels sont analogues. Selon les besoins, on peut vouloir alimenter ou non, par exemple, une partie PCI1 du circuit CI afin, par exemple, de diminuer la consommation électrique du circuit intégré CI. Les transistors du bloc GU permettent, lorsqu'ils sont tous dans un état bloqué, d'arrêter d'alimenter la partie PCI1 du circuit CI. L'étage de contrôle CTRL permet ensuite de commander la fermeture des transistors du bloc GIi, c'est-à-dire rendre les transistors conducteurs, afin d'alimenter la partie PCI1 du circuit en délivrant la tension d'alimentation élémentaire Vdi en sortie du bloc GIl. La tension d'alimentation élémentaire Vdi varie en fonction du nombre de transistors rendus conducteurs. En outre, la tension d'alimentation élémentaire Vdi est délivrée à partir de la tension principale Vdd. Afin d'éviter de faire varier le niveau de la tension principale Vdd, l'étage de contrôle CTRL commande la fermeture des transistors par groupe de transistors. En effet, la tension principale Vdd est destinée à alimenter d'autres parties du circuit intégré, et il est nécessaire de conserver le niveau de la tension principale Vdd le plus constant possible. Le courant instantané Ion injecté en sortie H2 du bloc GIl dépend, notamment, du nombre et des caractéristiques des transistors des groupes G1,...,Gn du bloc GIl et de la tension d'alimentation élémentaire Vdi au moment de la fermeture d'un groupe Gi de transistors. Le courant instantané Ion injecté en H2 est maintenu inférieur à un seuil de courant Ionref, noté également courant de démarrage, afin de limiter les variations du niveau de l'alimentation principale. Le courant de démarrage Ionref correspond au courant instantané fournit lors de la fermeture du premier groupe de transistors G1 uniquement. Initialement, tous les groupes G1,...,Gn du bloc GIl sont ouverts, c'est-à-dire que la partie PCI1 du circuit intégré n'est pas alimentée. Afin d'alimenter la partie PCI1 du circuit intégré, on commande la fermeture des groupes G1,...,Gn de transistors les uns après les autres de façon à faire varier la tension d'alimentation élémentaire Vdi progressivement. On entend, ici, par fermeture d'un groupe Gi, une commande émise par le dispositif de contrôle CTRL pour rendre conducteurs tous les transistors du groupe Gi.

De façon à maîtriser l'alimentation de la partie PCI1 du circuit intégré, on ferme tout d'abord le premier groupe G1 de transistors, puis on ferme successivement chacun des groupes lorsque la valeur de la tension d'alimentation élémentaire Vdi est supérieure à un seuil de tension Vdeti associé au groupe suivant que l'on souhaite fermer.

On élabore donc plusieurs seuils de tension Vdeti associés respectivement aux groupes Gi de transistors. Puisque le premier groupe G1 est systématiquement fermé, on peut considérer que son seuil de tension associé est nul.

Les seuils de tension Vdeti sont choisis de sorte que le courant Ion fourni par les transistors qui vont être rendus conducteurs ne dépasse pas le courant de démarrage Ionref. La valeur du courant de référence Ionref dépend, notamment, des caractéristiques et du nombre de transistors W du premier groupe Gl. De manière générale, un seuil de tension Vdeti correspond à la tension d'alimentation élémentaire Vdi fournie lorsqu'on ferme un ou plusieurs groupes de transistors, le courant instantané Ion associé à cette tension d'alimentation élémentaire Vdi (dans ce cas Vdi=Vdeti) est égal à un certain pourcentage Zi du courant de référence Ionref. Les seuils de tension Vdeti correspondent donc à un certain pourcentage Zi du courant de référence Ionref. Lorsque le bloc d'alimentation GIl comprend quatre groupes de transistors, on élabore trois seuils de tension Vdet2,...,Vdet4 associés respectivement aux trois groupes G2,...,G4. On pourra choisir, par exemple, Vdet2 qui correspond à Ionref/2, Vdet3 qui correspond à Ionref/4 et Vdet4 qui correspond à Ionref/10. Si le bloc d'alimentation GIl comprend six groupes de transistors, on élabore cinq seuils de tension Vdet2,...,Vdet6 associés respectivement aux cinq groupes G2,...,G6.

On pourra choisir, par exemple, Vdet2 qui correspond à 2Ionref/3, Vdet3 qui correspond à Ionref/2, Vdet4 qui correspond à Ionref/4, Vdet5 qui correspond à Ionref/lOet Vdet6 qui correspond à Ionref/20. Un exemple de réalisation du bloc d'alimentation GIl est illustré sur la figure 2. Selon cet exemple de réalisation, le bloc GIl comprend quatre groupes de transistors G1 à G4. Un premier groupe G1 comprend un nombre entier W de transistors référencés Ti à TW. Un deuxième groupe G2 comprend un nombre identique W de transistors référencés Ul à UW. Un troisième groupe G3 comprend un nombre égal à 2W de transistors référencés V1 à V2W. Un quatrième groupe G4 comprend un nombre égal à 6W de transistors référencés X1 à X6W. Tous les transistors du bloc G1 sont couplés en parallèle entre la borne d'alimentation principale H1, nommée également premier noeud, et un deuxième noeud H2, c'est-à-dire la sortie du bloc d'alimentation GI1, couplé à la borne EC1 de la partie de circuit PCIl.

L'étage de détection ED comprend un étage d'élaboration ES et un comparateur COMP. L'étage d'élaboration ES permet d'élaborer les seuils de tension Vdeti destinés à une première entrée du comparateur COMP.

Le comparateur COMP comprend une deuxième entrée couplée au deuxième noeud H2 et permet de comparer la tension d'alimentation élémentaire Vdi avec les seuils de tension Vdeti. Le résultat de la comparaison RES est ensuite transmise à l'étage de contrôle CTRL. Ainsi, l'étage de détection ED permet de détecter, de façon analogique, la valeur de la tension d'alimentation élémentaire Vdi délivrée par les transistors du groupement GIl qui sont rendus conducteurs par comparaison de la tension d'alimentation Vdi avec les différents seuils de tension élaborés Vdeti. Le résultat RES est ensuite utilisé par l'étage de contrôle CTRL pour commander la fermeture des transistors en fonction de la valeur de la tension d'alimentation élémentaire Vdi. Initialement, tous les transistors du groupement GIl sont dans un état bloqué et la valeur de la tension d'alimentation élémentaire Vdi est nulle.

Lorsqu'on souhaite alimenter la partie PCI1 du circuit, l'étage de contrôle CTRL commande une première fermeture F 1 pour fermer tous les transistors du premier groupe Gl. La tension d'alimentation élémentaire Vdi augmente alors, et lorsqu'elle dépasse un seuil de tension Vdeti, l'étage de contrôle CTRL commande une deuxième fermeture F2 pour fermer tous les transistors du deuxième groupe G2. Avant chaque fermeture d'un groupe de transistors Gi, l'étage de détection ED compare la valeur de la tension d'alimentation élémentaire Vdi avec le seuil de tension Vdeti associé au groupe de transistors Gi à fermer, et l'étage de contrôle CTRL commande la fermeture du groupe de transistor Gi lorsque la valeur de la tension d'alimentation élémentaire Vdi est supérieure au seuil de tension Vdeti. La tension Vdi augmente après chaque fermeture d'un groupe de transistors Gi, et après la fermeture de tous les groupes G1,...,Gn, la tension d'alimentation Vdi est égale à la tension principale Vdd.

Le nombre de transistors des différents groupes G1,...,Gn de transistors est déterminé en fonction des seuils de tension Vdeti choisis, et de sorte que le courant instantané Ion reste toujours inférieur ou égal au courant de démarrage Ionref.

Par exemple, on peut déterminer le nombre de transistors de sorte que lorsqu'on ferme un groupe de transistors, le courant instantané Ion fourni soit au maximum égal au courant de démarrage Ionref. Après avoir fermé le premier groupe Gl, la tension Vdi croît de 0 à Vdd et le courant instantané injecté sur H2 décroît de Ionref à 0. Lorsque la valeur de la tension d'alimentation élémentaire Vdi est supérieure ou égale au seuil Vdet2, c'est-à-dire que le courant instantané Ion est inférieur ou égal à Ionref/2 (lorsque le bloc d'alimentation GIl comprend quatre groupes de transistors), on ferme le deuxième groupe G2 de façon à injecter au maximum deux fois Ionref/2 sur H2 pour ne pas dépasser Ionref. Lorsqu'on ferme le deuxième groupe, les courants instantanés fournis par les deux groupes s'additionnent. Ainsi, si G1 comprend W transistors, alors le deuxième groupe G2 comprend le même nombre W de transistors que le premier groupe Gl. De façon générale, le nombre de transistors d'un groupe peut être choisi de sorte que l'équation (1) suivante est remplie : LWG, + = WG1/ZRi (équation 1) j=1 j=i-1 D'où WGi = WG1/ZRi - EWGj (équation 2) j=1 où WG1 : est le nombre de transistors du groupe Gi que l'on souhaite fermer; WG1 : est le nombre de transistors du premier groupe ; ZRi : est la fraction du courant de référence Ion associée au seuil de tension Vdeti qui est associé au groupe de transistor Gi que l'on souhaite fermer ; et J=L-1 LWGJ : est la somme des transistors des groupes précédents qui J=1 ont été fermés, avec i et j étant des nombres entiers et WG1 le nombre de transistors d'un groupe Gj du bloc d'alimentation GIl. Selon l'équation 2, le troisième groupe G3 ayant un seuil de tension associé égal à Vdet3 qui correspond à Ionref/4 (Z3=25% de Ionref ou encore à la fraction ZR3=1/4) a un nombre de transistors WG3 = W/ZR3 - 2W = 2W. L'étage de contrôle CTRL peut en outre comprendre des moyens d'enregistrement pour enregistrer les durées, notées temporisations, proportionnelle à la durée entre deux fermetures successives des groupes de transistors. Ainsi, lors d'une première phase d'alimentation élémentaire de la partie PCI1 du circuit CI, on compare les valeurs de la tension d'alimentation élémentaire Vdi avec les seuils de tension pour fermer les groupes de transistors et on enregistre les temporisations entre deux fermetures successives. Puis, lors d'une phase d'alimentation ultérieure de la partie PCI1 du circuit, l'étage de détection ED n'est plus nécessaire, et l'étage de contrôle CTRL peut commander les fermetures des groupes à l'aide des temporisations enregistrées. Dans ce cas l'étage de détection ED peut être désactivé, c'est-à-dire qu'il n'est pas alimenté.

Sur la figure 3, on a représenté schématiquement un mode de réalisation de l'étage d'élaboration des seuils de tension. L'étage d'élaboration ES comprend des ensembles de transistors El à E4. Les transistors des ensembles Ei sont couplés en parallèle entre un troisième noeud H3 et un quatrième noeud H4.

Le troisième noeud H3 est couplé à l'entrée + d'un comparateur C2 dont l'entrée - est connectée à Vdd. La sortie du comparateur C2 est connectée à la grille d'un transistor NMOS A3 connecté en série entre la masse et le noeud H4. Le comparateur C2 permet en régime établi de fixer la tension du noeud H3 à Vdd. Par ailleurs, l'étage d'élaboration ES comprend un groupement témoin GT qui comprend un nombre Wtm de transistors témoins R1,..,Rwtm. Les transistors témoins R1,...,Rwtm sont couplés en parallèle entre un cinquième noeud H5 et la masse. Ainsi, le courant qui parcourt les transistors du groupement témoin correspond à un courant de saturation Isat. Le courant de saturation Isat dépend, notamment, du nombre de transistors Wtm et est proportionnel au courant de référence Ionref. Le courant de saturation Isat peut être égal à celui de référence Ionref lorsque le groupement témoin GT et le premier groupe de transistors G1 ont le même nombre de transistors. Afin de limiter la consommation en courant de l'étage d'élaboration ES, le groupement de transistors témoins GT comprend un nombre de transistors témoins Wtm inférieur à celui W du premier groupe Gl, tel que Ionref/Isat = W/Wtm. De préférence le groupement témoin GT comprend un seul transistor Rl. Un miroir de courant Al,A2 permet de recopier le courant de saturation Isat et de l'injecter au troisième noeud H3. Un autre comparateur Cl connecté entre le noeud H5 et le miroir de courant Al,A2 permet en régime établi de fixer à Vdd la tension du cinquième noeud H5. De préférence, la valeur de la tension Vref alimentant le miroir de courant Al,A2 est supérieure à celle de la tension principale Vdd de façon à garantir une valeur de tension aux noeuds H3 et H5 égale à Vdd. Le premier ensemble El comporte des transistors qui sont tous en permanence conducteurs. De préférence, ces transistors sont du type PMOS et ont tous leur grille couplée à la masse. Les transistors des autres ensembles E2 à E4 sont commandés sur leur grille par un signal de commande CMD délivré par l'étage de contrôle CTRL afin d'élaborer les différents seuils de tension. Les ensembles El à E4 contiennent respectivement des transistors identiques aux transistors des groupes G1 à G4 (si l'on suppose que le bloc GIl comporte quatre groupes Gl-G4).

On entend ici par transistors identiques, des transistors du même type PMOS, ou NMOS, ayant une même longueur de grille, mais qui n'ont pas forcément la même largeur de grille. De préférence, la largeur de grille des transistors de l'étage d'élaboration ES est inférieure à celle des transistors des blocs d'alimentation GIi afin de limiter la surface et la consommation de l'étage de détection ED. Lorsque le bloc d'alimentation GIl comprend quatre groupes de transistors, on élabore trois seuils de tension Vdet2,Vdet3,Vdet4 à l'aide des trois ensembles de transistors commandés premier ensemble El comprend un nombre entier Wtm référencés Ml à Mwtm. Le deuxième ensemble E2 nombre identique Wtm de transistors référencés N1 troisième ensemble E3 comprend un nombre égal transistors référencés P 1 à P2wtm. Le quatrième E2 à E4. Le de transistors comprend un à Nwtm. Le à 2Wtm de ensemble E4 comprend un nombre égal à 6Wtm de transistors référencés Q1 à Q6wtm. On peut noter que les rapports des nombres de transistors des ensembles de transistors El à E4 sont identiques aux rapports des nombres de transistors des groupes de transistors G1 à G4. Chaque seuil de tension est élaboré successivement par la fermeture d'un ensemble de transistors Ei. Par exemple, on peut considérer que le premier groupe de transistors G1 n'a pas de seuil de tension associé, dans ce cas les transistors du premier ensemble El sont en permanence tous conducteurs. Pour déterminer par exemple le seuil de tension Vdet2 associé au deuxième groupe G2, on commande par le signal CMD, la fermeture des transistors du deuxième ensemble E2. Le courant de saturation Ionreftm injecté au noeud H3 parcourt les différents transistors des ensembles El et E2. Puisque le nombre de transistors rendus conducteurs des ensemble El et E2 (Wtm+Wtm) est le double du nombre de transistors (Wtm) du groupement témoin GT, le seuil de tension Vdet2 correspond à Z2=50% du courant de saturation Isat, et ainsi à 50% de Ionref puisque les transistors des ensembles El à E4 sont identiques à ceux des groupes G1 à G4. Pour déterminer le seuil de tension Vdet3 associé au troisième groupe G3, on commande par le signal CMD, la fermeture des transistors du troisième ensemble E3. Pour déterminer le seuil de tension Vdet4 associé au quatrième groupe G4, on commande par le signal CMD, la fermeture des transistors du quatrième ensemble E4.

Sur la figure 4, on a représenté un mode de mise en oeuvre d'un procédé d'alimentation d'un circuit intégré CI. Ce procédé peut être mis en oeuvre par le dispositif décrit ci-avant. Le procédé comprend une étape d'initialisation Si dans laquelle tous les transistors des groupes de transistors sont dans un état bloqué.

Lors d'une première étape 51, on élabore des seuils de tension associés aux groupes de transistors. Puis lors d'une phase d'alimentation élémentaire S2, on alimente une partie PCI1 du circuit intégré. La phase S2 comprend des fermetures F1,...,Fn successives des groupes de transistors. La phase d'alimentation élémentaire S2 comprend en outre une première fermeture Fl du premier groupe G1 de transistors, puis, avant chaque fermeture d'un groupe de transistors suivant, une comparaison de la tension d'alimentation élémentaire Vdi délivrée par les transistors des groupes qui sont rendus conducteurs avec le seuil de tension associé au groupe suivant à fermer. Les étapes de fermeture des groupes sont effectuées lorsque la tension d'alimentation élémentaire Vdi est supérieure au seuil de tension associé au groupe suivant à fermer. La phase d'alimentation élémentaire peut en outre comprendre des étapes d'enregistrement ER2,...,ERn d'une durée entre deux étapes de fermetures, nommée temporisation TEMPOi. Chaque étape d'enregistrement ERi est effectuée, après la première fermeture F 1, lors de chaque fermeture Fi d'un groupe suivant de transistors. Après la phase S2, on peut décider d'arrêter d'alimenter la partie PCI1 du circuit intégré en effectuant à nouveau l'étape d'initialisation Si. Puis, lorsqu'on souhaite alimenter à nouveau la partie PCI1 du circuit intégré CI, on peut choisir, soit d'effectuer une phase S2 au cours de laquelle on ferme les groupes de transistors en fonction de la valeur de la tension d'alimentation élémentaire Vdi, soit d'effectuer une phase d'alimentation S3 commandée par les temporisations enregistrées. La phase d'alimentation S3 comprend également une fermeture du premier groupe de transistors, puis des fermetures F2,...,Fn successives des groupes suivants de transistors, chaque fermeture d'un groupe suivant étant effectuée après une durée supérieure ou égale à la temporisation TEMPOi enregistrée associée à la fermeture Fi. Grâce au procédé et au dispositif décrits ci-avant, on fournit un moyen robuste et précis pour alimenter, selon les besoins, les parties d'un circuit intégré. En outre, ce moyen est rapide et s'adapte en temps réel aux conditions de fonctionnement du circuit. Un tel moyen permet, par ailleurs, de maîtriser le courant d'alimentation maximum fourni au circuit. Le dispositif ainsi proposé est également suffisamment petit pour être réalisé au sein d'un circuit intégré.

Claims (11)

1. REVENDICATIONS1. Procédé de contrôle de l'alimentation d'un circuit intégré, comportant un bloc d'alimentation alimenté par une tension principale et possédant plusieurs groupes de transistors, le procédé comprenant des fermetures successives (F1,...,Fn) d'au moins deux groupes de transistors pour délivrer en sortie de chaque groupe, à au moins une partie du circuit intégré, une tension d'alimentation élémentaire à partir de la tension principale, caractérisé en ce qu'il comprend au moins une phase d'alimentation élémentaire (S2) de ladite au moins une partie du circuit intégré comportant : a) une élaboration de seuils de tension associés respectivement aux groupes de transistors ; b) une fermeture (F1) d'un premier groupe de transistors, le premier groupe délivrant une première tension d'alimentation élémentaire ; et c) une fermeture d'au moins un deuxième groupe lorsque la première tension d'alimentation élémentaire est supérieure ou égale au seuil de tension associé au deuxième groupe.
2. 2. Procédé selon la revendication 1, dans lequel le nombre de groupes est supérieur à deux et ladite au moins une phase d'alimentation élémentaire (S2) comprend en outre, après l'étape c) : d) une fermeture du groupe suivant lorsque la dernière tension élémentaire délivrée par le dernier groupe fermé est supérieure ou égale au seuil de tension associé audit groupe suivant ; et e) une répétition de l'étape d) jusqu'à la fermeture de tous les groupes de transistors.
3. 3. Procédé selon la revendication 1 ou 2, dans lequel ladite au moins une phase d'alimentation élémentaire (S2) comprend en outre, après l'étape b) et lors de chaque étape de fermeture d'un groupe de transistors, au moins un enregistrement d'une temporisation associée à la fermeture du groupe de transistors et proportionnelle à une durée entre la fermeture du groupe et la fermeture du groupe précédent, leprocédé comprenant en outre au moins une phase d'alimentation commandée (S3) par temporisation comportant : a) une fermeture (F1) du premier groupe de transistors ; et b) une fermeture dudit au moins un deuxième groupe après une durée supérieure ou égale à la temporisation associée à la fermeture dudit au moins un deuxième groupe.
4. 4. Procédé selon la revendication 3, dans lequel le nombre de groupes est supérieur à deux et ladite au moins une phase d'alimentation commandée (S3) par temporisation comprend en outre, après l'étape b) : c) une fermeture du groupe suivant après une durée supérieure ou égale à la temporisation associée à la fermeture du groupe suivant ; et d) une répétition de l'étape c) jusqu'à la fermeture de tous les groupes de transistors.
5. 5. Procédé selon l'une des revendications 1 à 4, comprenant plusieurs phases d'alimentation élémentaires (S2) et/ou plusieurs phases d'alimentation commandées (S3) par temporisation.
6. 6. Dispositif de contrôle de l'alimentation d'un circuit intégré, comportant un bloc d'alimentation (GIl) destiné à être alimenté par une tension principale (Vdd) et possédant plusieurs groupes de transistors (G1,...,Gn), le dispositif comprenant un étage de contrôle (CTRL) configuré pour commander des fermetures successives d'au moins deux groupes de transistors afin de délivrer en sortie de chaque groupe, à au moins une partie (PCI1) du circuit intégré, une tension d'alimentation élémentaire (Vdi) à partir de la tension principale (Vdd), caractérisé en ce qu'il comprend un étage de détection (ED) comportant : - des moyens d'élaboration (ES) aptes à élaborer des seuils de 30 tension associés respectivement aux groupes de transistors (G1,...,Gn) ; - des moyens de comparaison (COMP) configurés pour comparer une tension d'alimentation élémentaire (Vdi) délivrée par ledernier groupe fermé avec le seuil de tension associé au groupe de transistors suivant ; et en ce que l'étage de contrôle (CTRL) est en outre configuré pour commander la fermeture d'un groupe de transistors (Gi) lorsque la tension d'alimentation élémentaire (Vdi) délivrée par le dernier groupe fermé est supérieure ou égale au seuil de tension associé audit groupe de transistors.
7. 7. Dispositif selon la revendication 6, dans lequel l'étage de contrôle (CTRL) comporte des moyens d'enregistrement configurés pour enregistrer plusieurs temporisations associées respectivement aux commandes de fermeture des groupes (G2,...,Gn) de transistors, chaque temporisation étant proportionnelle à une durée entre la commande de fermeture associée et la commande de fermeture précédente, et l'étage de contrôle (CTRL) est en outre configuré pour commander chaque fermeture d'un groupe de transistors après une durée supérieure ou égale à la temporisation associée à la commande de fermeture du groupe.
8. 8. Dispositif selon la revendication 6 ou 7, dans lequel les moyens d'élaboration (ES) des seuils de tension comprennent plusieurs ensembles (El à E3) d'autres transistors identiques aux transistors des groupes (G1,...,Gn) et l'étage de contrôle (CTRL) est en outre configuré pour commander la fermeture d'un ensemble de transistors associé à un groupe de transistors afin d'élaborer le seuil de tension associé au groupe de transistors.
9. 9. Dispositif selon l'une des revendications 6 à 8, dans lequel l'étage de détection (ED) comprend un groupement témoin (GT) comportant au moins un transistor témoin (R1) destiné à être parcouru par un courant de saturation (Isat) et couplé aux ensembles (El à E3) de transistors de sorte que chaque seuil de tension élaboré corresponde à une fraction du courant de saturation (Isat).
10. 10. Dispositif selon la revendication 9, dans lequel l'étage de détection (ED) comprend deux transistors formant un miroir de courant (A1,A2), les transistors des ensembles de transistors (El à E3) étant couplés au deuxième transistor (A2) du miroir de courant et ledit aumoins un transistor témoin étant couplé au premier transistor (A1) du miroir de courant.
11. 11. Dispositif selon la revendication 9, dans lequel le nombre de transistors (Wtm) du groupement témoin (GT) est inférieur ou égal au nombre de transistors (W) du premier groupe (G1) de transistors.