FR2934416A1 - Substrat semi-conducteur contraint et procede de fabrication associe. - Google Patents
Substrat semi-conducteur contraint et procede de fabrication associe. Download PDFInfo
- Publication number
- FR2934416A1 FR2934416A1 FR0855095A FR0855095A FR2934416A1 FR 2934416 A1 FR2934416 A1 FR 2934416A1 FR 0855095 A FR0855095 A FR 0855095A FR 0855095 A FR0855095 A FR 0855095A FR 2934416 A1 FR2934416 A1 FR 2934416A1
- Authority
- FR
- France
- Prior art keywords
- nanostructured material
- zone
- semiconductor
- substrate according
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 113
- 239000000758 substrate Substances 0.000 title claims abstract description 48
- 238000000034 method Methods 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000002086 nanomaterial Substances 0.000 claims description 62
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 229910021426 porous silicon Inorganic materials 0.000 claims description 8
- 238000011282 treatment Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 6
- 238000005121 nitriding Methods 0.000 claims description 5
- 230000008602 contraction Effects 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 230000010339 dilation Effects 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 239000000463 material Substances 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000013459 approach Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 229910021423 nanocrystalline silicon Inorganic materials 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 5
- 239000007787 solid Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000006835 compression Effects 0.000 description 4
- 238000007906 compression Methods 0.000 description 4
- 239000002105 nanoparticle Substances 0.000 description 4
- 238000013082 photovoltaic technology Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 239000002159 nanocrystal Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000000862 absorption spectrum Methods 0.000 description 2
- 238000004630 atomic force microscopy Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910004613 CdTe Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000386 microscopy Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000000235 small-angle X-ray scattering Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
- H01L31/0264—Inorganic materials
- H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
- H01L31/0284—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table comprising porous silicon as part of the active layer(s)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
- H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
- H01L31/077—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells the devices comprising monocrystalline or polycrystalline materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Manufacturing & Machinery (AREA)
- Inorganic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Photovoltaic Devices (AREA)
- Silicon Compounds (AREA)
Abstract
L'invention concerne un substrat semi-conducteur comportant une couche semi-conductrice (20) comprenant au moins une région semi-conductrice (22a, 22b, 22c), caractérisé en ce qu'il comprend en outre des moyens (21a), dans ladite couche, aptes à contraindre mécaniquement la région semi-conductrice (22a, 22b, 22c).
Description
SUBSTRAT SEMI-CONDUCTEUR CONTRAINT ET PROCEDE DE FABRICATION ASSOCIE Domaine de l'invention La présente invention concerne le domaine de la réalisation de substrats semi-conducteurs contraints comportant une couche semi-conductrice ; de tels substrats étant utilisés dans le domaine de la technologie photovoltaïque ou de la micro-, nanotechnologie au sens général. 10 Arrière-plan de l'invention Il existe plusieurs générations de cellules photovoltaïques pour la conversion d'une énergie lumineuse en énergie électrique. La première génération de cellules photovoltaïques est basée sur l'utilisation 15 d'une couche semi-conductrice de silicium massif pour convertir une énergie lumineuse en énergie électrique. Il s'agit de la technologie prédominante sur le marché mondial à l'heure actuelle. Toutefois, la limite majeure des cellules photovoltaïques de première génération concerne le coût de ces cellules par watt produit. Cette limite a deux origines : le prix du 20 matériau d'une part, et le faible rendement de conversion photovoltaïque dont la limite théorique maximal est de 31 % d'autre part (rendement de conversion photovoltaïque= puissance maximale produite/flux lumineux incident). Afin de minimiser les coûts liés aux matériaux, une approche basée sur la technologie des substrats minces a été proposée. Cette voie de recherche a donné 25 naissance aux cellules photovoltaïques de deuxième génération qui sont basées sur le développement de couches minces de silicium (pour convertir l'énergie lumineuse en énergie électrique) sur substrat de silicium amorphe ou sur d'autres types de substrat (CdTe, CulnSe2, etc...). Afin d'augmenter le rendement de la conversion photovoltaïque, une autre 30 approche basée sur le développement de cellules photovoltaïques à haut rendement a été proposée.5 En référence à la figure 1, on a illustré les principales pertes intrinsèques pour une cellule photovoltaïque ayant une couche de conversion énergie lumineuse/énergie électrique en silicium. Parmi les facteurs limitant le rendement d'une cellule photovoltaïque basée sur le silicium massif et formée d'une jonction p-n, les plus importants sont les suivants : - l'impossibilité d'absorber des photons 1 possédant une énergie inférieure à celle de la bande interdite du silicium ; sous un éclairement standard, ces pertes sont évaluées à 23,5 % de la puissance totale dans le cas du silicium ; - les pertes dues à l'énergie excédentaire des photons 2 ; un photon chaud absorbé génère seulement une paire électron-trou ; l'excès d'énergie supérieure à la bande interdite du silicium est principalement dissipé sous forme de chaleur. L'approche basée sur le développement de cellules photovoltaïques à haut rendement comprend trois types de démarches : - la première démarche consiste à augmenter le nombre de bandes pour la cellule solaire (conception de cellules dites tandem ), - la deuxième démarche consiste à collecter les paires électrons/trous produites par les photons de haute énergie avant la thermalisation, et - la troisième démarche consiste à générer de multiples paires électron-trou par photon ou générer une paire électron-trou par multiples photons de basse énergie. Parmi toutes ces démarches, seule la première (conception de cellule tandem ) a déjà permis de collecter efficacement le rayonnement incident avec un rendement de conversion photovoltaïque allant jusqu'à 40,7 %. Cependant la technologie associée à cette première démarche nécessite des matériaux (GaInP, GaInAs, etc...) et des moyens de fabrication dont le coût est très élevé. L'idée de réaliser des cellules tandem à base de matériau à faible coût, en particulier à base de Silicium, reste très attractive. L'ingénierie des bandes en utilisant le phénomène de confinement quantique dans les nanocristaux de silicium (nc-Si) a été proposée par M. Green. L'utilisation de matériau "artificiel" à base de nc-Si dans une matrice diélectrique, ayant une largeur de bande interdite plus importante que celle du silicium permettra, d'une part de collecter beaucoup plus efficacement le rayonnement incident de haute énergie, et d'autre part de diminuer la limite de l'énergie des photons nécessaire pour la création de multiples porteurs par photon. Cependant l'effet de confinement quantique dans les nc-Si implique une contrainte très stricte sur la taille et la distribution en taille des nc-Si. L'autre limitation assez importante est liée au transport des porteurs de charge entre les nc-Si. Ce concept reste, d'un point de vue technologique, difficilement réalisable. L'utilisation de matériau à base de nc-Si ne résoudra pas le problème lié aux pertes de photons infrarouges dont le taux dans le spectre solaire est beaucoup plus important que celui d'UV (Figure 2). A ce jour, il n'existe aucune technique de transformation de silicium en semi-conducteur avec une largeur de bande interdite inférieure à celle du silicium. Certaines tentatives ont été effectuées pour réaliser des cellules solaires en utilisant un alliage Sii _XGeX comme matériau ayant un gap inférieur à celui du silicium. Toutefois, l'utilisation de l'hétéro-épitaxie comme moyen de fabrication des couches Sii_XGex ne permet pas de réaliser des couches suffisamment épaisses pour une bonne absorption des photons de grande longueur d'ondes. Par ailleurs, le nombre de défauts dans ce matériau reste assez élevé, ce qui réduit de manière importante la durée de vie des porteurs photo-générés. D'après l'analyse des inconvénients des techniques citées, il apparaît donc le besoin de pouvoir disposer d'une technique permettant de diminuer la largeur de la bande interdite d'un substrat semi-conducteur, notamment pour une application dans le domaine des cellules photovoltaïques.
Brève description de l'invention Les déposants ont exprimé le besoin de pouvoir disposer d'une technique permettant de modifier la largeur de la bande interdite d'un substrat semi-conducteur. Pour satisfaire ce besoin, les déposants proposent notamment une technique permettant de modifier la largeur de la bande interdite d'une couche massive, mais également diverses autres propriétés d'une couche massive pouvant être utilisée dans le domaine de la technologie photovoltaïque ou dans le domaine des micro/nanotechnologies au sens général. Un but de la présente invention est de fournir un tel substrat semi-conducteur.
A cet effet, on prévoit un substrat comportant une couche semi-conductrice comprenant au moins une région semi-conductrice, le substrat comprenant en outre des moyens, dans ladite couche, aptes à contraindre mécaniquement la région semi-conductrice.
La contrainte exercée par ces moyens est perpendiculaire à l'interface entre lesdits moyens et la couche semi-conductrice. On entend, dans le cadre de la présente invention par contrainte mécanique , une contrainte en tension ou en compression. Le fait que la structure selon l'invention comprenne des moyens aptes à contraindre mécaniquement la couche semi-conductrice massive, permet de modifier les propriétés physiques de cette couche en particulier de modifier la largeur de sa bande interdite. Ce substrat semi-conducteur peut être utilisé notamment pour la fabrication de cellules photovoltaïques. En effet, l'incorporation des structures contraintes selon l'invention dans la technologie de fabrication de cellules photovoltaïques permet d'élargir leur spectre d'absorption vers des longueurs d'ondes plus élevées que celles des cellules photovoltaïques de l'art antérieur. Des aspects préférés mais non limitatifs du substrat selon l'invention sont les suivants : - les moyens aptes à contraindre mécaniquement la région semi-conductrice comprennent au moins une zone de matériau nanostructuré ; - au moins une région semi-conductrice peut être enrobée dans le matériau nanostructuré ; - au moins une zone de matériau nanostructuré peut être enfouie dans la couche de 25 semi-conductrice ; - au moins une zone de matériau nanostructuré peut s'étendre depuis la face supérieure jusqu'à la face inférieure de la couche semi-conductrice ; - au moins une région semi-conductrice peut être un pilier ; - au moins une zone de matériau nanostructuré peut être une tranche ; 30 - au moins une zone de matériau nanostructuré peut avoir une épaisseur comprise entre un nanomètre et 1 centimètre ; - les moyens aptes à contraindre mécaniquement la région semi-conductrice peuvent comprendre une pluralité de zones nanostructurées, les zones étant espacées d'un pas compris entre 1 nanomètre et 1 centimètre ; - au moins une zone de matériau nanostructuré peut être modifiée par voie chimique pour générer des contraintes internes à cette zone entraînant une déformation correspondant à une dilatation ou à une contraction de ladite zone ; - la zone de matériau nanostructuré peut être modifiée par oxydation ou nitruration ; - la région semi-conductrice peut être en silicium et les zones de matériau nanostructuré peuvent être en silicium poreux ; L'invention concerne également une cellule photovoltaïque comprenant des moyens pour convertir une énergie lumineuse en énergie électrique, les moyens comprenant un substrat tel que décrit ci-dessus. L'invention concerne également un procédé de fabrication d'un substrat comportant une couche semi-conductrice comprenant au moins une région semi-conductrice tel que décrit ci-dessus, le procédé comprenant une étape consistant à disposer des moyens dans la couche semi-conductrice de silicium aptes à contraindre mécaniquement la région semi-conductrice. Avantageusement, la zone de matériau nanostructuré peut être obtenue par gravure électrochimique. Par ailleurs, l'étape consistant à disposer des moyens aptes à contraindre mécaniquement la couche semi-conductrice peut comprendre : o le dépôt d'un masque sur la couche semi-conductrice, o la formation d'ouvertures dans le masque, o l'attaque électrochimique de la couche semi-conductrice au niveau des ouvertures de sorte à graver ladite couche semi-conductrice de manière isotrope pour former des zones de matériau nanostructuré, o le retrait du masque, et o le traitement des zones semi-conductrices de matériau nanostructuré pour générer des contraintes mécaniques dans la couche semi-conductrice. Le traitement de la zone de matériau nanostructuré peut comprendre l'oxydation ou nitruration de celle-ci. 30 Brève description des dessins
D' autres caractéristiques, buts et avantages de la présente invention ressortiront encore de la description qui suit, laquelle est purement illustrative et non limitative et doit être lue en regard des dessins annexés sur lesquels : - la figure 1 est une représentation graphique de l'irradiance en fonction de la longueur d'onde illustrant les principales pertes intrinsèques pour une cellule photovoltaïque en silicium ; la figure 2 représente le nombre de photons dans le spectre solaire en fonction de la longueur d'onde ; - les figures 3 à 5 illustrent différents modes de réalisation d'un substrat selon l'invention ; - la figure 6 illustre une conception de diffuseurs de la lumière issue de l'oxydation complète du silicium poreux - la figure 7 illustre un procédé de fabrication d'un substrat selon l'invention.
Description de l'invention En référence à la figure 3, on a illustré un premier mode de réalisation d'un substrat semi-conducteur selon l'invention. Le substrat semi-conducteur comprend une couche semi-conductrice 20. La couche semi-conductrice 20 comprend au moins une région semi-conductrice 22a, 22b, 22c.
Dans le mode de réalisation illustré à la figure 3, la couche semi-conductrice 20 comprend une pluralité de régions semi-conductrices 22a, 22b, 22c. Ces régions semi-conductrices 22a, 22b, 22c sont en silicium. Bien entendu, ces régions semi-conductrices 22a, 22b, 22c peuvent être dans un autre matériau semi-conducteur. Le substrat comprend également des moyens 21 aptes à contraindre mécaniquement la (ou les) région(s) semi-conductrice(s) 22a, 22b, 22c. Ces moyens sont disposés dans la couche semi-conductrice 20, comme illustré aux figures 3 à 6. 6 Les moyens 21 aptes à contraindre mécaniquement la (ou les) région(s) semiconductrice(s) présentent une surface spécifique élevée, c'est-à-dire qu'ils contiennent au moins une zone de matériau nanostructuré constituée de nanocristallites et/ou de nanoparticules de diverses formes géométriques interconnectées entre elles et dont : - au moins une dimension est inférieure ou égale à 1000 nm et - la somme des surfaces de chaque nanocristallite et/ou nanoparticule est plus grande que la surface planaire occupée par ladite zone de matériau nanostructuré. Par matériau nanostructuré , on entend un matériau dont la structure est contrôlée à l'échelle nanométrique. Cette structure peut être vérifiée notamment par diffraction des rayons X et diffusion des rayons X aux petits angles, microscopie à transmission (ou TEM) ou microscopie à force atomique (ou AFM). Divers matériaux semi-conducteurs nanostructurés à surface spécifique élevée peuvent être utilisés pour constituer les moyens 21, à savoir par exemple - le silicium poreux ; - d'autres semi-conducteurs nanostructurés de type IV, IV-IV, III-V, II-VI, etc. Les moyens 21 aptes à contraindre mécaniquement la (ou les) région(s) semiconductrice(s) 22a, 22b, 22c comprennent au moins une zone de matériau nanostructuré 21a. Dans le mode de réalisation illustré à la figure 3, les moyens 21 aptes à contraindre mécaniquement les régions semi-conductrices 22a, 22b, 22c comprennent une unique zone de matériau nanostructuré 21a. Les régions semi-conductrices 22a, 22b, 22c de la couche semi-conductrice sont enrobées dans la zone de matériau nanostructuré 21a. Chaque zone de matériau nanostructuré 21a est traitée pour générer des contraintes internes dans cette zone entraînant sa déformation au moins dans le plan perpendiculaire à l'interface entre la zone de matériau nanostructuré et la (ou les) région(s) semi-conductrice(s). Plus particulièrement, la zone de matériau nanostructuré 21a est traitée de manière à changer son volume, c'est-à-dire à la dilater ou à la contracter de manière que la (ou les) région(s) semi-conductrice(s) 22a, 22b, 22c subisse(nt), à l'interface avec la zone de matériau nanostructuré, la même déformation que les zones nanostructurées 21. La (ou les) région(s) semi-conductrice(s) de la couche semi-conductrice se retrouve(nt) alors contrainte(nt) en tension ou en compression. Dans la variante illustrée à la figure 3, la zone de matériau nanostructuré traité 21a s'étend depuis la face supérieure 23 jusqu'à la face inférieure 24 de la couche semi- conductrice 20. En variante, la zone de matériau nanostructuré traité 21a peut déboucher uniquement sur l'une ou l'autre des faces supérieure 23 et inférieure 24 de la couche semi-conductrice 20. On notera que les contraintes internes engendrées dans la zone de matériau nanostructuré 21 par le traitement se relaxent ensuite, partiellement ou complètement, par la déformation des nanocristallites et/ou nanoparticules à échelle nanométrique entraînant la déformation macroscopique de la zone de matériau nanostructuré 21a. Les solutions utilisables pour générer les contraintes internes dans la zone de matériau nanostructuré 21a sont multiples et peuvent être utilisées soit séparément soit conjointement. L'une de ces solutions consiste à modifier la physico-chimie des nanocristallites et/ou nanoparticules. A titre d'exemple, une modification de la chimie des nanocristallites entraîne des variations des distances interatomiques moyennes des atomes formant les nanocristallites. Ces modifications de nature chimique se traduisent par des contraintes internes apparaissant à l'échelle nanométrique qui se relaxent par une déformation des nanocristallites tout en entraînant une déformation macroscopique des zones de matériau nanostructuré. Une autre solution consiste à combler le vide présent entre les nanocristallites par insertion de matière (par exemple, en utilisant la technologie sol-gel ). Cet ajout de matière contraint mécaniquement les nanocristallites qui se déforment. L'opération de traitement des zones contraintes qui vise à assurer leur déformation est réalisée par toute solution appropriée telle que chimique par exemple. L'invention propose donc de faire varier le volume des zones de matériau nanostructuré 21a, par un effet de dilatation ou de contraction, afin d'assurer la déformation correspondante, à savoir une dilatation ou une contraction de la (ou des) région(s) semi-conductrice(s) 22a, 22b, 22c de la couche semi-conductrice 20. Ceci permet de modifier les propriétés de cette (ou de ces) région(s) semi-conductrice(s) 22a, 22b, 22c, telles que physiques (variation du paramètre de maille, largeur...), optiques (modification de la structure de bandes, modification de l'énergie d'absorption des photons, d'indice de réfraction...) ou électriques (modification des propriétés de transport électrique, changement de constante diélectrique...). Par exemple, la réduction de la largeur de bande interdite de cette (ou ces) région(s) semi-conductrice(s) 22a, 22b, 22c (induite par la contrainte mécanique) permet d'élargir leur spectre d'absorption vers le domaine des fortes longueurs d'ondes. A titre indicatif, la réduction de la bande interdite du silicium monocristallin sur les substrats sSOI induite par une contrainte biaxiale en compression de l'ordre de 1,8 GPa (ce qui correspond à une déformation de 1 %) est d'environ 115 meV. Sous l'effet d'une contrainte mécanique de l'ordre de 2,7 GPa, on obtient une diminution de la bande interdite du silicium de 170 meV. Avantageusement, la modification de la bande interdite de la (ou des) région(s) semi-conductrice(s) 22a, 22b, 22c est ajustable en fonction de la nature et du degré du traitement de la (ou des) zone(s) de matériau nanostructuré 21a. Par exemple, plus on augmente le degré d'oxydation de la (ou des) zone(s) de matériau nanostructuré 21a, plus la contrainte mécanique générée dans cette (ou ces) zone(s) de matériau nanostructuré 21a et transmise vers la (ou les) région(s) semi-conductrice(s) 22a, 22b, 22c est importante, et donc plus la bande interdite de cette (ou ces) région(s) semiconductrice(s) 22a, 22b, 22c diminue (et vice versa). En référence à la figure 4, on a illustré un autre mode de réalisation du substrat selon l'invention. Ce substrat comprend une région semi-conductrice 22a et une pluralité de zones de matériau nanostructuré traité 21a, 21b, 21c. Les zones nanostructurées traitées 21a, 21b, 21c sont incluses au sein de la région semi-conductrice 22a. Comme illustré à la figure 5, les zones de matériau nanostructuré traitée 21 a, 21b, 21c peuvent également présenter la forme de tranches, c'est-à-dire qu'elles débouchent sur les faces latérales et les faces supérieure et inférieure 23, 24 de la couche semi-conductrice 20. Plus précisément, dans le mode de réalisation illustré à la figure 5, le substrat comprend une pluralité de régions semi-conductrices 22a, 22b, 22c et une pluralité de zones de matériau nanostructuré 21a, 21b, 21c, chaque région semi- conductrice 22a, 22b, 22c étant située entre deux zones de matériau nanostructuré 21a, 21b, 21c.
Ainsi, et en référence aux figures 3 et 5, on propose d'utiliser le matériau nanostructuré comme générateurs de fortes contraintes mécaniques 25 lorsqu'il est soumis à différents traitement physico-chimiques (notamment oxydation ou nitruration). Ces contraintes 25 sont ensuite transmises vers les régions semi-conductrices 22a, 22b, 22c. Ceci permet entre autre de modifier la largeur de leur bande interdite, notamment dans le cadre d'une application dans le domaine de la technologie photovoltaïque. Le lecteur aura compris que les régions semi-conductrices 22a, 22b, 22c peuvent présenter différentes formes (cylindrique, sphérique, parallélépipédique, elliptiques, etc.) et leur distribution peut varier. Bien entendu, l'homme du métier saura choisir la forme et la distribution dans la couche semi-conductrice 20 desdits régions semi-conductrice 22a, 22b, 22c. Il saura également déterminer le rapport volumique entre les régions semi-conductrices 22a, 22b, 22c et les zones de matériau nanostructuré 21a, 21b, 21c.
Dès lors, l'homme du métier pourra déterminer non seulement le rapport volumique optimal entre les régions semi-conductrices 22a, 22b, 22c et les zones de matériau nanostructuré 21a, 21b, 21c, mais également le nombre, le volume et l'épaisseur de chaque zone et de chaque région pour obtenir une contrainte optimale. On va maintenant décrire plus en détail un procédé de fabrication d'une structure contrainte 20 selon l'invention. Le procédé selon l'invention permet d'obtenir un substrat contraint 20 ne présentant pas de limite en taille, tout en étant compatible avec la technologie de fabrication des cellules photovoltaïques. Cette solution présente un avantage d'un coût réduit de réalisation.
La (ou les) zone(s) de matériau nanostructuré peut être fabriquée de manière à entourer une (ou des) région(s) semi-conductrice(s), comme illustré à la figure 3. Le traitement consécutive de cette zone de matériau nanostructuré induit l'apparition de contrainte 25 biaxiale en compression (ou en tension) au niveau de la région semi-conductrice.
L'autre variante de cette approche est présentée sur la figure 5. La fabrication des zones de matériau nanostructuré uniquement sur les côtés de la région semi-conductrice permet de créer une contrainte 25 uniaxiale dans cette région tout en laissant le rapport volume des zones de matériau nanostructuré / volume des régions semi-conductrices maximal. Le substrat semi-conducteur massif ainsi déformé (par la contrainte mécanique appliquée par des zones de matériau nanostructuré traité) a une largeur de bande interdite inférieure à celle du substrat semi-conducteur massif non déformé. A titre indicatif, l'oxydation d'une couche de silicium poreux peut entraîner une variation de son paramètre de mailles allant jusqu'à 7 %. La transmission de cette contrainte gigantesque (environ 16 GPa) dans la zone de silicium mono cristallin non poreuse permet de diminuer fortement la largeur de bande interdite du silicium mono cristallin. L'oxydation complète des zones de silicium poreux permet d'obtenir des zones de silice qui jouent également le rôle de diffuseurs de lumière dans la couche non poreuse de silicium tout en restant des générateurs de forte contrainte mécanique. Un exemple de la structure comprenant des zones de silice (zones de silicium poreux complètement oxydées) est illustré à la figure 7. La lumière L incidente sur les zones de silice 21a, 21b, 21c est diffusée par les zones de silice dans la couche semi-conductrice 20, ce qui permet de ne pas perdre l'énergie incidente sur les zones de silice. En référence à la figure 7, on a illustré un mode de réalisation du procédé permettant la fabrication d'un substrat semi-conducteur selon l'invention.
Ce procédé comprend les étapes suivantes. Le matériau de départ est un wafer de silicium semi-conducteur du commerce, sur lequel on dépose (étape A) un masque 50. On réalise (étape B) ensuite des ouvertures 51 en forme d'anneau ou autre sur le masque 50 en utilisant des moyens photo-lithographiques.
Cette structure subit ensuite une attaque électrochimique (étape C) qui grave le semi-conducteur de manière isotrope. La gravure électrochimique peut être réalisée sur la totalité du substrat semi-conducteur 20 ou sur une partie de celui-ci. Cette étape permet l'obtention de zones de matériau nanostructuré. Le masque est retiré (étape D).
Une étape de traitement des zones de matériau nanostructuré est réalisée. Ce traitement induit l'apparition de contraintes biaxiales en compression (ou en tension) au niveau des régions semi-conductrices.
En variante, on peut fabriquer des couches de matériau nanostructuré uniquement sur les deux côtés de la région semi-conductrice de sorte à créer une contrainte uniaxiale des régions semi-conductrices. Le procédé selon l'invention permet ainsi d'obtenir un substrat contraint, 5 notamment utilisable dans le domaine de la technologie photovoltaïque et/ou dans le domaine des mico-nanotechnologies au sens général. Par ailleurs, un avantage d'utilisation des substrats contraints selon l'invention dans la technologie de cellules photovoltaïques est que le matériau utilisé pour réaliser la couche semi-conductrice 20 de conversion photovoltaïque et les techniques 10 employées permettent d'assurer une production de cellules photovoltaïques à haut rendement à faible coût. Le lecteur aura compris que de nombreuses modifications peuvent être apportées au procédé de fabrication décrit précédemment sans sortir matériellement des nouveaux enseignements et des avantages décrits ici. Par exemple, dans les différents exemples de 15 réalisation du substrat selon l'invention, les zones de matériau nanostructuré sont toutes identiques. Il est bien évident que dans d'autres modes de réalisation, certaines zones de matériau nanostructuré peuvent être différentes (en terme de forme, de dimension, de traitement, etc.) les unes des autres. Il en va de même des régions semi-conductrices. Par conséquent, toutes les modifications de ce type sont destinées à être 20 incorporées à l'intérieur de la portée du procédé de fabrication tel que défini dans les revendications jointes.
Claims (18)
- REVENDICATIONS1. Substrat comportant une couche semi-conductrice (20) comprenant au moins une région semi-conductrice (22a, 22h, 22c), caractérisé en ce qu'il comprend en outre des moyens (21a, 21b, 21c), dans ladite couche, aptes à contraindre mécaniquement la région semi-conductrice (22a, 22b, 22c).
- 2. Substrat selon la revendication 1, caractérisé en ce que les moyens (21a, 21b, 21 c) sont agencés de sorte à contraindre mécaniquement la région semi-conductrice (22a, 22b, 22c) perpendiculairement à l'interface entre lesdits moyens (21a, 21b, 21c) et ladite région (22a, 22b, 22c).
- 3. Substrat selon l'une des revendications 1 ou 2, caractérisée en ce que les moyens (21) aptes à contraindre mécaniquement la région semi-conductrice (22a, 2211, 22c) comprennent au moins une zone de matériau nanostructuré (21a, 21h, 21c).
- 4. Substrat selon la revendication 3, caractérisée en ce que au moins une région semi-conductrice (22a, 22b, 22c) est enrobée dans le matériau nanostructuré (21a, 21b, 21c).
- 5. Substrat selon la revendication 3, caractérisée en ce que au moins une zone de matériau nanostructuré (21 a, 21h, 21c) est enfouie dans la couche de semi-conductrice (20).
- 6. Substrat selon la revendication 3, caractérisée en ce que au moins une zone de matériau nanostructuré (21a, 21h, 21c) s'étend depuis la face supérieure (23) jusqu'à la face inférieure (24) de la couche semi-conductrice (20).
- 7. Substrat selon l'une des revendications 3 à 6, caractérisée en ce que au moins une région semi-conductrice (22a, 22b, 22c) est un pilier.
- 8. Substrat selon l'une des revendications 3 à 6, caractérisée en ce que au moins une zone de matériau nanostructuré (21a, 21b, 21c) est une tranche.
- 9. Substrat selon l'une des revendications 3 à 8, caractérisée en ce que au moins une zone de matériau nanostructuré (21a, 21b, 21c) a une épaisseur comprise entre un nanomètre et 1 centimètre.
- 10. Substrat selon l'une des revendications 1 à 9, caractérisée en ce que les moyens (21) aptes à contraindre mécaniquement la région semi-conductrice (22) comprennent une pluralité de zones nanostructurées (21 a, 21b, 21c), les zones étant espacées d'un pas compris entre 1 nanomètre et 1 centimètre.
- 11. Substrat selon l'une des revendications 3 à 10, caractérisée en ce que au moins une zone de matériau nanostructuré (21a, 21b, 21c) est modifiée par voie chimique pour générer des contraintes internes à cette zone entraînant une déformation correspondant à une dilatation ou à une contraction de ladite zone.
- 12. Substrat semi-conducteur selon la revendication 11, caractérisé en ce que ladite zone de matériau nanostructuré est modifiée par oxydation ou nitruration.
- 13. Substrat selon l'une des revendications 1 à 12, caractérisé en ce que la région semi-conductrice est en silicium et en ce que les zones de matériau nanostructuré sont en silicium poreux.
- 14. Cellule photovoltaïque comprenant des moyens pour convertir une énergie lumineuse en énergie électrique, caractérisé en ce que les moyens comprennent un substrat selon l'une des revendications 1 à 13.
- 15. Procédé de fabrication d'un substrat comportant une couche semi-conductrice (20) comprenant au moins une région semi-conductrice (22a, 22b, 22c) selon l'une des revendications 1 à 13, caractérisé en ce que le procédé comprend une étape consistant à disposer des moyens (21a, 21b, 21c) dans la couche semi-conductrice de silicium (20) aptes à contraindre mécaniquement la région semi- conductrice (22a, 22b, 22c).
- 16. Procédé selon la revendication 15, caractérisé en ce que la zone de matériau nanostructuré est obtenue par gravure électrochimique.
- 17. Procédé selon l'une des revendications 14 à 16, caractérisé en ce que l'étape consistant à disposer des moyens (21a, 21b, 21c) aptes à contraindre mécaniquement la couche semi-conductrice comprend : - le dépôt d'un masque sur la couche semi-conductrice, - la formation d'ouvertures dans le masque, l'attaque électrochimique de la couche semi-conductrice au niveau des ouvertures de sorte à graver ladite couche semi-conductrice de manière isotrope pour former des zones de matériau nanostructuré, le retrait du masque, et - le traitement des zones semi-conductrices de matériau nanostructuré pour générer des contraintes mécaniques dans la couche semi-conductrice.
- 18. Procédé selon la revendication 17, caractérisé en ce que le traitement de la zone de matériau nanostructuré comprend l'oxydation ou nitruration de celle-ci.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0855095A FR2934416B1 (fr) | 2008-07-24 | 2008-07-24 | Substrat semi-conducteur contraint et procede de fabrication associe. |
| PCT/EP2009/059613 WO2010010195A2 (fr) | 2008-07-24 | 2009-07-24 | Substrat semi-conducteur contraint et procede de fabrication associe |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0855095A FR2934416B1 (fr) | 2008-07-24 | 2008-07-24 | Substrat semi-conducteur contraint et procede de fabrication associe. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2934416A1 true FR2934416A1 (fr) | 2010-01-29 |
| FR2934416B1 FR2934416B1 (fr) | 2011-09-02 |
Family
ID=40622045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0855095A Expired - Fee Related FR2934416B1 (fr) | 2008-07-24 | 2008-07-24 | Substrat semi-conducteur contraint et procede de fabrication associe. |
Country Status (2)
| Country | Link |
|---|---|
| FR (1) | FR2934416B1 (fr) |
| WO (1) | WO2010010195A2 (fr) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2966285B1 (fr) | 2010-10-14 | 2013-09-06 | St Microelectronics Crolles 2 | Procédé de formation de circuits intégrés sur substrat semi conducteur contraint |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0745846A (ja) * | 1993-07-28 | 1995-02-14 | Oki Electric Ind Co Ltd | 太陽電池の製造方法 |
| US20030057451A1 (en) * | 1993-11-02 | 2003-03-27 | Matsushita Electric Industrial Co., Ltd. | Aggregate of Semicnductor micro-needles and method of manufacturing the same, and semiconductor apparatus and method of manufacturing the same |
| US20030228727A1 (en) * | 2002-05-07 | 2003-12-11 | Guerra John Michael | Stress-induced bandgap-shifted semiconductor photoelectrolytic/photocatalytic/photovoltaic surface and method for making same |
| WO2006046178A1 (fr) * | 2004-10-27 | 2006-05-04 | Koninklijke Philips Electronics N.V. | Dispositif a semiconducteur comprenant une bande d'energie interdite accordable |
| US20080003735A1 (en) * | 2003-11-05 | 2008-01-03 | International Business Machines Corporation | Method and structure for forming strained si for cmos devices |
-
2008
- 2008-07-24 FR FR0855095A patent/FR2934416B1/fr not_active Expired - Fee Related
-
2009
- 2009-07-24 WO PCT/EP2009/059613 patent/WO2010010195A2/fr active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0745846A (ja) * | 1993-07-28 | 1995-02-14 | Oki Electric Ind Co Ltd | 太陽電池の製造方法 |
| US20030057451A1 (en) * | 1993-11-02 | 2003-03-27 | Matsushita Electric Industrial Co., Ltd. | Aggregate of Semicnductor micro-needles and method of manufacturing the same, and semiconductor apparatus and method of manufacturing the same |
| US20030228727A1 (en) * | 2002-05-07 | 2003-12-11 | Guerra John Michael | Stress-induced bandgap-shifted semiconductor photoelectrolytic/photocatalytic/photovoltaic surface and method for making same |
| US20080003735A1 (en) * | 2003-11-05 | 2008-01-03 | International Business Machines Corporation | Method and structure for forming strained si for cmos devices |
| WO2006046178A1 (fr) * | 2004-10-27 | 2006-05-04 | Koninklijke Philips Electronics N.V. | Dispositif a semiconducteur comprenant une bande d'energie interdite accordable |
Non-Patent Citations (2)
| Title |
|---|
| BELOGOROKHOV A I ET AL: "Optical characterization of porous silicon embedded with CdSe nanoparticles", APPLIED PHYSICS LETTERS, AIP, AMERICAN INSTITUTE OF PHYSICS, MELVILLE, NY, US, vol. 73, no. 19, 9 November 1998 (1998-11-09), pages 2766 - 2768, XP012021332, ISSN: 0003-6951 * |
| MARTY O ET AL: "Straining of monocrystalline silicon thin films with the use of porous silicon as stress generating nanomaterial", APPLIED PHYSICS LETTERS, AIP, AMERICAN INSTITUTE OF PHYSICS, MELVILLE, NY, US, vol. 88, no. 10, 8 March 2006 (2006-03-08), pages 101909 - 101909, XP012080465, ISSN: 0003-6951 * |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2010010195A3 (fr) | 2010-10-14 |
| WO2010010195A2 (fr) | 2010-01-28 |
| FR2934416B1 (fr) | 2011-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Wang et al. | Fabrication of silicon hierarchical structures for solar cell applications | |
| GB2462108A (en) | Deposition of a thin film on a nanostructured surface | |
| FR2949276A1 (fr) | Procede de texturation de la surface d'un substrat de silicium et substrat de silicium texture pour cellule solaire | |
| FR3005789A1 (fr) | Systeme d'unites nanostructurees groupees formant un metamateriau a l'interieur du silicium et le procede de fabrication permettant de les former et de les distribuer a l'interieur de celui-ci | |
| Yao et al. | Design and fabrication of wafer-scale highly uniform silicon nanowire arrays by metal-assisted chemical etching for antireflection films | |
| US20120097209A1 (en) | Fabrication of surface textures by ion implantation for antireflection of silicon crystals | |
| FR2934416A1 (fr) | Substrat semi-conducteur contraint et procede de fabrication associe. | |
| EP2801113B1 (fr) | Procédé de production à basse température de nanostructures semi-conductrices à jonction radiale, dispositif a jonction radiale et cellule solaire comprenant des nanostructures à jonction radiale | |
| EP1735843A1 (fr) | Procede de fabrication de plaques de silicium polycristallin | |
| FR3005790A1 (fr) | Elements nanostructures formes a l'interieur d'un materiau silicium et procede de fabrication pour les realiser | |
| EP2842170B1 (fr) | Procédé de réalisation d'un réflecteur texturé pour une cellule photovoltaïque en couches minces et réflecteur texturé ainsi obtenu | |
| Yerokhov et al. | Coatings of the “Black-Silicon” type for silicone solar cells | |
| Kirsanov et al. | Multilayer photosensitive structures based on porous silicon and rare-earth-element compounds: Study of spectral characteristics | |
| FR3067168A1 (fr) | Procede de fabrication d'un convertisseur lumiere-electricite tout en silicium pour une photoconversion geante | |
| FR3053838A1 (fr) | Procede de fabrication de photodetecteur comprenant un empilement de couches superposees | |
| EP2795677B1 (fr) | Procede de texturation de la surface d'un substrat de silicium, substrat structure et dispositif photovoltaïque comportant un tel substrat structure | |
| FR3008828A1 (fr) | Systeme d'architecture et de nanomembranes associees et integrees pour un emetteur de convertisseur tout en silicium lumiere-electricite pour la photoconversion geante et son procede de fabrication | |
| Eisenlohr et al. | Integrating diffractive rear side structures for light trapping into crystalline silicon solar cells | |
| Liu et al. | The fabrication and photoelectric properties of the nanopillar arrays for solar cell | |
| Mohammed et al. | Morphological and Optical Properties of Porous Silicon | |
| Meng | Conception et réalisation de cristaux photoniques et de réseaux de diffraction pour les cellules photovoltaïques silicium en couches ultra-minces | |
| Vashpanov et al. | Optical absorption and photoelectron collection properties of silicon wafers with conical quantum nanocrystals structure | |
| Cao et al. | Nanocrystalline Silicon-Based Multilayers and Solar Cells | |
| Kim | The Study of the Fabrication Process for Surface Nanotexturing With Modification of Al2O3 Passivation | |
| Gómez-Rivas et al. | Tailoring light scattering of nanowires for photovoltaic applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 9 |
|
| ST | Notification of lapse |
Effective date: 20180330 |