FR2922045A1 - High electronic mobility transistor for optoelectronic application, has interface loaded with electrons at level of nucleation and barrier layers, and passivation layer made of aluminum oxide formed at surface of barrier layer - Google Patents
High electronic mobility transistor for optoelectronic application, has interface loaded with electrons at level of nucleation and barrier layers, and passivation layer made of aluminum oxide formed at surface of barrier layer Download PDFInfo
- Publication number
- FR2922045A1 FR2922045A1 FR0707005A FR0707005A FR2922045A1 FR 2922045 A1 FR2922045 A1 FR 2922045A1 FR 0707005 A FR0707005 A FR 0707005A FR 0707005 A FR0707005 A FR 0707005A FR 2922045 A1 FR2922045 A1 FR 2922045A1
- Authority
- FR
- France
- Prior art keywords
- layer
- transistor according
- mobility transistor
- electron mobility
- high electron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 28
- 238000002161 passivation Methods 0.000 title claims abstract description 25
- 230000006911 nucleation Effects 0.000 title abstract description 4
- 238000010899 nucleation Methods 0.000 title abstract description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 title abstract 2
- 230000005693 optoelectronics Effects 0.000 title description 2
- 239000000463 material Substances 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 239000007789 gas Substances 0.000 claims description 8
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 6
- 229910052593 corundum Inorganic materials 0.000 claims description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 3
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 claims description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 238000000137 annealing Methods 0.000 claims description 2
- 229910052805 deuterium Inorganic materials 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 11
- 230000003647 oxidation Effects 0.000 abstract description 6
- 238000007254 oxidation reaction Methods 0.000 abstract description 6
- CHPZKNULDCNCBW-UHFFFAOYSA-N gallium nitrate Chemical compound [Ga+3].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O CHPZKNULDCNCBW-UHFFFAOYSA-N 0.000 abstract 2
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 abstract 1
- 229940044658 gallium nitrate Drugs 0.000 abstract 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 239000003574 free electron Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000011002 quantification Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Description
1 Transistor à forte mobilité électronique et son procédé de fabrication L'invention se rapporte aux transistors à forte mobilité électronique (High electronic mobility transistor : HEMT). Le principe de fonctionnement du HEMT est identique à celui d'un transistor à effet de champ à grille Schottky de type MESFET. II est basé sur la modulation de la conductance entre deux contacts ohmiques appelés "Source" et "Drain", par l'action électrostatique d'une électrode de commande dénommée "Grille". La variation de cette conductance est proportionnelle au nombre de porteurs libres dans le canal, et donc au courant entre source et drain. C'est l'effet d'amplification transistor qui permet de transformer un faible signal appliqué sur la grille en un signal plus fort récupéré sur le drain. La figure 1 illustre un exemple de structure de transistor de type HEMT utilisant une hétérojonction conventionnelle AIGaAs/GaAs selon l'art connu comportant une électrode de source 6, une électrode de grille 8, une électrode de drain 10. Cette structure comporte en outre une couche 14 de GaAs non dopée agissant comme un canal pour les électrons sur un substrat 12 de GaAs semi-conducteur. Sur la couche 14 de GaAs non dopée, est disposée une couche 16 de AIxGa1_xAs et une couche 18 de AIxGa1_xAs dopée. Une couche de AxGa1_xAs non dopée supérieure supporte les électrodes. The invention relates to high electron mobility transistors (HEMTs). The operating principle of the HEMT is identical to that of a MESFET type Schottky gate field effect transistor. It is based on the modulation of the conductance between two ohmic contacts called "Source" and "Drain", by the electrostatic action of a control electrode called "Grid". The variation of this conductance is proportional to the number of free carriers in the channel, and therefore to the current between source and drain. It is the transistor amplification effect which makes it possible to transform a weak signal applied on the gate into a stronger signal recovered on the drain. FIG. 1 illustrates an example of a HEMT type transistor structure using a conventional AIGaAs / GaAs heterojunction according to the prior art, comprising a source electrode 6, a gate electrode 8, a drain electrode 10. This structure also comprises a undoped GaAs layer 14 acting as a channel for electrons on a semiconductor GaAs substrate 12. On the layer 14 of undoped GaAs, there is disposed a layer 16 of AlxGa1_xAs and a doped layer 18 of AlxGa1_xAs. A layer of undoped higher AxGa1_xAs supports the electrodes.
L'hétéro-interface du transistor est ainsi réalisée avec deux matériaux : un matériau à grand gap (de type AlGaAs) et une couche de canal (de type GaAs). En raison de la discontinuité des bandes de conduction, un champ électrique est créé à l'interface 15 et conduit à la formation d'un gaz d'électrons libres bidimensionnel formé à l'interface des couches 14 et 16 et schématisé par une ligne pointillée en figure 1. Spécifiquement les électrons générés dans la couche 18 de l'AlGas dopée n peuvent passer dans la couche 14 en GaAs. Dans cette couche on dispose ainsi d'une structure à forte mobilité d'électrons sans impuretés de dopage. Typiquement on peut atteindre une densité d'électrons de 4.10 12 cm-2. The hetero-interface of the transistor is thus produced with two materials: a large gap material (AlGaAs type) and a channel layer (GaAs type). Due to the discontinuity of the conduction bands, an electric field is created at the interface 15 and leads to the formation of a two-dimensional free electron gas formed at the interface of the layers 14 and 16 and shown schematically by a dotted line In Figure 1. Specifically, the electrons generated in the layer 18 of the n-doped AlGas can pass through the GaAs layer 14. In this layer there is thus a structure with high mobility of electrons without doping impurities. Typically one can reach an electron density of 4.10 12 cm-2.
Dans le cas du HEMT, la juxtaposition d'un matériau à grande bande interdite et d'un matériau à petite bande interdite implique la création d'une discontinuité de bande de conduction à l'interface entre les deux matériaux (Modèle d'Anderson : c'est en 1962 que R. L. Anderson a proposé le modèle de l'hétérojonction qui sera le plus utilisé et deviendra une référence dans son domaine. Dans ce modèle, lors de la jonction de deux semi-conducteurs à bandes interdites différentes, les niveaux de Fermi s'alignent. La conservation des paramètres physiques de part et d'autre de l'interface entraîne des courbures des bandes d'énergie de conduction et de valence, ainsi que des discontinuités à l'interface pour ces deux bandes). Cette "hétérojonction", entraîne la formation d'un puits de potentiel dans le matériau à petit gap où transfèrent et s'accumulent les électrons provenant de la couche donneuse. L'hétérojonction est caractérisée par la discontinuité de bande de conduction entre les deux matériaux. Le transfert de charges génère dans la couche donneuse, une zone désertée. Le profil électrique de charges détermine la courbure de bande de part et d'autre de l'hétérojonction, ce qui se traduit par la formation d'un puits de potentiel de forme triangulaire dans le canal. Pour une largeur de puits inférieure à la longueur d'onde de De Broglie, apparaissent les effets quantiques. Ces effets se traduisent par la quantification des niveaux d'énergie des électrons et par la restriction du mouvement des porteurs dans un plan parallèle à l'hétérojonction. On appelle gaz d'électrons bidimensionnel (2DEG : two Dimensional Electron Gas), l'accumulation des électrons dans ce puits. L'hétérojonction permet la séparation spatiale des atomes donneurs ionisés et des électrons libres. Ces électrons ne sont donc plus soumis aux interactions sur impuretés ionisées, et peuvent alors atteindre des mobilités importantes. Le HEMT bénéficie donc d'un transport électronique dans un gaz (quasi-bidimensionnel) bien supérieur à celui d'un matériau dopé d'une double hétérojonction, améliorant encore ainsi le confinement des électrons dans le canal. Les performances fréquentielles des HEMT sont liées au temps de transit entre la source et le drain. Monter en fréquence revient donc à réduire les dimensions du composant, mais également à utiliser des matériaux présentant des mobilités électroniques élevées. II a également été proposé d'autres structures de HEMT telle que celle illustrée en figure 2a dans laquelle l'effet piézoélectrique généré par des couches AIGaN/GaN est exploité. En effet une couche barrière de AIGaN non dopée 43 est contrainte en terme de paramètre de maille à la surface d'une couche GaN 42 développant un champ piézoélectrique Ppiezo de direction identique à la différence de polarisation spontanée APo schématisée en figure 2b. Une densité de gaz 2DEG s'accumule dans le canal 42 due à la superposition des champs. Il est ainsi possible d'avoir des structures actives sans voir recours à des phénomènes de dopage, source de dislocations et donc d'imperfections diminuant les performances de la structure de transistor. Dans ce contexte, la présente invention concerne plus spécifiquement des structures de transistors HEMT comportant des hétérostructures de InAIN sur GaN. En effet, le matériau InAIN présente d'excellentes propriétés pour des applications en opto-électronique comme décrit notamment dans la publication de J.F. Carlin et al. Applied Physics Letters, 83, 668, 2003) . Par exemple InAIN contenant 17% de ln constitue une excellente barrière. Afin d'assurer les performances de tels transistors, il est nécessaire de passiver la couche supérieure externe, et ce notamment pour diminuer les phénomènes de dispersion des caractéristiques électriques. Le terme de dispersion s'entend en terme de réponse du composant à une excitation électrique de grand signal dans le domaine temporel. Selon l'art connu, actuellement la passivation de ces composants est basée sur l'utilisation de films diélectriques déposés par différentes techniques tels que la PECVD (Plasma Enhanced Chemical Vapor Deposition) de type Si3N4 ou SiO2. Dans ce contexte la présente invention propose une nouvelle structure de transistor comportant une couche de passivation comportant un composé d'AI2O3 de réalisation particulièrement aisée et sans problème d'adaptation de maille, puisque cette couche de passivation peut avantageusement être obtenue par oxydation de la couche à base de InAIN, elle-même. Plus précisément l'invention a pour objet un transistor bipolaire à 30 grande mobilité électronique comprenant : • un substrat semiconducteur, • au moins une première couche de matériau semiconducteur à forte résistivité à base de GaN, • au moins une première couche barrière de grande bande 35 interdite à base de InxAl1_xN une interface dite de gaz 2D chargée en électrons et en charges positives entre lesdites couches de matériau à forte résistivité et de grande bande interdite, caractérisé en ce qu'il comprend en outre une couche de passivation comportant de l'alumine à la surface de la couche barrière. In the case of the HEMT, the juxtaposition of a large bandgap material and a small bandgap material involves the creation of a conduction band discontinuity at the interface between the two materials (Anderson Model: it was in 1962 that RL Anderson proposed the heterojunction model that will be used the most and will become a reference in its field.In this model, when joining two different bandgap semiconductors, the Fermi line up: the conservation of physical parameters on both sides of the interface leads to curvatures of conduction and valence energy bands, as well as discontinuities at the interface for these two bands). This "heterojunction" results in the formation of a potential well in the small gap material where the electrons from the donor layer are transferred and accumulated. The heterojunction is characterized by the conduction band discontinuity between the two materials. The charge transfer generates in the donor layer, a deserted area. The electric charge profile determines the curvature of the band on either side of the heterojunction, which results in the formation of a triangular shaped potential well in the channel. For a well width smaller than De Broglie's wavelength, the quantum effects appear. These effects are reflected in the quantification of electron energy levels and the restriction of carrier motion in a plane parallel to the heterojunction. Two-dimensional Electron Gas (2DEG) is the accumulation of electrons in this well. The heterojunction allows the spatial separation of ionized donor atoms and free electrons. These electrons are no longer subject to interactions on ionized impurities, and can then achieve significant mobility. The HEMT thus benefits from electronic transport in a gas (quasi-two-dimensional) much higher than that of a material doped with a double heterojunction, thus further improving the confinement of the electrons in the channel. The frequency performances of the HEMTs are related to the transit time between the source and the drain. Frequency increase is therefore to reduce the dimensions of the component, but also to use materials with high electronic mobility. Other HEMT structures have also been proposed, such as that illustrated in FIG. 2a, in which the piezoelectric effect generated by AlGaN / GaN layers is exploited. In fact, an undoped AIGaN barrier layer 43 is constrained in terms of a mesh parameter on the surface of a GaN layer 42 developing a piezoelectric field Ppiezo of identical direction to the difference in spontaneous polarization APo shown diagrammatically in FIG. 2b. A density of 2DEG gas accumulates in the channel 42 due to the superposition of the fields. It is thus possible to have active structures without resorting to doping phenomena, source of dislocations and therefore imperfections decreasing the performance of the transistor structure. In this context, the present invention more specifically relates to HEMT transistor structures comprising GaN InAIN heterostructures. Indeed, InAIN material has excellent properties for optoelectronic applications as described in particular in the publication of J. F. Carlin et al. Applied Physics Letters, 83, 668, 2003). For example Inain containing 17% of ln is an excellent barrier. In order to ensure the performance of such transistors, it is necessary to passivate the outer upper layer, and in particular to reduce the phenomena of dispersion of the electrical characteristics. The term dispersion refers to the response of the component to a large signal electrical excitation in the time domain. According to the known art, currently the passivation of these components is based on the use of dielectric films deposited by various techniques such as PECVD (Plasma Enhanced Chemical Vapor Deposition) of Si3N4 or SiO2 type. In this context, the present invention proposes a novel transistor structure comprising a passivation layer comprising an Al 2 O 3 compound of particularly easy design and without mesh adaptation problem, since this passivation layer can advantageously be obtained by oxidation of the layer. based on InAIN itself. More specifically, the invention relates to a bipolar transistor with high electronic mobility comprising: a semiconductor substrate, at least a first layer of high-resistivity GaN-based semiconductor material, at least a first large-band barrier layer, Inhibited based on InxAl1_xN, a so-called 2D gas interface charged with electrons and positive charges between said layers of material with high resistivity and large band gap, characterized in that it further comprises a passivation layer comprising alumina on the surface of the barrier layer.
Selon une variante de l'invention, le transistor comporte en outre une seconde couche de forte résistivité. Selon une variante, la seconde couche de forte résistivité est à base de AIN. Selon une variante, le transistor comporte en outre une seconde 10 couche barrière. Selon une variante la seconde couche barrière est à base de AIN. Selon une variante, le transistor comprend en outre une couche diélectrique à la surface de la couche de passivation. Selon une variante, le transistor comprend des électrodes de drain 15 et de source réalisées à la surface de la couche de passivation. Selon une variante, le transistor comprend une électrode de grille réalisée à la surface de la couche de diélectrique. Selon une variante, le transistor comprend une électrode de grille réalisée dans l'épaisseur de la couche de diélectrique. 20 L'invention a aussi pour objet un procédé de fabrication d'un transistor à grande mobilité électronique selon l'invention, caractérisé en ce qu'il comprend les étapes suivantes : • la réalisation d'un empilement de couches semiconductrices à la surface d'un substrat comportant notamment une couche à 25 forte résistivité comportant du GaN et une couche barrière de grande bande interdite à base de In,Al1_XN ; • le chauffage dudit empilement de manière à oxyder en surface et partiellement en épaisseur, ladite couche de InXAI1_XN et former ainsi une couche supérieure de passivation à base de 30 Al203. Selon une variante, le chauffage dudit empilement est effectué à une température comprise entre environ 500°C et 1000°C. Selon une variante, le chauffage dudit empilement est effectué à une température comprise entre environ 700°C et 900°C. According to a variant of the invention, the transistor further comprises a second layer of high resistivity. According to one variant, the second layer of high resistivity is based on AlN. According to a variant, the transistor further comprises a second barrier layer. According to one variant, the second barrier layer is based on AlN. According to a variant, the transistor further comprises a dielectric layer on the surface of the passivation layer. According to one variant, the transistor comprises drain and source electrodes 15 made on the surface of the passivation layer. According to a variant, the transistor comprises a gate electrode formed on the surface of the dielectric layer. According to a variant, the transistor comprises a gate electrode made in the thickness of the dielectric layer. The subject of the invention is also a method for manufacturing a transistor with high electronic mobility according to the invention, characterized in that it comprises the following steps: the production of a stack of semiconductor layers on the surface of a substrate comprising in particular a high resistivity layer comprising GaN and a barrier layer barrier based on In, Al1_XN; • heating said stack so as to oxidize at the surface and partially in thickness, said layer of InXAI1_XN and thus form an upper passivation layer based on Al203. According to one variant, the heating of said stack is carried out at a temperature of between approximately 500 ° C. and 1000 ° C. According to one variant, the heating of said stack is carried out at a temperature of between about 700 ° C. and 900 ° C.
Selon une variante, le procédé comprend en outre une étape de recuit en présence d'un flux gazeux d'hydrogène ou de deutérium. Selon une variante, le procédé comprend la réalisation d'une couche diélectrique à la surface de la couche de passivation. According to a variant, the process also comprises an annealing step in the presence of a gaseous flow of hydrogen or deuterium. According to a variant, the method comprises the production of a dielectric layer on the surface of the passivation layer.
Selon une variante, le procédé comprend la réalisation d'électrodes de source et de drain à la surface de la couche de passivation. Selon une variante, le procédé comprend la réalisation d'une électrode de grille à la surface de la couche diélectrique. L'invention sera mieux comprise et d'autres avantages 10 apparaîtront à la lecture de la description qui va suivre donnée à titre non limitatif et grâce aux figures annexées parmi lesquelles : • la figure 1 illustre le principe de fonctionnement d'un premier exemple de transistor de type HEMT selon l'invention ; • la figure 2a illustre le principe de fonctionnement d'un second exemple de transistor de type HEMT selon l'art connu ; • la figure 2b schématise la création d'un gaz 2D dans la structure de transistor illustrée en figure 2a ; • la figure 3 schématise la structure de transistor de l'invention comportant deux couches à forte résistivité et deux couches barrière ; • la figure 4 illustre les performances en terme de courant pour des transistors de type HEMT et un transistor de type MISHEMT ; • la figure 5 illustre l'évolution des valeurs des résistances de contact en fonction de l'épaisseur des couches barrière. According to a variant, the method comprises the production of source and drain electrodes on the surface of the passivation layer. According to a variant, the method comprises the production of a gate electrode on the surface of the dielectric layer. The invention will be better understood and other advantages will become apparent on reading the description which follows given by way of non-limiting example and with reference to the appended figures in which: FIG. 1 illustrates the operating principle of a first example of HEMT type transistor according to the invention; FIG. 2a illustrates the operating principle of a second example of a HEMT type transistor according to the known art; FIG. 2b schematizes the creation of a 2D gas in the transistor structure illustrated in FIG. 2a; FIG. 3 schematizes the transistor structure of the invention comprising two high resistivity layers and two barrier layers; FIG. 4 illustrates the performance in terms of current for HEMT type transistors and a MISHEMT type transistor; FIG. 5 illustrates the evolution of the values of the contact resistances as a function of the thickness of the barrier layers.
Le transistor selon l'invention présente la structure illustrée en figure 3 et définie dans un mode de réalisation par l'empilement de couches semiconductrices suivant : 30 • sur un substrat 1 de type saphir ou carbure de silicium ou diamant ou de silicium • une couche 2 dite de nucléation 2 correspondant à une couche de matériau à haute résistivité pouvant être à base de • une couche 3 correspondant également à une couche de 35 matériau à haute résistivité à base de GaN 15 20 25 • une couche 4 dite barrière de matériau à grande bande interdite à base de AIN • une couche 5 correspondant à une couche barrière de matériau à grande bande interdite à base de InXAl1_xN • une couche 6 de passivation à base de AI2O3 • une couche supérieure 7 de protection en matériau diélectrique. The transistor according to the invention has the structure illustrated in FIG. 3 and defined in one embodiment by the stack of semiconductor layers according to: • on a substrate 1 of the sapphire or silicon carbide or diamond or silicon type • a layer 2 said nucleation 2 corresponding to a layer of high-resistivity material which can be based on • a layer 3 also corresponding to a layer of high-resistivity material based on GaN 15 • a layer 4 called barrier of material to large bandgap based on AIN • a layer 5 corresponding to a barrier layer of material with a large bandgap based on InXAl1_xN • a passivation layer 6 based on Al2O3 • a top layer 7 protection dielectric material.
Les procédés utilisés peuvent être de type croissance CVD (ou (chemical vapor deposition) ou MOCVD (Metalorganic Chemical Vapor Deposition) ou bien encore RF-MBE (Radio Frequency Molecular Beam Epitaxy). Typiquement l'épaisseur totale des couches 3, 4, 5, 6 peut être de l'ordre de quelques dizaines de nanomètres et plus précisément la couche 6 peut présenter une épaisseur de l'ordre de quelques nanomètres. The methods used can be of the type CVD (or chemical vapor deposition) or MOCVD (Metalorganic Chemical Vapor Deposition) or even RF-MBE (Radio Frequency Molecular Beam Epitaxy) type Typically the total thickness of the layers 3, 4, 5 , 6 may be of the order of a few tens of nanometers and more precisely the layer 6 may have a thickness of the order of a few nanometers.
Le choix des couches 2, 3 d'une part et 4, 5 d'autre part permet de créer le gaz 2D nécessaire à l'interface desdites couches de manière à permettre le fonctionnement du transistor. Par ailleurs le transistor selon l'invention comporte des électrodes de drain Ed, source Es et grille Eg. Les électrodes Ed et Es sont à la surface de la couche 5, alors que l'électrode de grille est à la surface de la couche de passivation 6. Ces électrodes sont avantageusement réalisées à partir de contacts ohmiques de très faible résistance de type notamment Ti/AI/Ni/Au. La figure 4 met en évidence l'amélioration des performances du transistor en présence d'une couche de passivation (courbe 4b) par rapport à une structure ne comportant pas de couche de passivation (courbe 4a) et dans laquelle l'électrode de grille est directement en contact avec la couche barrière de InXAl1_XN. En effet il apparaît sur ces courbes expérimentales que le courant de grille est bien meilleur (courbe 4b) de part une très forte diminution des courant de fuite comparé au composant classique sans passivation (courbe 4a). La figure 5 illustre l'évolution des valeurs des résistances de contact en fonction de l'épaisseur des couches barrière. II apparaît une dépendance très nette. Il est donc important de minimiser l'épaisseur de la couche barrière. Ceci est facilité selon l'invention grâce à l'utilisation de couche fine d'InAIN capable de créer cependant un gaz 2D efficace. On peut ainsi atteindre des valeurs de 0,35 û.mm avec 5 nm de couche barrière. En utilisant une couche barrière de 10 nm, il est aussi possible d'en graver une partie par RIE notamment pour améliorer la qualité des contacts ohmiques en terme de résistance d'accès. The choice of the layers 2, 3 on the one hand and 4, 5 on the other hand makes it possible to create the 2D gas necessary for the interface of said layers so as to allow the operation of the transistor. Moreover, the transistor according to the invention comprises drain electrodes Ed, source Es and gate Eg. The electrodes Ed and Es are on the surface of the layer 5, whereas the gate electrode is on the surface of the passivation layer 6. These electrodes are advantageously made from ohmic contacts of very low resistance, particularly of type Ti / Al / Ni / Au. FIG. 4 shows the improvement of the performance of the transistor in the presence of a passivation layer (curve 4b) with respect to a structure having no passivation layer (curve 4a) and in which the gate electrode is directly in contact with the barrier layer of InXAl1_XN. Indeed it appears on these experimental curves that the gate current is much better (curve 4b) due to a very large decrease in leakage current compared to the conventional component without passivation (curve 4a). FIG. 5 illustrates the evolution of the values of the contact resistances as a function of the thickness of the barrier layers. There appears a very clear dependence. It is therefore important to minimize the thickness of the barrier layer. This is facilitated according to the invention thanks to the use of InAIN thin layer capable of creating an efficient 2D gas. It is thus possible to achieve values of 0.35 .mu.m with 5 nm of barrier layer. By using a barrier layer of 10 nm, it is also possible to engrave a part by RIE including to improve the quality of ohmic contacts in terms of access resistance.
Nous allons décrire ci-après plus en détails la réalisation de la couche de passivation à base de AI203. De manière générale, selon l'invention la couche de InxAl1_xN est oxydée par un procédé rapide utilisant l'oxygène ambiant. Ce dernier peut être introduit dans une chambre dédiée, à une certaine température. Le substrat comportant la couche de InxAl1_xN est introduit dans ladite chambre durant le temps nécessaire correspondant au temps nécessaire à la formation de l'épaisseur requise de couche de passivation. La température de la chambre est rapidement élevée à une température comprise entre environ 500°C et 1000°C, et plus précisément entre 700°C et 900°C. We will describe below in more detail the realization of the passivation layer based on AI203. In general, according to the invention, the InxAl1-xN layer is oxidized by a rapid process using ambient oxygen. The latter can be introduced into a dedicated room at a certain temperature. The substrate having the In x Al 1-x N layer is introduced into said chamber for the time required corresponding to the time required to form the required passivation layer thickness. The temperature of the chamber is rapidly raised to a temperature between about 500 ° C and 1000 ° C, and more precisely between 700 ° C and 900 ° C.
Typiquement pour une chambre maintenue à 800°C, la vitesse d'oxydation du composé InAIN est d'environ 1 nm par minute. Selon cette étape d'oxydation de la couche de InxAli_xN, la surface de ladite couche se transforme en AI203. Ainsi ce procédé d'oxydation peut être utilisé pour obtenir une couche isolante de très grande qualité pour la grille dans une hétérostructure de InxAli_xN/GaN. La couche d'oxyde peut jouer la fonction de diélectrique isolant. Pour améliorer les performances obtenues, on peut avantageusement envisager de réaliser en fin de procédé, une étape d'hydrogénation permettant de réduire l'activité électrique des défauts qui peuvent être générés au cours de l'étape d'oxydation de la couche de InxAI1xN. Typically for a chamber maintained at 800 ° C, the rate of oxidation of the InAIN compound is about 1 nm per minute. According to this oxidation step of the InxAli_xN layer, the surface of said layer is transformed into AI203. Thus, this oxidation process can be used to obtain a very high quality insulating layer for the gate in an Inox Al x N / GaN heterostructure. The oxide layer can play the insulating dielectric function. To improve the performance obtained, it is advantageous to realize at the end of the process, a hydrogenation step to reduce the electrical activity of the defects that can be generated during the oxidation step of the InxAI1xN layer.
Claims (16)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0707005A FR2922045B1 (en) | 2007-10-05 | 2007-10-05 | HIGH ELECTRONIC MOBILITY TRANSISTOR AND METHOD FOR MANUFACTURING THE SAME |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0707005A FR2922045B1 (en) | 2007-10-05 | 2007-10-05 | HIGH ELECTRONIC MOBILITY TRANSISTOR AND METHOD FOR MANUFACTURING THE SAME |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2922045A1 true FR2922045A1 (en) | 2009-04-10 |
| FR2922045B1 FR2922045B1 (en) | 2011-07-15 |
Family
ID=39370183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0707005A Active FR2922045B1 (en) | 2007-10-05 | 2007-10-05 | HIGH ELECTRONIC MOBILITY TRANSISTOR AND METHOD FOR MANUFACTURING THE SAME |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2922045B1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070018199A1 (en) * | 2005-07-20 | 2007-01-25 | Cree, Inc. | Nitride-based transistors and fabrication methods with an etch stop layer |
-
2007
- 2007-10-05 FR FR0707005A patent/FR2922045B1/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070018199A1 (en) * | 2005-07-20 | 2007-01-25 | Cree, Inc. | Nitride-based transistors and fabrication methods with an etch stop layer |
Non-Patent Citations (1)
| Title |
|---|
| TORDJMAN M ET AL: "Characteristics of Al2O3/AlInN/GaN MOSHEMT", 20070607, vol. 43, no. 12, 7 June 2007 (2007-06-07), pages 691 - 692, XP006028949, ISSN: 0013-5194 * |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2922045B1 (en) | 2011-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5665171B2 (en) | Group III nitride semiconductor electronic device, method of fabricating group III nitride semiconductor electronic device | |
| US20110006346A1 (en) | Semiconductor device | |
| GB2449810A (en) | Semiconductor field effect transistor and method for fabricating the same | |
| FR2875338A1 (en) | METHOD FOR PRODUCING PIEZOELECTRIC HEMT STRUCTURES WITH NO ZERO ALLOYS | |
| JP4728582B2 (en) | High electron mobility transistor | |
| FR3030114A1 (en) | TRANSISTOR HEMT | |
| EP2736079B1 (en) | Method for manufacturing a normally blocked heterojunction transistor | |
| JP2009206123A (en) | Hfet and its fabrication process | |
| JP6225584B2 (en) | Semiconductor device evaluation method, semiconductor device and manufacturing method thereof | |
| EP3718143A1 (en) | Electronic component with a heterojunction provided with an improved embedded barrier layer | |
| US9484429B2 (en) | High electron mobility transistor (HEMT) capable of absorbing a stored hole more efficiently and method for manufacturing the same | |
| JP2009026975A (en) | Semiconductor apparatus | |
| EP3240041A1 (en) | Normally-off heterojunction transistor with high threshold voltage | |
| WO2017072249A1 (en) | Field-effect transistor with optimised performance and gain | |
| FR3011981A1 (en) | HETEROJUNCTION-BASED HEMT TRANSISTOR | |
| WO2017046077A1 (en) | Enhancement-mode field-effect transistor comprising an algan/gan heterojunction and a p-doped diamond gate | |
| JP5510325B2 (en) | Field effect transistor | |
| EP3127160B1 (en) | Optimized buffer layer for high mobility field-effect transistor | |
| JP2015106627A (en) | Semiconductor laminated substrate | |
| CN110518067B (en) | Heterojunction field effect transistor based on channel array and manufacturing method and application thereof | |
| FR3047609A1 (en) | NORMALLY OPEN TYPE HEMT TRANSISTOR HAVING HIGH THRESHOLD VOLTAGE AND REDUCED CONDUCTION RESISTANCE | |
| EP3467867B1 (en) | Method for manufacturing an electronic component having a heterojunction equipped with a buried barrier layer | |
| FR2922045A1 (en) | High electronic mobility transistor for optoelectronic application, has interface loaded with electrons at level of nucleation and barrier layers, and passivation layer made of aluminum oxide formed at surface of barrier layer | |
| KR101668442B1 (en) | Manufacturing method for semiconductor device | |
| EP3561880A1 (en) | Hemt and manufacturing method favouring smaller gate length and leakage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 10 |
|
| PLFP | Fee payment |
Year of fee payment: 11 |
|
| PLFP | Fee payment |
Year of fee payment: 12 |
|
| PLFP | Fee payment |
Year of fee payment: 13 |
|
| PLFP | Fee payment |
Year of fee payment: 14 |
|
| PLFP | Fee payment |
Year of fee payment: 15 |
|
| PLFP | Fee payment |
Year of fee payment: 16 |
|
| PLFP | Fee payment |
Year of fee payment: 17 |