FR2902910A1 - Procede de modelisation du bruit injecte dans un systeme electronique - Google Patents

Procede de modelisation du bruit injecte dans un systeme electronique Download PDF

Info

Publication number
FR2902910A1
FR2902910A1 FR0652642A FR0652642A FR2902910A1 FR 2902910 A1 FR2902910 A1 FR 2902910A1 FR 0652642 A FR0652642 A FR 0652642A FR 0652642 A FR0652642 A FR 0652642A FR 2902910 A1 FR2902910 A1 FR 2902910A1
Authority
FR
France
Prior art keywords
noise
cells
lines
line
macro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0652642A
Other languages
English (en)
Other versions
FR2902910B1 (fr
Inventor
Benoit Emmanuel Fabin
Francois Clement
Amine Dhia
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
COUPLING WAVE SOLUTIONS CWS SA
Original Assignee
COUPLING WAVE SOLUTIONS CWS SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by COUPLING WAVE SOLUTIONS CWS SA filed Critical COUPLING WAVE SOLUTIONS CWS SA
Priority to FR0652642A priority Critical patent/FR2902910B1/fr
Priority to US12/308,782 priority patent/US20110029298A1/en
Priority to JP2009517350A priority patent/JP2009541891A/ja
Priority to PCT/FR2007/051536 priority patent/WO2008001010A2/fr
Publication of FR2902910A1 publication Critical patent/FR2902910A1/fr
Application granted granted Critical
Publication of FR2902910B1 publication Critical patent/FR2902910B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/10Noise analysis or noise optimisation

Abstract

L'invention concerne un procédé de modélisation du bruit injecté dans un système (1) mixte de type numérique et analogique, et/ou radio-fréquentiel. Dans l'invention, on modélise l'injection de bruit dans le système (1) par des macro-modèles de cellules numériques (8, 8.1-8.N) qui modélisent notamment un bruit lié à la commutation des cellules numériques (C1-CN), et par des modèle de lignes (L1-LN) modélisant notamment le bruit résultant du changement d'état des signaux transportés sur les lignes.

Description

1 Procédé de modélisation du bruit injecté dans un système électronique
La présente invention concerne un procédé de modélisation du bruit injecté dans un système électronique. L'invention a notamment pour but d'augmenter la précision d'une telle modélisation. L'invention possède une application particulièrement avantageuse dans le domaine des systèmes électroniques mixtes comportant des composants analogiques et numériques. A titre d'exemple non restrictif, les systèmes électroniques io englobent les circuits intégrés sur un bloc de silicium unique, ou sur plusieurs substrats silicium dans un même boîtier, aussi bien que l'assemblage de composants (intégrés ou non) sur un circuit imprimé. La fabrication de ces systèmes électroniques est une opération très onéreuse, particulièrement lorsque le système comporte un ou plusieurs 15 composants intégrés sur silicium. Ainsi, avant de démarrer une fabrication en grande série, il est indispensable de contrôler tous les paramètres de fabrication, et de conférer à certains des valeurs qui permettent de maximiser la probabilité que le circuit fabriqué fonctionne correctement. A cette fin, il existe un ensemble de produits logiciels, appelés outils 20 d'automatisation de conception électronique , qui permettent d'aider à la conception de systèmes électroniques depuis la description des spécifications du système à réaliser jusqu'à la réalisation des masques photographiques utilisés lors de la fabrication du système. Un des éléments importants dans la conception d'un système 25 électronique est de quantifier le bruit produit par les circuits, notamment dans un système mixte. En effet, avant fabrication, une étape consiste à vérifier l'intégrité des signaux sur des systèmes SIP (System ln Package en anglais) ou SOC (System On Chip), c'est-à-dire à établir une cartographie précise du bruit observable à l'intérieur du système par simulation afin de savoir si 30 certains circuits sensibles au bruit vont fonctionner ou pas. A cet effet, on identifie des circuits générateurs de bruit (les agresseurs) et des circuits sensibles au bruit (les victimes). Plus précisément, tous les circuits du système peuvent être considérés comme générateurs de bruit (agresseurs). Toutefois, il est préférable de choisir les 35 circuits générateurs de bruit dans le groupe comportant : les circuits 2 numériques, les cellules mémoires, des circuits analogiques et radiofréquenciels (RF), tels que les VCO (Voltage Controlled Oscillator en anglais), les amplificateurs de puissance, et les circuits d'entrée-sortie. En particulier, les circuits numériques ont tendance à générer du bruit au moment des commutations de leurs signaux d'entrée. Bien entendu, un circuit comportant au moins un circuit générateur de bruit est lui-même considéré comme un circuit générateur de bruit. Les circuits sensibles au bruit (victimes) sont choisis dans le groupe comportant : les circuits analogiques et RF, tels que les amplificateurs, les io filtres, les oscillateurs, les mélangeurs, les échantilloneurs-bloqueurs, des circuits numériques de type mémoire, les boucles de phase, les circuits d'entrée-sortie et les références de tension. Bien entendu, un circuit comportant au moins un circuit sensible au bruit est lui-même considéré comme sensible au bruit. 15 Le bruit généré par les agresseurs se répand vers les victimes en passant par les substrats sur lesquels sont montés les circuits, les interconnections métalliques et les boîtiers. Ce bruit a tendance à dégrader les performances des victimes. Ainsi, on entend par bruit tout signal généré par un bloc agresseur qui a une influence non désirée sur les victimes. 20 Plus précisément, un système mixte comporte des cellules numériques et analogiques. Une cellule est un système élémentaire du circuit de type analogique ou numérique. Une cellule remplit une fonction donnée, et peut prendre par exemple la forme d'une porte logique ou d'un ensemble de portes logiques. 25 Le bruit observable dans de tels systèmes est principalement lié à l'activité de commutation des cellules numériques. Cette activité de commutation provoque la consommation d'un courant circulant sur des rails d'alimentation reliés aux cellules, ou provenant de charges capacitives de cellules ou éléments de circuits avoisinants. Cette consommation engendre 30 des fluctuations de tension sur la grille d'alimentation du système appelées IR-DROP. En outre, la commutation des cellules engendre des courants de fuite localisés sur le canal des transistors MOS composants les cellules. Ces courants de fuite circulent vers le substrat et créent des fluctuations de tension sur un réseau d'impédances, par exemple de type RLC, modélisant 35 le substrat. 3 Dans le brevet US-6941258, on associe à chaque cellule d'un circuit intégré un macro-modèle de bruit qui décrit les modes d'injection de bruit précités au niveau des cellules numériques. A cette fin, chaque macromodèle comporte des éléments actifs, tels que des sources de courant qui injectent du bruit dans le reste du système. Ces sources, modélisant le bruit injecté dans le circuit, sont liées à l'activité de commutation des cellules. Par ailleurs, le macro-modèle comporte des éléments passifs, tels que des résistances et des capacités qui modélisent des liaisons entre les bornes de la cellule, les noeuds d'alimentation et la connexion au substrat. io Pour extraire les sources de courant du macro-modèle, on calcule le courant de bruit injecté par la cellule en utilisant un modèle de simulation de niveau transistors de la cellule élaboré à l'aide d'un logiciel de type Spice par exemple. Ce modèle est très détaillé et reproduit la plupart des variations et des phénomènes physiques de cette cellule. Ce modèle est placé dans un 15 environnement de test dédié à l'extraction. Les éléments actifs du modèle d'injection de bruit cellule sont déduits des simulations du modèle Spice de la cellule dans l'environnement de test, et les éléments passifs sont extraits à partir du layout du circuit. Toutefois, le macro-modèle d'injection proposé dans le document US- 20 6941258 présente des limites, car il ne modélise pas tous les phénomènes d'injection de bruit susceptibles de modifier l'équilibre d'un système électronique. En effet, les cellules sont reliées entre elles par des interconnexions (ou lignes) en métal de taille particulière. Or le procédé connu ne tient pas compte des perturbations des signaux émis par les 25 cellules se propageant sur ces interconnexions du système. En outre, le procédé connu ne tient pas compte du couplage entre ces lignes ni du couplage entre ces lignes et le reste du système électronique. L'invention a donc pour but d'élaborer un modèle d'injection de bruit prenant en compte l'activité de commutation des cellules et les perturbations 30 au niveau des lignes reliant les cellules entre elles. A cet effet, dans l'invention, on utilise une association de macromodèles pour modéliser les phénomènes essentiels d'injection de bruit créé par un circuit numérique en activité faisant partie d'un système mixte. On complète à cet effet le macro-modèle d'injection de bruit au niveau des 4 cellules par un macro-modèle d'injection de bruit au niveau des lignes. Ce macro-modèle modélise le bruit transporté par les lignes du système. Plus précisément, le macro-modèle modélisant l'injection de bruit au niveau de la cellule comporte des éléments passifs et des éléments actifs.
Dans une réalisation, les éléments passifs sont extraits par rapport au layout de chaque cellule. En outre, les éléments actifs sont des sources de bruit caractérisées qui sont extraites par des techniques connues mettant en oeuvre des modèles de cellules tout transistors dont on enregistre les courants de commutation et de fuite, lorsque ces modèles sont utilisés dans io un environnement de test représentatif de l'environnement d'utilisation de la cellule. Le macro-modèle modélisant l'injection de bruit au niveau des lignes comporte un modèle de ligne entre les cellules, dit macro-modèle passif de ligne, qui comporte des éléments passifs, tels que des résistances, des 15 condensateurs et des inductances. Lorsque deux lignes sont en regard l'une de l'autre, des inductances mutuelles sont inclues dans le modèle d'inductances. Pour modéliser le comportement des entrées des cellules reliées à la ligne pour laquelle l'injection de bruit est modélisée, on extrait les capacités d'entrée de ces cellules. Ces capacités d'entrée sont connectées 20 aux éléments passifs du macro-modèle passif de ligne. Le macro-modèle de bruit ligne comporte également des éléments actifs, tels que des sources de tension représentant les variations des signaux circulant sur les lignes. Le spectre d'une forme d'onde de type PWL (Piecewise Linear) est de préférence utilisé pour modéliser l'activité du signal 25 en termes de commutation. Cette forme d'onde est définie par sa période, son duty cycle, ainsi que par ses temps de montée et descente. Pour calculer l'injection de bruit au niveau des lignes, on modélise l'activité de commutation observable sur les lignes du système, et on attribue des spectres d'injection de bruit à chaque ligne. 30 Pour déterminer le bruit dans l'ensemble du système, on relie les macro-modèles d'injection de bruit cellule aux macro-modèles de bruit ligne, au modèle du substrat, et au modèle du réseau d'alimentation. On mesure ensuite, par simulation, les niveaux de bruits présents sur les différents noeuds du système, un noeud étant une équipotentielle du système.
Il est par ailleurs possible d'établir des critères de sélection des lignes du système à macro modéliser, de manière à modéliser les lignes dont le bruit et/ou l'effet sur les victimes sera a priori prépondérant. Ainsi, un critère de type de signal permet de ne considérer que les lignes sur lesquelles est 5 observable un signal particulier, tel que le signal d'horloge. Un critère de longueur de ligne permet de ne prendre en compte que les lignes dont la longueur est supérieure à une longueur limite. Il est également possible d'établir un critère de probabilité d'activité de commutation. Dans ce cas, on peut analyser le système de manière io probabiliste, en attribuant à chaque cellule une probabilité de commutation et ne considérer que les lignes connectées aux cellules dont la probabilité de commutation est supérieure à une valeur limite. On peut également faire intervenir des marges, c'est à dire considérer le maximum de lignes qui peuvent commuter au cours d'une période d'horloge du système. 15 Un critère de proximité permet de ne considérer que les lignes qui ont un couplage important avec d'autres lignes, ou de ne considérer que les lignes proches de réseaux d'alimentation, ou de victimes. L'invention permet ainsi une prise en compte précise des phénomènes d'injection de bruit à l'intérieur du système électronique mixte, 20 tout en permettant à l'utilisateur de ne prendre en compte que les macromodèles de ligne les plus utiles, c'est-à-dire ceux donnant les contributions les plus importantes au bruit présent dans tout le système mixte. La sélection des modèles de ligne utiles est liée à leur influence sur la performance du système, mais aussi à la qualité de l'estimateur de bruit, ainsi qu'au pire et 25 au meilleur cas d'injection de bruit dans le système etc... L'invention permet ainsi un contrôle total des phénomènes d'injection de bruit dans le système mixte. L'invention concerne donc un procédé de modélisation du bruit injecté dans un système mixte de type numérique et analogique, et/ou radio- 30 fréquentiel pour la conception de tels systèmes, ce système comportant des cellules de type analogique et numérique, chacune de ces cellules réalisant une fonction particulière, ces cellules étant reliées entre elles par des lignes, chaque ligne reliant une sortie d'une cellule source à une entrée d'une cellule cible et transportant un signal de la cellule source vers la cellule cible, ce 35 procédé comportant l'étape suivante : 6 - modéliser l'injection de bruit dans le système au niveau de cellules numériques à l'aide de macro-modèles cellules, ces macro-modèles cellules comportant des éléments passifs et des éléments actifs pour modéliser un bruit de commutation injecté dans le système, ce bruit de commutation étant lié à la commutation des cellules numériques, caractérisé en ce qu'il comporte en outre l'étape suivante : - modéliser l'injection de bruit dans le système au niveau des lignes du système à l'aide de macro-modèles lignes, ces macro-modèles lignes modélisant notamment le bruit résultant du changement d'état des signaux io transportés sur les lignes. L'invention sera mieux comprise à la lecture de la description qui suit et à l'examen des figures qui l'accompagnent. Ces figures ne sont données qu'à titre illustratif mais nullement limitatif de l'invention. Ces figures montrent : 15 figure 1 : une représentation schématique d'un circuit intégré utilisé pour la mise en oeuvre du procédé selon l'invention ; - figure 2: une représentation schématique d'un macro-modèle d'injection de bruit au niveau de la cellule selon l'invention ; - figure 3 : une représentation d'un macro-modèle d'injection de bruit 20 au niveau d'un réseau d'alimentation des cellules ; - figure 4a : une représentation schématique d'un macro-modèle ligne selon l'invention modélisant l'injection de bruit au niveau d'une ligne du système reliant une sortie d'une cellule à des entrées de plusieurs cellules ; - figure 4b : une représentation d'un environnement de test de la 25 cellule selon l'invention pour extraire la capacité d'entrée d'une cellule dont l'entrée est reliée à la ligne pour laquelle l'injection de bruit est modélisée ; - figure 4c : une représentation schématique d'un signal de la source de tension modélisant un signal de sortie de la cellule dont la sortie est reliée à la ligne au niveau de laquelle l'injection de bruit est modélisée ; 30 - figure 5 : une représentation d'un assemblage selon l'invention des différents modèles d'injection de bruit et de modèles passifs pour générer un modèle complet du système mixte. Les éléments identiques conservent la même référence d'une figure à l'autre. 7 La figure 1 montre un circuit intégré 1 qui comporte un bloc 2 numérique et un bloc 3 analogique montés sur un substrat 4 de ce circuit 1. Le bloc 2 numérique et le bloc 3 analogique comportent respectivement des cellules Cl-CN numériques et des cellules analogiques Al-AN réalisant des fonctions élémentaires. En variante, le circuit 1 comporte des cellules de type radio-fréquentiel ou toute autre variante de système mixte. Les cellules Cl-CN numériques injectent du bruit dans le circuit 1 lors de leur fonctionnement en commutation. Ce bruit est susceptible de modifier le fonctionnement des cellules Al-AN analogiques. Il existe une hiérarchie de io bloc numérique, un premier niveau de hiérarchie étant un seul transistor, un deuxième niveau de hiérarchie étant une cellule réalisant une fonction élémentaire telle qu'une fonction OU ou ET, un troisième niveau étant un assemblage de fonctions élémentaires pour réaliser une fonction déterminée, le nombre de niveaux de hiérarchie n'étant pas limité. Il est ainsi possible de 15 modéliser le bruit injecté pour différents niveaux de hiérarchie de bloc. Par ailleurs, les cellules Cl-CN sont reliées entre elles par l'intermédiaire de lignes L1-LN qui transmettent des signaux d'une cellule à l'autre. Ainsi, la ligne L1 relie une sortie de la cellule Cl à une entrée de la cellule C2 et à une entrée de la cellule C3. Et la ligne L2 relie une sortie de la 20 cellule Cl à une entrée de la cellule CN. Les lignes L1, L2 sont en métal, les cellules étant reliées par des niveaux de métallisation dans le circuit 1 ou par des liaisons filaires ou des pistes dans des circuits imprimés. Un bruit est injecté par l'intermédiaire de ces lignes L1, L2 dans le circuit 1 lors de la commutation des cellules numériques. Ce bruit ligne est une contribution à 25 tous les autres mécanismes d'injection de bruit dans le circuit 1. Un réseau d'alimentation comporte une alimentation 5 extérieure au circuit intégré 1 qui est reliée à ce circuit intégré par des connecteurs d'alimentation 9, 10. Cette alimentation 5 est également reliée au bloc 2 numérique par l'intermédiaire d'une interconnexion 6 et au bloc 3 analogique 30 par l'intermédiaire d'une interconnexion 7. Le réseau d'alimentation formé par 5, 6, 7, 9 et 10 alimente les différentes cellules du circuit 1 et est susceptible de subir des variations de tension lors du changement d'état des entrées des cellules numériques Cl-CN. 8 Dans l'invention, on peut modéliser la génération du bruit par les cellules lors de leur commutation et la propagation de ce bruit dans le réseau d'alimentation, le substrat et les lignes du circuit. L'injection du bruit à l'intérieur du substrat 4 et du réseau d'alimentation par une cellule numérique C1-CN peut être modélisée par un macro-modèle 8 représenté sur la figure 2. Ce macro-modèle 8 comporte quatre sources de courant IPvdd, IPgnd, IBsub et IBcais qui modélisent le bruit généré par la commutation des transistors NMOS et PMOS de la cellule. Ce bruit est injecté dans le substrat 4 et dans le réseau d'alimentation io qui alimente les cellules en commutation. Plus précisément, le courant IPvdd est le courant consommé par la cellule pour la commutation. Le courant IPgnd, qui va à la masse, est différent du courant fourni IPvdd, puisqu'une partie du courant fourni IPvdd est dérivée vers des charges de sortie et vers le substrat 4 du circuit. Le 15 courant IBsub est un courant de fuite vers le substrat 4, tandis que le courant IBcais est un courant de fuite vers le caisson du circuit 1. Par ailleurs, les liaisons entre des bornes de la cellule et le substrat 4 sont modélisées par des impédances Zl-Z6 reliées entre elles. En outre, un condensateur C reliant deux réseaux de résistances Z1-Z3 et Z4-Z6 20 modélise la liaison entre la partie du substrat dopé N et celle dopée P. Le macro-modèle 8 est relié au reste du circuit intégré 1 par l'intermédiaire de résistances Rl-R4. Les valeurs des éléments Zl-Z6, C et Rl-R4, sont extraites a priori, à partir d'un layout du circuit 1, c'est-à-dire à partir d'un positionnement des composants sur le circuit 1 et de leurs interconnexions. 25 En variante, les macro-modèles peuvent également comporter plusieurs alimentations et les éléments parasites des structures des transistors peuvent être modélisés différemment. Les sources de courant du macro-modèle 8 sont extraites pour chaque cellule à l'aide d'un modèle de niveau transistors de chaque cellule. 30 Ce modèle modélise précisément chaque phénomène physique se produisant dans la cellule. En mettant la cellule ainsi modélisée dans un environnement de test particulier et en faisant varier certains des paramètres de cet environnement, tels que les valeurs des signaux d'entrée et des valeurs de capacité de sortie des cellules, il est possible d'extraire les 9 sources de courant de la cellule et de modéliser différents modes d'injection de bruit des transistors qui composent cette cellule. Par ailleurs, une cellule numérique étant reliée au substrat 4 et au réseau d'alimentation, on modélise l'injection de bruit au niveau des interconnexions 6, 7 entre les cellules C1-CN et l'alimentation comme représenté à la figure 3. A cet effet, on modélise le réseau d'alimentation par des résistances 14-17, des inductances 18-21 et un condensateur 22 reliés entre eux, à l'alimentation 5 et aux cellules C1-CN. Cette modélisation du réseau d'alimentation rend compte des io phénomènes de fluctuation de tension observables sur les interconnexions du réseau d'alimentation lorsque les cellules C1-CN commutent. En effet, lorsqu'une cellule consomme un courant IPvdd au moment de sa commutation, une différence de tension apparaît aux bornes des inductances, ce qui engendre une modification de la tension d'alimentation 15 appliquée aux bornes des cellules. La figure 4a montre un macro-modèle ligne 25 qui, couplé au reste du système, modélise l'injection de bruit au niveau de la ligne L1. Cette ligne L1 relie une sortie de la cellule source Cl émettrice d'un signal de données à des entrées des cellules cibles C2 et C3 qui reçoivent le signal de données 20 émis par la cellule Cl. Plus précisément, la cellule Cl comporte des entrées 11 1-11N et des sorties 011-01 N'. La cellule C2 comporte des entrées I21-12M et des sorties 021-O2M'. La cellule C3 comporte des entrées I31-13P et des sorties 031-O3P'. On modélise ici la ligne L1 qui relie une sortie 011 de la cellule Cl à 25 des entrées 121, 131 des cellules C2 et C3. Le macro-modèle ligne 25 comporte des éléments passifs, tels que des résistances 29, 30, des inductances propres 31, 32 et mutuelles 41, 42 qui dépendent des autres lignes en regard, et un condensateur 33. Les résistances 29, 30 et les inductances 31, 32 sont connectées électriquement 30 en série. Par ailleurs, la première borne du condensateur 33 est reliée à une connexion entre les inductances et la deuxième borne du condensateur 33 est reliée à la masse. Ce modèle 25 modélise le couplage inductif et capacitif de la ligne L1 avec d'autres lignes et avec le substrat du circuit 1, les flèches 41 et 42 représentant les inductances mutuelles entre lignes. 10 Les valeurs des éléments passifs 29-33 sont calculées à partir de la longueur de la ligne L1, du type de métal de cette ligne L1, et des interconnexions des cellules entre elles. Des algorithmes connus utilisés dans les logiciels d'extraction de layout, du type CALIBRE ou starRCXT, permettent d'extraire les valeurs des éléments passifs 29-33 pour chaque ligne du circuit 1 à partir du layout du circuit 1. Par ailleurs, dans le macro-modèle 25 de bruit ligne, on modélise les capacités d'entrée des cellules C2 et C3 cibles par des condensateurs 36 et 37. Les valeurs de ces capacités d'entrée peuvent être données par un io fichier inclus dans la CORELIB. Cette CORELIB comporte des modèles et caractéristiques des cellules, utiles aux logiciels de conception et vérification, ainsi que des données extraites de mesures et de simulations. En variante, on extrait la valeur de ces capacités d'entrée à l'aide d'une simulation SPICE reproduisant la mesure des impédances d'entrée de 15 la cellule. Plus précisément, on place la cellule C2 modélisée au niveau transistors dans un environnement de test représenté à la figure 4b. Une source 45 de courant petits signaux qui délivre un courant sinusoïdal est appliquée en entrée de C2. Et pour différentes fréquences, on mesure la tension observée sur la capacité d'entrée. 20 Pour une impédance d'entrée purement capacitive, on a U=(1/j*C*pi*f)*i, U étant la tension mesurée à l'entrée de la cellule, C la capacité du condensateur 36, f la fréquence du signal de courant appliqué en entrée de la cellule, et i l'intensité de ce courant. On peut ainsi élaborer un diagramme de Bode à partir duquel on extrait la valeur de C par 25 identification. Cette valeur dépend de l'évolution de la tension U en fonction de la fréquence du signal d'entrée. L'extraction des impédances d'entrée de la cellule s'effectue pour chaque entrée de la cellule. En outre, dans le macro-modèle 25 de bruit ligne, on modélise une variation du signal de sortie O11(t) de Cl par une source 47 de tension. 30 Comme représenté à la figure 4c, cette source de tension produit un signal 48 périodique de type PWL (Piecewise Linear) de période T. Le signal 48 possède un temps de montée RT, un temps de descente FT, ainsi qu'un rapport cyclique (rapport entre la durée à l'état haut th et la période T) ajustables. Ce signal 48 modélise ainsi une commutation de la sortie 011. 11 Comme le calcul de l'injection du bruit ligne se fait dans le domaine fréquentiel, on calcule à l'aide d'algorithmes connus la transformée de Fourier du signal 48. On obtient une partie réelle 49 et une partie imaginaire 50 du spectre fréquentiel du signal 48.
En outre, comme on considère que les cellules ne commutent pas en même temps, on peut utiliser une distribution des instants de commutation pour savoir à quel moment les cellules C1-CN commutent et injectent leur bruit à l'intérieur du circuit 1. Autrement dit, on peut modéliser l'activité de commutation en déterminant des délais d'appel moyen ou marginal d'une io configuration donnée de chaque cellule par rapport à une référence d'horloge du système. On calcule ainsi pour chaque macro-modèle de ligne le spectre de la source de bruit 47 résultant du signal PWL auquel on applique un délai d'activité correspondant au moment où le bruit est observable sur la ligne. En variante, il est possible de considérer que toutes les cellules 15 commutent en même temps. Dans ce cas, toutes les lignes L1-LN injectent en même temps les signaux de bruit qu'elles sont susceptibles de transporter. Dans une mise en oeuvre, on considère que la source 47 n'est pas parfaite de manière à modéliser des phénomènes d'injection particuliers de 20 la ligne L1. A cet effet, on modélise une résistance 51 de sortie de la cellule Cl. Cette résistance 51 est extraite à l'aide de techniques connues d'extraction d'impédance de sortie de cellules. La figure 5 montre un assemblage des différents macro-modèles d'injection de bruit avec des modèles de propagation représentant le 25 substrat, et les réseaux d'alimentation. Cet assemblage permet de définir une cartographie de bruit du circuit 1. Plus précisément, chaque cellule C1-CN est modélisée par un modèle d'injection de bruit 8.1-8.N relié au réseau d'alimentation 5-7 et à un réseau 55 d'impédances modélisant le substrat 4. Le réseau d'alimentation 5-7 est 30 relié au réseau 55. Les injections de bruit au niveau des lignes L1-LN sont modélisées par les modèles 25.1-25.N reliés au réseau 55. Pour les blocs numériques du circuit 1, on définit un macro-modèle équivalent d'injection de bruit qui modélise l'injection de bruit de courant lors des appels de courant au niveau des cellules. A cette fin, on choisit une 35 modélisation de l'activité de commutation qui définit à quel moment les 12 cellules injectent leur bruit à l'intérieur du système. Et on combine les modèles d'injection de bruit entre eux en utilisant les théorèmes classiques de Norton et Thevenin de manière à obtenir des macro-modèles équivalents 57 d'injection de bruit.
Par ailleurs, on définit des critères de choix permettant de limiter le nombre de lignes à considérer pour le calcul de bruit global dans le circuit 1. Ainsi, on peut par exemple modéliser en particulier l'injection de bruit au niveau de lignes transportant un certain type de signal, tel qu'un signal d'horloge. On parle alors de modélisation d'un arbre d'horloge (clock tree en io anglais) qui transporte les signaux qui donnent le synchronisme des différents blocs numériques du circuit 1. Dans un autre exemple, on choisit de modéliser l'injection de bruit au niveau de lignes Ll-LN transportant les signaux les plus susceptibles de commuter. Pour déterminer ces lignes, on définit un critère de probabilité de 15 commutation des cellules C1-CN qui dépend de la fonctionnalité du circuit 1. Puis on sélectionne des lignes L1-LN reliées aux cellules numériques C1-CN possédant une probabilité de commutation supérieure à un seuil compris entre 0 et 1 et on modélise ces lignes. En général, on sélectionne les lignes connectées aux cellules numériques C1-CN qui possèdent la plus forte 20 probabilité de commutation, c'est-à-dire une probabilité supérieure à 0.7. Pour définir la probabilité de commutation, on utilise un simulateur comportemental exploitant un modèle VHDL, VERILOGou VITAL et on teste de manière exhaustive ou pseudo-exhaustive (parmi un échantillon de combinaisons) des combinaisons possibles des signaux appliqués à des 25 entrées primaires du circuit 1, c'est-à-dire aux entrées auxquelles un signal extérieur au circuit peut être appliqué. En fonction de patterns de test des signaux d'entrée (motifs des signaux d'entrée), on détermine la probabilité pour qu'une cellule ait un signal de sortie qui commute. En variante, pour déterminer les lignes Ll-LN transportant les signaux 30 les plus susceptibles de commuter, on résout un graphe de probabilités de commutation des cellules établies à partir d'un modèle de comportement statistique des cellules du système, et on détermine les probabilités de commutation en fonction de cette résolution de graphe. Dans un autre exemple, on choisit de modéliser l'injection de bruit au 35 niveau des lignes Ll-LN les plus grandes du circuit, donc les plus 13 susceptibles d'injecter du bruit dans le circuit. Dans une mise en oeuvre, on modélise les lignes dont la longueur est supérieure à un seuil, ce seuil étant une valeur arbitraire comprise entre la longueur minimale et la longueur maximale des lignes. Ce seuil peut également être défini par rapport à la moyenne de la longueur des lignes du système. Dans un autre exemple, on choisit de modéliser l'injection de bruit au niveau des lignes L1-LN les plus proches des blocs analogiques 3 du circuit, ces lignes étant à priori les plus susceptibles de perturber ces blocs analogiques. io Les critères de choix pour la modélisation de l'injection de bruit au niveau des lignes peuvent être utilisés seuls ou en combinaison. En outre, dans une mise en oeuvre, on calcule des macro-modèles équivalents d'injection de bruit pour les lignes parallèles entre elles qui forment un bus de données. On définit ainsi de préférence un modèle 15 d'injection par bus de données. Dans la pratique, pour calculer ce modèle équivalent de ligne, on regroupe les éléments de ligne en faisant une somme des résistances, une somme des inductances et une mise en parallèle des capacités des macro-modèles des lignes parallèles entre elles. Bien entendu, les différentes étapes du procédé selon l'invention 20 peuvent être mises en oeuvre par un circuit électronique ou à l'aide d'un logiciel exécuté par un ordinateur, le logiciel étant enregistré sur un support du type disquette, CD, DVD, mémoire USB, ou tout autre support équivalent. L'invention s'étend au procédé de fabrication de circuits comprenant une étape préalable de modélisation du bruit selon l'invention, ainsi qu'au logiciel 25 permettant la mise en oeuvre de l'invention.

Claims (15)

REVENDICATIONS
1 - Procédé de modélisation du bruit injecté dans un système (1) mixte de type numérique et analogique, et/ou radio-fréquentiel pour la conception de tels systèmes, ce système comportant des cellules de type analogique (Al-AN) et numérique (C1-CN), chacune de ces cellules réalisant une fonction particulière, ces cellules (C1-CN) étant reliées entre elles par des lignes (Ll-LN), chaque ligne (Ll-LN) reliant une sortie (011) d'une cellule source (Cl) à une entrée d'une cellule cible (C2, C3) et transportant un io signal de la cellule source (Cl) vers la cellule cible (C2-C3), ce procédé comportant l'étape suivante : - modéliser l'injection de bruit dans le système (1) au niveau de cellules numériques (C1-CN) à l'aide de macro-modèles cellules (8, 8.1-8.N), ces macro-modèles cellules comportant des éléments passifs (R1-R4, Z1- 15 Z6) et des éléments actifs (IPvdd, IPgnd, IBsub, IBcais) pour modéliser un bruit de commutation injecté dans le système, ce bruit de commutation étant lié à la commutation des cellules numériques (Cl -ON), caractérisé en ce qu'il comporte en outre l'étape suivante : - modéliser l'injection de bruit dans le système (1) au niveau des 20 lignes (Ll-LN) du système à l'aide de macro-modèles lignes (25, 25.1-25.N), ces macro-modèles lignes modélisant notamment le bruit résultant du changement d'état des signaux transportés sur les lignes (L1-LN).
2 - Procédé selon la revendication 1, caractérisé en ce que : - le système (1) est un circuit (1) intégré, les cellules (Al-AN, C1-CN) 25 étant réalisées sur un substrat (4) de ce circuit, - les macro-modèles lignes (25, 25.1-25.N) comportant des éléments actifs (47) et passifs (29-33, 36, 37) pour modéliser notamment le bruit résultant du couplage des lignes entre elles et avec le substrat (4) du circuit.
3 - Procédé selon l'une des revendications 1 à 2, caractérisé en ce 30 que : - chaque macro-modèle ligne (25, 25.1-25.N) comporte des résistances (29, 30), des inductances propre et mutuelle (31, 32, 41, 42), et un condensateur (33) modélisant une impédance des lignes (Ll-LN), des valeurs de ces éléments (29-33) dépendant notamment de la longueur de la 15 ligne (L1-LN), d'un type de métal de la ligne (L1-LN), la valeur des inductances mutuelles dépendant des lignes en regard de la ligne modélisée.
4 - Procédé selon l'une des revendications 1 à 3, caractérisé en ce que : - chaque macro-modèle ligne (25, 25.1-25.N) comporte une source de tension (47) modélisant les changements d'état périodiques du signal de sortie de la cellule source (Cl) dont la sortie (S11) est reliée à la ligne (L1) que le macro-modèle ligne modélise.
5 - Procédé selon la revendication 4, caractérisé en ce que : io - la source de tension (47) qui modélise la variation du signal de sortie de la cellule source produit un signal périodique de type PWL (48) présentant des temps de montée (RT), des temps de descente (FT), ainsi qu'un rapport cyclique ajustables.
6 - Procédé selon l'une des revendications 1 à 5, caractérisé en ce 15 que: - chaque macro-modèle ligne comporte un condensateur (36, 37) modélisant une capacité d'entrée de la cellule cible (C2, C3) dont l'entrée (121, 131) est reliée à la ligne que le macro-modèle ligne modélise.
7 - Procédé selon la revendication 6, caractérisé en ce que pour 20 extraire les valeurs des capacités (36-37) modélisant les impédances d'entrée des cellules cibles (C2, C3), il comporte les étapes suivantes : - appliquer un signal de courant sinusoïdal sur une entrée (I21-12M) de la cellule cible (C2), et - mesurer, pour différentes fréquences du signal de courant, la tension 25 observable sur l'entrée de la cellule cible, et -calculer la capacité du condensateur à partir de l'évolution de cette tension en fonction de la fréquence du signal de courant.
8 - Procédé selon l'une des revendications 1 à 7, caractérisé en ce qu'il comporte l'étape suivante : 30 - sélectionner des lignes (L1-LN) qui transportent un signal d'horloge et modéliser ces lignes.
9 - Procédé selon l'une des revendications 1 à 8, caractérisé en ce qu'il comporte l'étape suivante : 16 - sélectionner des lignes (L1-LN) dont la longueur est supérieure à un seuil, ce seuil étant compris entre la plus petite longueur de ligne et la plus grande longueur de ligne et modéliser ces lignes.
10 - Procédé selon l'une des revendications 1 à 9, caractérisé en ce qu'il comporte l'étape suivante : - sélectionner des lignes (L1-LN) reliées aux cellules numériques (C1-CN) possédant une probabilité de commutation supérieure à un seuil compris entre 0 et 1 et modéliser ces lignes.
11 - Procédé selon la revendication 10, caractérisé en ce que pour io déterminer les probabilités de commutation des cellules, il comporte l'étape suivante : - réaliser, dans un environnement de simulation, un test exhaustif ou pseudo-exhaustif des combinaisons possibles de signaux appliqués à des entrées primaires des cellules numériques, ces entrées primaires étant les 15 entrées auxquelles un signal extérieur au circuit peut être appliqué, et déterminer les probabilités de commutation en fonction de ces combinaisons, ou - résoudre un graphe de probabilités de commutation des cellules établies à partir d'un modèle de comportement statistique des cellules du 20 système, et déterminer les probabilités de commutation en fonction de cette résolution de graphe.
12 - Procédé selon l'une des revendications 1 à 11, caractérisé en ce qu'il comporte l'étape suivante : - modéliser le bruit injecté au niveau des lignes (L1-LN) les plus 25 proches des cellules analogiques (Al-AN).
13 - Procédé selon l'une des revendications 1 à 12, caractérisé en ce qu'il comporte l'étape suivante : - combiner les macro-modèles lignes (25, 25.1-25.N) modélisant une injection de bruit au niveau des lignes parallèles entre elles dans le cas où 30 elles forment un bus de données pour obtenir un macro-modèle équivalent, ce macro-modèle équivalent modélisant une injection de bruit au niveau de ce bus de données.
14 - Procédé de fabrication de circuits comprenant une étape préalable de modélisation du bruit selon l'une des revendications 35 précédentes.17
15 - Dispositif apte à mettre en oeuvre le procédé selon l'une des revendications 1 à 14.
FR0652642A 2006-06-26 2006-06-26 Procede de modelisation du bruit injecte dans un systeme electronique Expired - Fee Related FR2902910B1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR0652642A FR2902910B1 (fr) 2006-06-26 2006-06-26 Procede de modelisation du bruit injecte dans un systeme electronique
US12/308,782 US20110029298A1 (en) 2006-06-26 2007-06-26 Method of modelling noise injected into an electronic system
JP2009517350A JP2009541891A (ja) 2006-06-26 2007-06-26 電子システムに注入されるノイズをモデル化する方法
PCT/FR2007/051536 WO2008001010A2 (fr) 2006-06-26 2007-06-26 Procédé de modélisation du bruit injecté dans un système électronique

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0652642A FR2902910B1 (fr) 2006-06-26 2006-06-26 Procede de modelisation du bruit injecte dans un systeme electronique

Publications (2)

Publication Number Publication Date
FR2902910A1 true FR2902910A1 (fr) 2007-12-28
FR2902910B1 FR2902910B1 (fr) 2008-10-10

Family

ID=37909265

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0652642A Expired - Fee Related FR2902910B1 (fr) 2006-06-26 2006-06-26 Procede de modelisation du bruit injecte dans un systeme electronique

Country Status (4)

Country Link
US (1) US20110029298A1 (fr)
JP (1) JP2009541891A (fr)
FR (1) FR2902910B1 (fr)
WO (1) WO2008001010A2 (fr)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2903794B1 (fr) * 2006-07-13 2008-09-05 Coupling Wave Solutions Cws Sa Procede de modelisation de l'activite de commutation d'un circuit numerique
US9569577B2 (en) 2014-10-15 2017-02-14 Freescale Semiconductor, Inc. Identifying noise couplings in integrated circuit
WO2020194674A1 (fr) * 2019-03-28 2020-10-01 株式会社図研 Dispositif de traitement d'informations, programme, et procédé de simulation
KR102610069B1 (ko) * 2021-01-25 2023-12-06 에스케이하이닉스 주식회사 파워 보상 평가 장치 및 파워 보상 평가 시스템
US11762506B2 (en) 2022-01-24 2023-09-19 Microsoft Technology Licensing, Llc Handling noise interference on an interlink

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1134676A1 (fr) * 2000-03-17 2001-09-19 Interuniversitair Microelektronica Centrum Vzw Dispositif, procédé et produit logiciel pour déterminer le bruit dans des systèmes à signaux mixtes
US6349272B1 (en) * 1999-04-07 2002-02-19 Cadence Design Systems, Inc. Method and system for modeling time-varying systems and non-linear systems
US6526549B1 (en) * 2000-09-14 2003-02-25 Sun Microsystems, Inc. Hierarchical parasitic capacitance extraction for ultra large scale integrated circuits
US20050086615A1 (en) * 2003-10-21 2005-04-21 Anand Minakshisundaran B. Computer aided design method and apparatus for modeling and analyzing on-chip interconnect structures
US20060080627A1 (en) * 2004-10-08 2006-04-13 Fujitsu Limited Crosstalk-aware timing analysis

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3184108B2 (ja) * 1997-01-28 2001-07-09 日本電気アイシーマイコンシステム株式会社 半導体集積回路の自動レイアウト方法
JPH1145294A (ja) * 1997-07-28 1999-02-16 Fujitsu Ltd ノイズ解析方法及びノイズ解析装置
US6556962B1 (en) * 1999-07-02 2003-04-29 Intel Corporation Method for reducing network costs and its application to domino circuits
JP3676130B2 (ja) * 1999-07-26 2005-07-27 松下電器産業株式会社 半導体集積回路の設計方法
JP2002197135A (ja) * 2000-12-22 2002-07-12 Nec Eng Ltd 半導体集積回路のレイアウト設計システム
US6687883B2 (en) * 2000-12-28 2004-02-03 International Business Machines Corporation System and method for inserting leakage reduction control in logic circuits
JP2004185374A (ja) * 2002-12-04 2004-07-02 Matsushita Electric Ind Co Ltd クロストークチェック方法
US7319946B2 (en) * 2002-10-21 2008-01-15 International Business Machines Corporation Method for on-chip signal integrity and noise verification using frequency dependent RLC extraction and modeling techniques
US7882464B1 (en) * 2005-02-14 2011-02-01 Cadence Design Systems, Inc. Method and system for power distribution analysis
US7246335B2 (en) * 2005-02-15 2007-07-17 Fujitsu Limited Analyzing substrate noise
US7480879B2 (en) * 2005-09-19 2009-01-20 Massachusetts Institute Of Technology Substrate noise tool

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6349272B1 (en) * 1999-04-07 2002-02-19 Cadence Design Systems, Inc. Method and system for modeling time-varying systems and non-linear systems
EP1134676A1 (fr) * 2000-03-17 2001-09-19 Interuniversitair Microelektronica Centrum Vzw Dispositif, procédé et produit logiciel pour déterminer le bruit dans des systèmes à signaux mixtes
US6526549B1 (en) * 2000-09-14 2003-02-25 Sun Microsystems, Inc. Hierarchical parasitic capacitance extraction for ultra large scale integrated circuits
US20050086615A1 (en) * 2003-10-21 2005-04-21 Anand Minakshisundaran B. Computer aided design method and apparatus for modeling and analyzing on-chip interconnect structures
US20060080627A1 (en) * 2004-10-08 2006-04-13 Fujitsu Limited Crosstalk-aware timing analysis

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
ALBERT E RUEHLI ET AL: "Progress in the Methodologies for the Electrical Modeling of Interconnects and Electronic Packages", PROCEEDINGS OF THE IEEE, IEEE. NEW YORK, US, vol. 89, no. 5, May 2001 (2001-05-01), XP011044505, ISSN: 0018-9219 *
CHARY S ET AL: "Analog Macromodeling for Combined Resistive Vias, Resistive Bridges, and Capacitive Crosstalk Delay Faults", VLSI DESIGN, 2006. HELD JOINTLY WITH 5TH INTERNATIONAL CONFERENCE ON EMBEDDED SYSTEMS AND DESIGN., 19TH INTERNATIONAL CONFERENCE ON HYDERABAD, INDIA 03-07 JAN. 2006, PISCATAWAY, NJ, USA,IEEE, 3 January 2006 (2006-01-03), pages 818 - 823, XP010883504, ISBN: 0-7695-2502-4 *
KENNETH L SHEPARD ET AL: "Harmony: Static Noise Analysis of Deep Submicron Digital Integrated Circuits", IEEE TRANSACTIONS ON COMPUTER AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, IEEE SERVICE CENTER, PISCATAWAY, NJ, US, vol. 18, no. 8, August 1999 (1999-08-01), XP011007734, ISSN: 0278-0070 *
NISHATH K VERGHESE ET AL: "Computer-Aided Design Considerations for Mixed-Signal Coupling in RF Integrated Circuits", IEEE JOURNAL OF SOLID-STATE CIRCUITS, IEEE SERVICE CENTER, PISCATAWAY, NJ, US, vol. 33, no. 3, March 1998 (1998-03-01), XP011060699, ISSN: 0018-9200 *
OWENS B ET AL: "Strategies for simulation, measurement and suppression of digital noise in mixed-signal circuits", PROCEEDINGS OF THE IEEE 2003 CUSTOM INTEGRATED CIRCUITS CONFERENCE. (CICC 2003). SAN JOSE, CA, SEPT. 21 - 24, 2003, IEEE CUSTOM INTEGRATED CIRCUITS CONFERENCE.CICC, NEW YORK, NY : IEEE, US, vol. CONF. 25, 21 September 2003 (2003-09-21), pages 361 - 364, XP010671233, ISBN: 0-7803-7842-3 *
PANDINI D ET AL: "Reduced order macromodel of coupled interconnects for timing and functional verification of sub-half-micron IC designs", DESIGN AUTOMATION CONFERENCE 1998. PROCEEDINGS OF THE ASP-DAC '98. ASIA AND SOUTH PACIFIC YOKOHAMA, JAPAN 10-13 FEB. 1998, NEW YORK, NY, USA,IEEE, US, 10 February 1998 (1998-02-10), pages 45 - 50, XP010275926, ISBN: 0-7803-4425-1 *
VERGHESE N K ET AL: "Substrate coupling in mixed-mode and RF integrated circuits", ASIC CONFERENCE AND EXHIBIT, 1997. PROCEEDINGS., TENTH ANNUAL IEEE INTERNATIONAL PORTLAND, OR, USA 7-10 SEPT. 1997, NEW YORK, NY, USA,IEEE, US, 7 September 1997 (1997-09-07), pages 297 - 303, XP010243410, ISBN: 0-7803-4283-6 *

Also Published As

Publication number Publication date
JP2009541891A (ja) 2009-11-26
FR2902910B1 (fr) 2008-10-10
WO2008001010A2 (fr) 2008-01-03
WO2008001010A3 (fr) 2008-03-27
US20110029298A1 (en) 2011-02-03

Similar Documents

Publication Publication Date Title
FR2897178A1 (fr) Procede d'estimation d'un bruit genere dans un systeme electronique et procede de test d'immunite au bruit associe
Cuviello et al. Fault modeling and simulation for crosstalk in system-on-chip interconnects
Kahng et al. SI for free: machine learning of interconnect coupling delay and transition effects
EP1134676B1 (fr) Dispositif, procédé et produit logiciel pour déterminer le bruit dans des systèmes à signaux mixtes
CN106291324B (zh) 一种片上差分时延测量系统及回收集成电路识别方法
US20110173580A1 (en) Nonlinear Driver Model For Multi-Driver Systems
FR2902910A1 (fr) Procede de modelisation du bruit injecte dans un systeme electronique
FR2822263A1 (fr) Systeme et procede de determination de la sensibilite au bruit d'un circuit integre
EP1907961A2 (fr) Procede et appareil d'aide a la conception de circuits integres
FR2990283A1 (fr) Bibliotheque de cellules et procede de conception d'un circuit integre asynchrone
FR2844373A1 (fr) Procede d'analyse de couplage d'interconnexion dans les circuits vlsi
FR2903794A1 (fr) Procede de modelisation de l'activite de commutation d'un circuit numerique
EP3025161B1 (fr) Procede automatise d'analyse d'une carte portant plusieurs composants de type fpga
US10878155B2 (en) System and method for estimating leakage power of circuit design at early stage
Song et al. Novel target-impedance extraction method-based optimal PDN design for high-performance SSD using deep reinforcement learning
EP3443369B1 (fr) Systeme et procede de test d'un circuit integre
Lee et al. Dynamic IR drop estimation at gate level with standard library information
WO2009071782A2 (fr) Procede pour modeliser la sensibilite d'une cellule de type analogique et/ou radio-frequentielle et logiciel mettant en oeuvre ce procede
WO2013003834A2 (fr) Définition de temps d'établissement et du temps de maintien de bascules en fonction du rendement
Pagliarini Reliability analysis methods and improvement techniques applicable to digital circuits
Sowmya et al. Characterization and hierarchical static timing analysis of mixed-signal design
Pan et al. Dynamic Simulation of Power Consumption for Model Based Design of Mixed-Signal Systems
Hanken et al. Simulation and modeling of substrate noise generation from synchronous and asynchronous digital logic circuits
Weng et al. Timing analysis considering IR drop waveforms in power gating designs
Wu et al. Characterization of supply and substrate noises in CMOS digital circuits

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20140228