FR2890067A1 - Procede de scellement ou de soudure de deux elements entre eux - Google Patents

Procede de scellement ou de soudure de deux elements entre eux Download PDF

Info

Publication number
FR2890067A1
FR2890067A1 FR0552612A FR0552612A FR2890067A1 FR 2890067 A1 FR2890067 A1 FR 2890067A1 FR 0552612 A FR0552612 A FR 0552612A FR 0552612 A FR0552612 A FR 0552612A FR 2890067 A1 FR2890067 A1 FR 2890067A1
Authority
FR
France
Prior art keywords
sealing
sealing material
welding
wettability
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0552612A
Other languages
English (en)
Other versions
FR2890067B1 (fr
Inventor
Francois Marion
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR0552612A priority Critical patent/FR2890067B1/fr
Priority to EP06808248A priority patent/EP1919822A1/fr
Priority to JP2008528559A priority patent/JP2009506565A/ja
Priority to PCT/FR2006/050807 priority patent/WO2007026093A1/fr
Publication of FR2890067A1 publication Critical patent/FR2890067A1/fr
Application granted granted Critical
Publication of FR2890067B1 publication Critical patent/FR2890067B1/fr
Priority to US12/013,624 priority patent/US7772041B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/002—Aligning microparts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/032—Gluing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Wire Bonding (AREA)

Abstract

Ce procédé de soudure ou de scellement de deux éléments entre eux positionnés au sein d'une enceinte au sein de laquelle règne le vide ou une atmosphère contrôlée, consiste :- à réaliser sur les surfaces en regard des éléments à souder, une zone de mouillabilité 10, 11; dont l'une 11 est constituée d'une couche d'or et présente une surface S2 supérieure à la surface S1 de l'autre zone de mouillabilité ;- à déposer sur l'une 10 de ces zones une quantité de matériau de scellement appropriée, ledit matériau étant constitué d'indium ;- à mettre en contact la zone de mouillabilité 11 de l'autre élément sur ledit matériau ainsi déposé ;- à élever la température de l'enceinte au sein de laquelle sont positionnés les éléments à souder ou à sceller, jusqu'à atteindre au moins 250 °C sous atmosphère non oxydante, pour assurer le scellement effectif des deux éléments entre eux par effet de refusion.

Description

PROCEDE DE SCELLEMENT OU DE SOUDURE DE DEUX ELEMENTS ENTRE EUX. DOMAINE DE
L'INVENTION
L'invention concerne le domaine de la microélectronique, et plus particulièrement celui des techniques d'hybridation et de soudure, notamment étanche et hermétique d'un capot ou d'un boîtier de protection sur des composants actifs, électriques ou électroniques.
L'invention se rattache donc au domaine plus général des microcomposants, plus classiquement dénommés puces électroniques, mais également aux microcapteurs, micro-actuateurs, tels que les MEMs (selon l'expression anglosaxonne Micro Electro-mechanical System) etc....
ETAT ANTERIEUR DE LA TECHNIQUE
Les microcomposants dont il est question dans la présente invention, sont classiquement déposés sur un substrat de nature appropriée, par exemple de type semi-conducteur (silicium monocristallin, saphir, etc) pour des composants électroniques.
Ces substrats sont munis de pistes conductrices de l'électricité, qui rayonnent à partir du microcomposant en direction de la périphérie du substrat, afm de permettre outre l'alimentation électrique du composant, le cas échéant, requise, également et surtout le traitement et l'exploitation des signaux que ledit composant est appelé à générer, ou encore le pilotage des fonctions qu'il incorpore.
Dans certains cas, ces composants sont encapsulés au sein d'une structure de type boîtier ou capot de protection ou équivalent, qui permet d'assurer une protection contre les chocs, la corrosion, les rayons électromagnétiques parasites, etc. Ce capot ou boîtier peut en outre intégrer une fenêtre transparente à un rayonnement électromagnétique à détecter par ledit composant, ou intégrer une ou plusieurs lentilles de concentration dudit rayonnement au niveau du composant.
Certains de ces microcomposants nécessitent pour leur fonctionnement de travailler sous vide ou sous atmosphère contrôlée (pression, gaz neutre, etc.) ou de manière étanche par rapport à l'atmosphère ambiante. De fait, le boîtier ou capot précité est mis à contribution afm de défmir une cavité au-dessus dudit composant, renfermant l'atmosphère contrôlée ou un vide plus ou moins poussé.
Dans le cas particulier de ces microcomposants encapsulés, différents problèmes techniques viennent se greffer lors de leur réalisation.
Tout d'abord, intervient la qualité de l'herméticité de la liaison capot ou boîtier avec le composant pour s'assurer de l'isolation effective dudit composant par rapport aux agents extérieurs, et ce, de manière indépendante de la nature de l'atmosphère alors emprisonnée dans le volume défini.
Il convient ensuite de pouvoir contrôler la nature de l'atmosphère confinée dans ledit volume, imposant de fait que cette atmosphère soit communiquée au sein de ce volume préalablement au scellement, et de manière générale à la fixation du capot sur le composant.
Différentes techniques ont été mises en oeuvre à ce jour pour permettre la réalisation 15 d'une telle encapsulation d'un composant électrique ou électronique.
Parmi celles-ci, figure le principe du soudage wafer sur wafer (wafer étant l'expression anglo-saxonne consacrée pour désigner une plaquette d'un substrat semi-conducteur). On vient ainsi coiffer le wafer contenant le ou les composants électriques ou électroniques avec un autre wafer dans lequel ont déjà usinées un ou plusieurs cavités propres à définir le volume à confiner.
La fixation intervient par soudage, notamment anodique, par fusion ou par scellement par frittage du verre. Le principe ainsi mis en oeuvre, s'il donne satisfaction sur le plan de l'étanchéité, en revanche présente quelques difficultés s'agissant de la connectique. En effet, l'accès aux plots d'interconnexion ou pads pour permettre le soudage des fils de connectique s'avère complexe, de sorte que la topologie susceptible d'être mise en oeuvre est limitée. Au demeurant, une haute température de soudage étant généralement requise, ce sorte que cela limite de manière assez drastique le nombre de composants électroniques susceptibles d'être mis en oeuvre au sein des volumes ainsi définis.
Une autre alternative consiste à réaliser des capots par dépôt de couches minces. Ainsi, une cavité pour composant actif est formée sur un wafer, puis bouchée en utilisant des techniques de scellement en couches minces. Par exemple, on fait croître une couche par LPCVD ( Low Pressure Chemical Vapor Deposition ) ou simplement en recouvrant la cavité.
Les dimensions du capot peuvent se réduire à celles du composant actif. Si cette technique est certes complexe à mettre en oeuvre, elle présente cependant l'avantage de pouvoir sceller collectivement de nombreux wafers comportant des composants actifs de très petites dimensions.
Enfm, une autre technique consiste à souder un capot ou boîtier sur un wafer, en mettant en oeuvre soit des puces - capot, c'est-à-dire que chaque composant actif reçoit un capot, soit encore par la mise en oeuvre d'une puce plus large, susceptible de recouvrir plusieurs composants actifs sur un seul wafer.
Cette technique s'effectue classiquement sur plusieurs étapes: elle consiste à aligner le ou les capots au-dessus des composants, le tout au sein d'une enceinte propre à assurer une atmosphère contrôlée ou au contraire une enceinte sous vide, puis à sceller le ou les capots sur le(s) composant(s) selon des technologies connues de l'homme du métier, mettant notamment en oeuvre un joint de soudure réalisé par exemple en indium ou en alliage étain/plomb.
On conçoit aisément que, dès lors qu'une multiplicité de ce type d'opérations doit être effectuée, ou que l'on mette en oeuvre un support multi - composants, l'installation destinée à assurer ces opérations devient très complexe, attendu que l'ensemble de celles-ci doit être opéré au sein de l'enceinte assurant comme déjà dit le maintien de l'atmosphère contrôlée ou le maintien sous vide. En outre, une telle opération est fortement consommatrice de temps puisqu'elle doit se répéter autant de fois qu'il y a de capots à sceller. Ce faisant, le coût induit s'avère important.
Afm d'optimiser cette durée, on a proposé une solution dans le document FR 2 780 200, qui illustre dans l'une de ses formes de réalisation la mise en oeuvre d'un composant électrique encapsulé. On a représenté en relation avec les figures 1 à 3, cette forme de réalisation particulière ainsi décrite.
Ainsi, sur un wafer 1 réalisé par exemple en silicium, est rapporté par les techniques classiques un composant électronique 3. Sur la surface supérieure 4 du wafer 1 et à la périphérie du composant électronique 3 est réalisée une surface ou zone de mouillabilité 5, destinée à recevoir un cordon de soudure 8 réalisé en indium ou en un alliage étain/plomb.
Ce document mentionne également la présence d'une calle constituée de billes 7, également réalisées en un matériau thermofusible, avantageusement identique à celui constitutif du cordon de soudure 8, et sur lesquelles repose un capot 2, propre à défmir, avec le wafer 1 et le cordon de soudure 8, la cavité recherchée 9 contenant l'atmosphère contrôlée ou au contraire le vide.
Afm de ménager au sein de ladite cavité 9 l'atmosphère souhaitée, les billes 7 définissant la calle supportant le capot 2 sont positionnées à l'extérieur du cordon de soudure, l'ensemble étant placé au sein d'une enceinte au sein de laquelle règne l'atmosphère contrôlée souhaitée ou le vide. Une simple élévation de température, suffisante pour faire fondre le matériau constitutif des billes 7 et du cordon de soudure 8, permet d'induire l'abaissement du capot 2 jusqu'à ce que ce dernier entre en contact avec ledit cordon de soudure, afm d'assurer la fermeture étanche de la cavité ainsi définie.
Dans la pratique, les billes 7 sont également positionnées sur une surface de mouillabilité 6. De même, afm de favoriser le contact, et surtout l'étanchéité, la face inférieure du capot 2 reçoit également des surfaces de mouillabilité, respectivement 5' et 6'.
Ce faisant, la mise en oeuvre d'une telle technologie permet de gagner un temps considérable par rapport au procédé précédemment décrit. Cette diminution de la durée d'encapsulation est très significative, puisque la durée de mise sous atmosphère contrôlée ou de mise sous vide est très supérieure à la durée du dépôt du capot.
Si sur le plan théorique, la solution technique proposée par ce document s'avère des plus intéressante, la mise en oeuvre des techniques de capotage par cordon de soudure de type capot sur wafer impose la réalisation de l'opération de scellement effectif du capot sous atmosphère contrôlée.
L'utilisation de flux de soudure est donc prohibée, car la pratique montre qu'un tel flux engendre la présence proscrite de résidus de flux non nettoyables en fm de soudure, en raison même de l'herméticité du scellement opéré.
Au surplus, lorsque l'on effectue ce scellement ou cette soudure sous vide, il n'est pas envisageable d'utiliser un flux, attendu que celui-ci dégaze en général lors de l'élévation de température engendrant la fusion pour réaliser la soudure.
Afm de réaliser une telle soudure sans flux, on a proposé de réaliser le capotage par thermocompression. Cette technique consiste à effectuer le pressage à une température inférieure à la température de fusion du matériau de soudure. Ledit matériau se retrouve généralement des deux cotés avant l'opération de soudure.
Cette technique particulière s'avère coûteuse et en outre consommatrice de temps puisque le caractère collectif du scellement est difficile, voire impossible.
On a également proposé afm de solutionner ce problème, de mettre en oeuvre un 10 matériau de soudure inoxydable.
On souhaite cependant qu'un tel matériau soit d'un coût de mise en oeuvre réduit, notamment au regard du coût engendré par l'utilisation de l'alliage or/étain AuSn, et qu'en outre, les propriétés mécaniques de la structure fmale permette une excellente fiabilité du dispositif fmal, susceptible notamment de résister aux excursions thermiques.
Or, l'alliage AuSn est un matériau à fort module d'Young, donc ne satisfaisant pas à cette exigence en termes de propriétés mécaniques.
En d'autres termes, tant les technologies que les matériaux connus de l'art antérieur ne permettent pas de satisfaire le but recherché par la présente invention.
EXPOSE DE L'INVENTION La présente invention vise donc un procédé de soudure ou de scellement, alliant à la fois un faible coût de mise en oeuvre, et une fiabilité optimisée du composant fmal.
Ce procédé de soudure ou de scellement de deux éléments entre eux positionnés au sein d'une enceinte au sein de laquelle règne le vide ou une atmosphère contrôlée, consiste: - à réaliser sur les surfaces en regard des éléments à souder, une zone de mouillabilité, également dénommée surface d'accroche; - à déposer sur l'une de ces zones une quantité de matériau de scellement appropriée; - à mettre en contact la zone de mouillabilité de l'autre élément sur ledit matériau ainsi déposé ; - à élever la température de l'enceinte au sein de laquelle sont positionnés les éléments à souder ou à sceller, jusqu'à atteindre au moins la température de fusion du matériau de scellement, pour assurer le scellement effectif des deux éléments entre eux par effet de refusion,.
Selon l'invention: - la zone de mouillabilité de l'élément n'ayant pas reçu le matériau de scellement ou de soudure est constituée d'une couche d'or; - la surface de la zone de mouillabilité de l'élément positionné au contact du matériau de scellement est supérieure à la surface de la zone de mouillabilité sur laquelle est déposée ledit matériau (couche dite UBM pour l'expression anglo- saxonne Under Bump Metallization ) ; - le matériau de scellement est constitué d'indium; -et la fusion dudit matériau de scellement afm d'aboutir au scellement effectif des deux éléments entre eux intervient à une température supérieure à 250 C sous atmosphère non oxydante, et avantageusement supérieure à 300 C.
En d'autres termes, l'invention consiste à mettre en oeuvre ces quatre conditions cumulatives, ce qui permet d'utiliser comme matériau de scellement un cordon d'indium, dont, de manière connue, les coûts en matière première sont très nettement inférieurs à ceux de l'alliage or/étain, et ce typiquement d'un facteur 10.
Au surplus, l'indium est un matériau tendre ou relativement ductile, et ses propriétés mécaniques permettent: - de relaxer de manière drastique les contraintes post-soudure entre les éléments assemblés; - de développer une fiabilité accrue par rapport aux soudures à base d'or, notamment en relation avec les cyclages thermiques auxquels sont confrontés les détecteurs mettant en oeuvre une telle technologie, ces cyclages thermiques étant bien connus pour générer des cisaillements et donc des défaillances rapides, en raison des différences de coefficients de dilatation thermique entre les matériaux mis en oeuvre.
Selon une caractéristique avantageuse de l'invention, la surface de la zone de mouillabilité, et notamment sa largeur lorsqu'il s'agit d'un ruban, de l'élément positionné sur le matériau de scellement, est au moins une fois et demi supérieure à celle de la surface ou de la dimension correspondante de la zone de mouillabilité sous-jacente UBM.
Selon une autre caractéristique avantageuse de l'invention, la température de refusion assurant le scellement effectif des deux éléments entre eux est supérieur à 300 C.
BREVE DESCRIPTION DES DESSINS
La manière dont l'invention peut être réalisée et les avantages qui en découlent ressortiront mieux des exemples de réalisation qui suivent, donnés à titre indicatif et non limitatif à l'appui des figures annexées.
Comme déjà dit, les figures 1, 2 et 3 illustrent l'état antérieur de la technique, les figures 1 et 3 étant des représentations schématiques en section d'un substrat support et d'un capot, respectivement préalablement et postérieurement à l'élévation de température entraînant la refusion du cordon de scellement, la figure 2 étant une vue schématique de la face supérieure du substrat.
La figure 4 est également une vue en section d'un détail de l'état antérieur de la technique.
La figure 5 est une représentation schématique en section d'un détail du principe général de l'invention, dont la figure 6 est une vue schématique en section d'un capot préalablement à son scellement sur wafer.
DESCRIPTION DETAILLEE DE L'INVENTION
La figure 4 est une vue en section visant à illustrer de manière plus détaillée l'état antérieur de la technique.
On peut ainsi observer que les surfaces S1 et S2 respectivement de la couche de métallisation 5 dite UBM réalisée sur le substrat 1 et de la zone de mouillabilité 5' réalisée sur la face inférieure du capot sont sensiblement de mêmes dimensions. Dans cet exemple, le cordon de soudure 8, ou de manière générale, le matériau de scellement est constitué d'un alliage or/étain AuSn.
On s'est largement appesanti sur les inconvénients liés à la mise en oeuvre d'un tel matériau de scellement, de sorte qu'il n'y a pas lieu ici d'y revenir plus en détail.
La figure 5 qui illustre l'invention, vise très clairement à indiquer les différentes caractéristiques qui lui sont propres.
Là encore, des zones de mouillabilité 10 et 11 sont mises en oeuvre. Dans la présente invention cependant, ces zones de mouillabilité sont constituées d'or, à l'exclusion de tout autre matériau. Ces couches d'or surmontent une couche faisant fonction de barrière et d'accroche, typiquement réalisée en alliage à base de titane, tel qu'en TiNi, TiW, TiPd, etc. La réalisation des ces zones s'effectue de manière classique à l'aide des technologies parfaitement connues de l'homme du métier, de sorte qu'il n'y a pas lieu de les décrire ici plus en détail.
Cependant, et selon l'une des caractéristiques de l'invention, les dimensions des zones de mouillabilité 10 et 11, respectivement recevant le cordon de soudure 8 et réalisée sur le capot 2 sont de géométrie différente.
De plus, et selon une autre caractéristique de l'invention, le matériau de scellement est constitué d'indium à l'exclusion de tout autre matériau.
Il est déposé par tout moyen tel que l'évaporation, la sérigraphie, l'électrolyse voire par la technique dite d'impression métallique ou d'emboutissage décrite dans la demande de 20 brevet déposée le même jour que la présente demande.
En résumé, cette technologie permet de réduire de manière importante les coûts associés au dépôt du matériau de scellement ou de soudure en supprimant toute étape de photo-masquage, tout en permettant l'utilisation des techniques de dépôt de soudure pleine tranche disponibles.
Après dépôt, la couche d'indium peut être remise en forme sous flux désoxydant. Elle est effectuée à une température supérieure à la température de fusion de l'indium, et donc supérieur à 156 C, et avantageusement supérieure à 170 C.
Cette couche d'indium est déposée sur la zone de métallisation 10 réalisée en or, en platine ou en un autre matériau noble, et de surface S1, en l'espèce de largeur S1.
En revanche, la zone de mouillabilité 11, limitativement constituée d'or, réalisée sur la face inférieure du capot 2 présente une surface S2, et en l'espèce il s'agit d'un ruban d'une largeur S2 supérieure à la largeur S1 de la zone de métallisation 10 et typiquement plus d'une fois et demi supérieure à cette dernière.
L'opération de scellement du capot 2 sur le substrat 1 s'effectue par refusion à une température supérieure à 250 C. Elle est avantageusement supérieure à 300 C et elle est réalisée sous atmosphère non oxydante, typiquement sous vide ou sous gaz rare.
Cette température élevée permet la formation continue de composés binaires or/indium intermédiaires, susceptibles de maintenir les matériaux de la zone de contact entre le cordon de soudure 8 ou les billes ou micro-billes de connexion 7 à l'état liquide lors du processus de soudure, et ainsi favoriser l'herméticité.
Ce faisant, on dispose d'un scellement à faible prix de revient, à propriétés mécaniques améliorées, donc optimisant la fiabilité du détecteur en résultant, et permettant en outre de réaliser une herméticité collective par la mise en oeuvre de la technologie de capotage auto-aligné, telle que décrite dans le document déjà cité FR 2 780 200.
On peut ainsi réaliser le capotage sous vide de bolomètre construit sur une plaque de silicium ainsi que le capotage sous azote de composants optoélectroniques.
Il est possible, à l'instar des enseignements du document précité, de réaliser simultanément la connexion par billes fusibles (mise en oeuvre de la technologie dite flipchip ) et la réalisation d'une herméticité périphérique au moyen d'un cordon de soudure.
Cette technologie permet donc de réaliser le capotage collectif et simultané de nombreux composants réalisés sur une seule plaque de semiconducteur. Elle permet également la réalisation d'hybridation de modules à puces multiples, sans nécessiter de nettoyage de quelconque flux et sans limite de temps qui lui est intimement lié.
Ainsi, à titre exemplatif, l'invention permet la réalisation de matrices de détection infrarouge à détecteurs bolométriques sous vide sur plaque CMOS par report de capots transparent au rayonnement infrarouge, et éventuellement munis de couches getter. On peut également citer la réalisation de composants optiques hybridés sur banc silicium et capotés hermétiquement avec éventuellement la mise en oeuvre d'optiques et/ou d'intraconnexions sur le capot. Enfm, on peut mentionner la réalisation de MEMS capotées collectivement sous vide sur plaque CMOS par report de capots éventuellement munis de couches getter.

Claims (5)

REVENDICATIONS
1. Procédé de soudure ou de scellement de deux éléments entre eux positionnés au sein d'une enceinte au sein de laquelle règne le vide ou une atmosphère contrôlée, consistant: - à réaliser sur les surfaces en regard des éléments à souder, une zone de mouillabilité 10, 11; - à déposer sur l'une 10 de ces zones une quantité de matériau de scellement appropriée; - à mettre en contact la zone de mouillabilité 11 de l'autre élément sur ledit matériau ainsi déposé ; - à élever la température de l'enceinte au sein de laquelle sont positionnés les éléments à souder ou à sceller, jusqu'à atteindre au moins la température de fusion du matériau de scellement, pour assurer le scellement effectif des deux éléments entre eux par effet de refusion, caractérisé : - en ce que la zone de mouillabilité 11 de l'élément n'ayant pas reçu le matériau de scellement est constituée d'une couche d'or; - en ce que la surface S2 de la zone de mouillabilité 11 de l'élément positionné au contact du matériau de scellement est supérieure à la surface S1 de la zone de mouillabilité 10 sur laquelle est déposée ledit matériau; - en ce que le matériau de scellement est constitué d'indium; - et en ce que la fusion dudit matériau de scellement afm d'aboutir au scellement effectif des deux éléments entre eux intervient à une température supérieure à 250 C sous atmosphère non oxydante.
2. Procédé de soudure ou de scellement de deux éléments entre eux selon la revendication 1, caractérisé en ce que la surface S2 de la zone de mouillabilité 11, et notamment sa largeur lorsqu'il s'agit d'un ruban, de l'élément positionné sur le matériau de scellement, est au moins une fois et demi supérieure à la surface S1 ou à la dimension correspondante de la zone de mouillabilité sous-jacente 10 ayant reçu le matériau de scellement.
3. Procédé de soudure ou de scellement de deux éléments entre eux selon l'une des revendications 1 et 2, caractérisé en ce que la température de refusion assurant le scellement effectif des deux éléments entre eux est supérieure à 300 C.
4. Procédé de soudure ou de scellement de deux éléments entre eux selon l'une des revendications 1 à 3, caractérisé en ce que l'un des éléments est constitué par un substrat semi-conducteur, et notamment un wafer ou une plaquette intégrant un ou plusieurs composants actifs.
5. Procédé de soudure ou de scellement de deux éléments entre eux selon l'une des revendications 1 à 4, caractérisé en ce que l'un des éléments est constitué par un capot.
FR0552612A 2005-08-30 2005-08-30 Procede de scellement ou de soudure de deux elements entre eux Expired - Fee Related FR2890067B1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FR0552612A FR2890067B1 (fr) 2005-08-30 2005-08-30 Procede de scellement ou de soudure de deux elements entre eux
EP06808248A EP1919822A1 (fr) 2005-08-30 2006-08-21 Procède de scellement ou de soudure de deux éléments entre eux.
JP2008528559A JP2009506565A (ja) 2005-08-30 2006-08-21 ２つの要素を互いにシーリングまたは溶接する方法
PCT/FR2006/050807 WO2007026093A1 (fr) 2005-08-30 2006-08-21 Procède de scellement ou de soudure de deux éléments entre eux.
US12/013,624 US7772041B2 (en) 2005-08-30 2008-01-14 Method of sealing or welding two elements to one another

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0552612A FR2890067B1 (fr) 2005-08-30 2005-08-30 Procede de scellement ou de soudure de deux elements entre eux

Publications (2)

Publication Number Publication Date
FR2890067A1 true FR2890067A1 (fr) 2007-03-02
FR2890067B1 FR2890067B1 (fr) 2007-09-21

Family

ID=36581810

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0552612A Expired - Fee Related FR2890067B1 (fr) 2005-08-30 2005-08-30 Procede de scellement ou de soudure de deux elements entre eux

Country Status (5)

Country Link
US (1) US7772041B2 (fr)
EP (1) EP1919822A1 (fr)
JP (1) JP2009506565A (fr)
FR (1) FR2890067B1 (fr)
WO (1) WO2007026093A1 (fr)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2473285A (en) * 2009-09-08 2011-03-09 Astron Advanced Materials Ltd Low temperature joining process
US8393526B2 (en) * 2010-10-21 2013-03-12 Raytheon Company System and method for packaging electronic devices
JP5797779B2 (ja) * 2011-02-10 2015-10-21 エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ アンダーバンプメタライゼーションを含むｍｅｍｓデバイス
CN102371410A (zh) * 2011-09-07 2012-03-14 中国航天科技集团公司第九研究院第七七一研究所 一种在晶圆上真空钎焊制作无空洞高可靠凸点的工艺
CN102923638B (zh) * 2012-11-08 2016-02-03 姜利军 气密封装组件以及封装方法
FR3008228B1 (fr) 2013-07-02 2015-07-17 Commissariat Energie Atomique Procede d'assemblage de deux composants electroniques, de type flip-chip par recuit uv, assemblage obtenu
JP6314690B2 (ja) * 2014-06-26 2018-04-25 株式会社島津製作所 真空容器の形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6238951B1 (en) * 1993-05-28 2001-05-29 Commissariat A L'energie Atomique Process for producing a sealing and mechanical strength ring between a substrate and a chip hybridized by bumps on the substrate
US6566170B1 (en) * 1998-06-22 2003-05-20 Commissariat A L'energie Atomique Method for forming a device having a cavity with controlled atmosphere

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61206245A (ja) * 1985-03-08 1986-09-12 Sumitomo Metal Mining Co Ltd ハ−メチツクシ−ルカバ−及びその製造方法
US5448014A (en) * 1993-01-27 1995-09-05 Trw Inc. Mass simultaneous sealing and electrical connection of electronic devices
US6008071A (en) * 1995-09-20 1999-12-28 Fujitsu Limited Method of forming solder bumps onto an integrated circuit device
JP2000307016A (ja) * 1999-04-19 2000-11-02 Hitachi Ltd 半導体装置、半導体モジュール及びその製造方法
US6969667B2 (en) * 2002-04-01 2005-11-29 Hewlett-Packard Development Company, L.P. Electrical device and method of making
US6879035B2 (en) * 2003-05-02 2005-04-12 Athanasios J. Syllaios Vacuum package fabrication of integrated circuit components
US20050253282A1 (en) * 2004-04-27 2005-11-17 Daoqiang Lu Temperature resistant hermetic sealing formed at low temperatures for MEMS packages

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6238951B1 (en) * 1993-05-28 2001-05-29 Commissariat A L'energie Atomique Process for producing a sealing and mechanical strength ring between a substrate and a chip hybridized by bumps on the substrate
US6566170B1 (en) * 1998-06-22 2003-05-20 Commissariat A L'energie Atomique Method for forming a device having a cavity with controlled atmosphere

Also Published As

Publication number Publication date
FR2890067B1 (fr) 2007-09-21
JP2009506565A (ja) 2009-02-12
US7772041B2 (en) 2010-08-10
EP1919822A1 (fr) 2008-05-14
US20080110013A1 (en) 2008-05-15
WO2007026093A1 (fr) 2007-03-08

Similar Documents

Publication Publication Date Title
EP3169625B1 (fr) Procédé de fabrication d'un dispositif comprenant un boîtier hermétique sous vide et un getter
FR2890067A1 (fr) Procede de scellement ou de soudure de deux elements entre eux
WO1999067818A1 (fr) Dispositif et procede de formation d'un dispositif presentant une cavite a atmosphere controlee
FR2791811A1 (fr) Composant electrique ou electronique encapsule de maniere etanche
EP1108677B1 (fr) Procédé d'encapsulation hermétique in situ de microsystèmes
EP2308797B1 (fr) Structure à cavité comportant une interface de collage à base de matériau getter
EP1243903B1 (fr) Détecteurs de rayonnement et procédés pour les fabriquer
US8394679B2 (en) Nano-structured gasket for cold weld hermetic MEMS package and method of manufacture
KR101416773B1 (ko) 커버 웨이퍼 또는 소자 커버, 웨이퍼 구성품 또는마이크로시스템 기술로 설치될 수 있는 소자 및 관련웨이퍼 구성품들이나 소자 부품들을 접합하기 위한 납땜방법
US20060081983A1 (en) Wafer level microelectronic packaging with double isolation
EP1760041A2 (fr) Procédé d'encapsulation d'un composant, notamment électrique ou électronique au moyen d'un cordon de soudure amélioré
FR2705832A1 (fr) Procédé de réalisation d'un cordon d'étanchéité et de tenue mécanique entre un substrat et une puce hybridée par billes sur le substrat.
FR2964094A1 (fr) Assemblage d'objets par l'intermediaire d'un cordon de scellement comportant des composes intermetalliques
EP2171752B1 (fr) Procédé d'enrobage de deux éléments hybrides entre eux au moyen d'un matériau de brasure
EP2022588B1 (fr) Procédé de soudure de deux éléments entre eux au moyen d'un matériau de brasure
EP1427008B1 (fr) Procédé de fabrication d'un module électronique comportant un composant actif sur une embase
EP3031775B1 (fr) Procede de realisation d'une connexion electrique dans un via borgne
EP2009697B1 (fr) Procédé pour la réalisation d'une matrice de détection de rayonnements électromagnétiques et procédé pour remplacer un module élémentaire d'une telle matrice de détection
FR2857508A1 (fr) Procede pour la realisation d'un detecteur de rayonnements electromagnetiques, et notamment de rayonnements infrarouges, et detecteur ontenu au moyen de ce procede
FR2878506A1 (fr) Procede de conditionnement de micro-composants et ensemble de micro-composants en resultant
CH703289A2 (fr) Dispositif d'encapsulage pour MEMS.
EP2571045A2 (fr) Procédé d'hybridation flip-chip pour la formation de cavites hermétiques et systèmes obtenus par un tel procédé
FR2949903A1 (fr) Procede d'hybridation de composants electroniques, notamment de detection
FR2968647A1 (fr) Circuit comportant un composant recouvert d'un capot, procede pour realiser un tel circuit et dispositif pour la mise en oeuvre dudit procede

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20150430