FR2889376A1 - Egaliseur et procede d'egalisation - Google Patents
Egaliseur et procede d'egalisation Download PDFInfo
- Publication number
- FR2889376A1 FR2889376A1 FR0513431A FR0513431A FR2889376A1 FR 2889376 A1 FR2889376 A1 FR 2889376A1 FR 0513431 A FR0513431 A FR 0513431A FR 0513431 A FR0513431 A FR 0513431A FR 2889376 A1 FR2889376 A1 FR 2889376A1
- Authority
- FR
- France
- Prior art keywords
- biquad
- node
- transconductor
- circuit
- pass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 42
- 238000012545 processing Methods 0.000 title description 4
- 238000000034 method Methods 0.000 claims abstract description 6
- 230000010354 integration Effects 0.000 claims description 35
- 238000001914 filtration Methods 0.000 claims description 11
- 230000001944 accentuation Effects 0.000 claims description 8
- 230000003071 parasitic effect Effects 0.000 description 20
- 238000012546 transfer Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 10
- 230000004044 response Effects 0.000 description 9
- 150000001875 compounds Chemical class 0.000 description 7
- 230000008859 change Effects 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- -1 regions Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000002902 bimodal effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 210000000056 organ Anatomy 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/04—Control of transmission; Equalising
- H04B3/14—Control of transmission; Equalising characterised by the equalising network used
- H04B3/143—Control of transmission; Equalising characterised by the equalising network used using amplitude-frequency equalisers
- H04B3/145—Control of transmission; Equalising characterised by the equalising network used using amplitude-frequency equalisers variable equalisers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
- H03H11/0444—Simulation of ladder networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
- H03H11/0472—Current or voltage controlled filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/08—Frequency selective two-port networks using gyrators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Networks Using Active Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Amplifiers (AREA)
Abstract
L'invention concerne un égaliseur et un procédé d'égalisation utilisant plusieurs circuits biquads (402, 404) comprenant chacun un noeud d'entrée (414), un noeud passe-bande biquad (416, 432) et un noeud passe-bas biquad (418, 434), et des circuits de sommation (406, 408, 412). Les circuits biquads comportent chacun des transconducteurs connectés en une configuration en auto-rétroaction au noeud passe-bande biquad du circuit biquad correspondant.Domaine d'application : lecture de supports d'informations DVD, HDD, PRML, etc.
Description
Des exemples de formes de réalisation de l'invention portent sur des
égaliseurs et des procédés d'égalisation, et plus particulièrement des égaliseurs de dimensions plus petites et/ou ayant une bande passante plus large.
Un égaliseur utilisé pour un traitement de signaux continu dans le temps remplit simultanément une fonction de filtrage passe-bas et une fonction d'accentuation d'une région à haute fréquence d'un signal d'entrée pour égaliser le signal d'entrée. Dans un traitement de signaux de canaux de lecture DVD ou HDD PRML, par exemple, l'égaliseur exécute simultanément une fonction d'égalisation donnant à la forme d'impulsion d'un signal arrivant en entrée depuis un support stocké sous la forme d'un DVD ou d'un HDD une forme d'impulsion cible, et une fonction de filtrage consistant à réduire un bruit à haute fréquence arrivant en entrée d'un pré-amplificateur et d'un VGA.
Pour le traitement de signaux arrivant en entrée de canaux de lecture d'unités de disques à haute vitesse et de divers supports, un égaliseur ayant une large bande passante et/ou un gain d'accentuation élevé peut être souhaitable. Un égaliseur présentant une moindre consommation d'énergie et/ou une étendue de circuit plus petite, par exemple, matérialisée sous la forme d'un système sur puce (SOC pour "system on chip") peut également être souhaitable. Il est donc difficile de concevoir un égaliseur ayant une bande passante plus large.
Un égaliseur à large bande passante peut utiliser un filtre à capacités commutées (SC) ou un filtre à transconducteurs-capacités (Gm-C). Un filtre Gm-C a une structure en boucle ouverte et convient à un fonctionnement à haute fréquence. Un égaliseur à large bande passante peut comprendre un circuit d'accentuation des composantes à haute fréquence. La fréquence à -3dB d'un filtre Gm-C est déterminée par un rapport de la transconductance (gm) à la capacité d'intégration (C), c'est-à-dire gm/C. Ainsi, pour élargir la bande passante d'un filtre Gm-C, on doit 2889376 2 augmenter la transconductance gm et on doit diminuer la capacité C. La fréquence à -3dB est un facteur déterminant la caractéristique de réponse en régime alternatif du filtre et correspond à une fréquence à laquelle le gain du filtre devient égal à -3dB.
Pour élargir la bande passante d'un filtre Gm-C, on peut utiliser un condensateur d'intégration ayant une capacité plus petite. Le condensateur d'intégration peut être conçu en mettant à l'échelle une capacité d'intégration normalisée déterminée sur la base d'un ordre de filtres et d'un type de filtre (par exemple des filtres Bessel, Butterworth, Equiripple). La capacité réelle obtenue en mettant à l'échelle une capacité normalisée avec un facteur souhaité doit être supérieure à une capacité parasite. Par exemple, lorsque des capacités normalisées d'un filtre de troisième ordre sont Cl = 0, 1, C2 = 0,2 et C3 = 0,3, et qu'un facteur d'échelle est de 5p, les capacités réelles sont de 0,5 pF, 1,0 pF et 1,5 pF. Si une capacité parasite, qui est additionnée à chaque noeud d'intégration engendré par plusieurs transconducteurs connectés en parallèle avec un circuit pour une accentuation, est de 1,0 pF, le facteur d'échelle doit être supérieur à 10 p. Ceci est dû au fait que, lorsque le facteur d'échelle est de 5 p, il n'y a aucun problème dans les noeuds auxquels C2 et C3 sont connectés, mais la capacité du noeud connecté à Cl, qui est de 0,5 pF, est inférieure à la capacité parasite qui est de 1 pF.
S'il n'y a pas de circuit d'accentuation connecté au noeud de Cl, mais qu'il n'y a qu'une capacité parasite de 0,4 pF engendrée par plusieurs transconducteurs, toutes les capacités doivent être mises à l'échelle même si le facteur d'échelle est de 5 p lorsqu'une capacité d'intégration de 0,1 pF est additionnée au noeud de Cl. Cependant, la capacité totale peut être augmentée ou diminuée en fonction d'un algorithme d'accentuation afin d'augmenter ou de diminuer la taille de la puce.
2889376 3 La figure 1 des dessins annexés et décrits ci-après est un schéma de circuit d'un égaliseur classique 100. En référence à la figure 1, l'égaliseur classique 100 est un égaliseur du septième ordre et comprend un intégrateur 102 à pertes, trois circuits Gm-C de type biquad 104, 106 et 108, et un circuit d'accentuation 110. L'égaliseur 100 est du type à équiondulation et est construit par l'addition du circuit d'accentuation 110 à un filtre passe-bas du septième ordre.
Chacun des trois circuits Gm-C biquads 104, 106 et 108 comprend un premier transconducteur 118 connecté entre un noeud d'entrée 112 et un noeud passe-bande biquad 114, un premier condensateur 120 connecté entre le noeud passe-bande biquad 114 et une tension de masse, un deuxième transconducteur 122 connecté entre le noeud passe-bande biquad 114 et un noeud passe-bas biquad 116, un troisième transconducteur 124 qui est connecté entre le noeud passe-bande biquad 114 et le noeud passe-bas biquad 116 et qui forme une boucle de rétroaction avec le deuxième transconducteur 122, un quatrième transconducteur 126 connecté au noeud passe-bas biquad 116 dans une configuration à auto-rétroaction, et un second condensateur 128 connecté entre le noeud passe-bas biquad 116 et la tension de masse.
Un circuit biquad est un filtre du deuxième ordre et peut être composé d'amplificateurs opérationnels ou de transconducteurs comme montré sur la figure 1. Lorsque plusieurs circuits biquads sont connectés en série, on peut obtenir un filtre d'ordre supérieur au quatrième ordre.
Le circuit d'accentuation 110 amplifie une région à haute fréquence de l'égaliseur et comprend un transconducteur 130 à inversion connecté entre le noeud d'entrée du premier circuit Gm-C biquad 104 et le noeud d'entrée du deuxième circuit Gm-C biquad 106, et un transconducteur 132 sans inversion connecté entre le noeud d'entrée du deuxième circuit Gm-C biquad 106 et le noeud d'entrée du troisième circuit Gm-C biquad 108. Les signaux d'entrée et de sortie d'un transconducteur sans inversion ont la même phase et les signaux d'entrée et de sortie d'un transconducteur à inversion ont une différence de phase de 180 .
Les capacités normalisées du filtre à équiondulation du septième ordre de la figure 1 sont représentées dans le tableau 1.
Tableau 1
Condensateur Capacité normalisée Cl 1,1610 C2 1,2795 C3 0,5938 C4 0,5224 C5 0,6485 C6 0,2133 C7 0,8729 Dans la structure de l'égaliseur 100 montré sur la figure 1, les sorties des transconducteurs 130 et 132 pour l'accentuation sont connectées à des noeuds d'intégration de condensateurs C3 et C5, c'est-à-dire le noeud biquad passe- bas du premier circuit biquad 104 et le noeud biquad passe-bas du deuxième circuit biquad 106. En conséquence, les capacités parasites générées à partir des sorties des transconducteurs 130 et 132 sont additionnées aux noeuds d'intégration connectés aux condensateurs C3 et C5 et les capacités parasites des noeuds d'intégration des condensateurs C3 et C5 sont donc supérieures aux capacités parasites des condensateurs Cl, C2, C4 et C6. En référence au tableau 1, l'égaliseur 100 n'est pas efficace par rapport aux tailles des condensateurs car les capacités normalisées des condensateurs C3 et C5 sont inférieures à la capacité normalisée du condensateur Cl ou C2. Autrement dit, une grande capacité parasite est additionnée à un noeud ayant une petite capacité normalisée, augmentant un facteur 2889376 5 d'échelle pour établir la capacité totale réelle et, par conséquent, d'autres capacités d'intégration doivent être mises à l'échelle avec un grand facteur d'échelle.
Pour produire un filtre pour haute fréquence en utilisant des transconducteurs identiques, la capacité totale de chaque noeud d'intégration doit être faible. La capacité totale d'un noeud d'intégration est représentée par Ctot = Cnor x Sf = Sint x Cpar où Ctot désigne la capacité totale, Cnor désigne la capacité normalisée, Sf est un facteur d'échelle, Sint est une capacité d'intégration connectée à un circuit, et Spar est une capacité parasite additionnée au circuit.
Un filtre de Nième ordre comporte N noeuds d'intégration, N capacités d'intégration, N capacités normalisées, N capacités parasites et un facteur d'échelle. Si la capacité parasite Cpar est de 0 à chaque noeud, on a Cnor x Sf = Cint. Cependant, on a Cint = Cnor x Sf - Cpar, car la capacité parasite Cpar n'est pas nulle dans le circuit réel.
Par exemple, lorsque Cnor2 = 1,2795, Cnor3 = 0,5938, Sf = 3p et Cpar = 0 dans un filtre du septième ordre, on a Ctot2 = 3,8385 pF et Ctot3 = 1, 7814 pF. Lorsque Cpar2 = 2 pF et Cpar3 = 1,5 pF, on a Cint2 = 1,8385 pF et Cint3 = 0,2814 pF. Cependant, lorsque Cpar2 = 2 pF et Cpar3 = 2,5 pF, le deuxième noeud est normalement mis à l'échelle, mais le troisième noeud n'est pas convenablement mis à l'échelle car Ctot3 est inférieur à Cpar3. Le facteur d'échelle Sf doit être augmenté et, par conséquent, les sept capacités d'intégration doivent toutes être augmentées. Ceci accroît les dimensions du circuit.
Dans l'égaliseur 100 de la figure 1, un gain d'accentuation K est déterminé par un rapport de la transconductance gmk de transconducteurs ajoutés à l'égaliseur 100 pour générer zéro à la transconductance gm de transconducteurs utilisés pour constituer le filtre. Autrement dit, Kccgmk/gm. Par conséquent, lorsqu'un transconducteur de grande dimension est utilisé pour constituer un filtre à haute fréquence, gm est augmenté et les transconducteurs pour l'accentuation doivent donc être augmentés dans la même proportion pour obtenir un gain d'accentuation spécifique K. En outre, les tailles des transconducteurs additionnés au filtre doivent être encore augmentées pour élever le gain d'accentuation K. En conséquence, un problème pouvant être posé par les égaliseurs classiques est que leur taille est augmentée pour augmenter leur bande passante, obtenir un gain d'accentuation spécifique à une fréquence élevée et/ou élever le gain d'accentuation. Autrement dit, lorsqu'on augmente la transconductance pour élargir la bande passante d'un filtre Gm-C dans un égaliseur classique, la capacité totale est augmentée et la bande passante ne peut donc pas être élargie. Lorsque les capacités sont réduites, les capacités d'intégration peuvent devenir inférieures à la capacité parasite. Lorsqu'on augmente les capacités d'intégration et la transconductance, la taille de la puce augmente. En outre, lorsqu'on élève un gain d'accentuation en utilisant l'égaliseur classique, les tailles des transconducteurs doivent être augmentées, ce qui aboutit à un accroissement des dimensions de la puce.
Des exemples de formes de réalisation de l'invention proposent un égaliseur ayant une taille de circuit plus petite et/ou une bande passante plus large tout en conservant un gain d'accentuation souhaité.
Des exemples de formes de réalisation de l'invention proposent aussi un égaliseur qui peut commander un facteur d'échelle de capacité et/ou un gain d'accentuation et qui peut générer une capacité parasite plus petite lors de la commande du facteur d'échelle de la capacité et du gain d'accentuation de façon à ne pas modifier une caractéristique de l'égaliseur.
Selon un exemple de forme de réalisation de l'invention, il est proposé un égaliseur comportant des premier et deuxième circuits biquads et des premier, deuxième et troisième circuits de sommation. Le premier circuit biquad comprend un premier noeud d'entrée, un premier noeud passe-bande biquad et un premier noeud passe- bas biquad. Le deuxième circuit biquad peut comprendre un deuxième noeud d'entrée connecté au premier noeud passe-bas biquad, un deuxième noeud passe-bande biquad et un deuxième noeud passe-bas biquad. Le premier circuit de sommation peut effectuer la sommation du signal de sortie du deuxième noeud passe-bande biquad et du signal de sortie du deuxième noeud passe-bas biquad. Le deuxième circuit de sommation peut soustraire le signal de sortie du premier noeud passebas biquad du signal de sortie du premier circuit de sommation et amplifier par une constante le résultat de la sommation.
Le troisième circuit de sommation peut effectuer la sommation du signal de sortie du deuxième circuit de sommation et du signal de sortie du deuxième noeud passe-bas biquad. Les premier et deuxième circuits biquads peuvent être des circuits biquads Gm-C ayant des transconducteurs connectés dans une configuration en auto-rétroaction aux premier et deuxième noeuds passe-bande biquads, respectivement.
Les premier et troisième circuits de sommation peuvent être des premier et deuxième amplificateurs opérationnels, respectivement, effectuant chacun la sommation de deux signaux d'entrée. Le deuxième circuit de sommation peut comprendre un troisième amplificateur opérationnel soustrayant le signal de sortie du premier noeud passe-bas biquad du signal de sortie du premier circuit de sommation, et un quatrième amplificateur opérationnel amplifiant par une constante le signal de sortie du troisième amplificateur opérationnel.
Chacun des circuits biquads peut comprendre un premier transconducteur connecté entre le noeud d'entrée et le noeud passe-bande biquad de chaque circuit biquad, un premier condensateur connecté entre le noeud passebande biquad de chaque circuit biquad et une tension de masse, un deuxième transconducteur connecté en une configuration en auto- rétroaction au noeud passe-bande biquad de chaque circuit biquad, un troisième transconducteur connecté entre le noeud passe-bande biquad et le noeud passe-bas biquad de chaque circuit biquad, un quatrième transconducteur connecté entre le noeud passe-bande biquad et le noeud passe-bas biquad de chaque circuit biquad, le quatrième transconducteur formant une boucle de rétroaction avec le troisième transconducteur, et un second condensateur connecté entre le noeud passe-bas biquad de chaque circuit biquad et la tension de masse.
Les premier et troisième transconducteurs peuvent être des transconducteurs sans inversion et les deuxième et quatrième transconducteurs peuvent être des transconducteurs à inversion.
L'égaliseur peut comprendre en outre plusieurs circuits biquads dont un dernier est connecté au premier noeud d'entrée du premier circuit biquad, et un intégrateur à pertes connecté à un premier des multiples circuits biquads.
L'intégrateur à pertes peut comprendre un premier transconducteur connecté entre un noeud d'entrée et un noeud d'intégration, un deuxième transconducteur connecté au noeud d'intégration dans une configuration en auto-rétroaction, et un premier condensateur connecté entre le noeud d'intégration et une tension de masse. Le premier transconducteur peut être un transconducteur sans inversion et le deuxième transconducteur peut être un transconducteur à inversion.
Selon un autre exemple de forme de réalisation de l'invention, il est proposé un égaliseur ayant un intégrateur à pertes, des premier, deuxième et troisième circuits biquads, et des premier, deuxième et troisième circuits de sommation. L'intégrateur à pertes peut comprendre un premier noeud d'entrée et un noeud d'intégration. Le premier circuit biquad peut comprendre un 2889376 9 deuxième noeud d'entrée connecté au noeud d'intégration, un premier noeud passe-bande biquad et un premier noeud passe-bas biquad. Le deuxième circuit biquad peut comprendre un troisième noeud d'entrée connecté au premier noeud passe-bas biquad, un deuxième noeud passe-bande biquad, et un deuxième noeud passe-bas biquad. Le troisième circuit biquad peut comprendre un quatrième noeud d'entrée connecté au deuxième noeud passe-bas biquad, un troisième noeud passebande biquad, et un troisième noeud passe-bas biquad. Le premier circuit de sommation peut effectuer la sommation du signal de sortie du troisième noeud passe-bande biquad et du signal de sortie du troisième noeud passebas biquad. Le deuxième circuit de sommation peut soustraire le signal de sortie du deuxième noeud passe-bas biquad du signal de sortie du premier circuit de sommation et amplifier par une constante le résultat de la sommation. Le troisième circuit de sommation peut effectuer la sommation du signal de sortie du deuxième circuit de sommation et du signal de sortie du troisième noeud passe-bas biquad. Les premier, deuxième et troisième circuits biquads peuvent être des circuits biquads Gm-C ayant des transducteurs connectés dans une configuration en auto-rétroaction aux premier, deuxième et troisième noeuds passe-bande biquads, respectivement.
Selon un autre exemple de forme de réalisation de l'invention, il est proposé un égalisateur comprenant n (où n est un entier ? 2) circuits biquads, et des premier, deuxième et troisième circuits de sommation. Chacun des n circuits biquads peut comprendre un noeud d'entrée, un noeud passe-bande biquad et un noeud passe-bas biquad. Le premier circuit de sommation peut effectuer la sommation du signal de sortie du noeud passebas biquad du nième circuit biquad et du signal de sortie du noeud passebas biquad du nième circuit biquad. Le deuxième circuit de sommation peut soustraire le signal de sortie du noeud passe-bas biquad du (n-1)ième circuit biquad du signal de sortie du premier circuit de sommation, et peut amplifier par une constante le résultat de la sommation. Le troisième circuit de sommation peut effectuer la sommation du signal de sortie du deuxième circuit de sommation et du signal de sortie du noeud passe-bas biquad du nième circuit biquad. Les n circuits biquads peuvent être des circuits biquads Gm-C ayant des transconducteurs connectés en une configuration en auto-rétroaction aux noeuds passe-bande biquads des n circuits biquads correspondants.
Conformément à un autre exemple de forme de réalisation de l'invention, chacun des n (où n est un entier >_ 2) circuits biquads comprend au moins un transconducteur, et chacun du premier circuit de sommation, du deuxième circuit de sommation et du troisième circuit de sommation comprend au moins un amplificateur opérationnel.
Conformément à un autre exemple de forme de réalisation de l'invention, un égaliseur peut comprendre une partie filtrante comprenant n (où n est un entier >_ 2) circuits biquads, chacun comprenant au moins un transconducteur recevant une tension d'entrée et délivrant en sortie une tension filtrée, et une partie égalisante comprenant au moins un amplificateur opérationnel, recevant au moins une tension intermédiaire de la partie filtrante et délivrant en sortie une tension égalisée.
Conformément à un autre exemple de forme de 25 réalisation de l'invention, la partie égalisante ne comprend pas de transconducteurs.
Selon un autre exemple de forme de réalisation de l'invention, un procédé d'égalisation comprend le filtrage d'une tension d'entrée et la sortie d'au moins une tension intermédiaire et d'une tension filtrée en utilisant au moins un transconducteur, et la réception de la, au moins une, tension intermédiaire et l'accentuation d'une tension égalisée en utilisant au moins un amplificateur opérationnel.
Conformément à un autre exemple de forme de réalisation de l'invention, l'accentuation est effectuée sans transconducteurs.
L'invention sera décrite plus en détail en regard des 5 dessins annexés à titre d'exemples nullement limitatifs et sur lesquels: la figure 1 est un schéma d'un circuit d'un égaliseur classique; la figure 2 est un schéma d'un circuit d'un filtre Gm-10 C classique du quatrième ordre; la figure 3 est un schéma d'un circuit d'un filtre Gm-C utilisé dans un égaliseur selon un exemple de forme de réalisation de l'invention; la figure 4 est un schéma d'un circuit d'un égaliseur selon un exemple de forme de réalisation de l'invention; la figure 5 est un schéma d'un circuit d'un égaliseur selon un autre exemple de forme de réalisation de l'invention; la figure 6 illustre un exemple de réponse en fréquence obtenu en utilisant un filtre Gm-C autre qu'un amplificateur opérationnel pour une accentuation dans l'égaliseur de la figure 5; la figure 7 illustre un exemple de variation d'un gain d'accentuation en réponse à une constante K lorsque la fréquence à -3dB est de 1,35 MHz, utilisant l'exemple d'égaliseur de la figure 5; la figure 8 illustre un exemple de variation du gain d'accentuation en réponse à la constante K lorsque la fréquence à -3dB est de 95,5 MHz, utilisant l'exemple d'égaliseur de la figure 5; et la figure 9 illustre un exemple de variation du gain d'accentuation en réponse à la constante K lorsque la fréquence à -3dB est de 173,8 MHz, utilisant l'exemple d'égaliseur de la figure 5.
On décrira maintenant divers exemples de formes de réalisation de l'invention, de façon plus complète, en référence aux dessins d'accompagnement qui montrent certains exemples de formes de réalisation de l'invention. Sur les dessins, où les mêmes références numériques désignent les mêmes éléments, les épaisseurs des couches et des régions peuvent être exagérées pour plus de clarté.
On décrira ici des formes de réalisation détaillées illustratives de l'invention. Cependant, des détails spécifiques concernant la structure et le fonctionnement, indiqués ici, sont donnés simplement à titre représentatif à des fins de description d'exemples de formes de réalisation de l'invention. L'invention peut cependant être matérialisée sous de nombreuses autres formes et n'entend pas être limitée uniquement aux formes de réalisation présentées ici.
En conséquence, bien que des exemples de formes de réalisation de l'invention puissent faire l'objet de diverses modifications et de diverses autres formes, les formes de réalisation de l'invention sont représentées à titre d'exemple sur les dessins et seront décrites en détail. On doit cependant comprendre qu'on n'entend en aucune manière limiter les exemples de formes de réalisation de l'invention et formes particulières divulguées mais que, en revanche, les exemples de formes de réalisation de l'invention entendent couvrir toutes les modifications, tous les équivalents et toutes les variantes entrant dans le cadre de l'invention.
On comprendra que, bien que les termes premier, deuxième, etc. puissent être utilisés ici pour décrire divers éléments, ces derniers ne doivent pas être limités par ces termes qui sont utilisés uniquement pour distinguer les éléments les uns des autres. Par exemple, un premier élément pourrait être appelé deuxième élément et, similairement, un deuxième élément pourrait être appelé premier élément, sans sortir du cadre des exemples de réalisation de l'invention. L'expression "et/ou" utilisée ici inclut l'une quelconque et la totalité des combinaisons d'un ou de plusieurs des points énumérés et associés.
On comprendra que, lorsqu'un élément est indiqué comme "connecté" ou "relié" à un autre élément, il peut être connecté ou relié directement à l'autre élément, ou bien des éléments intermédiaires peuvent être présents. En revanche, lorsqu'un élément est indiqué comme étant "connecté directement" ou "relié directement" à un autre élément, aucun élément intermédiaire n'est présent.
D'autres mots utilisés pour décrire la relation entre des éléments doivent être interprétés de la même manière (par exemple, "entre" pour "directement entre", "adjacent" pour "directement adjacent", etc.).
La terminologie utilisée ici a pour but de décrire uniquement des formes de réalisation particulières et n'entend pas être limitative quant aux exemples de formes de réalisation de l'invention. La forme singulière des articles "un", "une", "le" et "la" entend inclure aussi les formes, à moins que le contexte n'indique spécifiquement le contraire. On comprendra en outre que les thermes "comporter", "comprendre", "inclure" et/ou leurs participes présents, lorsqu'ils sont utilisés ici, spécifient la présence de détails, éléments entiers, étapes, opérations, organes et/ou constituants indiqués, mais n'exclut pas la présence ou l'addition d'un ou de plusieurs autres de ceux-ci et/ou de groupes de ceux-ci.
On comprendra que, lorsqu'un élément ou une couche est indiqué comme étant "sur", "connecté à" ou "relié à" un autre élément ou une autre couche, il peut être directement sur, connecté ou relié à l'autre élément ou la couche, ou bien des éléments ou des couches intermédiaires peuvent être présents. En revanche, lorsqu'un élément est indiqué comme étant "directement sur", "connecté directement à" ou "relié directement à" un autre élément ou une autre couche, il n'y a pas d'éléments ou de couches intermédiaires présents.
On comprendra que, bien que les termes premier, deuxième, troisième, etc. puissent être utilisés ici pour décrire divers éléments, constituants, régions, couches et/ou sections, ces derniers n'entendent pas être limités par ces termes. Ceux-ci sont utilisés uniquement pour distinguer un élément, un constituant, une région, une couche ou une section d'une autre région, couche ou section. Ainsi, un premier élément, un premier constituant, une première région, une première couche ou une première section décrits ci-dessous pourrait être appelé deuxième élément, deuxième constituant, deuxième région, deuxième couche ou deuxième section, sans s'écarter du cadre des exemples de formes de réalisation de l'invention.
Des termes relatifs à la disposition dans l'espace tels que "en dessous", "sous", "inférieur", "au-dessus", "supérieur" et analogues, peuvent être utilisés ici pour faciliter la description d'un élément ou d'une relation de détails avec un autre élément ou un autre détail, comme illustré sur les figures. On comprendra que les termes relatifs à la disposition dans l'espace entendent inclure différentes orientations du dispositif lors de l'utilisation ou du fonctionnement, en plus de l'orientation illustrée sur les figures. Par exemple, si le dispositif des figures est retourné, des éléments indiqués comme se trouvant "sous" ou "en dessous" d'autres éléments ou détails seraient alors orientés de façon à se trouver "audessus" des autres éléments ou détails. Ainsi, par exemple, le terme "sous" peut inclure à la fois une orientation qui est aussi bien sur le dessus que sur le dessous. Le dispositif peut être orienté autrement (tourné de 90 de degrés, ou vu ou référencé sous d'autres orientations), et les indications relatives à l'espace utilisées ici doivent être interprétées en conséquence.
De plus, l'utilisation des mots "composé", "composés" ou "composé(s)", fait référence à un seul composé ou à plusieurs composés. Ces mots sont utilisés pour désigner un ou plusieurs composés, mais peuvent également indiquer simplement un seul composé.
Les exemples de formes de réalisation de l'invention sont décrits ici en référence à des illustrations en coupe qui sont des vues schématiques de formes de réalisation (et de structures intermédiaires) idéalisées. Des variations par rapport aux formes des illustrations par suite, par exemple, de techniques et/ou de tolérances de fabrication, peuvent donc être prévues. Ainsi, des exemples de formes de réalisation de l'invention n'entendent pas être limités aux formes particulières de régions illustrées ici, mais peuvent inclure des écarts par rapport aux formes qui résultent, par exemple, de la fabrication. Par exemple, une région implantée comme étant un rectangle, peut avoir des détails arrondis ou courbés et/ou un gradient (par exemple d'une concentration d'implant) à ses bords plutôt qu'un brusque changement d'une région implantée à unerégion non implantée. De la même manière, une région enterrée formée par une implantation peut aboutir à une certaine implantation dans la région entre la région enterrée et la surface à travers laquelle l'implantation peut avoir lieu. Les régions illustrées sur les dessins sont donc de nature schématique et leurs formes n'illustrent pas nécessairement la forme réelle d'une région d'un dispositif et ne limitent pas la portée de l'invention.
Il convient également de noter que dans certaines variantes de matérialisation, les fonctions/actions indiquées peuvent avoir lieu en dehors de l'ordre indiqué sur les figures. Par exemple, deux figures montrées l'une à la suite de l'autre peuvent en fait être mises en oeuvre sensiblement en même temps, ou peuvent parfois être mises en oeuvre dans l'ordre inverse, suivant la fonctionnalité/les actions impliquées.
Sauf indication contraire, tous les termes (y compris les termes techniques et scientifiques) utilisés ici ont la même signification que celle communément comprise par l'homme du métier auquel appartiennent les exemples de formes de réalisation de l'invention. On doit en outre comprendre que des termes tels que ceux définis dans des dictionnaires communément utilisés doivent être interprétés comme ayant une signification qui correspond à leur signification dans le contexte de la technique concernée, et n'entendent pas être interprétés dans un sens idéalisé ou excessivement formel, sauf comme défini de façon expresse ici.
Pour décrire de façon plus spécifique des exemples de formes de réalisation de l'invention, on décrira en détail divers aspects de l'invention en se référant aux dessins annexés. Cependant, l'invention n'est pas limitée aux exemples de formes de réalisation décrits. Sur les figures, si une couche est formée sur une autre couche ou sur un substrat, ceci signifie que la couche est formée directement sur une autre couche ou sur un substrat, ou bien qu'une troisième couche est interposée entre eux. Dans la description suivante, les mêmes références numériques désignent les mêmes éléments.
La figure 2 est un schéma d'un circuit d'un filtre Gm-C classique 200 du quatrième ordre. En référence à la figure 2, le filtre Gm-C 200 du quatrième ordre peut comprendre des premier et second circuits biquads GmC 202 et 204 connectés en série. Chacun des premier et second circuits biquads Gm-C 202 et 204 peut comprendre au moins deux transconducteurs sans inversion, au moins deux transconducteurs à inversion et/ou au moins deux condensateurs d'intégration.
Un égaliseur doit avoir à la fois une fonction de filtrage et une fonction d'accentuation. La fonction de filtrage peut être réalisée en utilisant un filtre Gm-C et la fonction d'accentuation peut être obtenue en connectant un transconducteur d'accentuation à un signal de sortie de chaque n ud ou par un calcul portant sur le signal de sortie.
2889376 17 Les caractéristiques de filtrage et d'accentuation d'un égaliseur peuvent être déterminées par les valeurs des zéro et des pôles d'une fonction de transfert. La valeur de pôle de la fonction de transfert peut déterminer une bande 5 de fréquences filtrées et la valeur de zéro détermine la caractéristique d'accentuation.
Dans le filtre Gm-C montré sur la figure 2, une fonction de transfert d'un noeud d'entrée Vin du premier circuit biquad Gm-C 202 à un noeud passe-bas biquad V3 du 10 premier circuit biquad Gm-C 202 peut être représentée de la manière suivante.
[Equation 1] V3_ gm2 Vin S2C,C2 +SC,gm+gm2 Une fonction de transfert du noeud d'entrée Vin du premier circuit biquad Gm-C 202 à un noeud passebande biquad V4 du second circuit biquad Gm-C 204 peut être représentée de la manière suivante.
[Equation 2] V4 SC2gm3+gm4
_
Vin (S2C,C2 +SC, gm +gm 2)(S 2 C3 C4 +SC3gm+gm2) Une fonction de transfert du n ud d'entrée Vin du premier circuit biquad Gm-C 202 à un noeud passe-bas biquad Vout du second circuit biquad Gm-C 204 peut être représentée de la manière suivante.
[Equation 3] Vout gm 4 = Vin (S2C1C2 +SC,gm+gm2)(S2C3C4 +SC3gm+gm2) Pour obtenir un taux de déphasage spécifique indépendamment de la fréquence dans une opération d'accentuation, un zéro réel doit être généré dans la fonction de transfert. Autrement dit, le numérateur de la fonction de transfert doit avoir une forme -AS2+B pour l'opération d'accentuation.
Cependant, même lorsque les fonctions de transfert des équations 1, 2 et 3 sont multipliées par des constantes et que les résultats sont additionnés ou soustraits, les numérateurs des fonctions de transfert ont une forme -AS2+BS+C, générant un zéro complexe. Autrement dit, le terme S subsiste dans les numérateurs. Par conséquent, lorsqu'on construit un égaliseur en utilisant le filtre Gm-C de la figure 2, un zéro complexe est généré dans les fonctions de transfert.
Lorsque le filtre Gm-C de la figure 2 est utilisé, on ne peut pas obtenir un zéro réel lors de la construction d'un égaliseur utilisant un amplificateur opérationnel simple sans l'utilisation d'un transconducteur pour obtenir un gain d'accentuation. Par conséquent, des exemples de forme de réalisation de l'invention portent sur un égaliseur utilisant un filtre Gm-C modifié. Des exemples de formes de réalisation de l'invention proposent un égaliseur utilisant un circuit biquad, par exemple, le circuit biquad de la figure 3, modifié à partir du circuit biquad de la figure 2 pour résoudre le problème précité.
La figure 3 est un schéma d'un circuit d'un filtre Gm-C 400 de quatrième ordre utilisé dans un égaliseur selon un exemple de forme de réalisation de l'invention. En référence à la figure 3, le filtre Gm-C 400 de quatrième ordre peut comprendre des premier et second circuits biquad GmC 302 et 304 connectés en série.
Le premier circuit biquad Gm-C 302 peut comprendre un premier transconducteur 312 connecté entre un premier noeud d'entrée 306 et un premier noeud passe-bande biquad 308, un premier condensateur 314 connecté entre le premier noeud passe-bande biquad 308 et une tension de masse, un deuxième transconducteur 316 connecté au premier noeud passe- bande biquad 308 dans une configuration en auto-rétroaction, un troisième transconducteur 318 connecté entre le premier noeud passe-bande biquad 308 et un premier noeud passe-bas biquad 310, un quatrième transconducteur 320 qui est connecté entre le premier noeud passe-bande biquad 308 et le premier noeud passe-bas biquad 310 et forme une boucle de rétroaction avec le troisième transconducteur 318, et/ou un second condensateur 322 connecté entre le premier noeud passe-bas biquad 310 et la tension de masse. Les premier et troisième transconducteurs 312 et 318 peuvent être des transconducteurs sans inversion et les deuxième et quatrième transconducteurs 316 et 320 peuvent être des transconducteurs à inversion.
Le second circuit biquad Gm-C 304 peut comprendre un cinquième transconducteur 328 connecté entre le premier noeud passe-bas biquad 310 et un deuxième noeud passe-bande biquad 324, un troisième condensateur 330 connecté entre le deuxième noeud passe-bande biquad 324 et la tension de masse, un sixième transconducteur 332 connecté au deuxième noeud passebande biquad 324 dans une configuration en auto- rétroaction, un septième transconducteur 334 connecté entre le deuxième noeud passe-bande biquad 324 et un deuxième noeud passe-bas biquad 326, un huitième transconducteur 336 qui est connecté entre le deuxième noeud passe-bande biquad 324 et le deuxième noeud passe-bas biquad 326 et forme une boucle de rétroaction avec le septième transconducteur 334 et/ou un quatrième condensateur 338 connecté entre le deuxième noeud passe-bas biquad 326 et la tension de masse. Les cinquième et septième transconducteurs 328 et 334 peuvent être des transconducteurs sans inversion et les sixième et huitième transconducteurs 332 et 336 peuvent être des transconducteurs à inversion.
En comparant les circuits biquad 302 et 304 aux circuits biquad 202 et 204, les transducteurs à inversion ayant une configuration en autorétroaction ne sont pas connectés aux noeuds passe-bas biquad, mais aux noeuds passe-bande biquad.
Dans le filtre Gm-C 300 de la figure 3, la fonction de transfert du noeud d'entrée Vin du premier circuit biquad Gm-C 302 au noeud passe-bande biquad V3 du premier circuit biquad Gm-C 302 peut être représentée de la manière suivante.
2889376 20 [Equation 4] V3 gm2 Vin S2C1C2 +SC1gm+gm2 La fonction de transfert du noeud d'entrée Vin du premier circuit biquad Gm-C 302 au noeud passe-bande biquad V4 du deuxième circuit biquad Gm-C 304 peut être représentée de la manière suivante.
[Equation 5] V4 SC4gm3
_
Vin (S2C1C2 +SC1gm+gm2)(S2C3C4 +SC4gm+gm2) La fonction de transfert du noeud d'entrée Vin du premier circuit biquad Gm-C 302 au noeud passe-bas biquad Vout du deuxième circuit biquad Gm-C 304 peut être représentée de la manière suivante.
[Equation 6] Vout _ gm4 Vin (S2C1C2 +SC, gm +gm 2)(S 2 C3C4 +SC4gm+gm2) Lorsque les équations 4, 5 et 6 sont multipliées respectivement par -K, K et K+l et que les résultats font l'objet d'une sommation pour constituer le numérateur de la fonction de transfert d'un égaliseur ayant seulement un terme S au carré et des termes constants, on obtient l'équation 7.
[Equation 7] V3 V4 Vout S2KC3C4gm2 +gm4 Vin Vin Vin (S2C1C2 +SC2gm+gm2) (S2C3C4 +SC4gm+gm2) Autrement dit, lorsqu'on multiplie les équations 4, 5 et 6 par -K, K et K+l, respectivement, le numérateur de l'équation 7 prend une valeur -S2KC3C4gm2+gm4 correspondant à la forme de -AS2+B. Autrement dit, le terme S est éliminé et on peut obtenir pour la fonction de transfert un zéro réel. Une fréquence zéro obtenue à partir de l'équation 7 peut être représentée de la manière suivante.
[Equation 8] S= gm.JKC3C4 2889376 21 On peut se rendre compte d'après l'équation 8 que le gain d'accentuation est déterminé par la constante K. Autrement dit, la fréquence zéro peut être diminuée pour augmenter le gain d'accentuation lorsque K est augmenté, mais la fréquence zéro est augmentée afin- de réduire le gain d'accentuation lorsque K est diminué.
Même lorsqu'on fait varier la constante K, le dénominateur de l'équation 7 n'est pas affecté par la valeur K modifiée et, par conséquent, une fréquence de pôles n'est pas modifiée. En conséquence, il est possible de faire varier uniquement le gain d'accentuation, sans modifier la fréquence à -3dB du filtre Gm-C 300 même lorsqu'on fait varier la constante K. Autrement dit, une plage de fréquence filtrée n'est pas modifiée et seul le gain d'accentuation peut être commandé car la fréquence polaire n'est pas modifiée.
La résolution de l'accentuation est déterminée par une variation de la constante K. Autrement dit, la résolution de l'accentuation peut être améliorée lorsqu'on augmente la variation de la constante K. L'opération arithmétique de l'équation 7 peut être exécutée en utilisant des amplificateurs opérationnels amplificateur opérationnel ayant La figure 4 est un schéma de sommation et un un gain K. de circuit d'un égaliseur 400 selon un exemple l'invention. L'exemple de forme de réalisation de d'égaliseur 400 matérialise l'équation 7 utilisant le filtre Gm-C de la figure 3.
En référence à la figure 4, l'égaliseur 400 peut comprendre un premier circuit biquad 402 ayant un premier noeud d'entrée 414, un premier noeud passe-bande biquad 416 et un premier noeud passe-bas biquad 418, un deuxième circuit biquad 404 ayant un deuxième noeud d'entrée connecté au premier noeud passe-bas biquad 418, un deuxième noeud passe-bande biquad 432 et un deuxième noeud passe-bas biquad 434, un premier amplificateur opérationnel 406 effectuant une sommation du signal de sortie du deuxième noeud passe- bande biquad 432 et du signal de sortie du deuxième noeud passe-bas biquad 434, un deuxième amplificateur opérationnel 408 soustrayant le signal de sortie du premier noeud passe-bas biquad 418 du signal de sortie du premier amplificateur opérationnel 406, un troisième amplificateur opérationnel 410 amplifiant d'une constante souhaitée K le signal de sortie du deuxième amplificateur opérationnel 408, et/ou un quatrième amplificateur opérationnel 412 effectuant la sommation du signal de sortie du troisième amplificateur opérationnel 410 et du signal de sortie du deuxième noeud passe-bas biquad 434.
Le premier circuit biquad 402 peut comprendre un premier transconducteur 420 connecté entre le premier noeud d'entrée 414 et le premier noeud passe-bande biquad 416, un premier condensateur 422 connecté entre le premier noeud passe-bande biquad 416 et une tension de masse, un deuxième transconducteur 424 connecté au premier noeud passe-bande biquad 416 dans une configuration en auto-rétroaction, un troisième transconducteur 426 connecté entre le premier noeud passe-bande biquad 416 et le premier noeud passe-bas biquad 418, un quatrième transconducteur 428 qui est connecté entre le premier noeud passe-bande biquad 416 et le premier noeud passe-bas biquad 418 et forme une boucle de rétroaction avec le troisième transconducteur 426, et/ou un deuxième condensateur 430 connecté entre le premier noeud passe-bas biquad 418 et la tension de masse. Les premier et troisième transconducteurs 320 et 426 peuvent être des transconducteurs sans inversion et les deuxième et quatrième transconducteurs 424 et 428 peuvent être des transconducteurs à inversion.
Le deuxième circuit biquad 404 peut comprendre un cinquième transconducteur 436 connecté entre le deuxième noeud d'entrée 418 et le deuxième noeud passe-bande biquad 432, un troisième condensateur 438 connecté entre le deuxième noeud passe-bande biquad 432 et la tension de masse, un sixième transconducteur 440 connecté au deuxième noeud passebande biquad 432 dans une configuration en auto-rétroaction, un septième transconducteur 442 connecté entre le deuxième noeud passe-bande biquad 432 et le deuxième noeud passe-bas biquad 434, un huitième transconducteur 444 qui est connecté entre le deuxième noeud passe-bande biquad 432 et le deuxième noeud passe-bas biquad 434 et forme une boucle de rétroaction avec le septième transconducteur 442 et/ou un quatrième condensateur 446 connecté entre le deuxième noeud passe-bas biquad 434 et la tension de masse.
Les cinquième et septième transconducteurs 436 et 442 peuvent être des transconducteurs sans inversion et les sixième et huitième transconducteurs 440 et 444 peuvent être des transconducteurs à inversion.
Sur la figure 4, la sortie de la partie d'égalisation correspond à la sortie Vout_eq du quatrième amplificateur opérationnel 412 et la sortie de la partie à filtre passe-bas correspond à la sortie Voutflt du deuxième noeud passe-bas biquad 434.
En référence à la figure 4, seuls les trois amplificateurs opérationnels de sommation 406, 408 et 412 et un amplificateur opérationnel 410 ayant le gain K sont additionnés pour obtenir le gain d'accentuation. Ainsi, l'exemple d'égaliseur 400 peut être construit avec une taille inférieure à celle d'un égaliseur classique utilisant des transconducteurs ayant une grande taille de puce.
Comme décrit ci-dessus, la bande passante d'un filtre Gm-C peut être déterminée par gm/C. Même lorsque la transconductance Gm est augmentée ou que la capacité C est réduite pour élargir la bande des fréquences passantes, une capacité parasite additionnée à un noeud d'intégration est assez faible pour que la capacité totale ne soit pas affectée. Etant donné que la capacité parasite additionnée est relativement faible même lorsque la capacité est réduite pour élargir la bande de fréquences de l'égaliseur, des opérations de filtrage et d'égalisation peuvent être effectuées dans une large bande de fréquences passantes en utilisant des transconducteurs ayant de faibles valeurs de transconductance.
Alors que le gain d'accentuation de l'égaliseur classique est déterminé par le rapport gmk/gm (où gmk est la transconductance d'un transconducteur pour l'accentuation), l'égaliseur selon un exemple de forme de réalisation de l'invention n'a pas besoin de comprendre un transconducteur ayant une valeur gmk pour obtenir le gain d'accentuation et, par conséquent, le gain d'accentuation n'a donc pas à être affecté même lorsque la valeur gm est élevée pour élargir la bande passante. En outre, l'égaliseur 400 selon un exemple de forme de réalisation de l'invention peut commander uniquement le gain K de l'amplificateur opérationnel pour commander le gain d'accentuation. Il n'est donc pas nécessaire de limiter les tailles des transconducteurs. De plus, aucune capacité parasite accrue due à un transconducteur pour l'accentuation n'est engendrée, car l'égaliseur 400 ne comprend pas de transconducteur pour l'accentuation.
Dans l'égaliseur classique comportant des transconducteurs séparés pour l'accentuation, les tailles des transconducteurs pour l'accentuation doivent être augmentées pour obtenir un gain d'accentuation spécifique lorsque l'égaliseur utilise des transconducteurs de grande taille pour réaliser un filtre à haute fréquence. Cependant, l'égaliseur 400 selon un exemple de forme de réalisation de l'invention ne nécessite pas d'augmenter les tailles des transconducteurs additionnés même lors de la réalisation d'un filtre à haute fréquence, car l'égaliseur 400 n'utilise pas de transconducteur séparé pour l'accentuation.
La figure 5 est un schéma de circuit d'un égaliseur 500 selon un autre exemple de forme de réalisation de l'invention. L'égaliseur 500 peut comprendre un intégrateur à pertes 502, des premier, deuxième et troisième circuits biquad 504, 506 et 508, trois amplificateurs opérationnels 510, 512 et 516 de sommation, et/ou un amplificateur opérationnel 514 de gain.
L'égaliseur 500 constitue un filtre Gm-C de septième ordre utilisant les trois circuits biquads 504, 506 et 508 et un intégrateur à pertes 502 et il constitue une unité d'égalisation utilisant les quatre amplificateurs opérationnels 510, 512, 514 et 516. La sortie de l'unité d'égalisation correspond à la sortie Vout_eq de l'amplificateur opérationnel 516 et la sortie du filtre Gm-C correspond à la sortie Vout_flt du troisième noeud passe-bas biquad.
L'intégrateur à pertes 502 peut comprendre un transconducteur sans inversion 522 connecté entre un noeud d'entrée 518 et un noeud d'intégration 520, un transconducteur à inversion 524 connecté au noeud d'intégration 520 dans une configuration en auto-rétroaction, et/ou un condensateur 526 connecté entre le noeud d'intégration 520 et une tension de masse. Les premier, deuxième et troisième circuits biquad 504, 506 et 508 peuvent avoir une configuration similaire à celles des circuits biquad des figures 3 et 4.
Le premier amplificateur opérationnel 510 peut effectuer la sommation du signal de sortie d'un premier noeud passe-bande biquad et du signal de sortie d'un noeud passe-bas biquad du troisième circuit biquad 508, et le deuxième amplificateur opérationnel 512 peut soustraire le signal de sortie d'un noeud passe-bas biquad du deuxième circuit biquad 506 du signal de sortie du premier amplificateur opérationnel 510. Le troisième amplificateur opérationnel 514 peut amplifier par K le signal de sortie du deuxième amplificateur opérationnel 512, et le quatrième amplificateur opérationnel 516 peut effectuer la sommation du signal de sortie du troisième amplificateur opérationnel 514 et du signal de sortie du noeud passe-bas biquad du troisième circuit biquad 508.
L'égaliseur 500 ne génère pas le terme S dans le numérateur de l'équation 7, car l'intégrateur à pertes 502 et les circuits biquads 504, 506 et 508 sont placés avant l'unité d'égalisation de l'égaliseur 400 de la figure 4 et sont connectés en série à l'unité d'égalisation. La sortie du quatrième amplificateur opérationnel 516 peut donc obtenir un gain d'accentuation à partir d'un zéro réel. En outre, l'égaliseur 500 peut constituer l'unité d'égalisation uniquement avec des amplificateurs opérationnels sans l'utilisation de transconducteurs séparés pour l'accentuation. En conséquence, la taille du circuit de l'égaliseur 500 peut être réduite. De plus, une capacité parasite engendrée par les amplificateurs opérationnels dans l'égaliseur 500 ne comprend que les capacités de grille de transistors à effet de champ de type MOSFET, et elle est donc inférieure à la capacité parasite de l'égaliseur classique et n'affecte pratiquement pas la capacité d'intégration totale. En outre, l'égaliseur 500 peut réaliser aisément un filtrage de fréquence plus élevée et/ou élargir aisément sa bande de fréquences passantes car il peut maitriser aisément le facteur d'échelle de la capacité.
Un exemple de capacités normalisées de condensateurs 20 d'intégration utilisés dans l'égaliseur 500 est représenté dans le tableau 2.
Tableau 2
Condensateur Capacité normalisée Cl 1,1610 C2 0,5938 C3 1,2795 C4 0, 6485 C5 0,5224 C6 0, 8729 C7 0, 2133 En comparant les capacités normalisées du tableau 2 aux capacités normalisées du tableau 1, on voit que les positions des condensateurs de chaque circuit biquad sont modifiées. Ainsi, les valeurs de capacité de deux condensateurs constituant chacun des circuits biquad 504, 506 et 508 sont modifiées à l'exception du condensateur Cl constituant l'intégrateur à pertes 502.
Les figures 6, 7, 8 et 9 sont des graphiques montrant des exemples de résultats de simulation obtenus en mettant à l'échelle les capacités normalisées du tableau 2 pour concevoir l'égaliseur 500 décrit à titre d'exemple.
La figure 6 illustre un exemple de réponse en fréquence du signal de sortie Vout flt du n ud passe-bas biquad du troisième circuit biquad 508 de l'exemple d'égaliseur 500. La figure 6 montre un exemple de mise à l'échelle des capacités normalisées et des transconductances pour commander la fréquence à -3dB afin qu'elle soit de 1,35 MHz, de 95,5 MHz et de 173,8 MHz. On peut voir sur la figure 6 qu'une capacité parasite additionnée au n ud passe-bande et au n ud passe-bas du troisième circuit biquad 508 est faible. De plus, on peut voir qu'une opération de filtrage peut être effectuée dans une bande de fréquences allant de 1,35 MHz à 173, 8 MHz lorsque la constante K est de 0, que les capacités sont mises à l'échelle avec un facteur d'échelle désiré pour être fixées à des valeurs spécifiques et qu'on fait varier les transconductances.
La figure 7 illustre un exemple de variation d'un gain d'accentuation en réponse à la constante K lorsque la fréquence à -3dB est de 1,35 MHz, utilisant l'exemple d'égaliseur 500 de la figure 5. Autrement dit, la figure 7 montre un exemple de résultat de simulation obtenu en mettant à l'échelle des capacités telles que la fréquence à -3dB devient égale à 1, 35 MHz et en faisant varier la constante K par l'utilisation d'un amplificateur opérationnel pour une accentuation afin de modifier le gain d'accentuation. On fait varier la constante K à 0, 1, 2, 3, 4, 5, 6, 7, 8, 9 et 10. Le gain d'accentuation n'est pas obtenu lorsque K = 0 et l'effet du gain d'accentuation devient élevé lorsque K = 10. Comme on peut le voir sur la figure 7, l'exemple d'égaliseur 500 peut commander le gain d'accentuation en réglant la constante K du gain. De plus, l'exemple d'égaliseur 500 permet d'obtenir un gain d'accentuation souhaité en réglant uniquement la constante de gain K sans modifier les dimensions des transconducteurs car les transconducteurs ne sont pas affectés par la constante de gain K, même lorsqu'on la fait varier.
La figure 8 illustre un exemple de variation du gain d'accentuation en réponse à la constante K lorsque la fréquence à -3dB est de 95,5 MHz, utilisant l'exemple d'égaliseur 500 de la figure 5, et la figure 9 illustre un exemple de variation du gain d'accentuation en réponse à la constante K lorsque la fréquence à -3dB est de 173,8 MHz, utilisant l'exemple d'égaliseur 500.
On peut voir sur les figures 7, 8 et 9 que l'exemple d'égaliseur 500 met à l'échelle des capacités avec un facteur d'échelle souhaité pour fixer les capacités à des valeurs spécifiques, fait varier les transconductances pour modifier la fréquence à -3dB, et/ou maintient la caractéristique d'accentuation même lorsqu'on fait varier le gain d'accentuation avec la fréquence à -3dB. En outre, l'exemple d'égaliseur 500 peut utiliser un facteur de mise à l'échelle de capacité plus petit pour obtenir une fréquence à -3dB souhaitée même avec une faible transconductance, car il présente une faible capacité parasite. Autrement dit, des égaliseurs conformes à des exemples de formes de réalisation de l'invention permettent de maitriser le facteur d'échelle de capacité et/ou le gain d'accentuation. Des égaliseurs conformes à des exemples de formes de réalisation de l'invention peuvent générer une capacité parasite plus faible lors de la commande du facteur d'échelle de capacité et du gain d'accentuation et il n'est donc pas nécessaire de modifier la caractéristique de l'égaliseur.
Bien qu'on ait décrit des égaliseurs utilisant des filtres Gm-C de quatrième ordre et de septième ordre dans les exemples de formes de réalisation précités, l'égaliseur des exemples de formes de réalisation de l'invention n'est pas limité à des égaliseurs de quatrième ordre et de septième ordre.
Conformément à des exemples de formes de réalisation de l'invention, la bande passante d'un filtre peut être élargie et un gain d'accentuation spécifique peut être maintenu tout en réduisant la taille d'un circuit constituant un égaliseur. En outre, le facteur d'échelle de capacité et le gain d'accentuation peuvent être ajustés. De plus, seule une faible capacité parasite peut être générée lorsqu'on agit sur le facteur d'échelle de capacité et le gain d'accentuation, et il n'est donc pas nécessaire de modifier la caractéristique de l'égaliseur.
Il va de soi que de nombreuses modifications peuvent 15 être apportées à l'égaliseur décrit et représenté sans sortir du cadre de l'invention.
2889376 30
Claims (21)
1. Egaliseur, caractérisé en ce qu'il comporte: un premier circuit biquad (402) comprenant un premier n ud d'entrée (414), un premier noeud passebande biquad (416) et un premier n ud passe-bas biquad (418) ; un second circuit biquad (404) comprenant un second noeud d'entrée connecté au premier noeud passe-bas biquad, un deuxième noeud passe-bande biquad {432) et un deuxième noeud passe-bas biquad (434) ; un premier circuit de sommation effectuant la sommation d'un signal de sortie du deuxième noeud passe- bande biquad et d'un signal de sortie du deuxième noeud passe-bas biquad; un deuxième circuit de sommation soustrayant un signal de sortie du premier noeud passe-bas biquad d'un signal de sortie du premier circuit de sommation et amplifiant par une constante (K) le résultat de la sommation; et un troisième circuit de sommation effectuant la sommation du signal de sortie du deuxième circuit de sommation et du signal de sortie du deuxième noeud passe-bas biquad, les premier et second circuits biquads étant des circuits biquads Gm-C ayant des transconducteurs connectés dans une configuration en auto-rétroaction aux premier et deuxième noeuds passe-bande biquads, respectivement.
2. Egaliseur selon la revendication 1, caractérisé en ce que les premier et troisième circuits de sommation sont des premier et deuxième amplificateurs opérationnels (406, 412), respectivement, effectuant chacun la sommation de deux signaux d'entrée.
3. Egaliseur selon la revendication 2, caractérisé en ce que le deuxième circuit de sommation comporte: un troisième amplificateur opérationnel (408) soustrayant un signal de sortie du premier noeud passe-bas biquad d'un signal de sortie du premier circuit de sommation; et 2889376 31 un quatrième amplificateur opérationnel (410) amplifiant par une constante (K) un signal de sortie du troisième amplificateur opérationnel.
4. Egaliseur selon la revendication 1, caractérisé en ce que le premier circuit biquad comporte: un premier transconducteur (420) connecté entre le premier noeud d'entrée et le premier noeud passe-bande biquad; un premier condensateur (422) connecté entre le 10 premier noeud passe-bande biquad et une tension de masse; un deuxième transconducteur (424) connecté au premier noeud passe-bande biquad dans une configuration en auto-rétroaction; un troisième transconducteur (426) connecté entre le 15 premier noeud passe-bande biquad et le premier noeud passe-bas biquad; un quatrième transconducteur (428) connecté entre le premier noeud passebande biquad et le premier noeud passe-bas biquad, le quatrième transconducteur formant une boucle de rétroaction avec le troisième transconducteur; et un deuxième condensateur (430) connecté entre le premier noeud passe-bas biquad et la tension de masse.
5. Egaliseur selon la revendication 4, caractérisé en ce que les premier et troisième transconducteurs sont des transconducteurs sans inversion et les deuxième et quatrième transconducteurs sont des transconducteurs à inversion.
6. Egaliseur selon la revendication 4, caractérisé en ce que le deuxième circuit biquad comporte: un cinquième transconducteur (436) connecté entre le deuxième noeud d'entrée et le deuxième noeud passe-bande biquad; un troisième condensateur (438) connecté entre le deuxième noeud passe- bande biquad et la tension de masse; un sixième transconducteur (440) connecté au deuxième noeud passe-bande biquad dans une configuration en auto-rétroaction; un septième transconducteur (442) connecté entre le 5 deuxième noeud passe-bande biquad et le deuxième noeud passe-bas biquad; un huitième transconducteur (444) connecté entre le deuxième noeud passebande biquad et le deuxième noeud passe-bas biquad, le huitième transconducteur formant une boucle de rétroaction avec le septième transconducteur; et un quatrième condensateur (446) connecté entre le deuxième noeud passe-bas biquad et la tension de masse.
7. Egaliseur selon la revendication 6, caractérisé en ce que les cinquième et septième transconducteurs sont des transconducteurs sans inversion et les sixième et huitième transconducteurs sont des transconducteurs à inversion.
8. Egaliseur selon la revendication 1, caractérisé en ce qu'il comporte en outre: plusieurs circuits biquads (504, 506, 508), un dernier des multiples circuits biquads étant connecté au premier noeud d'entrée du premier circuit biquad; et un intégrateur à pertes (502) connecté à un premier des multiples circuits biquads.
9. Egaliseur selon la revendication 8, caractérisé en ce que l'intégrateur à pertes comporte: un premier transconducteur (522) connecté entre un noeud d'entrée (518) et un noeud d'intégration (520) ; un deuxième transconducteur (524) connecté au noeud d'intégration en une configuration en auto-rétroaction; et un premier condensateur (526) connecté entre le noeud d'intégration et une tension de masse.
10. Egaliseur selon la revendication 9, caractérisé en ce que le premier transconducteur est un transconducteur sans inversion et le deuxième transconducteur est un transconducteur à inversion.
2889376 33
11. Egaliseur, caractérisé en ce qu'il comporte: n (où n est un entier >_ 2) circuits biquads {504, 506, 508) comprenant chacun un noeud d'entrée, un noeud passe-bande biquad et un noeud passe-bas biquad; un premier circuit de sommation effectuant la sommation d'un signal de sortie du noeud passe-bande biquad du n-ième circuit biquad et d'un signal de sortie du noeud passe-bas biquad du n-ième circuit biquad; un deuxième circuit de sommation soustrayant le signal de sortie du noeud passe-bas biquad du (n-1)ième circuit biquad du signal de sortie du premier circuit de sommation et amplifiant par une constante le résultat de la sommation; et un troisième circuit de sommation effectuant la sommation d'un signal de sortie du deuxième circuit de sommation et du signal de sortie du noeud passe-bas biquad du n-ième circuit biquad, les n circuits biquads étant des circuits biquads Gm-C ayant chacun des transconducteurs connectés en une configuration en auto-rétroaction au noeud passe-bande biquad du circuit biquad correspondant.
12. Egaliseur selon la revendication 11, caractérisé en ce qu'il comporte en outre un intégrateur (502) à pertes connecté au noeud d'entrée du premier circuit biquad.
13. Egaliseur selon la revendication 12, caractérisé en ce que chacun des circuits biquads comporte: un premier transconducteur (420, 436) connecté entre le noeud d'entrée et le noeud passe-bande biquad du circuit biquad correspondant; un premier condensateur (422, 438) connecté entre le noeud passe-bande biquad du circuit biquad correspondant et une tension de masse; un deuxième transconducteur (424, 440) connecté en une configuration en auto-rétroaction au noeud passe-bande 35 biquad du circuit biquad correspondant; un troisième transconducteur (426, 442) connecté entre le noeud passe-bande biquad et le noeud passe-bas biquad du circuit biquad correspondant; un quatrième transconducteur (428, 444) connecté entre le noeud passe-bande biquad et le noeud passe-bas biquad du circuit biquad correspondant, le quatrième transconducteur formant une boucle de rétroaction avec le troisième transconducteur correspondant; et un second condensateur (430, 446) connecté entre le 10 noeud passe-bas biquad du circuit biquad correspondant et la tension de masse.
14. Egaliseur selon la revendication 12, caractérisé en ce que l'intégrateur à pertes comporte: un premier transconducteur (522) connecté entre un noeud d'entrée (518) et un noeud d'intégration (520) ; un second transconducteur (524) connecté en une configuration en auto- rétroaction au noeud d'intégration; et un premier condensateur (526) connecté entre le noeud 20 d'intégration et la tension de masse.
15. Egaliseur selon la revendication 12, caractérisé en ce que les premier et troisième circuits de sommation sont des premier et deuxième amplificateurs opérationnels (406, 412), effectuant respectivement chacun la sommation de deux signaux d'entrée.
16. Egaliseur selon la revendication 12, caractérisé en ce que le deuxième circuit de sommation comporte: un troisième amplificateur opérationnel (408) soustrayant le signal de sortie du noeud passe-bas biquad du (n-l)ième circuit biquad du signal de sortie du premier circuit de sommation; et un quatrième amplificateur opérationnel (410) amplifiant par une constante (K) le signal de sortie du troisième amplificateur.
17. Egaliseur selon la revendication 12, caractérisé en ce que chacun des n (où n est un entier >_ 2) circuits biquads comprend au moins un transconducteur et chacun des premier, deuxième et troisième circuits de sommation comprend au moins un amplificateur opérationnel.
18. Egaliseur, caractérisé en ce qu'il comporte: une partie filtrante comprenant n (où n est un entier >_ 2) circuits biquads dont chacun comprend au moins un transconducteur, reçoit une tension d'entrée et délivre en sortie une tension filtrée; et une partie égalisante comprenant au moins un amplificateur opérationnel, recevant au moins une tension intermédiaire provenant de la partie filtrante et délivrant en sortie une tension égalisée.
19. Egaliseur selon la revendication 18, caractérisé en ce que la partie égalisante ne comporte pas de 15 transconducteurs.
20. Procédé d'égalisation caractérisé en ce qu'il comporte: le filtrage d'une tension d'entrée et la sortie d'au moins une tension intermédiaire et d'une tension filtrée en 20 utilisant au moins un transconducteur; et la réception de la tension intermédiaire et l'accentuation d'une tension égalisée en utilisant au moins un amplificateur opérationnel.
21. Procédé selon la revendication 20, caractérisé en 25 ce que l'accentuation est effectuée sans transconducteurs.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040113690A KR100660848B1 (ko) | 2004-12-28 | 2004-12-28 | 프로그램 가능한 부스팅을 위한 Ｇｍ-Ｃ 필터를 이용한이퀄라이저 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2889376A1 true FR2889376A1 (fr) | 2007-02-02 |
| FR2889376B1 FR2889376B1 (fr) | 2015-04-17 |
Family
ID=36611458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0513431A Active FR2889376B1 (fr) | 2004-12-28 | 2005-12-28 | Egaliseur et procede d'egalisation |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7733950B2 (fr) |
| JP (1) | JP4809677B2 (fr) |
| KR (1) | KR100660848B1 (fr) |
| CN (1) | CN1822498B (fr) |
| FR (1) | FR2889376B1 (fr) |
| TW (1) | TWI294224B (fr) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100853526B1 (ko) * | 2007-02-23 | 2008-08-21 | 충북대학교 산학협력단 | 저역 통과 필터에 의해 이득 제어가 이루어지는 무선수신기 |
| US8913652B2 (en) * | 2008-03-10 | 2014-12-16 | Newlans, Inc. | Method, system and apparatus for wideband signal processing |
| EP2522073A4 (fr) | 2010-02-12 | 2014-06-11 | Newlans Inc | Composants radioélectriques analogiques à large bande |
| WO2011112851A2 (fr) * | 2010-03-10 | 2011-09-15 | National Semiconductor Corporation | Circuits émetteurs/récepteurs de signaux de données pour établir des communications bidirectionnelles simultanées via une paire de conducteurs communs |
| WO2012061385A1 (fr) | 2010-11-01 | 2012-05-10 | Newlans, Inc. | Procédé et appareil de linéarisation d'amplificateur de puissance |
| WO2012064551A2 (fr) | 2010-11-08 | 2012-05-18 | Newlans, Inc. | Réseau analogique programmable par l'utilisateur |
| US8779832B2 (en) | 2011-11-01 | 2014-07-15 | Newlans, Inc. | Wideband signal processing |
| WO2014039517A1 (fr) * | 2012-09-05 | 2014-03-13 | Newlans, Inc. | Etalonnage biquadratique |
| US9425999B1 (en) * | 2015-09-30 | 2016-08-23 | Synaptics Incorporated | Process-voltage-temperature (PVT) invariant continuous time equalizer |
| KR102288009B1 (ko) * | 2019-11-26 | 2021-08-09 | 광운대학교 산학협력단 | 이미지 제거 콤플렉스 대역통과 필터 |
| KR102703639B1 (ko) | 2023-10-24 | 2024-09-05 | 주식회사태준제약 | 히알루론산 또는 이의 약학적으로 허용가능한 염을 포함하는 안과용 조성물 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5345190A (en) * | 1993-08-02 | 1994-09-06 | Motorola, Inc. | Modular low voltage filter with common mode feedback |
| US5912583A (en) * | 1997-01-02 | 1999-06-15 | Texas Instruments Incorporated | Continuous time filter with programmable bandwidth and tuning loop |
| KR100225913B1 (ko) * | 1997-03-10 | 1999-10-15 | 신건순 | 프로그래밍이 가능한 트랜스컨덕턴스-커패시터 만능 필터 |
| US6184748B1 (en) * | 1998-09-30 | 2001-02-06 | Lsi Logic Corporation | Magnitude and group delay shaping circuit in continuous-time read channel filters |
| DE69825060D1 (de) * | 1998-12-17 | 2004-08-19 | St Microelectronics Srl | Tiefpassfilterstruktur mit analoger Entzerrung |
| US6304134B1 (en) * | 2000-03-29 | 2001-10-16 | Texas Instruments Incorporated | High-frequency boost technique |
| JP4075369B2 (ja) * | 2001-12-19 | 2008-04-16 | ソニー株式会社 | アナログフィルタ回路およびこれを用いたディスク装置 |
| JP4227445B2 (ja) * | 2003-03-26 | 2009-02-18 | 新日本無線株式会社 | 複素バンドパスフィルタ |
| TWI355792B (en) * | 2003-08-29 | 2012-01-01 | Rohm Co Ltd | Power supply and electronic device having same |
| JP3953009B2 (ja) * | 2003-09-12 | 2007-08-01 | ソニー株式会社 | トランスコンダクタンス調整回路 |
-
2004
- 2004-12-28 KR KR1020040113690A patent/KR100660848B1/ko active IP Right Grant
-
2005
- 2005-12-28 US US11/318,852 patent/US7733950B2/en active Active
- 2005-12-28 CN CN2005101216752A patent/CN1822498B/zh active Active
- 2005-12-28 JP JP2005379260A patent/JP4809677B2/ja active Active
- 2005-12-28 TW TW94146906A patent/TWI294224B/zh active
- 2005-12-28 FR FR0513431A patent/FR2889376B1/fr active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006191621A (ja) | 2006-07-20 |
| US20060140263A1 (en) | 2006-06-29 |
| US7733950B2 (en) | 2010-06-08 |
| TW200633406A (en) | 2006-09-16 |
| KR100660848B1 (ko) | 2006-12-26 |
| CN1822498B (zh) | 2011-07-06 |
| TWI294224B (en) | 2008-03-01 |
| CN1822498A (zh) | 2006-08-23 |
| FR2889376B1 (fr) | 2015-04-17 |
| JP4809677B2 (ja) | 2011-11-09 |
| KR20060075125A (ko) | 2006-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2889376A1 (fr) | Egaliseur et procede d'egalisation | |
| EP2717599B1 (fr) | Procédé de traitement d'un signal audio avec modélisation de la réponse globale du haut-parleur électrodynamique | |
| US6184748B1 (en) | Magnitude and group delay shaping circuit in continuous-time read channel filters | |
| EP2131494B1 (fr) | Circuit à capacités commutées à consommation réduite | |
| EP3729299B1 (fr) | Filtre interpolateur numerique, dispositif de changement de rythme et equipement de reception correspondants | |
| WO2009153450A2 (fr) | Amplificateur numerique classe d comprenant un reducteur de bruit | |
| US8817913B2 (en) | Digital filter-decimator-tuner | |
| EP0970562B1 (fr) | Filtre numerique pour retards fractionnaires | |
| EP2339747A1 (fr) | Circuit de polarisation pour amplificateur différentiel | |
| FR2690034A1 (fr) | Egaliseur audio assurant une égalisation réciproque plus une coupure de profondeur infinie. | |
| FR2622752A1 (fr) | Circuit formant un filtre actif r.c. pour application coupe-bande | |
| FR2838890A1 (fr) | Circuit de filtre a condensateur commute et procede pour sa fabrication | |
| FR3030963A1 (fr) | Egalisateur aveugle de canal | |
| EP0633577B1 (fr) | Convertisseur charge-tension à rétroaction commandée | |
| EP1394930A1 (fr) | Générateur de fréquence et d'onde sinusoidale et convertisseur de signaux périodiques l'utilisant | |
| FR2967861A1 (fr) | Systeme electroacoustique pour une salle de spectacle | |
| FR2619975A1 (fr) | Cellule biquadratique a capacites commutees sans boucle continue de contre-reaction et a faible sensibilite par rapport au gain des amplificateurs operationnels et au ratio des capacites | |
| EP0164283A1 (fr) | Filtre numerique resonant | |
| EP0398442A1 (fr) | Dispositif semiconducteur incluant un filtre actif dans le domaine des hautes et hyperfréquences | |
| JP4075369B2 (ja) | アナログフィルタ回路およびこれを用いたディスク装置 | |
| WO1999027523A1 (fr) | Procede de reconstruction, apres debruitage, de signaux sonores | |
| Noulis et al. | Current mode low BW-large peaking time CMOS SG shaper using CA building cells | |
| FR2765418A1 (fr) | Filtre polyphase ayant une fonction de transfert reglable | |
| WO2010054904A1 (fr) | Filtre actif miniature a faible cout | |
| FR2495403A1 (fr) | Filtres electriques et procede de filtrage de signaux electriques |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 11 |
|
| PLFP | Fee payment |
Year of fee payment: 12 |
|
| PLFP | Fee payment |
Year of fee payment: 13 |
|
| PLFP | Fee payment |
Year of fee payment: 15 |
|
| PLFP | Fee payment |
Year of fee payment: 16 |
|
| PLFP | Fee payment |
Year of fee payment: 17 |
|
| PLFP | Fee payment |
Year of fee payment: 18 |
|
| PLFP | Fee payment |
Year of fee payment: 19 |