FR2886458A1 - Reseau capacitif - Google Patents
Reseau capacitif Download PDFInfo
- Publication number
- FR2886458A1 FR2886458A1 FR0505267A FR0505267A FR2886458A1 FR 2886458 A1 FR2886458 A1 FR 2886458A1 FR 0505267 A FR0505267 A FR 0505267A FR 0505267 A FR0505267 A FR 0505267A FR 2886458 A1 FR2886458 A1 FR 2886458A1
- Authority
- FR
- France
- Prior art keywords
- capacitive
- fingers
- comb
- entity
- network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 230000001419 dependent effect Effects 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 210000001520 comb Anatomy 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Un réseau capacitif comprenant au moins deux entités capacitives, comprenant une couche substrat. La couche substrat comprend un peigne comprenant au moins quatre dents sensiblement identiques, et, pour chaque entité capacitive, un jeu de doigts comprenant un ou plusieurs doigts reliés entre eux. Au moins deux jeux de doigts comprennent un nombre différent de doigts, chaque doigt étant imbriqué entre deux dents du peigne et étant sensiblement identique aux autres doigts. Le peigne et les doigts sont intégrés en un seul bloc.
Description
RESEAU CAPACITIF
L'invention se rapporte au domaine des réseaux capacitifs.
De tels réseaux, encore appelés réseaux à distribution de charges, sont couramment utilisés dans des applications variées, par exemple dans les convertisseurs analogiques numériques (ADC). Un réseau capacitif comprend au moins deux entités capacitives de valeurs distinctes.
La figure 1 montre un exemple de réseau capacitif. Le réseau capacitif 1 comprend plusieurs entités capacitives (CI, C2, C3, C4, C5). Chaque entité capacitive (CI, C2, C3, C4, C5) présente une première borne et une seconde borne. Les premières bornes des entités capacitives (CI, C2, C3, C4, C5) sont reliées entre elles. La référence Vc désigne le potentiel électrique aux premières bornes des entités capacitives (C,, C2, C3, C4, C5). Par ailleurs, les secondes bornes des entités capacitives (CI, C2, C3, C4, C5) ne sont pas forcément reliées entre elles. La seconde borne de chaque entité capacitive C; peut être soumise à un potentiel électrique associé V. Les potentiels électriques V; peuvent prendre des valeurs différentes les uns des autres.
Un paramètre déterminant le fonctionnement d'un réseau capacitif est le rapport des valeurs des entités capacitives entre elles, par exemple C3/C1. On cherche actuellement à réaliser des réseaux capacitifs tels que le rapport des valeurs des entités capacitives ait une valeur aussi précise que possible.
Il est connu de réaliser des réseaux capacitifs en utilisant des capacités de surface ( plate capacitor en anglais). Le brevet américain US 6,111,742 décrit un exemple de capacité de surface métal- oxyde-métal (MOM).
Les capacités de surfaces sont en général relativement étendues afin de pouvoir ajuster autant que possible les valeurs des capacités. De ce fait, ces capacités ont des valeurs relativement élevées. Les entités capacitives ont ainsi des valeurs relativement précises.
De plus, lors de la fabrication de tels réseaux capacitifs, chaque entité capacitive est intégrée dans un bloc associé. Un bloc comprend une zone de la surface d'un substrat en général dédiée à une fonction donnée, ici une entité capacitive. Chaque bloc se situe à distance des autres blocs, la distance entre deux blocs étant en général imposée par les contraintes de fabrication. Le réseau capacitif est donc structuré en plusieurs blocs de dimensions identiques. La fabrication d'un tel réseau à partir des blocs est relativement simple du fait de cette similitude entre les blocs.
La figure 2 est un exemple de schéma vu de dessus de deux réseaux capacitifs comprenant chacun douze entités capacitives. Chaque bloc 3a, 3b, etc. de chaque réseau capacitif 1, 2 comprend une entité capacitive associée. Des connexions 4 permettent de relier entre elles les entités capacitives d'un même réseau capacitif.
Il est également connu, par exemple du brevet américain US 5,208, 725, de réaliser des capacités latérales ( fringe capacitor en anglais) . La figure 3 montre un exemple d'une entité capacitive réalisée avec des capacités latérales, selon l'art antérieur.
Une entité capacitive donnée 5 comprend un premier peigne 6 et un second peigne 7 imbriqués l'un dans l'autre. Sur la figure 3, le second peigne 7 est double. La valeur de l'entité capacitive est égale à la somme des valeurs des capacités latérales entre les dents des peignes, suivant la direction X orthogonale à l'axe des dents du peigne. Ce type de capacité présente l'avantage d'occuper moins d'espace qu'une capacité de surface pour une valeur de capacité donnée.
La présente invention a pour objectif de réduire encore l'espace occupé par un réseau capacitif donné.
La présente invention a pour objet un réseau capacitif comprenant au moins deux entités capacitives. Le réseau capacitif comprend une couche substrat comprenant un peigne comprenant au moins quatre dents sensiblement identiques, et, pour chaque entité capacitive, un jeu de doigts comprenant un ou plusieurs doigts reliés entre eux, au moins deux jeux de doigts comprenant un nombre différent de doigts. Chaque doigt est imbriqué 2886458 3 entre deux dents du peigne et est sensiblement identique aux autres doigts. Le peigne et les doigts sont intégrés en un seul bloc.
Ainsi, plusieurs entités capacitives du réseau capacitif sont intégrées en un seul bloc. Les réseaux capacitifs de l'art antérieur comprennent autant de blocs que d'entités capacitives. Les contraintes de fabrication imposant une distance minimale entre les blocs relativement élevée, les réseaux capacitifs de l'art antérieur occupent une surface relativement élevée du fait du nombre de blocs. Avec les réseaux capacitifs selon l'invention, la distance limitative est la distance minimale entre deux doigts, c'est-à-dire une distance plus faible que la distance minimale entre les blocs.
De plus, les réseaux capacitifs selon l'art antérieur présentent, du fait de leur taille, et en particulier du fait des interconnexions entre les blocs, des capacités parasites relativement élevées. Ces réseaux présentent donc une vitesse de fonctionnement relativement basse, ainsi que des atténuations, du fait des valeurs des capacités parasites. Avec un réseau capacitif selon l'invention, les doigts et les dents, c'est-à- dire les éléments participant au fonctionnement du réseau, sont intégrés en un seul bloc. Les capacités parasites à l'intérieur du bloc sont relativement faibles. Les rapports des valeurs des entités capacitives et donc le fonctionnement du réseau sont donc relativement peu affectés.
Une capacité latérale est générée entre chaque doigt et les dents entre lesquelles ce doigt est imbriqué. La valeur d'une entité capacitive est sensiblement égale à la somme des valeurs des capacités latérales générées par les doigts du jeu de doigts correspondant à cette entité capacitive. Chaque entité capacitive comprenant un nombre entier de doigts sensiblement identiques, les rapports des valeurs des entités capacitives sont relativement précis.
Avantageusement, chaque jeu de doigts est construit à partir d'un élément de base comprenant un seul doigt. Chaque jeu de doigts est constitué d'un nombre entier d'éléments de base. Pour un réseau capacitif comprenant une seule couche substrat, la valeur de l'élément de base est définie comme la plus petite valeur non nulle parmi la valeur de l'entité capacitive la plus faible et les résidus de divisions des valeurs de chaque entité capacitive par les valeurs de la ou des autres entités capacitives.
Ainsi, l'élément de base occupe un volume relativement faible. Par exemple, un réseau capacitif comprenant une première entité capacitive ayant une première valeur, et une seconde entité capacitive ayant une seconde valeur égale à la moitié de la première valeur, peut être réalisé avec un peigne à quatre dents et trois doigts. L'élément de base comprend alors un doigt, la valeur de l'élément de base étant ici égale à la valeur de l'entité capacitive la plus faible. La première entité capacitive comprend les deux autres doigts.
Pour un réseau capacitif comprenant une première entité capacitive ayant une première valeur, et une seconde entité capacitive ayant une seconde valeur égale aux deux tiers de la première valeur, la valeur de l'élément de base est égale au tiers de la première valeur. La première entité capacitive comprend donc trois doigts et la seconde entité capacitive comprend deux doigts.
Cette caractéristique n'est bien entendu pas limitative: l'élément de base peut comprendre une pluralité de doigts. Un réseau capacitif donné réalisé avec un élément de base comprenant par exemple deux doigts comprend deux fois plus de doigts que si l'élément de base comprenait un seul doigt.
Avantageusement, les doigts de chaque jeu de doigts sont sensiblement répartis de façon symétrique relativement à un axe médian du peigne.
Lorsqu'un bloc est fabriqué, certaines contraintes ne s'appliquent pas de façon uniforme sur tout le bloc, créant par-là un gradient de pression transversal. La pression varie en général sensiblement linéairement avec la longueur. Le gradient de pression peut entraîner des variations locales des valeurs des capacités. Dans le réseau capacitif selon l'art antérieur, chaque bloc ne comprend qu'une seule entité capacitive, de sorte que des variations locales sont moyennées. La valeur globale de l'entité capacitive est ainsi relativement peu affectée par les variations locales.
En distribuant les doigts correspondants à une entité capacitive donnée de part et d'autres de l'axe médian, la présente invention permet de compenser au moins partiellement les effets du gradient. De la même façon, la valeur globale de chaque entité capacitive du bloc est ainsi relativement peu affectée par les variations locales.
Lorsqu'un réseau capacitif comprend une seule entité capacitive à un seul doigt, ce doigt est placé sensiblement sur l'axe médian.
Bien entendu, lorsque plusieurs entités capacitives comprennent un nombre impair de doigts, les doigts ne seront que grossièrement répartis de 10 façon symétrique relativement à l'axe médian, afin de compenser au moins partiellement les effets du gradient.
La présente invention n'est bien entendu pas limitée par la répartition des doigts.
Avantageusement, la valeur de chaque entité capacitive est choisie égale à la valeur de l'entité capacitive la plus faible multipliée par une puissance entière de deux. Ainsi, la répartition des doigts de part et d'autres de l'axe médian est relativement aisée. De plus, un tel réseau capacitif trouve une application avantageuse dans les convertisseurs analogiques numériques (ADC). Cette caractéristique n'est bien entendu pas limitative.
D'autres particularités et avantages de la présente invention apparaîtront dans la description ci-après.
La figure 1, déjà commentée, montre un exemple de réseau capacitif connu de l'art antérieur.
La figure 2, déjà commentée, est un schéma d'un exemple de deux 25 réseaux capacitifs comprenant chacun douze entités capacitives, selon l'art antérieur.
La figure 3, déjà commentée, montre un exemple d'une entité capacitive réalisée avec des capacités latérales, selon l'art antérieur.
La figure 4 montre un exemple de réseau capacitif selon un premier 30 mode de réalisation de la présente invention.
La figure 5 montre un exemple de réseau capacitif selon un second mode de réalisation de la présente invention.
Les figures 6A, 6B et 6C sont trois vues respectivement de dessus, en perspective et par la tranche, d'un exemple d'unité capacitive d'un réseau capacitif selon un troisième mode de réalisation de la présente invention.
La figure 7 est un schéma d'un exemple de deux réseaux capacitifs comprenant chacun quatre-vingt quinze doigts au total, selon la présente invention.
Le réseau capacitif 1 représenté sur figure 4 comprend une couche substrat comprenant un peigne 7. Le peigne 7 comprend ici douze dents sensiblement identiques 9a, 9b,...,9l. Le réseau capacitif 1 comprend par ailleurs, dans cet exemple, trois entités capacitives.
Une première entité capacitive comprend un premier jeu de doigts comprenant huit doigts 8b, 8c, 8e, 8f, 8h, 8i, 8k et 81. Ces huit doigts sont reliés entre eux par une première piste de connexion 4A.
Une seconde entité capacitive comprend un second jeu de doigts comprenant deux doigts 8d et 8j. Ces deux doigts sont reliés entre eux par une seconde piste de connexion 4B. Les doigts du réseau capacitif étant sensiblement identiques entre eux, la valeur de la seconde entité capacitive est sensiblement égale à un quart de la valeur de la première entité capacitive.
Une troisième entité capacitive comprend un troisième jeu de doigts comprenant un seul doigt 8g, relié à une troisième piste de connexion 4D. La valeur de la troisième entité capacitive est sensiblement égale à un huitième de la valeur de la première entité capacitive.
Deux doigts factices ( dummy en anglais) 8a, 8m permettent aux dents des extrémités latérales 9a et 91 de percevoir un environnement sensiblement analogue à l'environnement perçu par les autres dents du peigne 7.
Chaque doigt d'un jeu de doigts forme, avec les dents adjacentes correspondantes, une unité capacitive. La première entité capacitive correspond à huit unités capacitives. La seconde entité capacitive correspond à deux unités capacitives et la troisième entité capacitive correspond à une seule unité capacitive.
La valeur associée à une unité capacitive dépend de sa géométrie. On peut donc jouer sur divers paramètres, par exemple la longueur des doigts, pour modifier la valeur associée aux unités capacitives. Le réseau capacitif peut comprendre plusieurs couches substrat, comme le montrent les figures 6A, 6B et 6C. On peut donc également jouer sur le nombre de couches pour modifier la géométrie des unités capacitives et par conséquent les valeurs associées aux unités capacitives.
La valeur associée à une unité capacitive peut être par exemple de 200 attofarad.
Pour chaque entité capacitive, les doigts correspondants sont répartis de façon sensiblement symétrique relativement à un axe médian Y. Par exemple, le doigt de la troisième entité capacitive 8g est situé sensiblement sur l'axe médian Y, tandis que les doigts de la seconde entité capacitive 8d et 8j sont situé de part et d'autres de l'axe médian Y, et à sensiblement une même distance de l'axe médian Y. Cette répartition permet de compenser au moins partiellement les variations des valeurs des capacités dues à un gradient.
La première piste de connexion 4A, la seconde piste de connexion 4B et la troisième piste de connexion 4D forment un jeu de pistes de connexion.
Dans le premier mode de réalisation, ce jeu de pistes de connexion s'étend dans le plan de la couche substrat. Bien entendu, ces pistes de connexion 4A, 4B et 4D peuvent créer des capacités parasites. Toutefois, ces pistes de connexion 4A, 4B et 4D se situent à une distance relativement élevée des éléments participant au fonctionnement du réseau, c'est-à-dire les dents et les doigts. En conséquence, ces capacités parasites affectent relativement peu le fonctionnement du réseau capacitif.
Lors de l'implémentation, les pistes de connexion 4A, 4B et 4D se situent à l'extérieur du bloc dans lequel le peigne 7 et les doigts 8a,... , 8m sont intégrés.
Comme le montrent les figures 6A, 6B et 6C, le réseau capacitif peut comprendre la couche substrat et une ou des couches substrat supplémentaires. Dans ce cas, le jeu de pistes de connexion peut appartenir à un même plan. Le jeu de pistes de connexion peut par exemple s'étendre dans le plan de la couche substrat seulement. Le jeu de pistes de connexion et la ou les couches substrat supplémentaires appartiennent ainsi à des plans différents.
Un élément écran latéral, référencé 20 sur la figure 4, peut alors permettre d'isoler au moins une couche substrat supplémentaire du jeu de pistes de connexion. Ainsi les capacités parasites générées par les pistes de connexion 4A, 4B et 4D affectent relativement peu les rapports des valeurs des entités capacitives.
Cet élément écran latéral 20 peut être sensiblement plan. Sur la figure 4, l'élément écran latéral 20 est vu depuis la tranche. L'élément écran latéral 20 peut être orienté de telle sorte que le plan de l'élément écran latéral soit sensiblement perpendiculaire au plan de la figure 4.
L'élément écran latéral peut être réalisé en métal, par exemple en aluminium ou en cuivre. L'élément écran latéral peut par exemple être réalisé dans le même métal que le peigne et les doigts.
La figure 5 montre un exemple de réseau capacitif selon un second mode de réalisation de la présente invention. Tout comme le réseau capacitif représenté sur la figure 4, le réseau capacitif représenté sur la figure 5 comprend trois entités capacitives présentant les mêmes rapports de valeurs de capacités. Chaque entité capacitive comprend des doigts imbriqués entre les dents d'un peigne 7. Les doigts et les dents du peigne 7 appartiennent à une même couche substrat.
Dans un second mode de réalisation, le réseau capacitif 1 comprend par ailleurs un jeu de pistes de connexion 4A, 4B et 4D au dessus de la couche substrat. Un élément écran de surface 10 permet d'isoler la couche substrat des pistes de connexion 4A, 4B et 4D. Ainsi les capacités parasites générées par les pistes de connexion 4A, 4B et 4D affectent relativement peu les rapports des valeurs des entités capacitives. Cet élément écran de surface 10 peut être sensiblement plan. L'élément écran de surface 10 peut être réalisé en métal, par exemple en aluminium ou en cuivre. L'élément écran de surface peut par exemple être réalisé dans le même métal que le peigne et les doigts.
Cette structure présente l'avantage d'être relativement compacte.
L'élément écran de surface 10 permet également de conserver la symétrie relativement à l'axe médian des éléments actifs du réseau capacitif, c'est-à-dire du peigne 7 et des doigts puisque les pistes de connexion sont isolées.
Par dessus , on entend que la couche substrat et le jeu de pistes de connexions sont superposés, c'est-à-dire que dans le mot dessus désigne à la fois le mot dessus dans le sens commun du terme et le mot dessous dans le sens commun du terme.
Les figures 6A, 6B et 6C sont trois vues d'un exemple d'une unité capacitive d'un réseau capacitif selon un troisième mode de réalisation de la présente invention. La figure 6A est vue de dessus, la figure 6B est une vue en perspective et la figure 6C est une vue en tranche. Ces trois figures seront commentées simultanément.
Un réseau capacitif comprend plusieurs entités capacitives de valeurs distinctes. Chaque entité capacitive comprend au moins une unité capacitive 13. Les entités capacitives sont construites à partir d'unités capacitives. Chaque entité capacitive est constituée d'un nombre entier d'unités capacitives.
L'unité capacitive 13 comprend deux dents 9al et 9bl d'un peigne 71 et un doigt 81 imbriqué entre ces dents 9a1 et 9bl. Ce peigne 71 et ce doigt 81 appartiennent à une couche substrat donnée. Pour chaque entité capacitive, cette couche substrat comprend un jeu de doigts. Avantageusement, chaque jeu de doigts est construit à partir d'un élément de base comprenant un seul doigt.
Comme illustré sur les figures 6A et 6C, les dents 9a1 et 9b1 et le doigt 81 génèrent des capacités latérales 14al, 14bl.
Les valeurs de ces capacités peuvent être modifiées en jouant sur la géométrie des dents 9a1 et 9b1 et du doigt 81, par exemple en modifiant la longueur L d'une zone capacitive.
Selon le troisième mode de réalisation de la présente invention, le réseau capacitif comprend par ailleurs une couche substrat supplémentaire comprenant un peigne supplémentaire 72, et pour chaque doigt, un doigt supplémentaire imbriqué dans les dents du peigne supplémentaire 72. L'unité capacitive 13 comprend donc en outre deux dents supplémentaires 9a2 et 9b2 et un doigt supplémentaire 82. Comme illustré sur la figure 6C, quatre capacités latérales 14a1, 14b1, 14a2 et 14b2 sont ainsi générées.
Le réseau capacitif comprend en outre des premiers éléments de liaison entre le peigne 71 et le peigne supplémentaire 72, par exemple un premier via 11. Le réseau capacitif comprend également des seconds éléments de liaison entre chaque doigt 81 et le doigt supplémentaire correspondant 82, par exemple un second via 12. Ainsi les peignes 71 et 72 sont reliés entre eux, ainsi que les doigts 81 et 82. Ainsi l'unité capacitive 13 formée par le doigt 81, le doigt supplémentaire correspondant 82 et les dents adjacentes correspondantes 9a1, 9b1, 9a2 et 9b2 présente une valeur sensiblement égale à quatre fois la valeur d'une capacité latérale (14a1, 14bl, 14a2, 14b2) telle que celles représentées sur la figure 6C. Les réseaux capacitifs selon le troisième mode de réalisation de l'invention sont ainsi relativement compacts.
Le réseau capacitif peut également comprendre d'autres couches substrat supplémentaires (non représentées), de sorte qu'il est possible de jouer sur le nombre de couches substrat pour modifier la valeur associée à une unité capacitive.
L'élément de base comprend avantageusement un seul doigt, de sorte qu'une unité capacitive comprend un seul doigt par couche substrat. L'unité capacitive représentée sur la figure 6B comprend donc deux doigts.
Les modes de réalisation illustrés sur les figures 4, 5, 6A, 6B et 6C représentent seulement des exemples de réalisations et ne limitent aucunement la présente invention.
La figure 7 montre un exemple de schéma de deux réseaux capacitifs comprenant chacun quatre-vingt quinze doigts au total, selon un mode de réalisation de la présente invention.
Pour chaque réseau capacitif 1, 2, chacun des quatre-vingt quinze doigts appartient à un jeu de doigts. Les doigts d'un même jeu de doigts sont reliés entre eux par des pistes de connexion au-dessus de la couche substrat des doigts. Chaque doigt est imbriqué entre deux dents d'un peigne. Le peigne et les doigts sont intégrés dans un seul bloc, de sorte que le réseau capacitif ainsi réalisé présente une taille relativement faible, contrairement aux réseaux capacitifs selon l'art antérieur, par exemple le réseau capacitif illustré par la figure 2. Les réseaux capacitifs selon l'invention peuvent occuper environ quatre fois moins d'espace que les réseaux capacitifs selon l'art antérieur, pour des caractéristiques de fonctionnement similaires.
Un réseau capacitif tel que décrit précédemment peut être utilisé dans un circuit convertisseur numérique analogique ( Digital to Analog Converter en anglais ou DAC), le circuit convertisseur DAC étant lui-même intégré dans un convertisseur analogique numérique ( Analog to Digital Converter en anglais ou ADC). Un réseau capacitif pour un DAC comprend en général un nombre d'entités capacitives relativement élevé. La valeur de l'élément de base doit être relativement faible afin d'éviter une valeur d'entité capacitive trop élevée. Les réseaux capacitifs selon la présente invention, avec une unité de base réduite jusqu'à un doigt, trouvent donc une application particulièrement avantageuse dans les DAC. La valeur associée à l'unité de base peut en effet être relativement faible.
Claims (10)
1. Réseau capacitif (1) comprenant au moins deux entités capacitives, comprenant une couche substrat comprenant un peigne (7) comprenant au moins quatre dents (9a, 9b,.., 91) sensiblement identiques, pour chaque entité capacitive, un jeu de doigts comprenant un ou plusieurs doigts (8b, ..., 81) reliés entre eux, au moins deux jeux de doigts comprenant un nombre différent de doigts, chaque doigt étant imbriqué entre deux dents du peigne et étant sensiblement identique aux autres doigts, le peigne et les doigts étant intégrés en un seul bloc.
2. Réseau capacitif (1, 2) selon la revendication 1, dans lequel chaque jeu de doigts est construit à partir d'un élément de base comprenant un seul doigt (8b,...81).
3. Réseau capacitif (1, 2) selon l'une des revendications précédentes, dans lequel les doigts (8b,...81) de chaque jeu de doigts sont sensiblement répartis de façon symétrique relativement à un axe médian (Y) du peigne (7).
4. Réseau capacitif (1, 2) selon l'une des revendications précédentes, dans lequel la valeur de chaque entité capacitive est choisie égale à la valeur de l'entité capacitive la plus faible multipliée par une puissance entière de deux.
5. Réseau capacitif (1) selon l'une des revendications précédentes, comprenant un jeu de pistes de connexion (4A, 4B, 4D) s'étendant dans le plan de la couche substrat.
6. Réseau capacitif (1) selon l'une des revendications 1 à 4, comprenant un jeu de pistes de connexion (4A, 4B, 4D) au dessus de la couche substrat, et un élément écran de surface (10) entre la couche substrat et les pistes de connexion.
7. Réseau capacitif selon l'une des revendications précédentes, comprenant en outre une couche substrat supplémentaire au dessous de la couche substrat et comprenant un peigne supplémentaire (72) sensiblement identique au peigne (71), et pour chaque doigt (81), un doigt supplémentaire (82) imbriqué dans les dents (9a2, 9b2) du peigne supplémentaire, des premiers éléments de liaison (11) entre le peigne et le peigne supplémentaire, et des seconds éléments de liaison (12) entre chaque doigt et le doigt supplémentaire correspondant.
8. Réseau capacitif selon la revendication 7 lorsqu'elle dépend de la revendication 5, comprenant en outre un élément écran latéral (20) entre la couche substrat supplémentaire et les pistes de connexion (4A, 4B44D)..
9. Convertisseur numérique analogique comprenant un réseau capacitif (1, 2) selon l'une des revendications précédentes.
10. Convertisseur analogique numérique comprenant un convertisseur 30 numérique analogique selon la revendication 9.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0505267A FR2886458B1 (fr) | 2005-05-25 | 2005-05-25 | Reseau capacitif |
| US11/420,152 US7873191B2 (en) | 2005-05-25 | 2006-05-24 | Capacitive array |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0505267A FR2886458B1 (fr) | 2005-05-25 | 2005-05-25 | Reseau capacitif |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2886458A1 true FR2886458A1 (fr) | 2006-12-01 |
| FR2886458B1 FR2886458B1 (fr) | 2007-09-07 |
Family
ID=35575445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0505267A Expired - Fee Related FR2886458B1 (fr) | 2005-05-25 | 2005-05-25 | Reseau capacitif |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7873191B2 (fr) |
| FR (1) | FR2886458B1 (fr) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102007051871A1 (de) * | 2007-10-30 | 2009-05-07 | Robert Bosch Gmbh | Mikromechanisches Bauelement und Verfahren zum Betrieb eines mikromechanischen Bauelements |
| US8076893B2 (en) * | 2008-09-04 | 2011-12-13 | The Board Of Trustees Of The University Of Illinois | Displacement actuation and sensing for an electrostatic drive |
| TW201110167A (en) * | 2009-09-04 | 2011-03-16 | Novatek Microelectronics Corp | Metal-oxide-metal capacitor having low parasitic capacitor |
| US8594604B2 (en) * | 2009-12-18 | 2013-11-26 | Nxp, B.V. | Fringe capacitor circuit |
| WO2012056607A1 (fr) * | 2010-10-26 | 2012-05-03 | パナソニック株式会社 | Corps réseau de capacités et dispositif de traitement de signaux qui comprend ledit corps |
| EP2458636A1 (fr) * | 2010-11-29 | 2012-05-30 | Nxp B.V. | Réseau de compensation pour transistor RF |
| FR2976715B1 (fr) * | 2011-06-15 | 2013-06-28 | St Microelectronics Sa | Dispositif capacitif integre et convertisseur analogique numerique integre comprenant un tel dispositif |
| KR101585959B1 (ko) * | 2015-02-10 | 2016-01-20 | 전자부품연구원 | 무선랜 ap의 adc에 적용 가능한 mom 커패시터 |
| DE102018104459A1 (de) * | 2018-02-27 | 2019-08-29 | Tdk Electronics Ag | Vielschichtbauelement mit externer Kontaktierung |
| US10629672B2 (en) | 2018-07-31 | 2020-04-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Capacitor structure with low capacitance |
| CN114203442B (zh) * | 2021-12-03 | 2023-11-03 | 灿芯半导体(上海)股份有限公司 | 一种用于高精度电容阵列的电容单元 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5583359A (en) * | 1995-03-03 | 1996-12-10 | Northern Telecom Limited | Capacitor structure for an integrated circuit |
| US6542351B1 (en) * | 2001-06-28 | 2003-04-01 | National Semiconductor Corp. | Capacitor structure |
| US20030183864A1 (en) * | 2002-03-28 | 2003-10-02 | Fujitsu Quantum Devices Limited | Device having interdigital capacitor |
| US20040205679A1 (en) * | 2003-04-09 | 2004-10-14 | Drennan Patrick G. | Method for improving capacitor noise and mismatch constraints in a semiconductor device |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4093892A (en) * | 1967-01-16 | 1978-06-06 | Varian Associates, Inc. | Ring-and-bar slow wave circuits employing ceramic supports at the bars |
| US5208725A (en) | 1992-08-19 | 1993-05-04 | Akcasu Osman E | High capacitance structure in a semiconductor device |
| US5373245A (en) * | 1993-07-12 | 1994-12-13 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Capaciflector camera |
| US6000280A (en) * | 1995-07-20 | 1999-12-14 | Cornell Research Foundation, Inc. | Drive electrodes for microfabricated torsional cantilevers |
| FR2768852B1 (fr) | 1997-09-22 | 1999-11-26 | Sgs Thomson Microelectronics | Realisation d'un condensateur intermetallique |
| US6473713B1 (en) * | 1999-09-20 | 2002-10-29 | American Gnc Corporation | Processing method for motion measurement |
| WO2001053872A1 (fr) * | 2000-01-18 | 2001-07-26 | Cornell Research Foundation, Inc. | Micromiroir a silicium monocristallin et matrice |
| US7099496B2 (en) * | 2000-12-05 | 2006-08-29 | Validity Sensors, Inc. | Swiped aperture capacitive fingerprint sensing systems and methods |
| US7256589B2 (en) * | 2001-04-27 | 2007-08-14 | Atrua Technologies, Inc. | Capacitive sensor system with improved capacitance measuring sensitivity |
-
2005
- 2005-05-25 FR FR0505267A patent/FR2886458B1/fr not_active Expired - Fee Related
-
2006
- 2006-05-24 US US11/420,152 patent/US7873191B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5583359A (en) * | 1995-03-03 | 1996-12-10 | Northern Telecom Limited | Capacitor structure for an integrated circuit |
| US6542351B1 (en) * | 2001-06-28 | 2003-04-01 | National Semiconductor Corp. | Capacitor structure |
| US20030183864A1 (en) * | 2002-03-28 | 2003-10-02 | Fujitsu Quantum Devices Limited | Device having interdigital capacitor |
| US20040205679A1 (en) * | 2003-04-09 | 2004-10-14 | Drennan Patrick G. | Method for improving capacitor noise and mismatch constraints in a semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2886458B1 (fr) | 2007-09-07 |
| US7873191B2 (en) | 2011-01-18 |
| US20060270145A1 (en) | 2006-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2886458A1 (fr) | Reseau capacitif | |
| EP1601101B1 (fr) | Transformateur à changement de mode et filtre passe-bas | |
| FR2550009A1 (fr) | Boitier de composant electronique muni d'un condensateur | |
| FR2960654A1 (fr) | Filtre optique propre a traiter un rayonnement d'incidence variable et detecteur comprenant un tel filtre | |
| FR2894062A1 (fr) | Balun a rapport d'impedances 1/4 | |
| FR2606206A1 (fr) | Condensateur de decouplage pour module a reseau d'ergots en grille | |
| FR2919108A1 (fr) | Inductance comprenant des boucles sur plusieurs niveaux de metallisation | |
| FR2870042A1 (fr) | Structure capacitive de circuit integre | |
| EP3206230B1 (fr) | Dispositif a structure d'interconnexions pour former un chemin de conduction ou un plan conducteur a forte capacite de decouplage | |
| FR2852147A1 (fr) | Matrice de pixels detecteurs integree sur circuit de lecture de charges | |
| FR3078823A1 (fr) | Empilement 3d de puces electroniques | |
| CN101038911A (zh) | 半导体叠层电容器 | |
| EP1322966A1 (fr) | Connecteur electrique a contacts multiples | |
| EP0800211A1 (fr) | Boîtier de circuit intégré | |
| FR2957717A1 (fr) | Procede de formation d'une structure de type metal-isolant-metal tridimensionnelle | |
| EP0191668B1 (fr) | Condensateur céramique multicouche haute fréquence de forte capacité | |
| EP1573821A1 (fr) | Matrice de detecteurs multispectraux | |
| WO2003036668A2 (fr) | Micro-condensateur variable (mems) a fort rapport et faible tension d'actionnement | |
| EP1202376A1 (fr) | Résonateur électrique | |
| FR2642902A1 (fr) | Composant semi-conducteur de puissance cellulaire | |
| FR2961345A1 (fr) | Circuit integre passif | |
| EP0903783B1 (fr) | Réalisation d'un condensateur intermétallique | |
| FR2776142A1 (fr) | Structure pour une realisation industrielle de convertisseur multiniveaux | |
| WO2018154242A2 (fr) | Composant electronique muni d'un transistor et de doigts interdigites pour former au moins une partie d'un composant capacitif au sein du composant electronique | |
| EP3563647B1 (fr) | Structure electronique comprenant une matrice de dispositifs electroniques presentant des performances thermiques ameliorees |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20140131 |