FR2866448A1 - Controleur de disque - Google Patents
Controleur de disque Download PDFInfo
- Publication number
- FR2866448A1 FR2866448A1 FR0405789A FR0405789A FR2866448A1 FR 2866448 A1 FR2866448 A1 FR 2866448A1 FR 0405789 A FR0405789 A FR 0405789A FR 0405789 A FR0405789 A FR 0405789A FR 2866448 A1 FR2866448 A1 FR 2866448A1
- Authority
- FR
- France
- Prior art keywords
- adapter
- dmac
- controller
- data
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0689—Disk arrays, e.g. RAID, JBOD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
Abstract
La présente invention concerne un contrôleur de disque ayant un adaptateur de canal (100) ayant une interface de connexion à un ordinateur hôte ou une unité de disque, un adaptateur de mémoire (300) mémorisant temporairement des données à transférer entre l'hôte et le disque, un adaptateur de processeur (200) commandant les opérations de l'adaptateur (100) et l'adaptateur (300), et un adaptateur de commutation (400) configurant un réseau interne en interconnectant les adaptateurs (100, 300, 200), les adaptateurs (100, 300, 200, 400) incluant chacun un contrôleur DMAC (120, 220, 320, 420) pour effectuer une commande de protocole de communication du réseau interne, et une communication multiplex de paquet est effectuée entre les contrôleurs DMAC (120, 220, 320, 420) fournis dans les adaptateurs (100, 200, 300, 400). Le contrôleur de disque peut atteindre une efficacité de transfert élevée et un coût faible tout en garantissant une fiabilité élevée.
Description
La présente invention concerne un contrôleur de disque pour commander pour
une pluralité d'unités de dis-que, et plus particulièrement un contrôleur de disque à fiabilité élevée utilisant une communication multiplex de
type sans connexion.
Les Brevets des Etats-Unis N 6 601 134 et N 2 003 046 460 décrivent un système de mémorisation.
Un sous-système de disque (par la suite appelé simplement "sous-système") utilisant des unités de disque magnétique en tant que supports de mémorisation a des performances d'entrée/sortie inférieures de trois quarts par rapport à celles d'une mémoire principale d'un ordinateur utilisant des mémoires à semi-conducteurs en tant que supports de mémorisation. Beaucoup d'efforts ont été menés pour réduire cette différence, c'est-à-dire améliorer les performances d'entrée/sortie du sous-système. L'un des procédés permettant d'améliorer les performances d'entrée/sortie du sous-système consiste à utiliser un contrôleur de disque qui commande une pluralité d'unités de disque magnétique dans lesquelles des données sont mémorisées d'une manière répartie.
Par exemple, un contrôleur de disque connu de manière classique, tel que celui représenté sur la figure 16, a une pluralité d'adaptateurs de canal 2100 qui exé- cutent un transfert de données entre un ordinateur hôte et une unité de disque; une pluralité d'adaptateurs de mémoire cache 2300 pour temporairement mémoriser des don-nées à transférer entre l'ordinateur hôte et l'unité de disque; une pluralité d'adaptateurs de mémoire de commande 2301 pour mémoriser des informations de commande concernant le fonctionnement du contrôleur de disque; et une pluralité d'adaptateurs de commutation 2400 pour établir des connexions entre les adaptateurs de mémoire cache et des adaptateurs de canal. Les adaptateurs de canal 2100 et les adaptateurs de mémoire cache 2300 sont inter- connectés par un réseau interne de système de données via les adaptateurs de commutation 2400. Les adaptateurs de canal 2100 et les adaptateurs de mémoire de commande 2301 sont interconnectés par un réseau interne de système de commande. A l'aide de ces connexions réseau, tous les adaptateurs de canal 2100 peuvent accéder aux adaptateurs de mémoire cache 2300 et aux adaptateurs de mémoire de commande 2301.
Chaque adaptateur de canal 2100 a: des moteurs de liaison de données (DLE) 2110 pour exécuter un transfert de paquet dans le réseau interne de système de don-nées, des contrôleurs d'accès direct à la mémoire (DMAC) 2120 pour exécuter un transfert DMA dans le réseau in-terne de système de données, un sélecteur 2115 pour in- terconnecter les moteurs de liaison de données (DLE) 2110 et les contrôleurs DMAC 2120, des moteurs de protocole (PE) 2130 pour commander la communication entre l'ordinateur hôte et l'unité de disque, des ports 2140 pour réaliser la connexion à l'ordinateur hôte ou à l'unité de disque, des moteurs DLE 2110 pour exécuter un transfert de paquet dans le réseau interne de système de commande, des contrôleurs DMAC 2220 pour réaliser un transfert DMA dans le réseau interne de système de commande, des micro-processeurs (MP) 2230 pour commander le fonctionnement du contrôleur de disque, et un sélecteur 2125 pour interconnecter les contrôleurs DMAC 2120 et les moteurs de protocole (PE) 2130 ou les microprocesseurs 2230.
L'adaptateur de mémoire cache 2300 et l'adaptateur de mémoire de commande 2301 ont chacun: des moteurs ÉDLE 2310 pour exécuter un transfert DMA dans le réseau interne de système de données ou le réseau interne de système de commande, des contrôleurs DMAC 2320 pour exécuter un transfert DMA dans chaque réseau interne, des contrôleurs de mémoire (MC) 2330, des modules de mémoire (MM) 2340, un sélecteur 2315 pour interconnecter les mo- teurs DLE 2310 et les contrôleurs DMAC 2320, et un sélecteur 2325 pour interconnecter les contrôleurs DMAC 2320 et les contrôleurs MC 2330.
L'adaptateur de commutation 2400 a: des mo- 5 teurs DLE 2410 pour exécuter un transfert de paquet dans le réseau interne de système de données, des contrôleurs DMAC 2420 pour exécuter un transfert DMA dans le réseau interne de système de données, et un sélecteur 2430 pour interconnecter les contrôleurs DMAC 2420.
Le transfert de données entre les adaptateurs est réalisé par des opérations coopératives de contrôleurs DMAC dans les adaptateurs respectifs. A titre d'exemple, en se reportant aux figures 18 et 19, on va maintenant décrire une opération de déroulement d'un transfert DMA de données depuis l'ordinateur hôte vers l'adaptateur de mémoire cache 2300 du contrôleur de dis- que.
Lorsqu'une demande d'ECRITURE est envoyée de-puis l'ordinateur hôte via le port de connexion 2140, le microprocesseur 2230 calcule une zone de l'adaptateur de mémoire cache pour temporairement mémoriser les données D'ECRITURE, et notifie le résultat calculé au contrôleur DMAC 2120 dans l'adaptateur de canal sous la forme d'une liste DMA 2600. Le contrôleur DMAC 2120 envoie des deman- des 2605 pour acquérir des trajets jusqu'aux adaptateurs de mémoire cache nécessaires pour le transfert DMA. Du fait que les données D'ECRITURE sont mémorisées dans une pluralité d'adaptateurs de mémoire cache (deux adaptateurs de mémoire cache ayant un contrôleur DMAC 2321 et un contrôleur DMAC 2322) afin d'améliorer la fiabilité, une pluralité de trajets établissant des demandes sont envoyés. Après que les trajets nécessaires aient été établis, le contrôleur DMAC 2120 transfère les données D'ECRITURE vers le contrôleur DMAC 2420 au niveau du corn- mutateur de point de relais, selon le contenu de la liste DMA 2600. Dans ce cas, les données D'ECRITURE sont transférées depuis l'ordinateur hôte en les divisant en une quantité de données ayant une taille prédéterminée.
L'accès DMA 2420 de l'adaptateur de commutation 2400 génère des sous-demandes DMA 2611 et 2612 pour les contrôleurs DMAC 2321 et 2322 des adaptateurs de mémoire cache, conformément aux demandes de transfert envoyées par le contrôleur DMAC 2120 de l'adaptateur de canal 2100. En réponses aux demandes 2611 et 2612, les contrô- leurs DMAC 2321 et 2322 retournent des sous-états 2621 et 2622 qui sont les notifications de fin de demande. Après que le contrôleur DMAC 2120 de l'adaptateur de canal ait confirmé les sous-états 2621 et 2622, il envoie la sous-demande DMA suivante. Lorsque les sous-états de tou- tes les sous-demandes DMA sont retournés, le contrôleur DMAC 2120 envoie des demandes de libération 2625 des trajets établis aux adaptateurs de mémoire cache, et retourne un état de fin 2630 au microprocesseur 2230 pour achever ainsi le processus relatif à la liste DMA 2600.
Durant le transfert DMA, le microprocesseur 2230 accède à l'adaptateur de mémoire de commande 2301 lorsque nécessaire. Dans ce cas, un transfert DMA similaire est effectué entre le contrôleur DMAC 2220 de l'adaptateur de canal 2100 et le contrôleur DMAC 2320 de l'adaptateur de mémoire de commande 2301.
La figure 17 représente la structure d'un paquet utilisée pour le transfert DMA. Un paquet d'instruction 2520 a: un champ d'adresse 2521 pour indiquer un contrôleur DMAC cible, un champ d'adresse 2522 pour indiquer un contrôleur DMAC de lancement, des champs d'adresse de mémoire 2523 et 2524 pour indiquer les adresses de mémoire dans lesquelles des données de transfert sont mémorisées, et un code de contrôle d'erreur 2525.
La demande d'établissement de trajet 2605 est envoyée en utilisant un paquet d'instruction 2520. Un paquet de données 2530 a: un champ d'adresse 2531 pour indiquer un contrôleur DMAC cible, un champ d'adresse 2532 pour indiquer un contrôleur DMAC de lancement, des don-nées de transfert 2533, et un code de contrôle d'erreur 2535. La sous-demande DMA est envoyée en utilisant le paquet de données 2530.
La figure 20 illustre un protocole de transfert de l'instruction de demande de trajet 2605 et de la sous-demande DMA 2610. Afin de faciliter un processus de rétablissement après anomalie, les processus sont tous exécutés par une communication non-multiplex. A savoir, après que l'on ait confirmé que le sous-état 2620 de la sous-demande DMA 2610 est retourné, la sous-demande sui-vante 2610 est envoyée.
Comme décrit ci-dessus, le transfert DMA dans un contrôleur de disque classique décrit dans les documents des brevets cités ci-dessus est réalisé par une communication non-multiplex de type à connexion du fait de sa facilité d'implémentation. C'est-à-dire que le contrôleur DMAC établit les trajets nécessaires pour l'exécution du transfert DMA, et durant le transfert DMA, les trajets sont occupés (communication de type connexion). De plus, jusqu'à ce que le sous-état relatif au sous- transfert DMA immédiatement avant ait été confirmé, la sous-demande DMA suivante ne peut être exécutée (communication non-multiplex).
Un contrôleur de disque classique a par consé- quent un faible rendement d'utilisation des trajets de réseau interne, ce qui peut constituer un obstacle à l'amélioration des performances. Afin de satisfaire aux conditions selon lesquelles la largeur de bande des trajets nécessaires est réservée au rendement d'utilisation de trajet limité, une configuration de réseau interne compliquée est requise telle qu'une implémentation à la fois du réseau interne de système de données et du réseau interne de système de commande, engendrant en résultat un coût élevé.
Un but de la présente invention consiste à fournir un contrôleur de disque utilisant une communication multiplex de type sans connexion, capable de gérer les problèmes de la technique antérieure, réalisant un rendement de transfert élevé (performance) tout en rete- nant une fiabilité élevée équivalente à celle d'un contrôleur de disque classique, et engendrant un coût faible.
Afin de résoudre les problèmes décrits ci-dessus, la présente invention adopte la configuration suivante.
Un contrôleur de disque inclut: un adaptateur de canal ayant une interface de connexion à un ordinateur hôte ou une unité de disque, un adaptateur de mémoire pour temporairement mémoriser des données à transférer entre l'ordinateur hôte et l'unité de disque, un adaptateur de processeur pour commander les opérations de l'adaptateur de canal et de l'adaptateur de mémoire, et un adaptateur de commutation pour configurer un réseau interne en interconnectant l'adaptateur de canal, l'adap- tateur de mémoire et l'adaptateur de processeur, dans le-quel: l'adaptateur de canal, l'adaptateur de mémoire, l'adaptateur de processeur et l'adaptateur de commutation incluent chacun un contrôleur DMAC pour exécuter une commande de protocole de commutation du réseau interne, et une communication de multiplexage de paquet est effectuée entre les contrôleurs DMAC fournis dans les adaptateurs.
Selon la présente invention, en adoptant une communication multiplex de type sans connexion, le multiplexage devient possible non seulement durant un sous-transfert DMA (comme ceci sera décrit ultérieure- ment, l'état de transfert du sous-DMA et le sous-état représentés sur la figure 11) mais également durant une pluralité de transferts sous-DMA (un autre état de transfertde sous-DMA 615 et sous-DMA 616 représentés sur la figure 11). L'efficacité d'utilisation des trajets peut être améliorée d'une manière considérable et il n'est pas nécessaire de séparément fournir un réseau interne de système de commande et un réseau interne de système de données comme dans le cas d'un contrôleur de disque clas- sique.
En conséquence, l'adaptateur de mémoire cache et l'adaptateur de mémoire de commande sont intégrés dans un adaptateur de mémoire. Du fait que l'efficacité d'utilisation de trajet est améliorée, la limitation d'utilisation de trajet est relâchée de sorte que le processeur de l'adaptateur de canal peut être utilisé dans l'adaptateur de processeur qui est indépendant de l'adaptateur de canal. Un contrôleur de disque peut être réalisé, lequel contrôleur a des performances élevées et un coût faible et a une évolutivité excellente.
La présente invention va maintenant être mieux comprise à partir de la lecture de la description qui va.suivre faite en référence aux dessins annexés, sur les-quels: - la figure 1 est un schéma représentant la structure globale d'un contrôleur de disque selon un mode de réalisation de la présente invention, - la figure 2 est un schéma représentant un -exemple de la structure spécifique d'un moteur de liaison de données utilisée par chaque adaptateur du contrôleur de disque selon le mode de réalisation, - la figure 3 est un schéma représentant un exemple de la structure spécifique d'un contrôleur DMAC utilisée pour chaque adaptateur du contrôleur de disque 35 -selon le mode de réalisation, - la figure 4 est un schéma représentant la structure d'un adaptateur de canal du contrôleur de dis-que selon le mode de réalisation, - la figure 5 est un schéma représentant la structure d'un adaptateur de processeur du contrôleur de disque selon le mode de réalisation, - la figure 6 est un schéma représentant la structure d'un adaptateur de mémoire du contrôleur de disque selon le mode de réalisation, - la figure 7 est un schéma représentant la structure d'un adaptateur de commutation du contrôleur de disque selon le mode de réalisation, - la figure 8 est un schéma représentant la structure d'un paquet utilisée par le contrôleur de disque selon le mode de réalisation, - la figure 9 est un schéma illustrant un flux de paquets utilisé par le contrôleur de disque selon le mode de réalisation, - la figure 10 est un schéma illustrant un pro- tocole utilisé par le contrôleur de disque selon le mode de réalisation, - la figure 11 est un schéma illustrant un protocole de transfert de communication multiplex utilisé par le contrôleur de disque selon le mode de réalisation, - la figure 12 est un schéma illustrant un dé-roulement de mise à jour de champ de séquence DMA durant une sous-transmission DMA utilisée par le contrôleur de disque selon le mode de réalisation, - la figure 13 est un schéma illustrant un dé- roulement de confirmation de champ de séquence DMA durant une réception de sous-état utilisée par le contrôleur de disque selon le mode de réalisation, - la figure 14 est un schéma représentant la structure globale d'un contrôleur de disque selon un au- tre mode de réalisation de la présente invention, - la figure 15 est un schéma représentant la structure globale d'un contrôleur de disque selon encore un autre mode de réalisation de la présente invention, - la figure 16 est un schéma représentant la structure globale d'un contrôleur de disque classique, - la figure 17 est un schéma représentant la structure d'un paquet utilisée par le contrôleur de dis-que classique, la figure 18 est un schéma illustrant un flux de paquets utilisé par le contrôleur de disque classique, - la figure 19 est un schéma illustrant un protocole utilisé par le contrôleur de disque classique, et - la figure 20 est un schéma illustrant un protocole de communication non- multiplex utilisé par le con- trôleur de disque classique.
On va maintenant décrire en détail des modes de réalisation d'un contrôleur de disque de la présente invention en se reportant aux figures 1 à 15.
La figure 1 est un schéma représentant la structure globale d'un contrôleur de disque selon un mode de réalisation de la présente invention. Le contrôleur de disque du présent mode de réalisation a: un adaptateur de canal 100 ayant une interface 140 destinée à être connectée à un ordinateur hôte ou à une unité de disque, un adaptateur de mémoire 300 pour temporairement mémoriser des données à transférer entre l'ordinateur hôte et l'unité de disque, un adaptateur de processeur 200 pour commander les opérations de l'adaptateur de canal 100 et d'un adaptateur de mémoire 300, et un adaptateur de corn- mutation 400 constituant un réseau interne en interconnectant l'adaptateur de canal 100, l'adaptateur de mémoire 300 et l'adaptateur de processeur 200.
L'adaptateur de canal 100, l'adaptateur de processeur 200, l'adaptateur de mémoire 300 et adaptateur de commutation 400 ont des contrôleurs DMAC (DMAC) 120, 220, 320 et 420, respectivement, les contrôleurs DMAC exécutant une commande de protocole de communication du réseau interne. Les adaptateurs de commutation peuvent être connectés les uns aux autres par leurs ports d'extension 440. Les contrôleurs DMAC exécutent un transfert DMA avec l'implication de moteurs de liaison de données (DLE) 110, 210, 310 et 410, respectivement. La communication multiplex de paquets de type sans connexion représentée sur la figure 11 est effectuée entre ces contrôleurs DMAC.
La figure 11 est un schéma illustrant un protocole de transfert de communication multiplex utilisé par le contrôleur de disque selon le mode de réalisation de la présente invention. Comme représenté sur la figure 11, sans la confirmation d'un sous-état relatif à une sous-demande DMA, la sous-demande DMA suivante est envoyée (communication multiplex, c'està-dire une communication multiplex durant un sous-transfert DMA). De plus, le transfert DMA compris entre DMA1 et DMA2 et un transfert compris entre DMA3 et DMA4 partagent le même trajet entre les moteurs DLE1 et DLE2 (communication de type sans connexion). Dans l'exemple représenté sur la figure 11, un sous-DMA 615 et un sous-DMA 616 sont d'une manière alternée transférés en partageant le même trajet entre les moteurs DLE1 et DLE2 pour effectuer une communication multiplex. Comme ceci sera compris d'après la description de la figure 8 qui sera citée ultérieurement, la communication multiplex de type sans connexion devient possible en adoptant la structure de paquet qui contient des in- formations (IDENTIFICATEUR DE TACHE) pour la commande de séquence d'une destination, des données et une sous-demande DMA.
Dans l'exemple représenté sur les figures 1 et 11, l'adoption de la communication multiplex de type sans connexion permet un multiplexage non seulement durant un sous-transfert DMA mais également durant des sous-transferts DMA. Par conséquent, l'efficacité d'utilisation de trajet peut être fortement améliorée (du fait que le transfert de données peut être effectué sans intervalle de temps entre les trajets). Il est quasi inu- tile d'implémenter de manière séparée le réseau interne de système de commande et le réseau interne de système de données, comme ceci est réalisé d'une manière classique. Il est par conséquent possible d'utiliser l'adaptateur de mémoire intégrant l'adaptateur de mémoire cache et l'adaptateur de mémoire de commande, et d'utiliser de plus l'adaptateur de processeur indépendamment de l'adaptateur de canal du fait que la limite d'utilisation de trajet est relâchée. Un contrôleur de disque ayant un coût faible et une excellente évolutivité et souplesse peut par conséquent être réalisé.
La figure 5 est un schéma représentant un exemple de la structure spécifique d'un adaptateur de processeur du contrôleur de disque selon le mode de réalisation de la présente invention, et la figure 2 est un schéma représentant la structure spécifique d'un moteur de liai-son de données utilisée par l'adaptateur de processeur. La structure du moteur de liaison de données (DLE) représentée sur la figure 2 peut être appliquée non seulement à l'adaptateur de processeur mais également à d'autres adaptateurs.
L'adaptateur de processeur 200 représenté sur la figure 5 a: des microprocesseurs (MP) 230, une pluralité de contrôleurs DMAC 220 et un ou plusieurs moteurs de liaison de données (DLE) 210. Un sélecteur 225 interconnecte les microprocesseurs 230 et les contrôleurs DMAC 220, et une pluralité de contrôleurs DMAC 220 partagent les moteurs DLE 210 via le sélecteur 215. A savoir, le nombre de contrôleurs DMAC est habituellement beaucoup plus grand que le nombre de moteurs DLE.
Du fait qu'un arbitre DMA 2150 du sélecteur 215 arbitre les demandes provenant d'une pluralité de contrôleurs DMAC 220, un transfert DMA à partir d'une pluralité de contrôleurs DMAC via le même moteur DLE 210 peut être exécuté en même temps (communication sans connexion). Des données de réception provenant du moteur DLE 210 sont distribuées par un arbitre DLE 2155 à un contrôleur DMAC cible 220.
Comme représenté sur la figure 2, le moteur DLE a un port de transmission 1101, un tampon de transmission 1102, un port de réception 1105, un tampon de réception 1106, une logique de relance 1110 et un tampon de relance 1120. Le tampon de relance et la logique de relance exécutent un processus pour réaliser un transfert sans er- reur au niveau liaison de données. C'est-à-dire qu'un paquet envoyé depuis le tampon de transmission au port de transmission est mémorisé dans le tampon de relance 1120 par la logique de relance 1110. Un état représentatif indiquant si le paquet est arrivé correctement est retourné au port de réception, et si une erreur est notifiée, le paquet est à nouveau envoyé depuis le tampon de relance par la logique de relance. La structure de moteur DLE re-.présentée sur la figure 2 permet un contrôle d'erreur de liaison de données dans l'unité de paquet et réalise une communication multiplex.
Dans l'exemple de la structure représentée sur les figures 5 et 2, une communication multiplex de type sans connexion devient possible et un contrôleur de dis-que peut être réalisé, lequel contrôleur a des performan- ces élevées et est souple et simple et a un coût faible.
La figure 4 est un schéma représentant un exemple de la structure spécifique de l'adaptateur de canal du contrôleur de disque selon le mode de réalisation de la présente invention, et la figure 3 est un schéma représentant un exemple de la structure spécifique du con- contrôleur DMAC utilisée par l'adaptateur de canal. La structure du contrôleur DMAC (DMAC) représentée sur la figure 3 est applicable non seulement à l'adaptateur de canal mais également à d'autres adaptateurs.
L'adaptateur de canal représenté sur la figure 4 a des moteurs de protocole 130, des contrôleurs DMAC 120 et des moteurs DLE 110. Le moteur PE 130 et le contrôleur DMAC 120 sont connectés par un sélecteur 125, et le contrôleur DMAC 120 et le moteur DLE 110 sont connec- tés par un sélecteur 115. Chaque contrôleur DMAC 120 a une pluralité de tampons de réception de type premier-entré premier-sorti (FIFO) VCO et VC1 et une pluralité de tampons FIFO de transmission VCO et VC1.
Le contrôleur DMAC 120 représenté sur la figure 3 est constitué d'un multiplexeur 1201, de tampons FIFO de transmission 1202, d'un démultiplexeur 1205, de tampons FIFO de réception 1206, d'une logique de transaction 1210, d'une table de gestion de séquence 1220, d'une logique d'assemblage de paquet 1230 et d'une logique de dé- sassemblage de paquet 1240. Un arbitre 1212 arbitre le conflit de données de transmission entre une pluralité de tampons FIFO de transmission 1202 et le multiplexeur 1201 sélectionne les données de transmission.
D'une manière similaire, le démultiplexeur 1205 sélectionne des données de réception sous la commande de l'arbitre 1212 et les mémorise dans un tampon FIFO correct parmi une pluralité de tampons FIFO de réception 1206. La logique d'assemblage de paquet 1230 et la logique de désassemblage de paquet 1240 sont des circuits lo- gigues servant à assembler et à désassembler le paquet. La logique de commande de séquence 1213 et la table de "gestion de séquence 1220 gèrent la séquence DMA des sous-transferts DMA, la description de cette opération étant ultérieurement mentionnée.
Dans l'exemple représenté sur les figures 4 et 3, une pluralité de tampons VCO et VC1 peuvent être utilisés pour chaque moteur DLE. Par exemple, un moteur DLE peut utiliser un mélange du réseau interne de système de commande et du réseau interne de système de données (par exemple, VCO est utilisé pour le réseau interne de système de données, et VC1 est utilisé pour le réseau de système de commande). L'arbitre 1212 peut agir pour affecter un ordre de priorité à une pluralité de tampons.
Par exemple, si le réseau interne de système de commande est défini de manière à avoir la priorité sur le réseau interne de système de données, il est possible d'éviter une plus longue durée de délai d'accès du réseau interne de système de commande autrement provoquée par un mélange des deux réseaux. A savoir, à l'aide de cet agencement, il est possible d'obtenir un contrôleur de disque ayant une configuration réseau interne plus simple et à la fois une amélioration des performances et un coût bas.
La figure 6 est un schéma représentant un exem- ple de la structure spécifique de l'adaptateur de mémoire du contrôleur de disque selon le mode de réalisation de la présente invention. L'adaptateur de mémoire représenté sur la figure 6 a des modules de mémoire (MM) 340, des contrôleurs de mémoire (MC) 330, des contrôleurs DMAC 320 et des moteurs DLE 310. Les contrôleurs de mémoire 330 et les contrôleurs DMAC 320 sont interconnectés par un sélecteur 325, et le contrôleur DMAC 320 et le moteur DLE 310 sont interconnectés par un sélecteur 315. Chaque contrôleur DMAC (DMAC) 320 a un tampon de réception (VCO ou VC1) et un tampon de transmission (VCO ou VC1). Le conflit entre données de transmission est arbitré entre une pluralité de tampons FIFO de transmission VCO et entre une pluralité de tampons FIFO de transmission VC1 pour transférer des données vers le moteur DLE 310. D'une ma- nière similaire, le conflit entre données de réception est arbitré entre une pluralité de tampons FIFO de réception VCO et entre une pluralité de tampons FIFO de réception VC1 pour mémoriser des données dans une file FIFO de réception correcte.
Les arbitres 3250 et 3255 arbitrent les conditions de conflit entre le contrôleur DMAC 320 et le contrôleur de mémoire 330. Un contrôleur de mémoire peut par conséquent être partagé par une pluralité de contrôleurs DMAC, et la commande d'ordre de priorité entre le contrôleur DMAC peut être réalisée en fonction des arbitres. Par exemple, si des contrôleurs DMAC du réseau in-terne de système de commande et des contrôleurs DMAC du réseau interne de système de données sont fournis et les contrôleurs DMAC du réseau interne de système de commande sont définis de manière à avoir la priorité sur le réseau interne de système de données, alors les accès au réseau interne de système de commande peuvent être moins influencés par les interférences du fonctionnement du ré-seau interne de système de données.
Avec la structure représentée sur la figure 6, une pluralité de contrôleurs DMAC peuvent être utilisés en correspondance avec un moteur DLE. Par exemple, un moteur DLE a un mélange du réseau interne de système de commande et du réseau interne de système de données. Une pluralité de contrôleurs DMAC peuvent être utilisés en correspondance avec un contrôleur de mémoire en permet-tant un mélange constitué de la mémoire de système de commande et de la mémoire de système de données. Avec cette structure, par conséquent, il devient possible de réaliser un contrôleur de disque ayant une structure de réseau interne plus simple, satisfaisant à la fois à l'amélioration des performances et à la réduction des coûts.
La figure 8 est un schéma représentant un exem- ple de la structure spécifique du paquet à transférer en- tre une pluralité de contrôleurs DMAC dans le contrôleur de disque selon le mode de réalisation de la présente invention. Le paquet 500 représenté sur la figure 8 a au moins unchamp d'adresse 511 pour indiquer un contrôleur DMAC cible, un champ d'adresse 521 pour indiquer un contrôleur DMAC de lancement et un champ de séquence DMA 524 pour gérer la séquence de transfert lorsqu'un transfert DMA est divisé en une pluralité de paquets.
Dans le contrôleur de disque selon le mode de réalisation de la présente invention, du fait que le transfert DMA est effectué par une communication multiplex de type sans connexion, il est nécessaire de garantir la séquence de transfert d'accès DMA et d'effectuer correctement un processus de contrôle d'erreur et un pro- cessus de récupération après panne. Comme moyens permet-tant cela, le champ de séquence DMA est fourni de manière à identifier d'une manière fiable le paquet, et ce champ est contrôlé (de préférence séquentiellement incrémenté) de manière à ce qu'il soit unique (pouvant être distin- gué) dans un seul transfert DMA.
A l'aide de l'exemple de la structure de paquet représentée sur la figure 8, une garantie de séquence correcte et son contrôle sont possibles dans le transfert DMA par une connexion multiplex du type sans connexion, et un processus de reprise après défaillance peut être effectué lorsqu'une défaillance se produit. Avec cette structure, il devient possible de réaliser un contrôleur de disque ayant une fiabilité élevée équivalente à la fiabilité d'un contrôleur de disque classique.
Le paquet 500 représenté sur la figure 8 a une première adresse 511 pour désigner un contrôleur DMAC de relais de paquet, des deuxième et troisième adresses 522 et 523 pour désigner des contrôleurs DMAC cibles et des données de transfert 531 destinées à être transférées vers les contrôleurs DMAC cibles. Lorsqu'une demande D'ECRITURE est envoyée depuis l'adaptateur de canal 100 à l'adaptateur de mémoire 300, la première adresse désigne le contrôleur DMAC 420 de l'adaptateur de commutation et les deuxième et troisième adresses désignent des contrô- leurs DMAC 320 de l'adaptateur de mémoire. Une pluralité d'adresses des adaptateurs de mémoire sont désignées afin d'améliorer la fiabilité effectuant une ECRITURE dupliquée pour les mémoires cache.
A l'aide de cette structure de paquet, la fonc- tion de transfert DMA incluant L'ECRITURE dupliquée peut être appliquée à une communication multiplex sans connexion, ce qui fait que le contrôleur de disque de fiabilité élevée peut être réalisé.
Le paquet 500 représenté sur la figure 8 a éga- lament un en-tête de routage 510 contenant des informations de commande pour le moteur DLE, un en-tête d'instruction 520 contenant des informations de commande pour le contrôleur DMAC, et un bloc de données 530 contenant d'autres données. L'en-tête de routage 510 a un code de contrôle d'erreur d'en-tête de routage 515 pour contrôler toute erreur de transfert dans l'en-tête de routage. .L'en-tête d'instruction 520 a un code de contrôle d'erreur d'en-tête d'instruction 525 pour contrôler toute erreur de transfert dans l'en-tête d'instruction. Le bloc de données 530 a un code de contrôle d'erreur de bloc de données 535 pour contrôler toute erreur de transfert dans le bloc de données.
A l'aide de cette structure de paquet, les in-formations de commande de routage, les informations de commande DMAC et les informations de données peuvent être protégées par différents codes de contrôle d'erreur, engendrant en résultat une commande de transfert DMA plus précise et un processus de rétablissement après défaillance plus précis. Même si les informations de commande de routage doivent être réécrites comme lorsqu'une ECRI- TURE dupliquée est effectuée via l'adaptateur de commutation, il est possible de minimiser la plage de recalcul du code de contrôle d'erreur et de réaliser le contrôleur de disque ayant une fiabilité élevée et des performances élevées.
La figure 9 est un schéma représentant le flux d'un paquet utilisé par le contrôleur de disque selon le mode de réalisation de la présente invention, et la figure 10 est un schéma illustrant un protocole utilisé par le contrôleur de disque selon le mode de réalisation de la présente invention. Dans l'exemple représenté sur les figures 9 et 10, une sousdemande DMA 610 est envoyée de-puis le contrôleur DMAC 120 de l'adaptateur de canal au contrôleur DMAC 420 de l'adaptateur de commutation. Dans le paquet de la sous-demande DMA 610, le champ d'adresse de lancement 521 désigne le contrôleur DMAC d'adaptateur de canal 120 en tant que DMA maître et le champ d'adresse cible 511 désigne le contrôleur DMAC d'adaptateur de commutation 420.
Le contrôleur DMAC 420 renvoie des sous-états de fin 621 et 622 correspondant à la sous-demande de transfert DMA 610 au contrôleur DMAC 120. Les sous-états de fin 621 et 622 contiennent les informations du champ de séquence DMA 524 contenu dans la sous-demande DMA 610.
Le contrôleur DMAC 120 confirme les informations de ce champ de séquence DMA afin de confirmer la séquence de transfert des sous-transferts DMA.
La figure 12 est un schéma illustrant un ordinogramme de mise jour de champ de séquence DMA durant la sous-transmission DMA utilisée par le contrôleur de disque selon le mode de réalisation de la présente invention, et la figure 13 est un schéma illustrant un ordinogramme de confirmation de champ de séquence DMA durant la réception de sous-état utilisée par le contrôleur de dis- que selon le mode de réalisation de la présente inven- tion. Chaque contrôleur DMAC maintient la valeur d'un champ de séquence DMA courant dans une variable CURR DMASEQ. Durant la sous-transmission DMA, pendant que CURR DMA SEQ est incrémentée, elle est insérée dans le champ de séquence DMA 524 de chaque paquet de transfert. Chaque contrôleur DMAC maintient la valeur du sous-état DMA à retourner ensuite, dans une variable NEXT_DMA SEQ. Lorsque le sous-état DMA est retourné, la valeur de la séquence DMA est comparée à une valeur pré- vue. Si les deux coïncident l'une avec l'autre, la valeur coïncidant NEXT DMA SEQ est incrémentée. Si les deux ne coïncident pas, les sous-demandes de transfert DMA en cours d'exécution (à partir de NEXT DMA SEQ vers CURR DMASEQ) sont annulées et par la suite une défail- lance est notifiée au processeur.
Dans l'exemple de la structure représentée sur les figures 9 et 10 et les figures 12 et 13, également pour le sous-transfert DMA, la séquence de transfert de chaque accès DMA peut être commandée de manière fiable en utilisant le champ de séquence DMA 524. C'est-à-dire qu'avec cette structure, un contrôleur de disque ayant une fiabilité élevée peut être réalisé en utilisant une communication multiplex sans connexion.
Les figures 9 et 10 illustrent également un flux de paquet (protocole) D'ECRITURE double utilisé par le contrôleur de disque selon le mode de réalisation de la présente invention. Dans cet exemple de la structure, les sous-demandes DMA 611 et 612 sont envoyées par le contrôleur DMAC d'adaptateur de canal 120 aux contrôleurs DMAC d'adaptateur de mémoire 321 et 322 via le contrôleur DMAC d'adaptateur de commutation 420. Dans le paquet de la sous-demande DMA 610, le champ d'adresse de lancement 521 désigne le contrôleur DMAC d'adaptateur de canal 120, le champ d'adresse cible 511 désigne le contrôleur DMAC d'adaptateur de commutation 420, le champ cible 511 dési- gne les contrôleurs DMAC d'adaptateur de mémoire 321 et 322, et le bloc de données (champ) 531 mémorise les don-nées de transfert.
Le contrôleur DMAC 420 de l'adaptateur de corn- mutation génère un paquet de sous-demande DMA 611 et un paquet de sous- demande DMA 612 et transfère les paquets aux adresses cibles respectives. Le premier paquet 611 a le contrôleur DMAC 321 en tant que champ d'adresse cible et contient les données de transfert 531, et le deuxième paquet 611 a le contrôleur DMAC 321 en tant que champ d'adresse cible et contient les données de transfert 531. En réponses aux sous-demandes DMA 611 et 612, les contrôleurs DMAC 321 et 322 de l'adaptateur de mémoire retournent les sous-états 621 et 622 au contrôleur DMAC d'adap- tateur de canal 120 via le contrôleur DMAC d'adaptateur de commutation 420.
L'exemple de la structure représentée sur les figures 9 et 10 peut réaliser L'ECRITURE double en mémoire cache par le contrôleur DMAC d'adaptateur de commu- tation. Du fait que le contrôleur DMAC 420 de l'adaptateur de commutation 400 près de l'adaptateur de mémoire 300 génère les paquets pour une ECRITURE double, la largeur de bande du réseau interne ne sera pas consommée avec gaspillage et l'efficacité du trajet peut être amé- liorée. A l'aide de l'exemple de cette structure, un contrôleur de disque ayant des performances élevées et une fiabilité élevée peut être réalisé.
La figure 7 est un schéma représentant un exemple de la structure spécifique de l'adaptateur de commu- tation du contrôleur de disque selon le mode de réalisation de la présente invention. L'adaptateur de commutation représenté sur la figure 7 a une pluralité de moteurs DLE 410, une pluralité de contrôleurs DMAC 420 et un sélecteur 430. Un paquet reçu depuis le moteur DLE cô- té réception 410 est mémorisé d'une manière répartie dans une pluralité de tampons FIFO de réception (VCO, VC1) dans un contrôleur DMAC côté réception 420, et par la suite, envoyé à des tampons FIFO de transmission d'un contrôleur DMAC de transmission 420 via des circuits lo- gigues de sélection 4301, 4302, 4306 et 4307 préparés pour les tampons FIFO de transmission respectifs, et transmis depuis un moteur DLE côté transmission 410.
A l'aide de l'exemple de la structure représentée sur la figure 7, d'une manière similaire au paquet ayant les informations de commande de routage, les informations de commande DMAC et les informations de données représentées sur la figure 8, un paquet à transférer entre une pluralité de contrôleurs DMAC a un en-tête incluant des informations DMAC cible et un champ de données incluant d'autres données. L'en-tête inclut un code de contrôle d'erreur d'en-tête pour contrôler toute erreur de transfert dans l'en-tête. Le champ de données inclut un code de contrôle d'erreur de champ de données pour contrôler toute erreur de transfert dans le champ de don- nées.
Jusqu'à ce que le code de contrôle d'erreur d'en-tête soit confirmé, le contrôleur DMAC côté réception 420 de l'adaptateur de commutation ne va pas envoyer le paquet au contrôleur DMAC côté transmission. Après que le code de contrôle d'erreur d'en-tête ait été confirmé, l'en-tête et le champ de données du paquet sont envoyés au contrôleur DMAC côté transmission suivant un traite-ment en pipeline.. Si une erreur est trouvée par le code de contrôle d'erreur d'en-tête, le paquet est rejeté et un processus de correction d'erreur correct est exécuté.
A l'aide de l'exemple de la structure représentée sur la figure 7, l'adaptateur de commutation peut lancer un processus de transmission depuis le moteur DLE de transmission avant que le champ de données entier soit sondé depuis le moteur DLE de réception et le code de contrôle d'erreur de champ de données soit confirmé, et le paquet ayant un champ d'adresse cible illégal du fait d'une erreur dans l'en-tête est rejeté pour éviter la propagation de l'erreur. A l'aide de l'exemple de la structure, un contrôleur de disque ayant des performances élevées et une fiabilité élevée peut être réalisé.
L'adaptateur utilisé par le contrôleur de dis-que. selon le mode de réalisation de la présente invention, tel que l'adaptateur de canal représenté sur la fi- Bure 4 et l'adaptateur de processeur représenté sur la figure 5, a la structure où une pluralité de contrôleurs DMAC partagent une pluralité de moteurs DLE. Dans le cas de l'adaptateur de canal représenté sur la figure 4, deux moteurs DLE et seize contrôleurs DMAC sont prévus et il peut exister le cas où chaque contrôleur DMAC partage quelques moteurs DLE. Avec cette structure de redondance, par exemple, durant une commutation DMA par le contrôleur DMAC via un certain moteur DLE, même si une défaillance survient dans ce moteur DLE, l'arbitre DMAC 1150 (faire référence à la figure 4) ou 2150 (faire référence à la figure 5) effectue une commande de routage pour connecter un autre moteur DLE. D'une manière similaire, l'arbitre DMAC 1150 ou 2150 effectue une commande de routage pour une pluralité de processus DMAC pour distribuer les processus à une pluralité de moteurs DLE et réaliser une distribution de charge.
A l'aide de l'exemple de la structure, l'arbitre DMAC 1150 ou 2150 effectue une commande pour faire en sorte que le même moteur DLE traite une transmis- sion/réception pour une série de sous-demandes DMA et sous-états provenant du même contrôleur DMAC. D'une manière plus préférée, une transmission/réception dans le mode de fonctionnement normal est fixée pour les demandes et les sous-états du même contrôleur DMAC.
A l'aide de l'exemple de la structure représentée sur les figures 4 et 5, l'acheminement de réseau in-terne est fixé pour une série 'de sousdemandes DMA et sous-états. Par conséquent, il n'y a pas de possibilité d'échange de séquence (dégagement) dû à des acheminements différents. La commande de séquence des sous-demandes DMA et des sous-états peut être fortement facilitée. Notamment, avec l'exemple de la structure, un contrôleur de disque ayant une fiabilité élevée peut être réalisé facilament.
La figure 14 est un schéma représentant la structure globale d'un contrôleur de disque selon un autre mode de réalisation de la présente invention. Dans ce mode de réalisation de la présente invention représenté sur la figure 14, une pluralité d'adaptateurs de canal 100, une pluralité d'adaptateurs de processeur 200 et une pluralité d'adaptateurs de mémoire 300 sont interconnectés par une pluralité d'adaptateurs de commutation 400. En fournissant une pluralité de trajets entre tous les adaptateurs, il devient possible de réaliser une redondance capable d'une reprise après défaillance en un point arbitraire. La connexion de chaque adaptateur est comme représentée sur la figure 14. Chaque adaptateur a les trajets pour deux adaptateurs correspondants.
Selon le présent mode de réalisation de la pré-sente invention, la fiabilité peut être améliorée en améliorant la redondance du système du contrôleur de disque.
La figure 15 est un schéma représentant la structure globale d'un contrôleur de disque selon encore un autre mode de réalisation de la présente invention. Dans le présent mode de réalisation de la présente invention représenté sur la figure 16, deux contrôleurs de disque du mode de réalisation représenté sur la figure 14 sont utilisés en couplant des ports d'extension des adap- tateurs de commutation. A l'aide de cette connexion, des adaptateurs de canal, des adaptateurs de processeur et des adaptateurs de mémoire supplémentaires peuvent être installés de sorte que l'évolutivité du système peut être améliorée en utilisant la même architecture. A l'aide de "ce mode de réalisation de la présente invention, l'évolutivité du contrôleur de disque peut être améliorée.
Comme décrit jusqu'à présent, l'adoption du contrôleur de disque des modes de réalisation de la pré-sente invention représentés sur les figures 1 à 15 peut fournir les fonctions et résultats suivants. Selon les "modes de réalisation, une pluralité de tampons peuvent être établis dans une correspondance bi-univoque avec un moteur DLE. Par exemple, le réseau interne de système de commande et le réseau interne de système de données peu- vent être mélangés dans un seul moteur DLE. L'arbitre peut définir l'ordre de priorité d'une pluralité de tam--pons. Par exemple, si le réseau interne de système de commande est défini de manière à avoir la priorité sur le réseau interne de système de données, il est possible d'éviter un plus long délai d'accès du réseau interne de système de commande autrement provoqué par un mélange des deux réseaux. A l'aide de cet agencement, il est possible de réaliser un contrôleur de disque ayant une configuration de réseau interne plus simple et d'obtenir à la fois l'amélioration des performances et la réduction des coûts.
Selon les modes de réalisation, une pluralité de contrôleurs DMAC peuvent être définis dans une correspondance bi-univoque avec un moteur DLE. Par exemple, le réseau interne de système de commande et le réseau in-terne de système de données peuvent être mélangés dans un seul moteur DLE. Une pluralité de contrôleurs DMAC peu-vent être définis dans une correspondance bi- univoque avec un contrôleur de mémoire, de sorte que le réseau in- terne de système de commande et le réseau interne de sys- tème de données peuvent être mélangés. Un contrôleur de disque ayant une structure de réseau interne plus simple peut être réalisé, satisfaisant à la fois à l'amélioration des performances et à la réduction des coûts.
Selon les modes de réalisation, une garantie de séquence correcte et son contrôle sont possibles dans le transfert DMA par une communication multiplex de type sans connexion, et un processus de récupération après défaillance correcte peut être effectué lorsqu'une défail- lance survient. A l'aide de cette structure, il devient possible de réaliser un contrôleur de disque ayant une fiabilité élevée équivalente à la fiabilité d'un contrôleur de disque classique. Selon les modes de réalisation, les informations de commande de routage, les informations de commande DMAC et les informations de données peuvent être protégées par des codes de contrôle d'erreur différents, engendrant en résultat une commande de transfert DMA plus précise et un processus de reprise après défaillance plus précis. Même si les informations de commande de routage doivent être réécrites comme lorsqu'une ECRITURE double est effectuée via l'adaptateur de commutation, il est possible de minimiser la plage de recalcul du code de contrôle d'erreur et de réaliser le contrôleur de disque ayant une fiabilité élevée et des performances élevées.
Selon les modes de réalisation, il devient possible de réaliser une ECRITURE double en mémoire cache par le contrôleur DMAC d'adaptateur de commutation. Du fait que le contrôleur DMAC de l'adaptateur de commutation près de l'adaptateur de mémoire génère les paquets pour une ECRITURE double, la largeur de bande du réseau interne ne sera pas consommée avec gaspillage et l'efficacité des trajets peut être améliorée.
Selon les modes de réalisation, l'adaptateur de commutation peut lancer un processus de transmission de- puis le moteur DLE de transmission avant que le champ de données entier soit lu depuis le moteur DLE de réception et le code de contrôle d'erreur de champ de données soit confirmé, et le paquet ayant un champ d'adresse cible il- légal du fait d'une erreur dans l'en-tête est rejeté pour éviter la propagation de l'erreur. Selon les modes de réalisation, du fait que l'acheminement de réseau interne est fixé pour une série de sous-demandes DMA et sous-états, il n'y a pas de possibilité d'échange de sé- quence (dégagement) du fait des acheminements différents. La commande de séquence des sous-demandes DMA et des sous-états peut être fortement facilitée.
Selon les modes de réalisation, la fiabilité peut être améliorée en intégrant la redondance avec le système du contrôleur de disque. Selon les modes de réalisation, l'évolutivité du contrôleur de disque peut être améliorée.
Claims (15)
1. Contrôleur de disque, caractérisé en ce qu'il comporte: un adaptateur de canal (100) ayant une inter- face de connexion à un ordinateur hôte ou une unité de disque, un adaptateur de mémoire (300) pour temporaire-ment mémoriser des données à transférer entre l'ordinateur hôte et l'unité de disque, un adaptateur de processeur (200) pour commander les opérations de l'adaptateur de canal (100) et de l'adaptateur de mémoire (300), et un adaptateur de commutation (400) pour configurer un réseau interne en interconnectant l'adaptateur de canal (100), l'adaptateur de mémoire (300) et l'adap- tateur de processeur (200), dans lequel: l'adaptateur de canal (100), l'adaptateur de mémoire (300), l'adaptateur de processeur (200) et l'adaptateur de commutation (400) incluent chacun un contrôleur d'accès direct à la mémoire (DMA) (120, 220, 320, 420) pour exécuter une commande de protocole de communication du réseau interne, et une communication multiplex de paquet est ef- fectuée entre les contrôleurs DMAC (120, 220, 320, 420) fournis dans les adaptateurs (100, 200, 300, 400).
2. Contrôleur de disque selon la revendication 1, caractérisé en ce que: l'adaptateur de canal (100), l'adaptateur de mémoire (300), l'adaptateur de processeur (200) et l'adaptateur de commutation (400) incluent chacun une pluralité de contrôleurs DMAC (120, 220, 320, 420) et un ou plusieurs moteurs de liaison de données (110, 210, 310, 410), et la pluralité de contrôleurs DMAC (120, 220, 320, 420) partagent le moteur de liaison de données (110, 210, 310, 410) et effectuent un transfert DMA en même temps via le moteur de liaison de données (110, 210, 310, 410).
3. Contrôleur de disque selon la revendication 1 ou 2, caractérisé en ce que: le contrôleur DMAC (120, 220, 320, 420) inclut une pluralité de tampons FIFO de réception (VCO, VC1) et une pluralité de tampons FIFO de transmission (VCO, VC1), et un conflit de données de réception est arbitré entre la pluralité de tampons FIFO de réception (VCO, VC1), et un conflit de données de transmission est arbi- tré entre la pluralité de tampons FIFO de transmission (VCO, VC1).
4. Contrôleur de disque selon la revendication 1 ou 2, caractérisé en ce que: le contrôleur DMAC (120, 220, 320, 420) inclut un tampon FIFO de réception (VCO, VC1) et un tampon FIFO de transmission (VCO, VC1), et un conflit de données de réception est arbitré entre les tampons FIFO de réception respectifs (VCO, VC1) appartenant à une pluralité de contrôleurs DMAC (120, '220, 320, 420), et un conflit de données de transmission est arbitré entre des tampons FIFO de transmission respectifs (VCO, VC1) appartenant à une pluralité de contrôleurs DMAC (120, 220, 320, 420).
5. Contrôleur de disque, caractérisé en ce qu'il comporte: un adaptateur de canal (100) ayant une inter-face de connexion à un ordinateur hôte ou une unité de disque, un adaptateur de mémoire (300) pour mémoriser temporairement des données à transférer entre l'ordinateur hôte et l'unité de disque, un adaptateur de processeur {200) pour comman- der les opérations de l'adaptateur de canal (100) et de l'adaptateur de mémoire (300), et un adaptateur de commutation (400) pour configurer un réseau interne en interconnectant l'adaptateur de canal (100), l'adaptateur de mémoire (300) et l'adap- tateur de processeur (200), dans lequel: l'adaptateur de canal (100), l'adaptateur de mémoire (300), l'adaptateur de processeur (200) et l'adaptateur de commutation (400) incluent chacun une pluralité de contrôleurs DMAC (120, 220, 320, 420) pour effectuer une commande de protocole de communication du réseau interne, et un ou plusieurs moteurs de liaison de données (110, 210, 310, 410) partagés par les contrôleurs DMAC (120, 220, 320, 420), le contrôleur DMAC (120, 220, 320, 420) inclut une pluralité de tampons FIFO de réception (VCO, VC1) et une pluralité de tampons FIFO de transmission (VCO, VC1), un moteur de liaison de données (110, 210, 310, 410) étant mis en correspondance avec une pluralité de tampons (VCO, VC1), un conflit de données de réception est arbitré entre les tampons FIFO de réception respectifs (VCO, VC1) appartenant à une pluralité de contrôleurs DMAC (120, 220, 320, 420), et un conflit de données de transmission est arbitré entre les tampons FIFO de transmission respectifs (VCO, VC1) appartenant à une pluralité de contrôleurs DMAC (120, 220, 320, 420), pour définir ainsi un ordre de priorité d'une pluralité de tampons (VCO, VC1), et un réseau interne de système de commande et un réseau interne de système de données sont mélangés dans un seul moteur de liaison de données (110, 210, 310, 410), et une communication multiplex de paquet est effec- tuée entre les contrôleurs DMAC (120, 220, 320, 420) fournis dans les adaptateurs (100, 200, 300, 400).
6. Contrôleur de disque, caractérisé en ce qu'il comporte: un adaptateur de canal (100) ayant une inter- face de connexion à un ordinateur hôte ou une unité de disque, un adaptateur de mémoire (300) pour temporaire-ment mémoriser des données à transférer entre l'ordina--teur hôte et l'unité de disque, un adaptateur de processeur (200) pour commander les opérations de l'adaptateur de canal (100) et de l'adaptateur de mémoire (300), et un adaptateur de commutation (400) pour configurer un réseau interne en interconnectant l'adaptateur -de canal (100), l'adaptateur de mémoire (300) et l'adap- tateur de processeur (200), dans lequel: l'adaptateur de canal (100), l'adaptateur de mémoire (300), l'adaptateur de processeur (200) et l'adaptateur de commutation (400) incluent chacun un -contrôleur DMA (120, 220, 320, 420) pour exécuter une commande de protocole de communication du réseau interne, un paquet (500) à transférer entre les contrôleurs DMAC (120, 220, 320, 420) fournis dans les adapta- teurs (100, 200, 300, 400) a un champ d'adresse pour dé-signer un contrôleur DMAC cible, un champ d'adresse (521) pour désigner un contrôleur DMAC de lancement et un champ de séquence DMA (524) pour gérer un ordre de transfert lorsqu'un transfert DMA est divisé en une pluralité de paquets (500),- et le champ de séquence DMA (524) a un identificateur de tâche unique à un transfert DMA.
7. Contrôleur de disque selon la revendication 6, caractérisé en ce qu'un paquet (500) à transférer en- tre les contrôleurs DMAC (120, 220, 320, 420) fournis dans les adaptateurs (100, 200, 300, 400) a une première adresse (511) pour désigner un contrôleur DMAC (120, 220, 320, 420) relais du paquet, des deuxième et troisième adresses (522, 523) pour désigner des contrôleurs DMAC cibles (120, 220, 320, 420), et des données de transfert (531) à transférer aux contrôleurs DMAC cibles (120, 220, 320, 420).
8. Contrôleur de disque selon la revendication 6 ou 7, caractérisé en ce que: l'adaptateur de canal (100), l'adaptateur de mémoire (300), l'adaptateur de processeur (200) et l'adaptateur de commutation (400) incluent chacun une pluralité de contrôleurs DMAC (120, 220, 320, 420) et un ou plusieurs moteurs de liaison de données (110, 210, 310, 410), un paquet (500) à transférer entre les contrôleurs DMAC (120, 220, 320, 420) fournis dans les adaptateurs (100, 200, 300, 400) comporte un champ de routage (510) contenant des informations de commande pour le mo- teur de liaison de données (110, 210, 310, 410), un champ d'instruction (520) contenant des informations de commande pour le contrôleur DMAC et un champ de données (530) contenant d'autres données, et le champ de routage (510) inclut un code de contrôle d'erreur de champ de routage (515) pour contrôler une erreur de transfert dans le champ de routage (510), le champ d'instruction (520) inclut un code de contrôle d'erreur de champ d'instruction (525) pour contrôler une erreur de transfert dans le champ d'ins- traction (520), et le champ de données (530) inclut un code de contrôle d'erreur de champ de données (535) pour contrôler une erreur de transfert dans le champ de don-nées (530).
9. Contrôleur de disque selon la revendication 6, 7 ou 8, caractérisé en ce que: un sous-transfert DMA est effectué depuis un contrôleur DMAC (120, 220, 320, 420) désigné par le champ d'adresse de lancement vers un contrôleur DMAC (120, 220, 320, 420) désigné par le champ d'adresse cible, le contrôleur DMAC (120, 220, 320, 420) désigné par le champ d'adresse cible renvoie un sous-état de fin correspondant au sous-transfert DMA au contrôleur DMAC (120, 220, 320, 420) désigné par le champ d'adresse de lancement, le sous-état de fin inclut des informations du champ de séquence DMA (524) contenu dans le sous-transfert DMA, et le contrôleur DMAC (120, 220, 320, 420) désigné par le champ d'adresse de lancement confirme les informa- tions du champ de séquence DMA (524) contenu dans le sous-état de fin pour confirmer ainsi une séquence de transfert du sous-transfert DMA.
10. Contrôleur de disque selon l'une quelconque des revendications 6 à 9, caractérisé en ce que: si un paquet (500) à transférer entre les contrôleurs DMAC (120, 220, 320, 420) a une première adresse (511) pour désigner le contrôleur DMAC (420) dans l'adaptateur de commutation (400), des deuxième et troisième adresses (522, 523) pour désigner des contrôleurs DMAC cibles (120, 220, 320, 420), et des données de transfert à transférer vers les contrôleurs DMAC cibles {120, 220, 320, 420), le contrôleur DMAC (420) dans l'adaptateur de commutation (400) génère un paquet (500) qui a la deuxième adresse (522) dans le champ d'adresse cible et contient les données de transfert et un paquet (500) qui a la troisième adresse (523) dans le champ d'adresse cible et contient les données de transfert.
11. Contrôleur de disque selon la revendication 6 ou 7, caractérisé en ce que: un paquet (500) à transférer entre les contrôleurs DMAC (120, 220, 320, 420) fournis dans les adaptateurs (100, 200, 300, 400) comporte un champ d'en-tête (510) contenant des informations de commande de paquet et un champ de données (530) contenant d'autres données, le champ d'en-tête (510) inclut un code de contrôle d'erreur de champ d'en-tête (515) pour contrôler une erreur de transfert dans le champ d'en-tête(510), et le champ de données (530) inclut un code de contrôle d'erreur de champ de données (535) pour contrôler une erreur de transfert dans le champ de données (530), et le contrôleur DMAC (420) dans l'adaptateur de commutation (400) envoie uniquement un paquet (500) ayant un code de contrôle d'erreur de champ d'en-tête (515) correct.
12. Contrôleur de disque selon la revendication 1, caractérisé en. ce que: l'adaptateur de canal (100), l'adaptateur de mémoire (300), l'adaptateur de processeur (200) et l'adaptateur de commutation (400) incluent chacun une pluralité de contrôleurs DMAC (120, 220, 320, 420) et une pluralité de moteurs de liaison de données (110, 210, 310, 410), et lorsque le contrôleur DMAC effectue un trans- fert DMA via le moteur de liaison de données, le transfert DMA est effectué via un même moteur de liaison de données durant un transfert DMA.
13. Contrôleur de disque ayant un premier contrôleur de disque et un autre contrôleur de disque, caractérisé en ce que: le premier contrôleur de disque comporte: un premier adaptateur de canal (100) ayant une interface de connexion à un ordinateur hôte ou à une uni-té de disque, un premier adaptateur de mémoire (300) pour temporairement mémoriser des données à transférer entre l'ordinateur hôte et l'unité de disque, un premier adaptateur de processeur (200) pour commander les opérations du premier adaptateur de canal (100) et du premier adaptateur de mémoire (300), et un premier adaptateur de commutation (400) pour configurer un réseau interne en interconnectant le premier adaptateur de canal (100), le premier adaptateur de mémoire (300) et le premier adaptateur de processeur (200), dans lequel: le premier adaptateur de canal (100), le premier adaptateur de mémoire (300), le premier adaptateur de processeur (200) et le premier adaptateur de commuta- tion (400) incluent chacun un contrôleur DMAC pour effectuer une commande de protocole de communication du réseau interne, et une communication multiplex de paquet est effectuée entre les contrôleurs DMAC (120, 220, 320, 420) fournis dans les adaptateurs (100, 200, 300, 400), et dans lequel l'autre contrôleur de disque comporte des adaptateurs ayant des structures similaires aux structures du premier adaptateur de canal (100), du premier adaptateur de mémoire (300), du premier adaptateur de processeur (200) et du premier adaptateur de commutation (400) du premier contrôleur de disque, le premier adaptateur de commutation (400) est connecté à chacun des premiers adaptateurs (100, 200, 300) et à chacun des autres adaptateurs, et l'autre adaptateur de commutation (400) est connecté à chacun des autres adaptateurs et à chacun des premiers adaptateurs (100, 200, 400).
14. Contrôleur de disque selon la revendication 13, caractérisé en ce que des ports d'extension (440) du premier adaptateur de commutation (400) et/ou de l'autre adaptateur de commutation sont connectés à des ports d'extension d'un autre adaptateur de commutation.
15. Contrôleur de disque, caractérisé en ce qu'il comporte: un adaptateur de canal (100) ayant une inter-face de connexion à un ordinateur hôte ou une unité de disque, un adaptateur de mémoire (300) pour temporaire- ment mémoriser des données à transférer entre l'ordina- teur hôte et l'unité de disque, un adaptateur de processeur (200) pour commander les opérations de l'adaptateur de canal (100) et de l'adaptateur de mémoire (300), et un adaptateur de commutation (400) pour configurer un réseau interne en interconnectant l'adaptateur de canal (100), l'adaptateur de mémoire (300) et l'adaptateur de processeur (200), dans lequel: l'adaptateur de canal (100), l'adaptateur de mémoire (300), l'adaptateur de processeur (200) et l'adaptateur de commutation (400) incluent chacun un contrôleur DMAC pour effectuer une commande de protocole de communication du réseau interne, et un moteur de liaison de données pour exécuter un transfert DMA vers et depuis le réseau interne, et un paquet (500) à transférer entre les contrôleurs DMAC (120, 220, 320, 420) fournis dans les adaptateurs (100, 200, 300, 400) comporte un champ d'adresse pour désigner un contrôleur DMAC cible (120, 220, 320, 420), un champ d'adresse (521) pour désigner un contrôleur DMAC de lancement (120, 220, 320, 420) et un champ de séquence DMA (524) pour gérer une séquence de transfert lorsqu'un transfert DMA est distribué à une plurali- -té de paquets (500).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004038459A JP4405277B2 (ja) | 2004-02-16 | 2004-02-16 | ディスク制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2866448A1 true FR2866448A1 (fr) | 2005-08-19 |
| FR2866448B1 FR2866448B1 (fr) | 2006-09-01 |
Family
ID=32677684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0405789A Expired - Fee Related FR2866448B1 (fr) | 2004-02-16 | 2004-05-28 | Controleur de disque |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7231469B2 (fr) |
| JP (1) | JP4405277B2 (fr) |
| DE (1) | DE102004023810B3 (fr) |
| FR (1) | FR2866448B1 (fr) |
| GB (1) | GB2411022B (fr) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7958224B2 (en) | 1999-02-17 | 2011-06-07 | Catalina Marketing Corporation | Incentive network for distributing incentives on a network-wide basis and for permitting user access to individual incentives from a plurality of network servers |
| KR100551480B1 (ko) * | 2004-10-25 | 2006-02-13 | 삼성전자주식회사 | 프로세서와 비휘발성 메모리 사이에 위치하는 메모리장치, 이를 포함한 시스템 및 상기 시스템 내의 데이터송수신 방법 |
| US7590885B2 (en) * | 2005-04-26 | 2009-09-15 | Hewlett-Packard Development Company, L.P. | Method and system of copying memory from a source processor to a target processor by duplicating memory writes |
| TWI347528B (en) * | 2005-09-23 | 2011-08-21 | Infortrend Technology Inc | Redundant storage virtualization subsystem and computer system having data path branching functionality and data-accessing method thereof |
| JP4446968B2 (ja) * | 2006-02-22 | 2010-04-07 | シャープ株式会社 | データ処理装置 |
| JP4362502B2 (ja) | 2006-09-26 | 2009-11-11 | 株式会社日立製作所 | ディスク制御装置及びデータ転送制御方法 |
| JP4933284B2 (ja) * | 2007-01-25 | 2012-05-16 | 株式会社日立製作所 | ストレージ装置及び負荷分散方法 |
| JP2008204041A (ja) | 2007-02-19 | 2008-09-04 | Hitachi Ltd | ストレージ装置及びデータ配置制御方法 |
| JP4375435B2 (ja) | 2007-05-23 | 2009-12-02 | 株式会社日立製作所 | 予知型データ移行を行う階層ストレージシステム |
| JP2009193282A (ja) * | 2008-02-14 | 2009-08-27 | Sharp Corp | データ処理装置 |
| JP2009251725A (ja) | 2008-04-02 | 2009-10-29 | Hitachi Ltd | 記憶制御装置及び記憶制御装置を用いた重複データ検出方法。 |
| JP5112246B2 (ja) * | 2008-10-09 | 2013-01-09 | 株式会社日立製作所 | ストレージシステム及び通信方法 |
| WO2010116538A1 (fr) * | 2009-04-06 | 2010-10-14 | Hitachi, Ltd. | Appareil de stockage et procédé de transfert de données |
| JP5444194B2 (ja) * | 2010-11-11 | 2014-03-19 | エヌイーシーコンピュータテクノ株式会社 | データ転送装置、データ転送方法、コンピュータシステム |
| US8583847B2 (en) | 2010-12-09 | 2013-11-12 | Dell Products, Lp | System and method for dynamically detecting storage drive type |
| US9015519B2 (en) * | 2012-01-31 | 2015-04-21 | Symantec Corporation | Method and system for cluster wide adaptive I/O scheduling by a multipathing driver |
| US9135097B2 (en) * | 2012-03-27 | 2015-09-15 | Oracle International Corporation | Node death detection by querying |
| US9658975B2 (en) | 2012-07-31 | 2017-05-23 | Silicon Laboratories Inc. | Data transfer manager |
| WO2014077823A2 (fr) * | 2012-11-15 | 2014-05-22 | Empire Technology Development Llc | Système de stockage de taille adaptable ayant de multiples canaux de stockage |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010054120A1 (en) * | 2000-03-02 | 2001-12-20 | Sony Computer Entertainment Inc. | Kernel function creating mechanism, entertainment apparatus having same, and peripheral device control method by same |
| WO2003043254A2 (fr) * | 2001-11-09 | 2003-05-22 | Chaparral Network Storage, Inc. | Transfert de donnees faisant appel a l'acces direct memoire |
| US20030188099A1 (en) * | 2002-03-29 | 2003-10-02 | Emc Corporation | Communications architecture for a high throughput storage processor employing extensive I/O parallelization |
Family Cites Families (95)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8004884A (nl) | 1979-10-18 | 1981-04-22 | Storage Technology Corp | Virtueel stelsel en werkwijze voor het opslaan van gegevens. |
| GB8626642D0 (en) | 1986-11-07 | 1986-12-10 | Nighthawk Electronics Ltd | Data buffer/switch |
| US5249279A (en) | 1989-11-03 | 1993-09-28 | Compaq Computer Corporation | Method for controlling disk array operations by receiving logical disk requests and translating the requests to multiple physical disk specific commands |
| US5206943A (en) | 1989-11-03 | 1993-04-27 | Compaq Computer Corporation | Disk array controller with parity capabilities |
| US5680574A (en) | 1990-02-26 | 1997-10-21 | Hitachi, Ltd. | Data distribution utilizing a master disk unit for fetching and for writing to remaining disk units |
| US5140592A (en) | 1990-03-02 | 1992-08-18 | Sf2 Corporation | Disk array system |
| US5201053A (en) | 1990-08-31 | 1993-04-06 | International Business Machines Corporation | Dynamic polling of devices for nonsynchronous channel connection |
| US5257391A (en) | 1991-08-16 | 1993-10-26 | Ncr Corporation | Disk controller having host interface and bus switches for selecting buffer and drive busses respectively based on configuration control signals |
| JP2834927B2 (ja) | 1992-02-28 | 1998-12-14 | 三菱電機株式会社 | 計算機システム |
| US5740465A (en) | 1992-04-08 | 1998-04-14 | Hitachi, Ltd. | Array disk controller for grouping host commands into a single virtual host command |
| JPH0756693A (ja) | 1993-08-13 | 1995-03-03 | Toshiba Corp | ディスク・アレイ装置とディスク書込み制御装置 |
| US5511227A (en) | 1993-09-30 | 1996-04-23 | Dell Usa, L.P. | Method for configuring a composite drive for a disk drive array controller |
| JP3160448B2 (ja) * | 1993-11-30 | 2001-04-25 | 富士通株式会社 | データ訂正装置 |
| JPH07200187A (ja) | 1993-12-30 | 1995-08-04 | Hitachi Ltd | ディスクアレイ装置 |
| JP3080827B2 (ja) | 1994-01-27 | 2000-08-28 | 日本電気株式会社 | ファイル装置用多重化インタフェース及びその制御方法 |
| US5574950A (en) | 1994-03-01 | 1996-11-12 | International Business Machines Corporation | Remote data shadowing using a multimode interface to dynamically reconfigure control link-level and communication link-level |
| US5548788A (en) | 1994-10-27 | 1996-08-20 | Emc Corporation | Disk controller having host processor controls the time for transferring data to disk drive by modifying contents of the memory to indicate data is stored in the memory |
| US5729763A (en) | 1995-08-15 | 1998-03-17 | Emc Corporation | Data storage system |
| US6355681B2 (en) * | 1995-12-07 | 2002-03-12 | Glytech, Inc. | Glycine substitutes and precursors for treating a psychosis |
| JP3776496B2 (ja) | 1996-01-17 | 2006-05-17 | 株式会社日立製作所 | データ記憶システム |
| US5761534A (en) | 1996-05-20 | 1998-06-02 | Cray Research, Inc. | System for arbitrating packetized data from the network to the peripheral resources and prioritizing the dispatching of packets onto the network |
| JPH10105347A (ja) | 1996-10-02 | 1998-04-24 | Hitachi Ltd | ディスクアレイ制御システム |
| US5949982A (en) | 1997-06-09 | 1999-09-07 | International Business Machines Corporation | Data processing system and method for implementing a switch protocol in a communication system |
| US6148349A (en) | 1998-02-06 | 2000-11-14 | Ncr Corporation | Dynamic and consistent naming of fabric attached storage by a file system on a compute node storing information mapping API system I/O calls for data objects with a globally unique identification |
| US5974058A (en) * | 1998-03-16 | 1999-10-26 | Storage Technology Corporation | System and method for multiplexing serial links |
| JP3657428B2 (ja) | 1998-04-27 | 2005-06-08 | 株式会社日立製作所 | 記憶制御装置 |
| US6711632B1 (en) | 1998-08-11 | 2004-03-23 | Ncr Corporation | Method and apparatus for write-back caching with minimal interrupts |
| JP4392877B2 (ja) | 1998-09-18 | 2010-01-06 | 株式会社日立製作所 | ディスクアレイ制御装置 |
| US6542961B1 (en) | 1998-12-22 | 2003-04-01 | Hitachi, Ltd. | Disk storage system including a switch |
| JP4400895B2 (ja) | 1999-01-07 | 2010-01-20 | 株式会社日立製作所 | ディスクアレイ制御装置 |
| JP4294142B2 (ja) | 1999-02-02 | 2009-07-08 | 株式会社日立製作所 | ディスクサブシステム |
| US6370605B1 (en) | 1999-03-04 | 2002-04-09 | Sun Microsystems, Inc. | Switch based scalable performance storage architecture |
| JP2000298641A (ja) | 1999-04-15 | 2000-10-24 | Nec Corp | 情報処理装置およびそのデータ転送方法ならびにデータ転送制御プログラムを格納した記憶媒体 |
| US6401149B1 (en) | 1999-05-05 | 2002-06-04 | Qlogic Corporation | Methods for context switching within a disk controller |
| US6330626B1 (en) * | 1999-05-05 | 2001-12-11 | Qlogic Corporation | Systems and methods for a disk controller memory architecture |
| US6542951B1 (en) | 1999-08-04 | 2003-04-01 | Gateway, Inc. | Information handling system having integrated internal scalable storage system |
| JP4061563B2 (ja) | 1999-09-16 | 2008-03-19 | 松下電器産業株式会社 | 磁気ディスク装置、磁気ディスク装置のディスクアクセス方法、及び磁気ディスク装置用ディスクアクセス制御プログラム記録媒体 |
| US6772108B1 (en) | 1999-09-22 | 2004-08-03 | Netcell Corp. | Raid controller system and method with ATA emulation host interface |
| US6581137B1 (en) | 1999-09-29 | 2003-06-17 | Emc Corporation | Data storage system |
| CN1129072C (zh) | 1999-10-27 | 2003-11-26 | 盖内蒂克瓦尔有限公司 | 具有可配置数据/地址通道结构的数据处理系统 |
| US6604155B1 (en) | 1999-11-09 | 2003-08-05 | Sun Microsystems, Inc. | Storage architecture employing a transfer node to achieve scalable performance |
| US6834326B1 (en) | 2000-02-04 | 2004-12-21 | 3Com Corporation | RAID method and device with network protocol between controller and storage devices |
| US6877061B2 (en) | 2000-03-31 | 2005-04-05 | Emc Corporation | Data storage system having dummy printed circuit boards |
| US7003601B1 (en) | 2000-03-31 | 2006-02-21 | Emc Corporation | Data storage system having separate data transfer section and message network with plural directions on a common printed circuit board |
| US6611879B1 (en) | 2000-04-28 | 2003-08-26 | Emc Corporation | Data storage system having separate data transfer section and message network with trace buffer |
| US6779071B1 (en) | 2000-04-28 | 2004-08-17 | Emc Corporation | Data storage system having separate data transfer section and message network with status register |
| US6651130B1 (en) | 2000-04-28 | 2003-11-18 | Emc Corporation | Data storage system having separate data transfer section and message network with bus arbitration |
| US6816916B1 (en) | 2000-06-29 | 2004-11-09 | Emc Corporation | Data storage system having multi-cast/unicast |
| US6820171B1 (en) | 2000-06-30 | 2004-11-16 | Lsi Logic Corporation | Methods and structures for an extensible RAID storage architecture |
| US6952734B1 (en) * | 2000-08-21 | 2005-10-04 | Hewlett-Packard Development Company, L.P. | Method for recovery of paths between storage area network nodes with probationary period and desperation repair |
| US6874039B2 (en) * | 2000-09-08 | 2005-03-29 | Intel Corporation | Method and apparatus for distributed direct memory access for systems on chip |
| US6631433B1 (en) | 2000-09-27 | 2003-10-07 | Emc Corporation | Bus arbiter for a data storage system |
| US6684268B1 (en) | 2000-09-27 | 2004-01-27 | Emc Corporation | Data storage system having separate data transfer section and message network having CPU bus selector |
| US6901468B1 (en) | 2000-09-27 | 2005-05-31 | Emc Corporation | Data storage system having separate data transfer section and message network having bus arbitration |
| US6609164B1 (en) | 2000-10-05 | 2003-08-19 | Emc Corporation | Data storage system having separate data transfer section and message network with data pipe DMA |
| JP4068798B2 (ja) | 2000-10-31 | 2008-03-26 | 株式会社日立製作所 | 記憶サブシステム及びｉ／ｏインタフェースの制御方法ならびに情報処理システム |
| US6636933B1 (en) | 2000-12-21 | 2003-10-21 | Emc Corporation | Data storage system having crossbar switch with multi-staged routing |
| US7107337B2 (en) | 2001-06-07 | 2006-09-12 | Emc Corporation | Data storage system with integrated switching |
| JP2003084919A (ja) | 2001-09-06 | 2003-03-20 | Hitachi Ltd | ディスクアレイ装置の制御方法およびディスクアレイ装置 |
| JP4721379B2 (ja) | 2001-09-26 | 2011-07-13 | 株式会社日立製作所 | ストレージシステム、ディスク制御クラスタおよびディスク制御クラスタの増設方法 |
| JP2003140837A (ja) | 2001-10-30 | 2003-05-16 | Hitachi Ltd | ディスクアレイ制御装置 |
| JP4188602B2 (ja) | 2002-01-10 | 2008-11-26 | 株式会社日立製作所 | クラスタ型ディスク制御装置及びその制御方法 |
| JP4338068B2 (ja) | 2002-03-20 | 2009-09-30 | 株式会社日立製作所 | ストレージシステム |
| US7200715B2 (en) | 2002-03-21 | 2007-04-03 | Network Appliance, Inc. | Method for writing contiguous arrays of stripes in a RAID storage system using mapped block writes |
| US6868479B1 (en) | 2002-03-28 | 2005-03-15 | Emc Corporation | Data storage system having redundant service processors |
| US7209979B2 (en) | 2002-03-29 | 2007-04-24 | Emc Corporation | Storage processor architecture for high throughput applications providing efficient user data channel loading |
| US6792506B2 (en) | 2002-03-29 | 2004-09-14 | Emc Corporation | Memory architecture for a high throughput storage processor |
| US6877059B2 (en) | 2002-03-29 | 2005-04-05 | Emc Corporation | Communications architecture for a high throughput storage processor |
| US6865643B2 (en) | 2002-03-29 | 2005-03-08 | Emc Corporation | Communications architecture for a high throughput storage processor providing user data priority on shared channels |
| JP2003303055A (ja) | 2002-04-09 | 2003-10-24 | Hitachi Ltd | ディスクアダプタとディスクアレイをスイッチを介して接続したディスク装置 |
| JP2003323261A (ja) | 2002-04-26 | 2003-11-14 | Hitachi Ltd | ディスク制御システム、ディスク制御装置、ディスクシステム、及びその制御方法 |
| JP4189171B2 (ja) | 2002-05-24 | 2008-12-03 | 株式会社日立製作所 | ディスク制御装置 |
| US6889301B1 (en) | 2002-06-18 | 2005-05-03 | Emc Corporation | Data storage system |
| JP2004110503A (ja) | 2002-09-19 | 2004-04-08 | Hitachi Ltd | 記憶制御装置、記憶システム、記憶制御装置の制御方法、チャネル制御部、及びプログラム |
| US6957303B2 (en) | 2002-11-26 | 2005-10-18 | Hitachi, Ltd. | System and managing method for cluster-type storage |
| JP2004192105A (ja) | 2002-12-09 | 2004-07-08 | Hitachi Ltd | 記憶装置の接続装置およびそれを含むコンピュータシステム |
| JP4352693B2 (ja) | 2002-12-10 | 2009-10-28 | 株式会社日立製作所 | ディスクアレイ制御装置及びその制御方法 |
| JP4107083B2 (ja) | 2002-12-27 | 2008-06-25 | 株式会社日立製作所 | 高可用ディスク制御装置とその障害処理方法及び高可用ディスクサブシステム |
| US7353321B2 (en) | 2003-01-13 | 2008-04-01 | Sierra Logic | Integrated-circuit implementation of a storage-shelf router and a path controller card for combined use in high-availability mass-storage-device shelves that may be incorporated within disk arrays |
| US6957288B2 (en) | 2003-02-19 | 2005-10-18 | Dell Products L.P. | Embedded control and monitoring of hard disk drives in an information handling system |
| JP2003263279A (ja) | 2003-03-27 | 2003-09-19 | Hitachi Ltd | ディスクアレイ制御装置 |
| JP4322031B2 (ja) | 2003-03-27 | 2009-08-26 | 株式会社日立製作所 | 記憶装置 |
| US7143306B2 (en) | 2003-03-31 | 2006-11-28 | Emc Corporation | Data storage system |
| US20040199719A1 (en) | 2003-04-04 | 2004-10-07 | Network Appliance, Inc. | Standalone newtork storage system enclosure including head and multiple disk drives connected to a passive backplane |
| US20040205269A1 (en) | 2003-04-09 | 2004-10-14 | Netcell Corp. | Method and apparatus for synchronizing data from asynchronous disk drive data transfers |
| US7661014B2 (en) | 2003-04-23 | 2010-02-09 | Dot Hill Systems Corporation | Network storage appliance with integrated server and redundant storage controllers |
| JP4462852B2 (ja) | 2003-06-23 | 2010-05-12 | 株式会社日立製作所 | ストレージシステム及びストレージシステムの接続方法 |
| US7114014B2 (en) | 2003-06-27 | 2006-09-26 | Sun Microsystems, Inc. | Method and system for data movement in data storage systems employing parcel-based data mapping |
| US7389364B2 (en) | 2003-07-22 | 2008-06-17 | Micron Technology, Inc. | Apparatus and method for direct memory access in a hub-based memory system |
| US7200695B2 (en) | 2003-09-15 | 2007-04-03 | Intel Corporation | Method, system, and program for processing packets utilizing descriptors |
| US7231492B2 (en) | 2003-09-30 | 2007-06-12 | Emc Corporation | Data transfer method wherein a sequence of messages update tag structures during a read data transfer |
| US7437425B2 (en) | 2003-09-30 | 2008-10-14 | Emc Corporation | Data storage system having shared resource |
| JP2005115603A (ja) | 2003-10-07 | 2005-04-28 | Hitachi Ltd | 記憶デバイス制御装置及びその制御方法 |
| JP4275504B2 (ja) | 2003-10-14 | 2009-06-10 | 株式会社日立製作所 | データ転送方法 |
| JP2005149082A (ja) | 2003-11-14 | 2005-06-09 | Hitachi Ltd | ストレージ制御装置、及びストレージ制御装置の制御方法 |
-
2004
- 2004-02-16 JP JP2004038459A patent/JP4405277B2/ja not_active Expired - Fee Related
- 2004-04-16 US US10/826,471 patent/US7231469B2/en not_active Expired - Fee Related
- 2004-05-13 DE DE102004023810A patent/DE102004023810B3/de not_active Expired - Fee Related
- 2004-05-27 GB GB0411905A patent/GB2411022B/en not_active Expired - Fee Related
- 2004-05-28 FR FR0405789A patent/FR2866448B1/fr not_active Expired - Fee Related
-
2007
- 2007-01-12 US US11/652,567 patent/US7469307B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010054120A1 (en) * | 2000-03-02 | 2001-12-20 | Sony Computer Entertainment Inc. | Kernel function creating mechanism, entertainment apparatus having same, and peripheral device control method by same |
| WO2003043254A2 (fr) * | 2001-11-09 | 2003-05-22 | Chaparral Network Storage, Inc. | Transfert de donnees faisant appel a l'acces direct memoire |
| US20030188099A1 (en) * | 2002-03-29 | 2003-10-02 | Emc Corporation | Communications architecture for a high throughput storage processor employing extensive I/O parallelization |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2411022A (en) | 2005-08-17 |
| FR2866448B1 (fr) | 2006-09-01 |
| GB2411022B (en) | 2006-03-22 |
| US20050182864A1 (en) | 2005-08-18 |
| US20070130385A1 (en) | 2007-06-07 |
| JP4405277B2 (ja) | 2010-01-27 |
| US7231469B2 (en) | 2007-06-12 |
| GB0411905D0 (en) | 2004-06-30 |
| JP2005228245A (ja) | 2005-08-25 |
| DE102004023810B3 (de) | 2005-08-25 |
| US7469307B2 (en) | 2008-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2866448A1 (fr) | Controleur de disque | |
| US6747984B1 (en) | Method and apparatus for transmitting Data | |
| US20090077272A1 (en) | Disk controller | |
| US20170300436A1 (en) | San fabric online path diagnostics | |
| CN106844245B (zh) | 数据传输方法及装置 | |
| JP2007317181A (ja) | ネットワークストレージ装置 | |
| JP2002538641A (ja) | ファィバーチャネルネットワークデバイスのストリーミング方法およびシステム | |
| JP2002512766A (ja) | 第１のプロトコルから第２のプロトコルへのデータ転送方法及び装置 | |
| FR2863072A1 (fr) | Dispositif et procede pour executer un traitement d'informations en utilisant une pluralite de processeurs | |
| JP2005318495A (ja) | 異なる仮想チャネルへのトランザクションの分離 | |
| US9319310B2 (en) | Distributed switchless interconnect | |
| US20040024943A1 (en) | Generic bridge core | |
| WO2009081657A1 (fr) | Système de nœud, procédé de commutation de serveur, dispositif de serveur, et procédé de transfert de données | |
| JP2013504800A (ja) | ダイレクトメモリアクセスコントローラ、その方法およびコンピュータプログラム | |
| EP2920920A2 (fr) | Routeur à interconnexion passive et commutation sans commutateur distribuée | |
| US6542941B1 (en) | Efficient command delivery and data transfer | |
| CA2250999A1 (fr) | Dispositif d'echange entre unites de traitement d'informations a processeurs interconnectes par un bus commun | |
| FR2947127A1 (fr) | Systeme de simulation ou de test, et procede associe. | |
| US7225274B2 (en) | Method and apparatus for transferring data across a protocol bridge | |
| US7382776B1 (en) | Performing block storage virtualization at a switch | |
| US20040225707A1 (en) | Systems and methods for combining a slow data stream and a fast data stream into a single fast data stream | |
| GB2378621A (en) | Method and apparatus for improving performance of a loop network by selectively bypassing redundant ports and also bypassing faulty ports | |
| KR20180089752A (ko) | 공동 편집 문서를 공유하는 방법 및 장치 | |
| US20040230719A1 (en) | Streaming protocol for storage devices | |
| TW201044178A (en) | Bridge apparatus and methods for coupling multiple non-fibre channel devices to a fibre channel arbitrated loop |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20110131 |