FR2864377A1 - Boucle a asservissement de phase - Google Patents

Boucle a asservissement de phase Download PDF

Info

Publication number
FR2864377A1
FR2864377A1 FR0314921A FR0314921A FR2864377A1 FR 2864377 A1 FR2864377 A1 FR 2864377A1 FR 0314921 A FR0314921 A FR 0314921A FR 0314921 A FR0314921 A FR 0314921A FR 2864377 A1 FR2864377 A1 FR 2864377A1
Authority
FR
France
Prior art keywords
signal
phase
pulse
locked loop
measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0314921A
Other languages
English (en)
Other versions
FR2864377B1 (fr
Inventor
Michel Robbe
Sami Aissa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Airbus DS SAS
Original Assignee
EADS Telecom SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EADS Telecom SAS filed Critical EADS Telecom SAS
Priority to FR0314921A priority Critical patent/FR2864377B1/fr
Priority to US10/581,465 priority patent/US7668278B2/en
Priority to EP04804429A priority patent/EP1695441A1/fr
Priority to CA002552394A priority patent/CA2552394A1/fr
Priority to PCT/EP2004/014844 priority patent/WO2005060104A1/fr
Publication of FR2864377A1 publication Critical patent/FR2864377A1/fr
Application granted granted Critical
Publication of FR2864377B1 publication Critical patent/FR2864377B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/191—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using at least two different signals from the frequency divider or the counter for determining the time difference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
    • H03D13/004—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means the logic means delivering pulses at more than one terminal, e.g. up and down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0898—Details of the current generators the source or sink current values being variable

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Un oscillateur (30) fournit un signal à haute fréquence (S) à un diviseur de fréquence (31). Un comparateur de phase (32) produit un signal de mesure d'écart de phase entre le signal à fréquence divisée (QA) et un signal de référence. Un filtre passe-bas (34) commande l'oscillateur à partir du signal de mesure. Une fenêtre de mesure, de durée définie par comptage de cycles du signal à haute fréquence, est générée en réponse à chaque front actif du signal à fréquence divisée. Le signal de mesure est activé pendant la fenêtre de mesure de façon à comprendre, lorsqu'un front actif du signal de référence tombe à l'intérieur de la fenêtre, une première impulsion entre le début de la fenêtre et ce front et une seconde impulsion, opposée à la première, entre ce front et la fin de la fenêtre.

Description

2864377 BOUCLE A ASSERVISSEMENT DE PHASE
La présente invention concerne les boucles à asservissement de phase (PLL, "Phase-Locked Loop"), particulièrement dans leur application à la modulation de phase ou de fréquence.
Une PLL comprend classiquement un oscillateur commandé en tension (VCO, "Voltage-Controlled Oscillator") délivrant un signal à haute fréquence, un diviseur de fréquence convertissant le signal à haute fréquence en un signal à fréquence divisée, un comparateur de phase produisant un signal de mesure d'un écart de phase entre le signal à fréquence divisée et un signal de référence, et un filtre passe-bas auquel est appliqué le signal de mesure et dont la sortie commande le VCO.
Dans l'application à la modulation, on introduit des variations instantanées du facteur de division appliqué par le diviseur de fréquence afin d'obtenir des variations correspondantes de la fréquence ou de la phase du signal de sortie du VCO.
Le comparateur de phase peut être construit pour activer le signal de mesure pendant une fenêtre de mesure en réponse à chaque front actif de l'un des signaux d'entrée du comparateur de phase. L'activation du signal de mesure comprend, lorsqu'un front actif de l'autre signal d'entrée du comparateur de phase, éventuellement retardé d'un temps déterminé, tombe à l'intérieur de la fenêtre de mesure, une première impulsion entre le début de la fenêtre de mesure et ce front actif et une seconde impulsion opposée à la première impulsion entre le front actif et la fin de la fenêtre de mesure. Une dérive en phase de la boucle par rapport à son point de fonctionnement se traduit par un déséquilibre entre les deux impulsions, que le filtre passe-bas intègre pour opérer une compensation à l'entrée de commande du VCO.
Un exemple d'un tel comparateur de phase est décrit dans EP-B-O 835 550. Ce comparateur a pour avantage de ne pas présenter ce qu'on appelle une zone morte. Dans les comparateurs de phase ordinaires, la zone morte résulte des temps de réponse non nuls des portes logiques du comparateur: les déphasages plus petits que ces temps de réponse ne sont pas détectés, de sorte que la réponse du comparateur présente une plage de pente nulle (zone morte) au voisinage de l'origine. Une telle zone morte affecte la précision de la PLL et l'empêche pratiquement d'être utilisée comme modulateur de phase ou de fréquence.
Le comparateur de phase sans zone morte décrit dans EP-B-O 835 550 a aussi pour avantage de présenter une réponse de pente double autour de son point de fonctionnement nominal, ce qui lui confère une excellente sensibilité pour l'application à la modulation.
Dans ce comparateur, la durée de la fenêtre de mesure varie en fonction du déphasage mesuré, et elle dépend de retards introduits par des éléments capacitifs et résistifs du comparateur de phase. Il en résulte la présence de bruit dans la sortie du comparateur et donc d'un bruit de phase dans la sortie du VCO.
Un but de la présente invention est d'améliorer les performances de ce genre de PLL pour permettre notamment de réaliser des modulateurs de grande qualité.
L'invention propose ainsi une boucle à asservissement de phase, comprenant un oscillateur commandé pour délivrer un signal à haute fréquence, un diviseur de fréquence pour convertir le signal à haute fréquence en un signal à fréquence divisée, un comparateur de phase pour recevoir le signal à fréquence divisée et un signal de référence et produire un signal de mesure d'un écart de phase entre le signal à fréquence divisée et le signal de référence, et un filtre passe-bas pour commander l'oscillateur à partir du signal de mesure. Selon l'invention, la boucle comprend en outre des moyens pour générer une fenêtre de mesure, de durée définie par comptage de cycles du signal à haute fréquence, en réponse à chaque front actif du signal à fréquence divisée. Le comparateur de phase est construit pour activer le signal de mesure pendant la fenêtre de mesure en réponse à chaque front actif du signal à fréquence divisée, de façon que le signal de mesure comprenne, lorsqu'un front actif du signal de référence tombe à l'intérieur de la fenêtre de mesure, 2864377 -3- une première impulsion entre le début de la fenêtre de mesure et ledit front actif du signal de référence et une seconde impulsion opposée à la première impulsion entre ledit front actif du signal de référence et la fin de la fenêtre de mesure.
La fenêtre de mesure est générée de façon synchrone avec le signal synthétisé à haute fréquence, ce qui minimise le bruit de phase dans celui-ci. Le comptage de cycles du signal à haute fréquence permet de générer cette fenêtre en se dispensant d'éléments capacitifs ou résistifs qui sont souvent des sources de bruit. Cela assure aussi une meilleure robustesse vis-à-vis des variations technologiques.
La PLL comprend typiquement une pompe de charge pour injecter un premier courant à un noeud du filtre passe-bas en réponse à la première impulsion du signal de mesure et pour injecter un second courant, opposé au premier courant et de même intensité, audit noeud du filtre passe-bas en réponse à la seconde impulsion du signal de mesure. Une telle pompe de charge peut comprendre deux générateurs de courants sensiblement identiques pour générer les premier et second courants.
L'intensité de ces courants est de préférence réglable numériquement en fonction du facteur de division P appliqué par le diviseur de fréquence. Ceci est particulièrement avantageux dans l'application à ta modulation de fréquence ou de phase, pour laquelle on souhaite souvent que le spectre de la modulation ait une forme identique lorsqu'on fait varier la fréquence porteuse sur une certaine plage de fonctionnement. Pour cela, on fera généralement croître l'intensité de la pompe de charge en fonction de P, ce qui permet d'uniformiser le gain de la PLL, lequel est proportionnel au courant de la pompe de charge et inversement proportionnel à P. On peut aussi conférer à l'intensité réglable de la pompe de charge une valeur plus élevée dans l'étape de recherche d'accrochage en fréquence de la boucle que dans l'étape de poursuite en phase exécutée après accrochage en fréquence. Ceci permet de réduire le temps d'accrochage de la boucle et donc le temps de commutation de porteuse dans l'application à la modulation.
Dans un mode de réalisation préféré de l'invention, la pompe de charge comprend un pont d'interrupteurs ayant un premier trajet incluant deux interrupteurs en série respectivement commandés par deux composantes du signal de mesure portant les première et seconde impulsions, et un second trajet incluant deux autres interrupteurs en série respectivement commandés par les compléments logiques desdites composantes du signal de mesure, ledit noeud du filtre passe-bas étant situé entre les deux interrupteurs en série du premier trajet.
Avantageusement, la pompe de charge comprend en outre un amplificateur de recopie de tension ayant une entrée reliée audit noeud du filtre passebas et une sortie connectée à un noeud du pont d'interrupteurs situé entre les deux interrupteurs en série du second trajet et à un élément capacitif. L'amplificateur de recopie équilibre le pont d'interrupteurs pour éviter de charger et décharger des capacités parasites lorsque les première et seconde impulsions ne sont pas présentes.
Dans un mode de réalisation de l'invention, le comparateur de phase comprend: - une logique de détection de déphasage recevant le signal à fréquence divisée et le signal de référence, et délivrant d'une part un premier signal de détection activé, après un front actif du signal de référence précédant un front actif du signal à fréquence divisée, pendant une durée correspondant à l'intervalle de temps entre lesdits fronts actifs, et d'autre part un second signal de détection activé, après un front actif du signal à fréquence divisée précédant un front actif du signal de référence, pendant une durée correspondant à l'intervalle de temps entre lesdits fronts actifs; - un générateur de signal impulsionnel, produisant un signal impulsionnel actif pendant la fenêtre de mesure; des moyens pour produire un signal de séparation passant d'un premier niveau à un second niveau avec un retard fixe en réponse à un front actif du signal de référence; et une logique de commande de transfert de charge combinant au moins les signaux de détection, le signal de séparation et ledit signal impulsionnel, et produisant deux composantes du signal de mesure, portant respectivement lesdites première et seconde impulsions, telles que, pendant que ledit signal impulsionnel est actif, l'une des deux composantes présente la première impulsion si le signal de séparation est au premier niveau, et l'autre des deux composantes présente la seconde impulsion si le signal de séparation est au second niveau.
o D'autres particularités et avantages de la présente invention apparaîtront dans la description ci-après d'exemples de réalisation non limitatifs, en référence aux dessins annexés, dans lesquels: - la figure 1 est un schéma synoptique d'une PLL selon l'invention; - la figure 2 est un schéma d'un comparateur de phase et de fréquence (CPF) utilisable dans cette PLL; - la figure 3 est un schéma d'un comparateur à neuf portes utilisable comme logique de détection de déphasage dans le CPF de la figure 2; - les figures 4 à 6 sont des chronogrammes illustrant le fonctionnement du CPF; et - la figure 7 est un schéma d'une pompe de charge utilisable dans la PLL de la figure 1.
En référence à la figure 1, une PLL selon l'invention comprend un VCO 30 délivrant un signal radiofréquence S, dont la fréquence fvco est par exemple de l'ordre de quelques centaines de MHz. Ce signal est adressé à un diviseur de fréquence 31 appliquant un facteur de division variable P. Une variation dans le temps de ce facteur de division P procurera une modulation souhaitée du signal de sortie S. Le signal à fréquence divisée QA issu du diviseur de fréquence 31 est adressé à une entrée d'un CPF 32 qui reçoit en outre un signal de référence FREF produit à partir d'un oscillateur à cristal. La fréquence fret du signal FREF est par exemple de l'ordre de la dizaine de MHz. Pour obtenir une fréquence fvco en sortie du VCO 30, on prend P = fvcolfrefÉ En modulant P autour de la valeur fvco/fret, on réalise une modulation de fréquence ou de phase autour d'une porteuse à fvco.
Dans l'exemple considéré, le CPF 32 a un signal de sortie constitué de deux composantes binaires INVP, INVN. Une pompe de charge 33 reçoit ces deux composantes pour établir une tension V2 à un noeud d'entrée d'un filtre passe-bas 34. La tension filtrée produite par ce filtre 34 est utilisée pour commander la fréquence du VCO 30.
Comme le montre la figure 1, la PLL selon l'invention comprend un circuit 35 pour produire une réplique QB du signal à fréquence divisée QA. Cette réplique QB reproduit chaque front actif du signal QA avec un retard généré à partir du signal à haute fréquence S issu du VCO 30.
Dans l'exemple représenté sur la figure 1, le circuit 35 consiste en une ligne à retard qui génère QB en retardant QA de trois cycles du signal à haute fréquence S. Cette ligne à retard comprend trois bascules D en cascade 36 cadencées à la fréquence fvco par le signal S. L'intervalle de temps entre chaque front actif du signal QA et le front actif suivant du signal QB définit une fenêtre de mesure pour le CPF 32, dont la durée L est de trois cycles à la fréquence du VCO dans l'exemple de la figure 1 (L = 3/fvco)É A titre d'exemple, les fronts actifs des signaux QA et QB sont des fronts montants, entre le niveau logique 0 et le niveau logique 1. En référence à la figure 2, le CPF 32 comprend un générateur de signal impulsionnel 100 qui produit un signal impulsionnel PR activé pendant la fenêtre de mesure à partir des deux signaux à fréquence divisée QA, QB. Le générateur 100 comprend une porte NON ET 101 dont une entrée reçoit le signal QA et l'autre entrée reçoit le complément logique du signal QB, produit par un inverseur 102. Le signal impulsionnel PR est obtenu en sortie de la porte NON ET 101. Son impulsion pendant la fenêtre de mesure est une impulsion au niveau logique 0 comme le montrent les figures 4 à 6.
Le CPF de la figure 2 comprend un second générateur de signal impulsionnel 110 recevant le signal de référence FREF, dont les fronts actifs sont des fronts descendants dans l'exemple considéré. Le signal impulsionnel PV produit par ce générateur 110 présente une courte impulsion de niveau logique 0 après chaque front actif du signal de référence FREF (voir figures 4 à 6). Le générateur 110 comprend quatre inverseurs 111-114 montés en série, le premier 111 recevant le signal FREF. Les sorties des inverseurs 111 et 114 sont connectées aux deux entrées d'une porte NON ET 115 dont la sortie fournit le signal impulsionnel PV.
Pour détecter le déphasage entre les signaux QA et FREF, le CPF 32 comporte une logique 10 ayant un premier signal d'entrée V prélevé à la sortie de l'inverseur 112 et un second signal d'entrée R correspondant au complément logique du signal QA, produit par un inverseur 118.
La figure 3 illustre un exemple de logique de détection de déphasage 10, appelée comparateur à neuf portes, utilisable dans le CPF 32. Les signaux d'entrée R et V sont appliqués chacun à une entrée d'une porte NON ET respective 2, 12 à deux entrées. La sortie de la porte 12 est reliée à une entrée d'une porte NON ET 14 à deux entrées, à une entrée d'une porte NON ET 16 à trois entrées, et à une autre entrée de la porte 20. La sortie de la porte 16 fournit un premier signal de détection D et est reliée à l'autre entrée de la porte 12. La sortie de la porte 14 est reliée à une autre entrée de la porte 16, à une autre entrée de la porte 20, et à une entrée d'une porte NON ET 18 à deux entrées. La sortie de la porte 20 est également reliée à la dernière entrée de la porte 16 et à l'autre entrée de la porte 18. La sortie de la porte 18 est reliée à l'autre entrée de la porte 14. La sortie de la porte 2 est reliée à une entrée d'une porte NON ET 4 à deux entrées, à une entrée d'une porte NON ET 6 à trois entrées, et à une entrée d'une porte NON ET 20 à quatre entrées. La sortie de la porte 6 fournit un second signal de détection U et est reliée à l'autre entrée de la porte 2. La sortie de la porte 4 est reliée à une autre entrée de la porte 6, à la dernière entrée de la porte 20, et à une entrée d'une porte NON ET 8 à deux entrées. La dernière entrée de la porte 6, ainsi que l'autre entrée de la porte 8 sont reliées à la sortie de la porte 20. L'autre entrée de la porte 4 est reliée à la sortie de la porte 8.
Le CPF représenté sur la figure 2 comporte encore une logique de commande de transfert de charge 120 qui reçoit les deux signaux de détection D, U, les deux signaux impulsionnels PR, PV ainsi qu'un signal de séparation W qui est une réplique du signal de référence FREF, obtenue en sortie de l'inverseur 114.
Les opérations effectués par la logique 120 sont les suivantes: INVN = P ET PROU [W ET (PR OU PV)j INVP = (PR ET PV ET D)ou P ET (PR OU PV 10 où X désigne le complément logique d'un signal X. La logique de commande de transfert de charge 120 comporte une porte ET 121 ayant deux entrées auxquelles sont respectivement adressés les signaux impulsionnels PR et PV. Deux portes OU 122, 123 ont chacune une entrée connectée à la sortie de la porte ET 121. Le signal de séparation W est adressé à l'autre entrée de la porte OU 122. Le complément logique W de ce signal de séparation, produit par un inverseur 124, est adressé à l'autre entrée de la porte OU 123. Une porte NI 125 a une entrée recevant le signal QB et une autre entrée reliée à la sortie de l'inverseur 118 pour recevoir le complément logique du signal QA. Cette porte NI 125 produit le complément PR du signal impulsionnel PR, qui est adressé à une entrée d'une porte OU 126. Le signal de détection U est adressé à l'autre entrée de cette porte OU 126. La composante INVN du signal de mesure est obtenue en sortie d'une porte NON ET 127 dont les deux entrées sont respectivement connectées aux sorties des portes OU 123 et 126. La logique de commande 120 comporte en outre une porte NON ET 128 ayant trois entrées recevant respectivement les signaux impulsionnels PR et PV et le complément logique du signal de détection D obtenu en sortie d'un inverseur 129. La composante INVP du signal de mesure est obtenue en sortie d'une autre porte NON ET 130 dont les deux entrées sont respectivement connectées à la sortie de la porte OU 122 et à la sortie de la porte NON ET 128.
Le fonctionnement du CPF 32 est illustré par les chronogrammes des figures 4 à 6. Les figures 4 et 6 correspondent à des situations où la PLL n'est pas encore accrochée en fréquence, le front actif du signal de référence FREF tombant à l'extérieur de la fenêtre de mesure définie entre les fronts actifs consécutifs des signaux QA et QB.
Dans le cas de la figure 4, le signal à fréquence divisée QA est en retard par rapport au signal de référence FREF, ce qui donne lieu à une impulsion de niveau logique 0 dans le signal de détection D. Le début de cette o impulsion de D active la composante INVP du signal de sortie. Les temps de réponse des portes logiques du CPF sont tels que la fin de l'impulsion de D tombe pendant l'impulsion de PR, c'est-à-dire pendant la fenêtre de mesure. En conséquence, la composante INVP du signal de sortie reste activée jusqu'à ce qu'elle soit désactivée par la fin de l'impulsion de PR consécutive au front montant du signal QB. Dans cette plage de fonctionnement (QA en retard par rapport à FREF), la durée d'activation de la composante INVP à chaque cycle de fréquence fref croît linéairement avec le retard des signaux à fréquence divisée par rapport à FREF, avec une pente égale à 1.
Dans le cas de la figure 6, le signal retardé à fréquence divisée QB est en avance par rapport au signal de référence FREF. Le front montant de QA déclenche une impulsion de niveau logique 0 dans le signal de détection U. Les temps de réponse des portes logiques du CPF sont tels que le début de l'impulsion du signal de détection U tombe pendant l'impulsion de PR, c'est-à- dire pendant la fenêtre de mesure. Le début de l'impulsion de PR active la composante INVN du signal de sortie. Cette composante INVN reste activée jusqu'à ce qu'elle soit désactivée par la fin de l'impulsion de U consécutive au front descendant du signal FREF. Dans cette plage de fonctionnement (QB en avance par rapport à FREF), la durée d'activation de la composante INVN à chaque cycle de fréquence fref croît linéairement avec le retard (négatif) des signaux à fréquence divisée par rapport à FREF, avec une pente égale à -1. Dans le cas de la figure 5, le front actif du signal de référence FREF tombe pendant la fenêtre de mesure, entre les fronts actifs des deux signal à fréquence divisée QA, QB. Comme dans le cas de la figure 6, le début de l'impulsion de PR active la composante INVN du signal de sortie. Cette activation de INVN dure jusqu'à ce que la logique 120 réponde au front descendant du signal de séparation W consécutif à celui du signal FREF. A ce moment, la logique 120 déclenche un front actif de l'autre composante INVP du signal de sortie. Cette activation de INVP dure jusqu'à ce qu'elle soit désactivée par la fin de l'impulsion de PR consécutive au front montant du signal QB, comme dans le cas de la figure 4.
La différence entre les durées d'activation respectives des composantes INVP et INVN du signal de sortie du CPF 32 est une fonction croissante, sensiblement linéaire par morceaux, du décalage temporel entre le signal à fréquence divisée QA et le signal de référence FREF. La pente de cette fonction est égale à 2 dans la plage où le front actif du signal de référence FREF tombe pendant la fenêtre de mesure, et à 1 en dehors de cette plage (PLL non accrochée en fréquence). Les temps de réponse précités des portes logiques du CPF sont tels que le CPF ne présente pas de zone morte. Il est à noter que cette propriété est obtenue sans recourir à des éléments résistifs ou capacitifs dans le CPF.
Le rôle de la pompe de charge 33 est de générer un courant positif quand INVP est active, et un courant négatif quand INVN est active. La charge totale générée sera ainsi une fonction croissante, sensiblement linéaire par morceaux, du décalage temporel entre le signal à fréquence divisée QA et le signal de référence FREF. Accumulée dans un condensateur, cette charge se traduit par une tension utilisable pour commander le VCO 30 afin de forcer l'alignement de phase entre QA et FREF. En pratique, un filtre passe-bas 34 intervient entre la pompe de charge 33 et le VCO 30 pour éliminer des fluctuations à haute fréquence dues notamment aux commutations des composantes INVP et INVN.
Un mode de réalisation préféré de la pompe de charge 33 est illustré par la figure 7. Deux générateurs identiques 50, 60, délivrant un courant d'intensité lp, sont connectés de part et d'autre d'un pont d'interrupteurs 51-54, -11 - le générateur de courant positif 50 étant par ailleurs connecté à la borne positive d'une alimentation en tension, et le générateur de courant négatif 50 étant par ailleurs connecté à la borne de masse de l'alimentation en tension. Les générateurs de courant 50, 60 ont de préférence une structure cascodée afin de minimiser les effets de mémoire et les pics de courants qui nuiraient à la linéarité requise pour l'application à la modulation.
Les interrupteurs 51 et 52 sont respectivement commandés par les composantes INVP et INVN du signal de sortie du CPF 32, de manière à être fermés quand INVP et INVN sont au niveau logique 1. Ils sont connectés en série entre les deux générateurs de courant 50, 60 suivant un premier trajet du pont. Le noeud 55 situé entre ces deux interrupteurs 51, 52, dont la tension est notée V2, constitue un noeud d'entrée du filtre passebas 34. Les interrupteurs 53 et 54 sont respectivement commandés par les composantes INVP et INVN du signal de sortie du CPF 32, de manière à être ouverts quand INVP et INVN sont au niveau logique 1. Ils sont connectés en série entre les deux générateurs de courant 50, 60 suivant un second trajet du pont. Le noeud 56 situé entre ces deux interrupteurs 53, 54, dont la tension est notée VI, est relié à la masse par l'intermédiaire d'un condensateur de lissage 57 dont la capacité est typiquement de l'ordre de 500 pF.
Les parties inférieures des figures 4 à 6 montrent l'évolution de la tension V2 en fonction des impulsions que présentent les composantes INVP, INVN du signal de sortie du CPF 32.
De préférence, le courant délivré par les générateurs 50, 60 a une intensité lp réglable numériquement. Dans l'exemple illustré par la figure 7, leur commande est sur six bits a1, a2, a4, a8, a16, a32. Un contrôleur, non représenté, de la PLL pilote ces six bits en fonction notamment: - de la valeur de la fréquence porteuse à moduler à l'intérieur de la plage de fonctionnement de la PLL, c'est-à-dire du facteur de division P appliqué par le diviseur de fréquence. Le gain de la PLL est proportionnel au gain du VCO 30, au gain du CPF 32 et à l'intensité lp de la pompe de charge 33, et inversement proportionnel à P. Comme P croît proportionnellement à la fréquence porteuse, le contrôleur fait varier lp dans le même sens afin d'assurer que la forme spectrale du signal modulé soit uniforme lorsque la porteuse varie; de l'état accroché ou non- accroché en fréquence de la PLL. Il est avantageux de prendre lp plus élevée avant l'accrochage en fréquence afin d'accélérer cet accrochage. Ceci permet notamment de minimiser le temps de commutation du modulateur entre deux fréquences porteuses. Le contrôleur peut déterminer simplement que la PLL est accrochée en fréquence par le fait que le front actif du signal de référence FREF tombe plusieurs fois de suite à l'intérieur de la fenêtre de mesure.
Un amplificateur opérationnel rapide 58, monté en amplificateur suiveur est connecté entre les noeuds 55, 56 de la pompe de charge 33 afin d'aligner la valeur de la tension VI sur celle de la tension V2. L'entrée négative et la sortie de cet amplificateur 58 sont connectées au noeud 56, tandis que son entrée positive est connectée au noeud 55.
Cet amplificateur de recopie 58 facilite le retour à l'équilibre du pont d'interrupteurs associé au condensateur 57, ce qui est particulièrement utile lorsque la fréquence de comparaison fref est relativement élevée.
L'amplificateur de recopie 58 présente avantageusement une réponse transitoire avec l'amortissement critique de Butterworth. Il permet d'annuler la différence de tension entre les noeuds 55 et 56 de façon à réduire de façon significative les pics de courant au moment des commutations du pont 51-54.
On notera que de nombreuses variantes peuvent être appliquées au mode de réalisation de l'invention décrit précédemment, notamment quant à la structure logique du comparateur de phase ou à la manière de produire les deux versions décalées QA, QB du signal à fréquence divisée. Le nombre de cycles de la fréquence fvco servant à définir la durée de la fenêtre de mesure n'est pas nécessairement un nombre constant d'un cycle de comparaison au suivant. Le signal décalé QB peut être généré conjointement avec QA par le diviseur de fréquence 31.

Claims (11)

REVENDICATIONS
1. Boucle à asservissement de phase, comprenant un oscillateur commandé (30) pour délivrer un signal à haute fréquence (S), un diviseur de fréquence (31) pour convertir le signal à haute fréquence en un signal à fréquence divisée (QA), un comparateur de phase (32) pour recevoir le signal à fréquence divisée et un signal de référence (FREF) et produire un signal (INVP, INVN) de mesure d'un écart de phase entre le signal à fréquence divisée et le signal de référence, et un filtre passe-bas (34) pour commander l'oscillateur à partir du signal de mesure, caractérisée en ce qu'elle comprend en outre des moyens (35) pour générer une fenêtre de mesure, de durée (L) définie par comptage de cycles du signal à haute fréquence, en réponse à chaque front actif du signal à fréquence divisée, et en ce que le comparateur de phase est construit pour activer le signal de mesure pendant la fenêtre de mesure en réponse à chaque front actif du signal à fréquence divisée, de façon que le signal de mesure comprenne, lorsqu'un front actif du signal de référence tombe à l'intérieur de la fenêtre de mesure, une première impulsion entre le début de la fenêtre de mesure et ledit front actif du signal de référence et une seconde impulsion opposée à la première impulsion entre ledit front actif du signal de référence et la fin de la fenêtre de mesure.
2. Boucle à asservissement de phase selon la revendication 1, dans laquelle les moyens pour générer la fenêtre de mesure comprennent des moyens (35) de production d'une réplique (QB) du signal à fréquence divisée (QA), reproduisant chaque front actif du signal à fréquence divisée avec un retard généré à partir du signal à haute fréquence (S).
- 14 -
3. Boucle à asservissement de phase selon la revendication 1 ou 2, dans laquelle la durée (L) de la fenêtre de mesure est un nombre entier de cycles du signal à haute fréquence (S).
4. Boucle à asservissement de phase selon l'une quelconque des revendications précédentes, comprenant une pompe de charge (33) pour injecter un premier courant à un noeud (55) du filtre passe-bas (34) en réponse à la première impulsion (INVN) du signal de mesure et pour injecter un second courant, opposé au premier courant et de même intensité (Ip), audit noeud du filtre passe-bas en réponse à la seconde impulsion (INVN) du signal de mesure.
5. Boucle à asservissement de phase selon la revendication 4, dans laquelle la pompe de charge (33) comprend deux générateurs de courant sensiblement identiques (50, 60) pour générer les premier et second courants.
6. Boucle à asservissement de phase selon la revendication 5, dans laquelle les deux générateurs de courant (50, 60) produisent une intensité de courant (Ip) réglable numériquement.
7. Boucle à asservissement de phase selon la revendication 6, comprenant des moyens pour faire varier ladite intensité réglable (Ip) en fonction d'un facteur de division (P) appliqué par le diviseur de fréquence (31).
8. Boucle à asservissement de phase selon la revendication 6 ou 7, comprenant des moyens pour conférer à ladite intensité réglable (Ip) une valeur plus élevée dans une étape de recherche d'accrochage en fréquence de la boucle que dans une étape de poursuite en phase exécutée après accrochage en fréquence.
9. Boucle à asservissement de phase selon l'une quelconque des revendications 5 à 8, dans laquelle la pompe de charge (33) comprend un pont d'interrupteurs ayant un premier trajet incluant deux interrupteurs en série (51, 52) respectivement commandés par deux composantes (INVP, INVN) du signal de mesure portant les première et seconde impulsions, et un second trajet incluant deux autres interrupteurs en série (53, 54) respectivement commandés par les compléments logiques desdites composantes du signal de mesure, ledit noeud (55) du filtre passe-bas (34) étant situé entre les deux interrupteurs en série du premier trajet.
10. Boucle à asservissement de phase selon la revendication 9, dans laquelle la pompe de charge (33) comprend en outre un amplificateur de recopie (58) ayant une entrée reliée audit noeud (55) du filtre passe-bas (34) et une sortie connectée à un noeud (56) du pont d'interrupteurs situé entre les deux interrupteurs en série (53, 54) du second trajet et à un élément capacitif (57).
11. Boucle à asservissement de phase selon l'une quelconque des revendications précédentes, dans laquelle le comparateur de phase (32) comprend: - une logique de détection de déphasage (10) recevant le signal à fréquence divisée (QA) et le signal de référence (FREF), et délivrant d'une part un premier signal de détection (D) activé, après un front actif du signal de référence précédant un front actif du signal à fréquence divisée, pendant une durée correspondant à l'intervalle de temps entre lesdits fronts actifs, et d'autre part un second signal de détection (U) activé, après un front actif du signal à fréquence divisée précédant un front actif du signal de référence, pendant une durée correspondant à l'intervalle de temps entre lesdits fronts actifs; - un générateur de signal impulsionnel (100), produisant un signal impulsionnel (PR) actif pendant la fenêtre de mesure; - des moyens (111-114) pour produire un signal de séparation (W) passant d'un premier niveau à un second niveau avec un retard fixe en réponse à un front actif du signal de référence; et - une logique de commande de transfert de charge (120) combinant au moins les signaux de détection, le signal de séparation et ledit signal 2864377 -16- impulsionnel, et produisant deux composantes (INVN, INVP) du signal de mesure, portant respectivement lesdites première et seconde impulsions, telles que, pendant que ledit signal impulsionnel (PR) est actif, l'une des deux composantes (INVN) présente la première impulsion si le signal de séparation (W) est au premier niveau, et l'autre des deux composantes (INVP) présente la seconde impulsion si le signal de séparation (W) est au second niveau.
FR0314921A 2003-12-18 2003-12-18 Boucle a asservissement de phase Expired - Lifetime FR2864377B1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FR0314921A FR2864377B1 (fr) 2003-12-18 2003-12-18 Boucle a asservissement de phase
US10/581,465 US7668278B2 (en) 2003-12-18 2004-12-15 Phase-locked loop
EP04804429A EP1695441A1 (fr) 2003-12-18 2004-12-15 Boucle a verrouillage de phase
CA002552394A CA2552394A1 (fr) 2003-12-18 2004-12-15 Boucle a verrouillage de phase
PCT/EP2004/014844 WO2005060104A1 (fr) 2003-12-18 2004-12-15 Boucle a verrouillage de phase

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0314921A FR2864377B1 (fr) 2003-12-18 2003-12-18 Boucle a asservissement de phase

Publications (2)

Publication Number Publication Date
FR2864377A1 true FR2864377A1 (fr) 2005-06-24
FR2864377B1 FR2864377B1 (fr) 2006-08-18

Family

ID=34630302

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0314921A Expired - Lifetime FR2864377B1 (fr) 2003-12-18 2003-12-18 Boucle a asservissement de phase

Country Status (5)

Country Link
US (1) US7668278B2 (fr)
EP (1) EP1695441A1 (fr)
CA (1) CA2552394A1 (fr)
FR (1) FR2864377B1 (fr)
WO (1) WO2005060104A1 (fr)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7436921B1 (en) * 2004-11-05 2008-10-14 Rockwell Collins, Inc. Frequency sampling phase detector
EP3276538B1 (fr) * 2016-07-25 2020-01-01 STMicroelectronics International N.V. Circuit de génération de signal de support pour un dispositif de transpondeur d'identification par radiofréquence et procédé pour générer un signal de support
US10454483B2 (en) 2016-10-24 2019-10-22 Analog Devices, Inc. Open loop oscillator time-to-digital conversion
US11567820B2 (en) * 2020-08-12 2023-01-31 Micron Technology, Inc. Internal signal monitoring circuit

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0502631A2 (fr) * 1991-03-05 1992-09-09 Tektronix Inc. Détecteur de phase à échantillonnage
US5432481A (en) * 1992-04-27 1995-07-11 Kabushiki Kaisha Toshiba Phase-locked loop circuit
FR2736223A1 (fr) * 1995-06-27 1997-01-03 Matra Communication Comparateur de phase sans zone morte
US5631587A (en) * 1994-05-03 1997-05-20 Pericom Semiconductor Corporation Frequency synthesizer with adaptive loop bandwidth
US5663688A (en) * 1993-06-08 1997-09-02 Thomson Multimedia S.A. Method of enhancing the noise immunity of a phase-locked loop, and device implementing this method
US6275072B1 (en) * 1999-10-07 2001-08-14 Velio Communications, Inc. Combined phase comparator and charge pump circuit
US6337891B1 (en) * 1997-12-23 2002-01-08 Mercury Corporation Clock synchronization method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2993559B2 (ja) * 1997-03-31 1999-12-20 日本電気株式会社 位相同期回路
US6026134A (en) * 1997-06-19 2000-02-15 Cypress Semiconductor Corp. Phase locked loop (PLL) with linear parallel sampling phase detector
US6215363B1 (en) * 1999-09-27 2001-04-10 Conexant Systems, Inc. Low noise low power charge pump system for phase lock loop

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0502631A2 (fr) * 1991-03-05 1992-09-09 Tektronix Inc. Détecteur de phase à échantillonnage
US5432481A (en) * 1992-04-27 1995-07-11 Kabushiki Kaisha Toshiba Phase-locked loop circuit
US5663688A (en) * 1993-06-08 1997-09-02 Thomson Multimedia S.A. Method of enhancing the noise immunity of a phase-locked loop, and device implementing this method
US5631587A (en) * 1994-05-03 1997-05-20 Pericom Semiconductor Corporation Frequency synthesizer with adaptive loop bandwidth
FR2736223A1 (fr) * 1995-06-27 1997-01-03 Matra Communication Comparateur de phase sans zone morte
US6337891B1 (en) * 1997-12-23 2002-01-08 Mercury Corporation Clock synchronization method
US6275072B1 (en) * 1999-10-07 2001-08-14 Velio Communications, Inc. Combined phase comparator and charge pump circuit

Also Published As

Publication number Publication date
FR2864377B1 (fr) 2006-08-18
CA2552394A1 (fr) 2005-06-30
US7668278B2 (en) 2010-02-23
US20070116169A1 (en) 2007-05-24
WO2005060104A1 (fr) 2005-06-30
EP1695441A1 (fr) 2006-08-30

Similar Documents

Publication Publication Date Title
EP0441684B1 (fr) Circuit verrouillé en phase et multiplieur de fréquence en résultant
FR2882871A1 (fr) Oscillateur commande en tension a multiphase realignee et boucle a phase asservie associee
US8760201B1 (en) Digitally programmed capacitance multiplication with one charge pump
FR2497425A1 (fr) Synthetiseur de frequence a multiplicateur fractionnaire
FR2840469A1 (fr) Boucle a verrouillage de phase
FR2851095A1 (fr) Boucle a verrouillage de phase integree de taille reduite
EP0564377A1 (fr) Boucle à verrouillage de fréquence
EP4038476B1 (fr) Dispositif de generation d'une tension d'alimentation / polarisation et d'un signal d'horloge pour un circuit numerique synchrone
EP1710916B1 (fr) Boucle à asservissement de phase
FR2864377A1 (fr) Boucle a asservissement de phase
EP0661816A1 (fr) Synthétiseur de fréquences à boucle unique et ensemble électronique comportant un tel synthétiseur
EP3048730B1 (fr) Dispositif de synthèse de fréquence à boucle de rétroaction
FR2896641A1 (fr) Procede de calibrage d'un oscillateur et dispositif de calibrage correspondant
FR2875972A1 (fr) Synthetiseur de frequence a pll
EP1133060B1 (fr) Boucle à verrouillage de phase permettant de générer un signal de référence ayant une grande pureté spectrale
FR2816075A1 (fr) Generateur ameliore pour la production de signaux d'horloge
FR2800939A1 (fr) Boucle numerique a verrouillage de phase
EP0550360A1 (fr) Détecteur de verrouillage d'une boucle à verrouillage de phase
EP0645892B1 (fr) Dispositif d'asservissement de fréquence
EP2543147B1 (fr) Dispositif de synthèse de fréquence à boucle de rétroaction
EP0835550B1 (fr) Comparateur de phase sans zone morte
FR2829318A1 (fr) Boucle a verrouillage de phase realisee sous forme de circuit integre
FR2879374A1 (fr) Dispositif doubleur de frequence
FR2864732A1 (fr) Boucle a asservissement de phase
FR2513041A1 (fr) Oscillateur a element piezo-electrique asservi

Legal Events

Date Code Title Description
CD Change of name or company name
CA Change of address

Effective date: 20130722

TP Transmission of property

Owner name: CASSIDIAN SAS, FR

Effective date: 20130722

CD Change of name or company name

Owner name: AIRBUS DS SAS, FR

Effective date: 20150106

PLFP Fee payment

Year of fee payment: 13

PLFP Fee payment

Year of fee payment: 14

PLFP Fee payment

Year of fee payment: 15

PLFP Fee payment

Year of fee payment: 17

PLFP Fee payment

Year of fee payment: 18

PLFP Fee payment

Year of fee payment: 19

PLFP Fee payment

Year of fee payment: 20