FR2829318A1

FR2829318A1 - Boucle a verrouillage de phase realisee sous forme de circuit integre

Info

Publication number: FR2829318A1
Application number: FR0111472A
Authority: FR
Inventors: Philippe Jouen; Michael Kraemer
Original assignee: STMicroelectronics SA
Current assignee: STMicroelectronics SA
Priority date: 2001-09-05
Filing date: 2001-09-05
Publication date: 2003-03-07
Anticipated expiration: 2021-09-05
Also published as: US6949980B2; US20030042986A1; US20040160279A1; FR2829318B1

Abstract

L'invention concerne une boucle à verrouillage de phase, comprenant un oscillateur (2) commandé par un signal de commande produit par un circuit de comparaison (4) comparant une fréquence de référence (Fref) et la fréquence de l'oscillateur et filtré par un filtre (6) intégrateur et passe bas; un circuit de contrôle et d'ajustement (8) pour, avec une fréquence prédéterminée inférieure à la fréquence de référence, prendre en compte la valeur du signal de commande filtré (Vcom) et, si cette valeur est en dehors d'une gamme (VL-VH) de valeurs prédéterminées, ajuster la plage de fonctionnement de l'oscillateur; et un circuit d'inhibition (30) pour inactiver le circuit de comparaison (4) une durée prédéterminée (Tinh) avant de prendre en compte la valeur du signal de commande filtré (Vcom).

Description

BOUCLE À VERROUILLAGE DE PHASE RÉALISÉE SOUS FORME DE CIRCUIT
INTÉGRÉ
La présente invention concerne le domaine des boucles à verrouillage de phase, et en particulier une boucle à verrouillage de phase réalisée sous forme de circuit intégré.

La figure 1 représente schématiquement une boucle à verrouillage de phase utilisée de manière classique en synthèse de fréquence. La boucle à verrouillage de phase comprend un oscillateur commandé en tension (VCO) 2 produisant un signal de sortie périodique de fréquence Fout devant être synchronisé sur une fréquence de référence Fref. Un circuit de comparaison 4 compare un signal à la fréquence de référence Fref et un signal de fréquence Fdiv égale à une division de la fréquence Fout par un facteur N prédéterminé. Le circuit de comparaison 4 fournit un signal de commande à un filtre intégrateur et passe bas 6. Le filtre 6 fournit un potentiel Vcom de commande de l'oscillateur 2. La fréquence Fout varie entre des fréquences minimale et maximale, dans une plage de fonctionnement caractéristique de l'oscillateur, lorsque le potentiel Vcom évolue entre des valeurs minimale et maximale.

La boucle à verrouillage de phase est réalisée sous forme de circuit intégré, à l'exception du filtre 6 comme on le verra par la suite. Les caractéristiques des composants intégrés

peuvent varier avec le processus de fabrication. En particulier, la plage de fonctionnement de l'oscillateur 2 peut varier avec le processus de fabrication, ce qui peut entraîner un dysfonctionnement de la boucle à verrouillage de phase. Pour résoudre ce problème, la plage de fonctionnement de l'oscillateur 2 est ajustable par un signal d'ajustement FA, produit par un circuit 8 de contrôle et d'ajustement. Le circuit 8 est prévu pour contrôler si l'oscillateur est dans une plage de fonctionnement souhaitée ou non. Pour cela, le circuit 8 contrôle que le potentiel Vcom de l'oscillateur 2 n'a pas une valeur supérieure à une valeur de seuil haute VH, ou qu'il n'a pas une valeur inférieure à une valeur de seuil basse VL. Si le potentiel Vcom est supérieur à la valeur VH, le circuit 8 produit un signal d'ajustement FA propre à ajuster la plage de fonctionnement de l'oscillateur 2 vers le haut. Si Vcom est inférieur à la valeur VL, le circuit 8 produit un signal d'ajustement FA propre à ajuster la plage de fonctionnement de l'oscillateur 2 vers le bas. La prise en compte de la valeur du potentiel Vcom par le circuit 8 est activée périodiquement par un signal d'horloge CKaj. Le signal CKaj est produit par un diviseur de fréquence 9 à partir de la fréquence de référence Fref.

La figure 2 représente schématiquement un exemple de réalisation de l'oscillateur 2 et du circuit de contrôle et d'ajustement 8. L'oscillateur 2 comprend un amplificateur à résistance négative 10 dont la sortie constitue la sortie de l'oscillateur. L'entrée de l'amplificateur 10 est reliée à une première borne d'un condensateur C. La seconde borne du condensateur C est reliée à l'entrée de l'oscillateur par l'intermédiaire d'une résistance R. La cathode d'une diode varicap Dv est reliée à la seconde borne du condensateur C. L'anode de la diode Dv est reliée à une masse GND. Une inductance L et un condensateur variable Cv sont reliés en parallèle entre l'entrée de l'amplificateur 10 et la masse. La capacité du condensateur variable Cv est commandée par le signal FA. A titre d'exemple (non représenté), le signal d'ajustement FA peut être un signal

numérique et le condensateur Cv peut être constitué d'un condensateur de valeur prédéterminée connectable en parallèle avec plusieurs condensateurs par des commutateurs commandés chacun par un bit du signal d'ajustement FA. L'oscillateur 2 a une fréquence de fonctionnement :
Fout = 1/2#[L(Cv+Cdv)]1/2. où Cdv est la capacité dynamique de la diode varicap Dv, qui varie en fonction du potentiel de commande Vcom. L'ajustement de la capacité du condensateur Cv par le signal d'ajustement FA permet d'ajuster la plage de fonctionnement de l'oscillateur. Le circuit de contrôle et d'ajustement 8 comprend des comparateurs 12 et 14 permettant de comparer le potentiel Vcom aux valeurs VH et VL. Les comparateurs 12 et 14 commandent un bloc de codage 16.

Le bloc de codage 16 commande par l'intermédiaire d'un additionneur l'incrémentation ou la décrémentation du signal d'ajustement FA, mémorisé dans une bascule D 18 cadencée par le signal d'horloge CKaj. La valeur du potentiel Vcom est ainsi prise en compte par le circuit 8 à chaque front montant du signal CKaj, et entraîne le cas échéant un ajustement immédiat de la plage de fonctionnement.

La figure 3 illustre les variations de la fréquence Fout de l'oscillateur en fonction du potentiel Vcom pour différentes valeurs du signal d'ajustement FA. Pour des raisons de simplicité, on considère que la capacité du condensateur variable Cv peut prendre deux valeurs seulement, et que le signal d'ajustement FA, numérique, prend seulement les valeurs 0 ou 1.

En pratique, le signal d'ajustement FA peut comporter plusieurs bits et la capacité du condensateur Cv peut prendre un grand nombre de valeurs. Le potentiel Vcom varie entre une valeur minimale Vmin et une valeur maximale Vmax. Dans l'exemple illustré, la capacité du condensateur Cv est maximale lorsque le signal d'ajustement FA est à 0. L'oscillateur est alors dans une plage de fréquence basse. La fréquence Fout varie alors linéairement entre une fréquence basse FLO lorsque le potentiel Vcom a une valeur Vmin et une fréquence haute FHO lorsque le

potentiel Vcom a une valeur Vmax. Lorsque le signal d'ajustement FA est à 1, l'oscillateur est dans une plage de fréquence haute.

La fréquence Fout varie alors linéairement entre une fréquence basse FL1 lorsque le potentiel Vcom a une valeur Vmin, et une fréquence haute FH1 lorsque le potentiel Vcom a une valeur Vmax.

Les valeurs de seuil VH et VL, qui définissent la plage de tension hors de laquelle le circuit 8 commande un ajustement de la plage de fonctionnement de l'oscillateur, sont respectivement choisies peu inférieure à la valeur Vmax et peu supérieure à la valeur Vmin. Pour des raisons de simplicité, on considère dans la suite du texte que les valeurs Vmin et Vmax sont sensiblement égales respectivement à la masse GND et à la valeur Vdd du potentiel d'alimentation du circuit.

Lorsque la valeur du potentiel Vcom est prise en compte par le circuit 8, si le signal d'ajustement FA est à 0 et si le potentiel Vcom a une valeur supérieure à la valeur VH, le circuit 8 amène le signal d'ajustement FA de 0 à 1. De même, si le signal d'ajustement FA est à 1 et si la valeur du potentiel Vcom est inférieure à la valeur VL, le circuit 8 amène le signal d'ajustement FA de 1 à 0. Les plages de fonctionnement de l'oscillateur se recouvrent partiellement, et l'oscillateur 2 et le circuit de contrôle et d'ajustement 8 sont choisis de manière que la fréquence médiane de la plage supérieure corresponde sensiblement à la fréquence haute de la plage inférieure. De même, la fréquence médiane de la plage inférieure correspond sensiblement à la fréquence basse de la plage supérieure.

La figure 4 illustre l'évolution de la fréquence Fout de l'oscillateur en fonction du potentiel de commande Vcom et l'évolution du potentiel Vcom en fonction du temps dans la boucle à verrouillage de phase décrite précédemment.

On suppose qu'initialement, la boucle à verrouillage de phase est stabilisée à une fréquence FI appartenant à la plage de fonctionnement inférieure de l'oscillateur. Le potentiel Vcom a alors une valeur VI.

A un instant tO, l'équilibre de la boucle à verrouillage de phase est modifié de manière à commander un changement de la fréquence de sortie Fout de la fréquence FI à une fréquence F2 supérieure. L'équilibre de la boucle à verrouillage de phase est par exemple modifié en augmentant le rapport de division N déterminant la fréquence variable Fdiv. Le circuit de comparaison 4 détecte une différence entre la fréquence de référence Fref et la fréquence variable Fdiv, et commande une augmentation du potentiel Vcom. Le potentiel Vcom est amené de sa valeur VI à une valeur V2 correspondant à la fréquence F2 dans la plage de fonctionnement inférieure de l'oscillateur. Le potentiel Vcom évolue de la valeur VI à la valeur V2 selon une sinusoïde amortie. On suppose dans l'exemple illustré que la valeur V2 est supérieure à la valeur de seuil VH.

A un instant tl, la valeur du potentiel Vcom est prise en compte par le circuit de contrôle et d'ajustement 8. Le potentiel Vcom ayant une valeur supérieure à la valeur VH, le circuit 8 détermine que l'oscillateur n'est pas dans la plage de fonctionnement souhaitée, et il amène l'oscillateur dans sa plage de fonctionnement supérieure. Le potentiel Vcom est toujours à la valeur V2, et l'oscillateur oscille alors à une fréquence F3 proche de la fréquence maximale FH1 de l'oscillateur dans la plage de fonctionnement supérieure. La fréquence de l'oscillateur est alors supérieure à la fréquence F2 souhaitée. La boucle à verrouillage de phase tend alors à réduire la fréquence de l'oscillateur. Pour cela, la boucle à verrouillage de phase amène le potentiel Vcom de la valeur V2 à une valeur souhaitée V4, correspondant à la fréquence F2 dans la plage supérieure de fonctionnement de l'oscillateur selon une sinusoïde amortie (représentée en pointillés). Le potentiel Vcom passe de la valeur V2 à la valeur souhaitée V4 en une durée de convergence At en prenant des valeurs intermédiaires qui peuvent être situées en dehors de la plage de tension VL-VH, bien que la valeur souhaitée V4 soit comprise dans cette plage de tension. Si le circuit de contrôle et d'ajustement 8 prenait en compte la valeur du

potentiel Vcom à un moment où ce potentiel est en dehors de la plage VL-VH, il déterminerait à tort que l'oscillateur est dans une plage de fonctionnement inadaptée. La durée de convergence #t dépend des valeurs V2 et V4 et des caractéristiques de la boucle à verrouillage de phase. Classiquement, pour éviter que le circuit 8 prenne en compte les valeurs intermédiaires du potentiel Vcom, la période avec laquelle la valeur du potentiel Vcom est prise en compte est choisie supérieure à la durée maximale de convergence #t du potentiel Vcom. Dans certains cas cependant, en particulier pour certains modes de réalisation du circuit de comparaison 4 et du filtre 6 de la figure 1, la durée de convergence At pendant laquelle le potentiel Vcom est susceptible de prendre des valeurs intermédiaires situées en dehors de la plage de tension VL-VH peut se trouver particulièrement allongée.

La figure 5 illustre un exemple de réalisation d'un circuit de comparaison 4 et d'un filtre intégrateur et passe bas 6 susceptibles d'allonger la durée de convergence At.

Le circuit de comparaison 4 comprend un comparateur phase/fréquence 20 comprenant deux bascules D respectivement cadencées aux fréquences Fref et Fdiv, dont les bornes d'entrée sont reliées à un niveau logique 1. Les bornes de sortie des bascules D produisent respectivement des signaux UP et DWN. Les bascules D sont réinitialisées par une combinaison NON-ET des signaux UP et DWN. Une borne de sortie A du circuit de comparaison 4 est reliée par l'intermédiaire d'un commutateur 22 à une source 24 de courant constant positif +1. Le commutateur 22 est respectivement fermé ou ouvert lorsque le signal UP est à 1 ou 0.

La borne de sortie A est également reliée par l'intermédiaire d'un commutateur 26 à une source 28 de courant constant négatif I. Le commutateur 26 est respectivement fermé ou ouvert lorsque le signal DWN est égal à 1 ou à 0.

Le filtre 6 comprend un condensateur Cl de forte valeur connecté en série avec une résistance RI entre la borne A et la masse. Un condensateur C2 de faible valeur devant Cl est

également connecté entre la borne A et la masse. Le condensateur Cl joue le rôle d'un intégrateur du courant fourni par le circuit 4. Le condensateur C2 élimine les composantes haute fréquence du courant fourni par le circuit 4.

Lorsqu'une faible différence existe entre les fréquences Fref et Fdiv, le circuit de comparaison 4 fournit des impulsions de courant brèves au filtre 6. Si les impulsions de courant sont positives, les condensateurs Cl et C2 se chargent à courant constant durant chaque impulsion. Le condensateur Cl se charge à travers la résistance RI, tandis que le condensateur C2 se charge à travers une résistance parasite négligeable. Entre deux impulsions consécutives, le condensateur C2 se décharge dans le condensateur Cl à travers la résistance RI. De manière semblable, si les impulsions de courant sont négatives, les condensateurs Cl et C2 se déchargent à courant constant durant chaque impulsion et le condensateur C2 se charge dans le condensateur Cl à travers la résistance RI entre deux impulsions consécutives. La valeur moyenne du potentiel de commande Vcom dépend alors de la différence entre la fréquence de référence Fref et la fréquence variable Fdiv issue de l'oscillateur et la boucle de verrouillage de phase fonctionne normalement.

Par contre, lorsque les fréquences Fref et Fdiv sont très différentes, le circuit de comparaison 4 fournit des impulsions de courant longues au filtre 6. Au début d'une impulsion de courant longue, les condensateurs Cl et C2 se chargent (respectivement se déchargent) à courant constant. Le condensateur C2 se charge (respectivement se décharge) rapidement. A partir de l'instant où le condensateur C2 est chargé (respectivement déchargé), et jusqu'à la fin de l'impulsion de courant, le potentiel Vcom est maintenu à la valeur Vdd (respectivement GND). Si l'on considère qu'aucun courant n'est absorbé par l'oscillateur 2, tout le courant fourni par le circuit de comparaison 4 traverse alors la résistance RI. La chute de tension dans la résistance RI, de valeur élevée, est alors de l'ordre de Vdd et le condensateur Cl est chargé

(respectivement déchargé) avec un courant réduit. En outre, la durée séparant les impulsions de courant consécutives peut être suffisamment courte pour que le condensateur C2 n'ait pas le temps de se décharger complètement (respectivement de se charger complètement) dans le condensateur Cl entre deux impulsions de courant consécutives. Le potentiel Vcom est alors maintenu à une valeur proche de Vdd (respectivement de GND).

La figure 4 illustre (en trait plein) l'évolution de la fréquence Fout en fonction du potentiel Vcom et l'évolution du potentiel Vcom en fonction du temps dans une boucle à verrouillage de phase comprenant le circuit de comparaison 4 et le filtre 6 de la figure 5. Jusqu'à l'instant tl, le potentiel Vcom évolue de la manière décrite précédemment. On considère qu'à l'instant tl, la différence entre les fréquences F3 et F2 est suffisamment grande pour que le potentiel Vcom se trouve rapidement amené à une valeur proche de la masse GND et inférieure à la valeur VL. L'oscillateur oscille alors à une fréquence proche de la fréquence FL1 minimale de la plage de fonctionnement supérieure. La saturation du circuit de comparaison 4 et du filtre 6 est telle que le potentiel Vcom conserve une valeur proche de GND jusqu'à un instant t2 de prise en compte de la valeur du potentiel Vcom par le circuit 8.

A l'instant t2, le circuit 8 détermine de manière erronée que l'oscillateur n'est pas dans la plage de fonctionnement souhaitée, et il amène l'oscillateur dans sa plage de fonctionnement inférieure. Le potentiel Vcom est toujours à la masse, et l'oscillateur oscille alors à une fréquence proche de la fréquence FLO minimale de la plage de fonctionnement inférieure. Cette fréquence étant très inférieure à la fréquence F2, le potentiel Vcom se trouve rapidement amené à une valeur proche de la valeur Vdd et supérieure à la valeur VH. Le circuit de comparaison 4 et le filtre 6 sont saturés de telle manière que le potentiel Vcom est maintenu à la valeur Vdd jusqu'à un instant t3 auquel le potentiel Vcom est de nouveau pris en compte par le circuit 8.

A l'instant t3, le circuit 8 amène de nouveau l'oscillateur dans sa plage de fonctionnement supérieure. La boucle à verrouillage de phase se comporte à partir de l'instant t3 comme à partir de l'instant tl, et elle ne peut pas se stabiliser.

Comme on l'a vu précédemment, une solution pour empêcher une telle oscillation de la boucle à verrouillage de phase consiste à diminuer la fréquence avec laquelle la valeur du potentiel Vcom est prise en compte par le circuit de contrôle et d'ajustement 8. La valeur du potentiel Vcom est alors toujours prise en compte après que la boucle à verrouillage de phase soit stabilisée. Cependant, une telle solution réduit la fréquence avec laquelle la plage de fréquence de l'oscillateur peut être ajustée, même lorsque le circuit de comparaison 4 et le filtre 6 ne sont pas saturés, ce qui n'est pas souhaitable.

Un objet de la présente invention est de prévoir une boucle à verrouillage de phase réalisée sous forme d'un circuit intégré, qui conserve une fréquence élevée d'ajustement de la plage de fonctionnement de l'oscillateur.

Un autre objet de la présente invention est de prévoir une telle boucle à verrouillage de phase qui soit simple et peu coûteuse à réaliser.

Pour atteindre ces objets, la présente invention prévoit une boucle à verrouillage de phase, comprenant : un oscillateur, commandé par un signal de commande produit par un circuit de comparaison comparant une fréquence de référence et la fréquence de l'oscillateur et filtré par un filtre intégrateur et passe bas ; un circuit de contrôle et d'ajustement pour, avec une fréquence prédéterminée inférieure à la fréquence de référence, prendre en compte la valeur du signal de commande filtré et, si cette valeur est en dehors d'une gamme de valeurs prédéterminées, ajuster la plage de fonctionnement de l'oscillateur ;et

un circuit d'inhibition pour inactiver le circuit de comparaison une durée prédéterminée (Tinh) avant de prendre en compte la valeur du signal de commande filtré.

Selon un mode de réalisation de la présente invention, le circuit d'inhibition n'est activé que si la valeur du signal de commande filtré est en dehors de la gamme de valeurs prédéterminées.

Selon un mode de réalisation de la présente invention, l'oscillateur, le circuit de comparaison, le circuit de contrôle et d'ajustement et le circuit d'inhibition sont réalisés sous forme d'un circuit intégré.

Selon un mode de réalisation de la présente invention, le filtre comprend un premier condensateur connecté en série avec une première résistance entre une borne d'entrée/sortie et une masse, un deuxième condensateur, de faible valeur devant le premier condensateur étant relié entre la borne d'entrée/sortie et la masse.

Selon un mode de réalisation de la présente invention, le circuit de comparaison comprend des première et deuxième bascules D respectivement cadencées à la fréquence de référence et à une fréquence variable égale à un rapport prédéterminé de la fréquence de l'oscillateur, les bornes d'entrée des bascules D étant reliées à 1, la borne de sortie de la première bascule produisant un signal d'incrémentation, la borne de sortie de la deuxième bascule produisant un signal de décrémentation, une borne de remise à zéro des bascules D étant activable par une combinaison NON-ET des signaux d'incrémentation et de décrémentation, la borne de sortie du circuit de comparaison étant reliée par l'intermédiaire d'un premier commutateur à une source de courant constant positif, le premier commutateur étant respectivement fermé ou ouvert lorsque le signal d'incrémentation est à 1 ou 0, la borne de sortie du circuit de comparaison étant en outre reliée par l'intermédiaire d'un second commutateur à une source de courant constant négatif, le second commutateur étant

respectivement fermé ou ouvert lorsque le signal de décrémentation est à 1 ou à 0.

Selon un mode de réalisation de la présente invention, l'oscillateur comprend un amplificateur à résistance négative dont la sortie constitue la sortie de l'oscillateur, l'entrée de l'amplificateur étant reliée à une première borne d'un troisième condensateur, la seconde borne du troisième condensateur étant reliée à l'entrée de l'oscillateur par l'intermédiaire d'une seconde résistance, une diode varicap étant reliée par sa cathode à la seconde borne du troisième condensateur, l'anode de la diode varicap étant reliée à la masse, une inductance et un condensateur variable étant reliés en parallèle entre l'entrée de l'amplificateur et la masse, la capacité du condensateur variable étant commandée par un signal d'ajustement.

Selon un mode de réalisation de la présente invention, le circuit de contrôle et d'ajustement comprend un premier comparateur permettant de comparer le signal de commande filtré et un potentiel prédéterminé haut, un deuxième comparateur permettant de comparer le signal de commande filtré et un potentiel prédéterminé bas, les premier et deuxième comparateurs commandant un bloc de codage qui commande par l'intermédiaire d'un additionneur l'incrémentation ou la décrémentation du signal d'ajustement, mémorisé dans une troisième bascule D cadencée à ladite fréquence prédéterminée par un signal d'horloge.

Selon un mode de réalisation de la présente invention, le circuit d'inhibition comprend une quatrième bascule D produisant un signal d'inhibition, la quatrième bascule étant cadencée par l'inverse du signal d'horloge et remise à zéro par l'état haut du signal d'horloge, la borne d'entrée de la quatrième bascule D recevant un signal égal à 1 lorsque le signal de commande est supérieur au potentiel prédéterminé haut ou inférieur au potentiel prédéterminé bas, et égal à 0 sinon, et deux portes ET disposées de manière à annuler les signaux d'incrémentation et de décrémentation respectivement fournis par

les première et deuxième bascules D aux premier et second commutateurs lorsque le signal d'inhibition est égal à 1.

La présente invention vise également un procédé de commande d'une boucle à verrouillage de phase comprenant un oscillateur commandé par un signal de commande produit par un circuit de comparaison comparant une fréquence de référence et la fréquence de l'oscillateur et filtré par un filtre intégrateur et passe bas, comprenant les étapes consistant à : prendre en compte la valeur du signal de commande filtré avec une fréquence prédéterminée inférieure à la fréquence de référence et ajuster la plage de fonctionnement de l'oscillateur si la valeur du signal de commande filtré est en dehors d'une gamme de valeurs prédéterminées ; et inactiver le circuit de comparaison une durée prédéterminée avant de prendre en compte la valeur du signal de commande filtré).

Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : la figure 1, précédemment décrite, représente schématiquement une boucle à verrouillage de phase classique ; la figure 2, précédemment décrite, représente schématiquement un oscillateur ajustable classique ; la figure 3, précédemment décrite, illustre le fonctionnement de l'oscillateur de la figure 2 ; la figure 4, précédemment décrite, illustre le fonctionnement de la boucle à verrouillage de phase de la figure 1 ; la figure 5, précédemment décrite, représente schématiquement le circuit de comparaison et le filtre de la figure 1 ; la figure 6 représente schématiquement un premier mode de réalisation d'un circuit d'inhibition d'une boucle à verrouillage de phase selon la présente invention ;

la figure 7 représente schématiquement un deuxième mode de réalisation d'un circuit d'inhibition d'une boucle à verrouillage de phase selon la présente invention ; et la figure 8 illustre le fonctionnement d'une boucle à verrouillage de phase selon la présente invention.

Selon la présente invention, le circuit de contrôle et d'ajustement 8 ne prend pas en compte la valeur du potentiel Vcom de manière classique, mais une valeur sensiblement égale à la tension aux bornes du condensateur Cl. Le condensateur Cl a une fonction d'intégration du courant de commande fourni par le circuit 4, et la tension aux bornes du condensateur Cl atteint la valeur du potentiel de commande Vcom lorsque le potentiel Vcom a atteint sa valeur souhaitée. Classiquement, le filtre 6 est réalisé au moyen de composants discrets, et une seule borne du condensateur C1, reliée à la masse, est accessible depuis le circuit intégré contenant la boucle à verrouillage de phase. Pour éviter de relier la deuxième borne du condensateur Cl à une entrée supplémentaire du circuit intégré, la présente invention prévoit d'inhiber le fonctionnement du circuit de comparaison 4, de manière à annuler sensiblement tout le courant traversant la résistance RI. Le potentiel Vcom prend alors une valeur proche du potentiel VC1 de la seconde borne du condensateur C1.

La figure 6 représente schématiquement un circuit de comparaison 4, un filtre 6 et un diviseur de fréquence 9 d'une boucle à verrouillage comprenant, selon la présente invention, un premier mode de réalisation d'un circuit 30 d'inhibition du circuit de comparaison 4. Pour des raisons de clarté, seuls les éléments nécessaires à la compréhension de l'invention ont été représentés. Le circuit 30 comprend une bascule D 31 cadencée par l'inverse du signal d'horloge CKaj, et réinitialisée par le signal d'horloge CKaj. La borne d'entrée de la bascule 31 est reliée au potentiel Vdd, de telle manière qu'elle a en permanence une valeur logique égale à 1. La borne de sortie de la bascule 31 produit un signal d'inhibition INH. Le circuit de comparaison 4 comprend, en plus des éléments décrits en relation avec la figure

4, des portes ET 34 et 35 commandées par l'inverse du signal d'inhibition INH, respectivement disposées de manière à annuler les signaux UP et DWN lorsque le signal INH a une valeur 1.

Le circuit d'inhibition 30 et le signal CKaj sont prévus pour inhiber le circuit de comparaison 4, et pour annuler tout courant fourni par le circuit de comparaison 4 au filtre 6 pendant une certaine durée, dite durée d'inhibition, avant la prise en compte de la valeur du potentiel Vcom par le circuit 8.

Le signal d'horloge CKaj est à 0 pendant la durée d'inhibition et ses passages à 1 correspondent aux instants où l'on veut prendre en compte la valeur du potentiel Vcom. Lorsque le circuit 4 est inhibé, et qu'aucun courant positif (respectivement négatif) n'est fourni au filtre, le condensateur C2 se décharge (respectivement se charge) dans le condensateur Cl à travers la résistance RI. La valeur du potentiel Vcom se rapproche alors de la valeur du potentiel VC1. Selon la présente invention, la durée pendant laquelle le signal d'horloge CKaj est à 0 doit être suffisante pour que le potentiel Vcom ait le temps d'atteindre sensiblement la valeur du potentiel VC1. Cependant, lorsque le circuit de comparaison 4 est inhibé, la boucle à verrouillage de phase est ouverte et elle ne peut pas converger. La durée pendant laquelle le signal CKaj est à 0 est ainsi limitée de manière à réduire la durée pendant laquelle la boucle à verrouillage de phase est ouverte.

La figure 7 représente schématiquement un deuxième mode de réalisation d'un circuit d'inhibition 30 selon la présente invention. Outre la bascule 31 décrite précédemment, le circuit 30 comprend un comparateur 32 comparant la valeur VH et la valeur du potentiel Vcom. Le circuit 30 comprend également un comparateur 33 comparant la valeur VL et la valeur du potentiel Vcom. La borne d'entrée de la bascule 31 reçoit une combinaison OU des sorties des comparateurs 32 et 33. Selon ce mode de réalisation, le circuit 30 n'inactive le circuit 4 que lorsque le signal CKaj est à 0 et lorsque le potentiel Vcom est en dehors de la plage de fonctionnement VL-VH. Un tel circuit d'inhibition 30

permet ainsi de limiter la durée totale pendant laquelle le circuit 4 est inactivé, c'est à dire pendant laquelle la boucle à verrouillage de phase reste ouverte.

La figure 8 illustre l'évolution de la fréquence Fout de l'oscillateur en fonction du potentiel de commande Vcom, et l'évolution du potentiel Vcom et du potentiel VC1 (représentée en pointillés) de la seconde borne du condensateur C1 en fonction du temps, dans une boucle à verrouillage de phase telle que décrite en relation avec la figure 6. Les échelles de temps, de fréquence et de tension n'ont pas été respectées, et l'aspect des courbes a seulement une valeur indicative. La référence Vcom représente, en figure 8, la valeur moyenne du potentiel Vcom.

On suppose qu'initialement, la boucle à verrouillage de phase est stabilisée à une fréquence FI appartenant à la plage de fonctionnement inférieure de l'oscillateur. Le potentiel Vcom a alors une valeur VI. On suppose que le signal d'horloge CKaj (non représenté) est à 1.

A un instant tlO, comme en figure 5, l'équilibre de la boucle à verrouillage de phase est modifié de manière à passer de la fréquence F1 à une fréquence F2 supérieure. En réponse, le potentiel Vcom est amené de sa valeur VI à une valeur V2 supérieure à la valeur de seuil VH. Le potentiel VC1 (représenté en pointillés) atteint la valeur V2 sensiblement en même temps que le potentiel Vcom.

A un instant tll, le signal d'horloge CKaj passe à 0 et le circuit de comparaison 4 est inactivé par le circuit d'inhibition 30. Les potentiels Vcom et VC1 sont sensiblement égaux et le potentiel Vcom ne varie sensiblement pas.

A un instant t12, le signal d'horloge CKaj passe à 1, et la valeur du potentiel Vcom est prise en compte par le circuit de contrôle et d'ajustement 8. Le potentiel Vcom ayant une valeur supérieure à la valeur VH, le circuit 8 amène l'oscillateur dans sa plage de fonctionnement supérieure. Le potentiel Vcom est toujours à la valeur V2, et l'oscillateur oscille alors à une fréquence F3 proche de la fréquence maximale FH1 de l'oscillateur

dans la plage de fonctionnement supérieure. La boucle à verrouillage de phase tend alors à amener l'oscillateur de la fréquence F3 à la fréquence F2. Le circuit de comparaison 4 et le filtre 6 sont rapidement saturés, et le potentiel de commande Vcom est amené à une valeur proche de la masse GND, inférieure au potentiel VL. L'oscillateur oscille alors à une fréquence proche de la fréquence FL1 minimale de la plage de fonctionnement supérieure. Comme on l'a vu précédemment, le condensateur Cl se décharge alors avec un courant faible et le potentiel VC1 se rapproche lentement du potentiel Vcom.

A un instant tl3, le signal d'horloge CKaj passe à 0 et le circuit de comparaison 4 est inactivé. Le condensateur C2 se charge dans le condensateur C1 à travers la résistance RI jusqu'à ce que la valeur du potentiel Vcom soit sensiblement égale à la valeur du potentiel VC1, qui est supérieure à la valeur VL.

A un instant tl4, le signal d'horloge CKaj passe à 1 et la valeur du potentiel Vcom est prise en compte par le circuit 8.

La valeur du potentiel Vcom étant comprise dans la plage VL-VH, le circuit 8 n'ajuste pas la plage de fonctionnement de l'oscillateur. Après l'instant tl4, le circuit de comparaison 4 est réactivé et la boucle à verrouillage de phase fonctionne de nouveau. La boucle à verrouillage de phase ramène le potentiel Vcom à une valeur proche de la valeur GND avant de l'amener à sa valeur attendue V4 selon une sinusoïde amortie.

Selon la présente invention, même lorsque la durée de convergence #t est particulièrement allongée, le circuit de contrôle et d'ajustement 8 ne commande un changement de la plage de fonctionnement de l'oscillateur que si la boucle à verrouillage de phase est dans un état stable et si le potentiel de commande Vcom est en dehors de la plage de tension VL-VH.

La présente invention, peu coûteuse et simple à mettre en oeuvre, permet d'atteindre ce résultat sans réduire la fréquence à laquelle le circuit de contrôle et d'ajustement 8 prend le potentiel de commande Vcom en compte, et ainsi sans réduire systématiquement la vitesse à laquelle la boucle à

verrouillage de phase peut atteindre son point de fonctionnement souhaité.

Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, la présente invention a été décrite en relation avec un mode de réalisation particulier d'une boucle à verrouillage de phase, mais l'homme du métier adaptera sans difficulté la présente invention à d'autres boucles de verrouillage de phase ayant des caractéristiques semblables. A titre d'exemple, la présente invention a été décrite en relation avec un comparateur phase/fréquence numérique, mais l'homme du métier adaptera sans difficulté la présente invention à un comparateur phase/fréquence analogique.

La présente invention a été décrite en relation avec un oscillateur ayant deux plages de fonctionnement seulement, mais l'homme du métier adaptera sans difficulté la présente invention à un oscillateur ayant un plus grand nombre de plages de fonctionnement.

La présente invention a été décrite en relation avec un circuit d'inhibition qui inhibe la boucle à verrouillage de phase lorsque le signal d'horloge CKaj a une valeur nulle, mais l'homme du métier adaptera sans difficulté la présente invention à un circuit d'inhibition activable par un autre signal remplissant une fonction semblable.

La présente invention a été décrite en relation avec le cas où le potentiel minimal Vmin et le potentiel maximal Vmax des plages de fréquence sont la masse et le potentiel d'alimentation, mais l'homme du métier adaptera sans difficulté la présente invention au cas où le potentiel minimal Vmin et le potentiel maximal Vmax des plages de fréquence sont respectivement sensiblement supérieur à la masse et sensiblement inférieur au potentiel d'alimentation.

Claims

REVENDICATIONS

1. Boucle à verrouillage de phase, comprenant : un oscillateur (2) commandé par un signal de commande produit par un circuit de comparaison (4) comparant une fréquence de référence (Fref) et la fréquence de l'oscillateur et filtré par un filtre (6) intégrateur et passe bas ; et un circuit de contrôle et d'ajustement (8) pour, avec une fréquence prédéterminée inférieure à la fréquence de référence, prendre en compte la valeur du signal de commande filtré (Vcom) et, si cette valeur est en dehors d'une gamme (VLVH) de valeurs prédéterminées, ajuster la plage de fonctionnement de l'oscillateur ; caractérisé en ce qu'il comporte un circuit d'inhibition (30) pour inactiver le circuit de comparaison (4) une durée prédéterminée (Tinh) avant de prendre en compte la valeur du signal de commande filtré (Vcom).

2. Boucle à verrouillage de phase selon la revendication 1, dans laquelle le circuit d'inhibition (30) n'est activé que si la valeur du signal de commande filtré (Vcom) est en dehors de la gamme (VL-VH) de valeurs prédéterminées.

3. Boucle à verrouillage de phase selon la revendication 1 ou 2 précédentes, dans laquelle l'oscillateur (2), le circuit de comparaison (4), le circuit de contrôle et d'ajustement (8) et le circuit d'inhibition (30) sont réalisés sous forme d'un circuit intégré.

4. Boucle à verrouillage de phase selon l'une quelconque des revendications précédentes, dans laquelle le filtre (6) comprend un premier condensateur (Ci) connecté en série avec une première résistance (RI) entre une borne d'entrée/sortie (A) et une masse (GND), un deuxième condensateur (C2), de faible valeur devant le premier condensateur (Cl) étant relié entre la borne d'entrée/sortie (A) et la masse (GND).

5. Boucle à verrouillage de phase selon l'une quelconque des revendications précédentes, dans laquelle le circuit de comparaison (4) comprend des première et deuxième bascules D

respectivement cadencées à la fréquence de référence (Fref) et à une fréquence variable (Fdiv) égale à un rapport prédéterminé (N) de la fréquence de l'oscillateur, les bornes d'entrée des bascules D étant reliées à 1, la borne de sortie de la première bascule produisant un signal d'incrémentation (UP), la borne de sortie de la deuxième bascule produisant un signal de décrémentation (DWN), une borne de remise à zéro des bascules D étant activable par une combinaison NON-ET des signaux d'incrémentation (UP) et de décrémentation (DWN), la borne de sortie (A) du circuit de comparaison (4) étant reliée par l'intermédiaire d'un premier commutateur (22) à une source (24) de courant constant positif (+I), le premier commutateur (22) étant respectivement fermé ou ouvert lorsque le signal d'incrémentation (UP) est à 1 ou 0, la borne de sortie du circuit de comparaison (4) étant en outre reliée par l'intermédiaire d'un second commutateur (26) à une source (28) de courant constant négatif (-I), le second commutateur (26) étant respectivement fermé ou ouvert lorsque le signal de décrémentation (DWN) est à 1 ou à 0.

6. Boucle à verrouillage de phase selon la revendication 5, dans laquelle l'oscillateur (2) comprend un amplificateur (10) à résistance négative dont la sortie constitue la sortie de l'oscillateur, l'entrée de l'amplificateur (10) étant reliée à une première borne d'un troisième condensateur (C), la seconde borne du troisième condensateur (C) étant reliée à l'entrée de l'oscillateur par l'intermédiaire d'une seconde résistance (R), une diode varicap (Dv) étant reliée par sa cathode à la seconde borne du troisième condensateur (C), l'anode de la diode varicap (Dv) étant reliée à la masse (GND), une inductance (L) et un condensateur variable (Cv) étant reliés en parallèle entre l'entrée de l'amplificateur (10) et la masse, la capacité du condensateur variable (Cv) étant commandée par un signal d'ajustement (FA).

7. Boucle à verrouillage de phase selon la revendication 6, dans laquelle le circuit de contrôle et d'ajustement

(8) comprend un premier comparateur (12) permettant de comparer le signal de commande filtré (Vcom) et un potentiel prédéterminé haut (VH), un deuxième comparateur (14) permettant de comparer le signal de commande filtré (Vcom) et un potentiel prédéterminé bas (VL), les premier et deuxième comparateurs (12,14) commandant un bloc de codage (16) qui commande par l'intermédiaire d'un additionneur l'incrémentation ou la décrémentation du signal d'ajustement (FA), mémorisé dans une troisième bascule D (18) cadencée à ladite fréquence prédéterminée par un signal d'horloge (CKaj) .

8. Boucle à verrouillage de phase selon la revendication 7, dans laquelle le circuit d'inhibition (30) comprend une quatrième bascule D (31) produisant un signal d'inhibition (INH), la quatrième bascule étant cadencée par l'inverse (CKin) du signal d'horloge (CKaj) et remise à zéro par l'état haut du signal d'horloge, la borne d'entrée de la quatrième bascule D recevant un signal égal à 1 lorsque le signal de commande (Vcom) est supérieur au potentiel prédéterminé haut (VH) ou inférieur au potentiel prédéterminé bas (VL), et égal à 0 sinon, et deux portes ET (34,35) disposées de manière à annuler les signaux d'incrémentation (UP) et de décrémentation (DWN) respectivement fournis par les première et deuxième bascules D aux premier (22) et second (26) commutateurs lorsque le signal d'inhibition (INH) est égal à 1.

9. Procédé de commande d'une boucle à verrouillage de phase, comprenant un oscillateur (2) commandé par un signal de commande produit par un circuit de comparaison (4) comparant une fréquence de référence (Fref) et la fréquence de l'oscillateur et filtré par un filtre (6) intégrateur et passe bas, comprenant l'étape consistant à : prendre en compte la valeur du signal de commande filtré (Vcom) avec une fréquence prédéterminée inférieure à la fréquence de référence et ajuster la plage de fonctionnement de l'oscillateur (2) si la valeur du signal de commande filtré

(Vcom) est en dehors d'une gamme (VL-VH) de valeurs prédéterminées ; caractérisé en ce qu'il comporte en outre l'étape consistant à : inactiver le circuit de comparaison (4) une durée prédéterminée (Tinh) avant de prendre en compte la valeur du signal de commande filtré (Vcom) .