FR2839842A1 - Capteur d'image, procede pour capter une image, circuit de conversion de signal et procede de reglage du decalage d'un tel circuit - Google Patents
Capteur d'image, procede pour capter une image, circuit de conversion de signal et procede de reglage du decalage d'un tel circuit Download PDFInfo
- Publication number
- FR2839842A1 FR2839842A1 FR0305043A FR0305043A FR2839842A1 FR 2839842 A1 FR2839842 A1 FR 2839842A1 FR 0305043 A FR0305043 A FR 0305043A FR 0305043 A FR0305043 A FR 0305043A FR 2839842 A1 FR2839842 A1 FR 2839842A1
- Authority
- FR
- France
- Prior art keywords
- signal
- output
- counter
- comparison
- ramp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 129
- 238000000034 method Methods 0.000 title claims abstract description 41
- 230000004044 response Effects 0.000 claims abstract description 139
- 230000004913 activation Effects 0.000 claims abstract description 21
- 238000010200 validation analysis Methods 0.000 claims description 138
- 238000005070 sampling Methods 0.000 claims description 115
- 230000000875 corresponding effect Effects 0.000 claims description 69
- 230000002596 correlated effect Effects 0.000 claims description 57
- 230000003287 optical effect Effects 0.000 claims description 50
- 230000007704 transition Effects 0.000 claims description 16
- 235000013616 tea Nutrition 0.000 claims description 13
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- 230000000977 initiatory effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 18
- 230000003213 activating effect Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 210000000664 rectum Anatomy 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
- H04N25/633—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current by using optical black pixels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
L'invention concerne un capteur d'image et un circuit et un procédé de conversion de signal qui lui sont associés. Un élément photosensible (41) génère un signal électrique correspondant à une lumière qui lui est incidente et un générateur (65) produit un signal en rampe en réponse à une activation d'un signal de validation de rampe. Un circuit (72) de réglage de décalage génère un signal de validation pour un compteur (63) qui commence alors un comptage. Une bascule (61) à verrouillage verrouille le signal de sortie du compteur en réponse à une comparaison du signal en rampe et du signal électrique correspondant à la lumière incidente sur l'élément photosensible. Domaine d'application :capteurs d'image, etc.
Description
est mis en faible inversion juste avant son blocage.
L' invention concerne des capteurs, et plus particulierement des capteurs d' images et des procedes associes. En general, des capteurs d' images du type CMOS (structure metal-oxyde-semiconducteur complementaire) comprennent des pixels unite, ayant chacun une photodiode et un transistor du type MOS. Un capteur d' image CMOS detecte sequentiellement un signal en utilisant un procede
de commutation pour former une image.
La figure 1 des dessins annexes et decrits ci-apres illustre un convertisseur analogique-numerique a comparaison de rampe utilise dans des capteurs d' images CMOS de l'art anterieur. En reference a la figure 1, le convertisseur analogique-numerique a comparaison de rampe comprend plusieurs pixels 11, plusieurs circuits 15 de double echantillonnage correle (CDS pour "Correlated Double Sampling"), un generateur 21 de signal en rampe, plusieurs comparateurs 17, un compteur 23 et plusieurs bascules a
verrouillage 19.
Au moment ou chaque pixel 11 genere un signal electrique (par exemple un signal analogique) en reponse a une lumiere incidente, le signal electrique est applique en entier a un circuit CDS 15 par l'intermediaire d'une ligne 13 de donnee couplee au pixel. Chaque circuit CDS 15 recoit un signal electrique, effectue un double echantillonnage correle et delivre en sortie le signal echantillonne a un
comparateur 17 correspondent au circuit CDS 15.
Le generateur 21 de signal en rampe delivre en sortie un signal en rampe (OUT) en reponse a un signal de validation de rampe (EN1). Chacun des multiples comparateurs 17 recoit le signal en rampe par l'intermediaire de la borne (+), et le signal de sortie du circuit CDS 15 par l'intermediaire de la borne (-). Les comparateurs 17 comparent les signaux recus et appliquent des signaux de comparaison (COMP) (correspondent aux
resultats des comparaisons) aux bascules a verrouillage 19.
En reponse a un signal de validation de compteur (EN2), le compteur 23 commence un comptage, et le signal de sortie du compteur est applique a chaque bascule a
verrouillage 19.
La figure 2 des dessins annexes et decrits ci-apres est un diagramme des temps des operations effectuees par le convertisseur de la figure 1. En reference aux figures 1 et 2, le compteur 23 et le generateur 21 de signal en rampe vent actives en meme temps en reponse aux signaux de validation respectifs (EN1, EN2). Par consequent, le compteur 23 commence un comptage et chaque bascule a
verrouillage 19 verrouille chaque valeur comptee.
Si le niveau du signal en rampe (OUT) est plus eleve que le niveau du signal de sortie d'un circuit CDS 15, le signal de sortie (COMP) du comparateur respectif 17 passe d'un niveau logique "teas" a un niveau logique "haut". En reponse au changement d'etat du signal de sortie (COMP) du comparateur 17, la bascule a verrouillage 19 verrouille la valeur de comptage recue. Par consequent, un signal analogique genere par chaque pixel 11 est convert) en un ,.
signal numerlque.
En l' absence de lumiere incidente sur un pixel 11, la bascule a verrouillage respective 19 delivre idealement en sortie un signal numerique "0". Cependant, meme s'il n'y a 2s pas de lumiere incidente sur un pixel 11, la bascule a verrouillage 19 peut ne pas delivrer en sortie un signal numerique "0" par suite, par exemple, de la presence d'un courant d'obscurite resultant d'un courant de fuite dans le pixel 11; d'un decalage du circuit CDS 15; d'un decalage du comparateur 17; et/ou d'un decalage du generateur 21 de
signal en rampe.
Par consequent, si les decalages du circuit CDS 15, du comparateur 17 et/ou du generateur 21 de signal en rampe augmentent, la gamme dynamique du convertisseur analogique
numerique 10 a comparaison de rampe peut diminuer.
Selon des formes de realisation de ['invention, un capteur d' image peut comprendre un element photosensible qui genere un signal electrique correspondent a une lumiere qui lui est incidente, et un generateur de signal en rampe qui genere un signal en rampe. La generation du signal en rampe est amorcee en reponse a l' activation d'un signal de validation de rampe. Un circuit de reglage de decalage peut generer un signal de validation de compteur apres la generation du signal de validation de rampe et apres la generation du signal en rampe. Un compteur commence un comptage en reponse a la generation du signal de validation de compteur, et une bascule a verrouillage verrouille un signal de sortie du compteur en reponse a une comparaison du signal en rampe et du signal electrique correspondent a la lumiere incidente sur l 'clement photosensible. Le circuit de reglage de decalage peut ainsi retarder l 'activation du signal de validation du compteur jusqu'a ce
que la generation du signal en rampe ait commence.
Le circuit de reglage de decalage peut comparer le signal en rampe a un signal de reference et activer le signal de validation du compteur en reponse a la comparaison. Le circuit de reglage de decalage peut activer le signal de validation du compteur lorsque le signal en rampe est egal au signal de reference, et le signal en 2s rampe et le signal de reference peuvent etre differents
lors du commencement de la generation du signal en rampe.
Le signal de reference peut etre une tension continue generee par une source de tension continue. De plus, le signal de reference peut etre un signal electrique genere par un pixel optique noir, le pixel optique noir pouvant etre un second element photosensible qui est masque de la lumiere. De plus, le signal electrique correspondent a la lumiere incidente sur l 'clement photosensible peut etre soumis a un double echantillonnage correle avant la comparaison avec le signal en rampe. Le circuit de reglage de decalage peut activer le signal de validation du compteur lorsque le signal en rampe est egal au signal de reference, et le signal en rampe et le signal de reference peuvent etre differents lors du commencement de la generation du signal en rampe. Le circuit de reglage de decalage peut comparer le signal en rampe a un signal de reference et activer le signal de validation du compteur en reponse a la comparaison dans laquelle le signal de reference est soumis a un double echantillonnage correle avant d'etre compare au signal en rampe. Le signal de reference peut etre une tension continue generee par une source de tension continue. De plus, le signal de reference peut etre un signal electrique genere par un pixel optique noir, le pixel optique noir comprenant un second element photosensible qui est masque de la lumiere. L'element photosensible peut etre l'un d'une multitude d'elements photosensibles agences en un reseau de rangees et de colonnes dans le capteur d' image, et chaque element photosensible peut correspondre a un pixel d'une image qui
est captee.
Selon d'autres formes de realisation de ['invention, des procedes pour capter une image peuvent comprendre la generation d'un signal electrique correspondent a une lumiere incidente sur un element photosensible, et le 2s commencement de la generation d'un signal en rampe en
reponse a l' activation d'un signal de validation de rampe.
Un signal de validation de compteur peut etre genere apres l 'activation du signal de validation de rampe et apres le commencement de la generation du signal en rampe, et un comptage peut etre amorce en reponse a la generation du signal de validation du compteur. Une valeur de comptage peut etre verrouillee en reponse a une comparaison du signal en rampe et du signal electrique correspondent a une lumiere incidente sur l' clement photosensible. L' activation du signal de validation de compteur peut ainsi etre retardee jusquia ce que la generation du signal en rampe
ait commence.
La generation du signal de validation du compteur peut comprendre la comparaison du signal en rampe a un signal de reference et l 'activation du signal de validation du compteur en reponse a la comparaison. La generation du signal de validation du compteur peut egalement comprendre la generation du signal de validation de compteur loreque le signal en rampe est egal au signal de reference. Le signal en rampe peut ne pas etre egal au signal de reference loreque la generation du signal en rampe est amorcee, et le signal de reference peut etre une tension continue generee par une source de tension continue. Le signal de reference peut etre un signal electrique genere par un pixel optique noir, le pixel optique noir comprenant un second element photosensible qui est masque de la lumiere. Le signal electrique correspondent a une lumiere incidente sur lielement photosensible peut etre soumis a un double echant il lonnage correle avant une comparai son avec le signal en rampe. La generation du signal de validation du compteur peut comprendre l 'activation du signal de validation du compteur lorsque le signal en rampe est egal au signal de reference, et le signal en rampe et le signal de reference peuvent etre differents lors du commencement de la generation du signal en rampe. La generation du signal de validation du compteur peut comprendre la comparaison du signal en rampe a un signal de reference et l 'activation du signal de validation du compteur en reponse a la comparaison dans laquelle le signal de reference est soumis a un double echantillonnage correle avant une comparaison avec le signal en rampe. Le signal de reference peut etre une tension continue et/ou le signal de reference peut etre un signal electrique genere par un pixel optique noir, le pixel optique noir comprenant un second element photosensible qui est masque de la lumiere. De plus, ['element photosensible peut etre l'un de multiples elements photosensibles agences en un reseau de rangees et de colonnes, et chaque element photosensible peut
correspondre a un pixel d'une image qui est captee.
s L' invention sera decrite plus en detail en regard des dessins annexes a titre d'exemples nullement limitatifs et sur lesquels: la figure 1 est un schema illustrant un convertisseur analogique-numerique a comparaison de rampe utilise dans un capteur d' image a structure CMOS de l'art anterieur; la figure 2 est un diagramme des temps d'operations effectuees par le convertisseur de la figure 1; la figure 3 est un schema illustrant des capteurs d' images utilises dans des capteurs d' images a structure CMOS selon des premieres formes de realisation de l' invention; la figure 4 est un schema illustrant des capteurs d' images utilises dans des capteurs d' images a structure CMOS selon des deuxiemes formes de real i sat ion de l 'invention; la figure 5 est un diagramme des temps illustrant des operations effectuees par des capteurs d' images selon des formes de realisation de l' invention: la figure 6 est un schema illustrant des capteurs 2s dtimages utilises dans des capteurs d' images a structure CMOS selon des troisiemes formes de realisation de ['invention; la figure 7 est un schema illustrant des capteurs d' images utilises dans des capteurs d' images a structure CMOS selon des quatriemes formes de real i sat ion de l 'invention; la figure 8 est un schema illustrant des capteurs d' images utilises dans des capteurs d' images a structure CMOS selon des cinquiemes formes de realisation de 1' invention; la figure 9 est un schema illustrant des capteurs d' images utilises dans des capteurs d' images a structure CMOS selon des sixiemes formes de realisation de ltinvention; et la figure 10 est un schema illustrant des circuits de determination convenant a une utilisation dans certaines
formes de realisation des circuits des figures 8 et 9.
On decrira ci-apres des formes typiques de realisation de ['invention. On doit cependant comprendre que lorsqu'un element est dit "couple" ou "connecte" a un autre element, il peut l'etre directement ou au moyen d'elements intermediaires. Par contre, ces elements intermediaires ne vent pas presents dans le cas ou l 'clement est dit "couple
directement" ou "connecte directement" a un autre element.
En reference a la figure 3, un capteur 30 d' image comprend un reseau 40 de pixels, un circuit 50 de conversion, un generateur 65 de signal en rampe destine a generer un signal en rampe ROUT et un circuit 72 de reglage de decalage. Le capteur d' image 30 convertit un signal analogique genere par une lumiere incidente dans un capteur
d' image a structure CMOS en un signal numerique.
Le reseau 40 de pixels comporte de multiples elements photosensibles 41 agences en rangees et colonnes. Chaque element photosensible 41 comprend un element a pixel qui peut comporter nimporte quel dlspositif generant une photocharge ou un signal electrique en reponse a une lumiere incidente. En d'autres termes, chaque element photosensible 41 peut correspondre a un pixel d'une image captee. Chaque element photosensible 41 peut done generer une photocharge et/ou un signal electrique par l'intermediaire d'une ligne respective 43 de donnees associee a l 'clement photosensible 41. Chaque element photosensible 41 peut done capter une partie d'une image et generer un signal 3s electrique correspondent a l' image. Comme represente, plusieurs elements photosensibles 41 (par exemple une colonne) peuvent etre associes a une ligne unique 43 de donnees, et une commutation peut etre realisee afin qu'un seul element photosensible a la fois soit connecte electriquement a une ligne de donnees. Par exemple, tous les elements photosensibles d'une rangee commune peuvent etre couples en meme temps aux lignes de donnees
respectives 43.
Le circuit 50 de conversion comporte plusieurs comparateurs 55, plusieurs bascules a verrouillage 61 et un compteur 63. Le circuit 50 de conversion re,coit le signal en rampe (ROUT) et le signal de sortie de chaque pixel 41 compare les signaux rec,us et, selon les resultats des comparaisons, genere des signaux numeriques correspondent aux signaux provenant des elements photosensibles 41. Le generateur 65 de signal en rampe genere le signal en rampe (ROUT) qui change avec le temps en reponse a un signal de
validation de rampe (RM_EN).
Chacun des comparateurs 55 rec,oit le signal en rampe (ROUT) et le signal de sortie d'un element photosensible 41, et compare les signaux re,cus. Selon le resultat de la comparaison, chaque comparateur genere un signal de comparaison (COMP) ayant l'un de deux etats, un premier etat (par exemple un niveau logique "bas"), et un second
etat (par exemple un niveau logique "haut").
Le compteur 63 commence un comptage (ou un decomptage) en reponse a un signal de validation de compteur (CNT_EN) genere par le circuit 72 de reglage de decalage. Le signal de sortie du compteur 63 est applique a chacune des multiples bascules a verrouillage 61. Chacune des bascules a verrouillage 61 recoit le signal de sortie du compteur 63 et, en reponse aux signaux de sortie (COMP) provenant des comparateurs respectifs 55, verrouille le signal de sortie
du compteur 63.
Le circuit 72 de reglage de decalage peut etre realise en utilisant un comparateur 73 a reference. Le comparateur 73 a reference rec,oit et compare le signal en rampe (ROUT) et un signal de reference, et genere un signal de validation de compteur (CNT_EN) en reponse a la comparaison. Le signal de validation du compteur est applique au compteur 63. Par consequent, le circuit 50 de conversion convertit un signal analogique en un signal numerique. Ici, la tension de reference pent etre une
tension continue 74.
La figure 5 est un diagramme des hemps d' operations dean circuit de conversion de signal, tel qu'un capteur 30 d' image, selon des formes de realization de ['invention. En reference aux figures 3 et 5, on expliquera maintenant plus en detail des operations effectuees par le capteur 30
d' image selon la presence invention.
Le generateur 65 de signal en rampe genere un signal en rampe (ROUT) qui est applique a la borne d' entree (+) de chaque comparateur 55 en reponse a un signal de validation de rampe (RM_ EN). Le comparateur 73 a reference recoit et compare une tension continue 74 (appliques a sa borne d' entree -) et le signal en rampe (ROUT) (applique a sa borne d' entree + ). Si le niveau de la tension continue 74 est plus eleve que le niveau du signal en rampe (ROUT), le comparateur 73 a reference genere un signal de validation de compteur (CNT_EN) qui n'est pas active (par exemple un niveau logique "has"). Par consequent, le compteur 63 maintient un etat inactive en reponse au signal de validation de compteur inactive (CNT_EN). Autrement dit, le compteur 63 n'effectue pas de comptage loreque le signal de
validation de compteur est inactive.
Si le niveau de la tension continue est egal ou inferieur au niveau du signal en rampe (ROUT), le signal de sortie (CNT_EN) du comparateur 73 a reference passe d'un niveau logique "teas" (inactive) a un niveau logique "haut" (active) et, par consequent, un signal de validation de compteur active (CNT_EN) est applique au compteur 63. Le compteur 63 effectue done un comptage (ou decomptage) numerique en reponse au signal de validation de compteur active (CNT_EN). Etant donne que le signal de sortie du compteur 63 est applique aux bascules a verrouillage 61,
celles-ci recoivent le signal de sortie du compteur 63.
Autrement dit, le signal en rampe est initialement different du signal de reference, en sorte que le comparateur 73 a reference genere initlalement un signal de validation de compteur inactive. Lorsque le signal en rampe est egal au signal de reference, le comparateur 73 a reference genere un signal de validation de compteur active. Bien que le passage du signal de compteur de l'etat inactive a ltetat active soit decrit comme ayant lieu lorsque le signal en rampe est egal au signal de reference, on comprendra que la transition peut avoir lieu lorsque le signal en rampe est egal au signal de reference ou le depasse selon ['operation effectuee par le comparateur a
reference et/ou des retards de propagation de celui-ci.
Chaque comparateur 55 recoit un signal de sortie d'un element photosensible correspondent 41 et le signal en rampe (ROUT), et compare les signaux recus. Si le niveau du signal de sortie provenant de lielement photosensible correspondent 41 est plus eleve que le niveau du signal en rampe (ROUT), le comparateur 55 genere un niveau logique "bas". Par contre, lorsque le niveau du signal en rampe (ROUT) egale ou depasse le niveau du signal de sortie de l 'clement photosensible 41, le signal de sortie du comparateur 55 passe dun niveau logique "teas" a un niveau logique "haut". Par consequent, la bascule a verrouillage 61 verrouille le present signal de sortie (valeur de comptage) du compteur 63 en reponse au passage du signal de
comparaison (COMP) au niveau logique "haut".
Par consequent, si le niveau du signal en rampe (ROUT) est egal au niveau du signal de sortie de l 'clement photosensible 41, la bascule a verrouillage 61 verrouille le signal de sortie (la valeur de comptage) du compteur 63, convertissant ainsi le signal analogique de sortie de ['element photosensible 41 en un signal numerique de sortie (valeur de comptage) du compteur 63. Autrement dit, la bascule a verrouillage 61 rec, oit le signal de sortie du compteur 63, et si le niveau du signal en rampe (ROUT) est egal au niveau du signal de sortie de l' clement i photosensible 41, verrouille le signal numerique qui est le
signal de sortie du compteur 63.
La figure 4 est un schema d'un capteur 31 d' image qui est utilise dans un capteur d' image a structure CMOS selon des deuxiemes formes de realisation de ['invention. En reference a la figure 4, le capteur 31 diimage comprend un reseau 40 de pixels, plusieurs circuits de double echantillonnage correle CDS 51, un circuit de conversion , un generateur 65 de signal en rampe, un circuit CDS 71 de reference et un circuit 72 de reglage de decalage. Le circuit 72 de reglage de decalage peut etre realise en
utilisant un comparateur 73 a reference.
Les structures et operations du reseau 40 de pixels, du circuit 50 de conversion, du generateur 65 de signal en rampe et du circuit 72 de reglage de decalage du capteur d' image 31 vent identiques aux structures et operations du reseau 40 de pixels, du circuit 50 de conversion et du circuit 72 de reglage de decalage de la figure 3. On expliquera maintenant la structure des multiples circuits
CDS 51 et du circuit CDS de reference 71.
Chacun des multiples circuits CDS 51 rec,oit le signal de sortie d'un element photosensible correspondent 41 par l'intermediaire d'une ligne de donnees 43, effectue un double echantillonnage correle, et genere un signal d'echantillonnage qui est le resultat du double echantillonnage correle. Le signal d'echantillonnage est applique a la borne d' entree (-) d'un comparateur 55 correspondent au circuit CDS 51. Le circuit CDS 71 de reference rec,oit une tension de reference, effectue un double echantillonnage correle et genere un signal d'echantillonnage. Le signal d'echantillonnage du circuit CDS 71 de reference est applique a la borne d' entree (-) du comparateur 73 a reference. Ici, it pent etre preferable
que la tension de reference soit une tension continue 74.
Le compteur 63 commence un comptage (ou un decomptage) en reponse a un signal de validation de compteur (CNT_EN) genere par le comparateur 73 a reference. Le signal de sortie du compteur 63 est applique a chacune de la
multitude de bascules a verrouillage 61.
Comme indique precedemment, la figure 5 est un diagramme des temps du fonctionnement d'un circuit de conversion de signal tel qu'un capteur 31 d' image selon des formes de realisation de l' invention. On expliquera maintenant plus en detail le fonctionnement du capteur 31 d' image selon des formes de realisation de l 'invention, en
reference aux figures 4 et 5.
Le generateur 65 de signal en rampe genere un signal en rampe (ROUT) qui est applique a chaque comparateur 55 en reponse a un signal de validation de rampe (RM_EN). Le comparateur 73 a reference recoit et compare le signal de sortie du circuit CDS 71 de reference et le signal en rampe (ROUT). Si le niveau du signal CDS de reference en sortie est plus eleve que le niveau du signal en rampe (ROUT), le comparateur 73 a reference genere un signal de validation de compteur inactive (CNT_EN) qui est applique au compteur 63. Le compteur 63 conserve done un ete inactive en reponse
au signal de validation de compteur inactive (CNT_EN).
Autrement dit, le compteur 63 n'effectue aucun comptage
lorsque le signal de validation de compteur est inactive.
Si le niveau du signal en rampe (ROUT) est egal au niveau du signal CDS de sortie, le signal de sortie (CNT_EN) du comparateur 73 a reference passe d'un niveau logique "teas" (inactive) a un niveau logique "haut" (active) et, par consequent, le signal de validation de compteur active (CNT_EN) est applique au compteur 63. Le compteur 63 effectue done un comptage (ou decomptage) numerique en reponse au signal de validation de compteur active (CNT_EN). Etant donne que le signal de sortie du compteur 63 est applique aux bascules a verrouillage 61,
celles-ci re,coivent le signal de sortie du compteur 63.
Chaque comparateur 55 re,coit le signal de sortie d'un circuit de double echantillonnage correle CDS 51 et le signal en rampe (ROUT), et compare les signaux. Si le niveau du signal de sortie du circuit CDS correspondent 51 est plus eleve que le niveau du signal en rampe (ROUT), le
comparateur 55 maintient en sortie un niveau logique "bas".
Cependant, si le niveau du signal en rampe (ROUT) est egal au niveau du signal de sortie du circuit CDS correspondent 51, le signal de sortie du comparateur 55 passe d'un niveau logique "teas" a un niveau logique "haut". La bascule a verrouillage 61 verrouille done le signal alors en sortie du compteur correspondent 63 en reponse au passage du
signal de comparaison (COMP) a un niveau logique "haut".
Par consequent, si le niveau du signal en rampe (ROUT) est egal au niveau du signal de sortie du circuit CDS 51, la bascule a verrouillage correspondante 61 verrouille le signal de sortie (la valeur de comptage) du compteur 63, convertissant ainsi le signal de sortie du circuit CDS 51 en un signal numerique de sortie (valeur de comptage) du
compteur 63.
Etant donne que le comparateur a reference 73 rec,oit le signal de sortie du circuit CDS de reference 71, si la tension continue 74 appliquee a ltentree du circuit CDS 71 de reference ne varie pas, idealement, le comparateur 73 a reference peut effectuer une operation de comparaison pour un signal d' entree "O". Par consequent, etant donne que le compteur 63 peut compter a partir du signal d' entree "0", la bascule 61 a verrouillage peut delivrer en sortie le
signal numerique "0".
Dans ce cas, si le signal en rampe (ROUT) commence a un niveau legerement inferieur au niveau du signal de sortie du circuit CDS 51, ceci peut garantir que le signal de sortie du comparateur 73 a reference change apres un temps predetermine. Du fait qu'un decalage apparaissant dans le capteur 31 d' image peut etre regle automatiquement, on peut reduire la perte dans la gamme dynamique du capteur
31 d' image.
La figure 6 est un schema d'un capteur d' image 100 utilise dans des capteurs d' images a structure CMOS selon des troisiemes formes de realisation de ['invention. En reference a la figure 6, le capteur d' image 100 comporte un reseau 40 de pixels, un reseau de pixels optiques noirs 90, un circuit 50 de conversion, un generateur 65 de signal en rampe et un circuit 112 de reglage de decalage. Le reseau de pixels comporte de multiples elements photosensibles 41 agences en rangees et colonnes de deux dimensions, chaque element photosensible 41 correspondent a un pixel respectif du reseau 40 de pixels. En reponse a une lumiere incidente, chaque element photosensible 41 genere un signal electrique respectif qu'il applique a une ligne connectee
42 de donnees.
Le reseau 90 de pixels optiques noirs comporte de multiples pixels optiques noirs 91. Les pixels optiquement noirs 91 peuvent etre agences en une colonne a une dimension. En reponse a une lumiere incidente, chaque pixel optique noir 91 genere un signal electrique respectif qu'il
delivre en sortie a une ligne connectee 93 de donnees.
Chaque pixel optique noir peut comprendre un element
2s photosensible masque de la lumiere.
La structure et le fonctionnement du circuit 50 de conversion vent les memes que ceux du circuit 50 de conversion de la figure 3. Autrement dit, le circuit 50 de conversion recoit le signal en rampe (ROUT) et les signaux de sortie des elements photosensibles 41, compare les signaux recus et, selon les comparaisons, genere des signaux numeriques correspondent aux signaux de sortie des elements photosensibles 41. Chaque comparateur 55 recoit et compare le signal en rampe (ROUT) et le signal de sortie d'un element photosensible correspondent 41, et genere un signal de comparaison (COMP). Le circuit 112 de reglage de
decalage comprend un comparateur 113 a reference.
Le comparateur 113 a reference recoil le signal de sortie provenant du ou des pixels optiques noirs 91 par l'intermediaire de sa borne d' entree (-) et le signal en
rampe (ROUT) par l'intermediaire de sa borne d' entree (+).
Le comparateur 113 en reference compare les signaux recus, et genere un signal de validation de compteur (CNT_EN) a sa borne de sortie. Le signal de validation de compteur est
applique au compteur 63.
On expliquera maintenant plus en detail les operations effectuees par le capteur 100 dimage selon des formes de realisations de ['invention, en reference aux figures 5 et 6. Le generateur 65 de signal en rampe genere un signal en lS rampe (ROUT) qui est applique a chaque comparateur 55 et au comparateur 113 a reference en reponse a un signal de validation de rampe (RM_ EN). Le comparateur 113 a reference re,coit et compare le signal en rampe (ROUT) et le signal de sortie du ou des pixels optiques noirs 91, et genere un signal de validation de compteur (CNT_EN) enreponse a la comparaison. Le signal de validation de compteur est
applique au compteur 63.
Si le niveau du signal de sortie du ou des pixels optiques noirs 91 est plus eleve que le niveau du signal en 2s rampe (ROUT), le comparateur 113 a reference genere un signal de validation de compteur inactive (CNT_EN) qui est applique au compteur 63. Le compteur 63 conserve done un etat inactive en reponse au signal de validation de compteur inactive (CNT_EN). Autrement dit, le compteur 63 n'effectue aucun comptage en reponse au signal de
validation de compteur inactive.
Loreque le niveau du signal de sortie du pixel optique noir 91 est egal au niveau du signal en rampe (ROUT), le comparateur 113 a reference genere un signal de validation 3s de compteur active (CNT_ EN) qui est applique au compteur 63. Le compteur 63 effectue done un comptage ou un decomptage numerique en reponse au signal de validation de compteur active (CNT_EN). Etant donne que le signal de sortie du compteur 63 est applique aux bascules a verrouillage 61, celles-ci rec,oivent le signal de sortie du compteur 63. Chaque comparateur 55 rec,oit le signal de sortie d'un element photosensible respectif 41 et le signal en rampe (ROUT), et compare les signaux. Si le niveau du signal de sortie de lielement photosensible 41 est plus eleve que le niveau du signal en rampe (ROUT), le comparateur 55 genere un niveau logique "bas". Par contre, lorsque le niveau du signal en rampe (ROUT) est egal au niveau du signal de sortie des elements photosensibles 41, le signal de sortie du comparateur 55 passe diun niveau logique "teas" a un niveau logique "haut". La bascule a verrouillage 61 verrouille done le signal de sortie (la valeur de comptage) du compteur 63 en reponse au passage du signal de
comparaison (COMP) a un niveau logique "haut".
La figure 7 est un schema d'un capteur 101 dtimage qui est utilise dans des capteurs d' images a structure CMOS
selon des quatriemes formes de realisation de ['invention.
En reference a la figure 7, le capteur dimage 101 comprend un reseau 40 de pixels, un reseau 90 de pixels optiques noirs, de multiples circuits CDS 51, un circuit de conversion 50, un generateur 65 de signal en rampe, un circuit CDS de reference 111 et un circuit 112 de reglage de decalage. Le circuit 112 de reglage de decalage peut etre realise sous la forme d'un comparateur 113 a - reference. Chacun des multiples circuits CDS 51 rec,oit le signal de sortie d'un element photosensible correspondent 41, effectue un double echantillonnage correle et genere un signal d'echantillonnage qui est applique a un comparateur 55. Le circuit CDS de reference 111 recoit le signal de 3s sortie d'un ou de plusieurs pixels optiques noirs 91, effectue un double echantillonnage correle et delivre en sortie un signal d'echantillonnage. Le comparateur 113 a reference rec, oit et compare le signal de sortie du circuit CDS de reference 111 et le signal en rampe (ROUT) provenant du generateur 65 de signal en rampe, et genere un signal de validation de compteur (CNT_EN) qui est applique au
compteur 63.
On expliquera maintenant plus en detail les operations effectuees par le capteur diimage 101 selon des formes de realization, en reference aux figures 5 et 7. Si le niveau du signal de sortie du circuit CDS de reference 111 est plus eleve que le niveau du signal en rampe (ROUT), le comparateur 113 a reference genere un signal de validation de compteur inactive (CNT_EN) qui est applique au compteur 63. Si le niveau du signal de sortie du circuit CDS de reference 111 est egal au niveau du signal en rampe (ROUT), le comparateur 113 a reference genere un signal de validation de compteur inactive (CNT_EN) qui est applique au compteur 63. Si le niveau du signal de sortie du circuit CDS de reference 111 est egal au niveau du signal en rampe (ROUT), le comparateur 113 a reference genere un signal de validation de compteur active (CNT_EN) qui est applique au compteur 63. Par consequent, le compteur 63 effectue un comptage ou un decomptage numerique en reponse au signal de validation de compteur active (CNT_EN). Etant donne que le 2s signal de sortie du compteur 63 est applique aux bascules a verrouillage 61, celles-ci re, coivent le signal de sortie du
compteur 63.
Chaque comparateur 55 rec,oit et compare le signal de sortie d'un circuit CDS correspondent 51 et le signal en rampe (ROUT). Si le niveau du signal de sortie du circuit CDS 51 est plus eleve que le niveau du signal en rampe
(ROUT), le comparateur 55 genere un niveau logique "bas".
Cependant, si le niveau du signal en rampe (ROUT) est egal au niveau du signal de sortie du circuit CDS 51, le signal de sortie du comparateur 55 passe d'un niveau logique "teas" a un niveau logique "haut". La bascule 61 a verrouillage verrouille done le signal de sortie (la valeur de comptage) du compteur 63 en reponse au passage du signal de
comparaison (COMP) a un niveau logique "haut".
La figure 8 est un schema illustrant un capteur d' image 130 qui est utilise dans des capteurs d' images a structure CMOS selon des cinquiemes formes de realisation de ['invention. En reference a la figure 8, le capteur d' image 130 comprend un reseau 40 de pixels; un reseau 140 de pixels optiques noirs; un circuit 50 de comparaison; un generateur 65 de signal en rampe; N comparateurs 157, 159 et 161 a reference; et un circuit 163 de determination. Le reseau 140 de pixels optiques noirs comprend de multiples pixels optiques noirs 141 agences en rangees et colonnes de deux dimensions. En reponse a une lumiere incidente, chaque pixel optique noir 141 genere un signal electrique et delivre en sortie le signal a une ligne
connectee 143 de donnee.
La structure et le fonctionnement du circuit 50 de comparaison vent les memes que ceux du circuit 50 de comparaison de la figure 3. Chacun des N comparateurs 157, 159 et 161 a reference re,coit le signal en rampe (ROUT) provenant du generateur 65 de signal en rampe, et le signal de sortie d'un pixel optique noir correspondent 141 par l'intermediaire d'une ligne connectee 143 de donnees, compare les signaux rec,us, et genere un signal de
comparaison (RCOMP1 a RCOMPN) en reponse a la comparaison.
Les signaux de comparaison vent appliques au circuit 163 de determination. Le circuit 163 de determination rec,oit les signaux de sortie (RCOMP1 a RCOMPN), determine le nombre de signaux de sortie dans un premier etat (par exemple un niveau logique "bas") et le nombre de signaux de sortie dans un second etat (par exemple un niveau logique "haut"), et genere un signal de validation de compteur (CNT_EN) correspondent au resultat de la determination. Le signal de validation de compteur est applique au compteur 63. Par exemple, si le nombre de signaux de sortie dans un etat logique "haut" est egal ou superieur a N/2, le circuit 163 de determination genere un signal de validation de compteur active (CNT_EN) s qui est applique au compteur 63. Par contre, si le nombre de signaux de sortie dans un etat logique "teas" est superieur a N/2, le circuit 163 de determination genere un signal de validation de compteur inactive (CNT_EN) qui est
applique au compteur 63.
Par consequent, le capteur d' image 130 selon des formes de realisation de l 'invention comporte des pixels optiques noirs 141 agences en plusieurs colonnes, et determine les etats des signaux de sortie des multiples comparateurs 157 a 161 a reference, correspondent chacun a l'une des colonnes. Etant donne qu'un signal de validation de compteur (CNT_EN) est active en fonction du resultat de la determination, une difference d'un decalage genere par un pixel individual peut faire ['objet d'un reglage. Un decalage plus prec is peut ains i etre produit en cons iderant des decalages de plusieurs pixels optiques noirs. On peut mieux comprendre les operations effectuees par le capteur d' image en reference aux formes de realisation decrites ci-dessus. La figure 9 est une vue schematique d'un capteur 131 2s dtimage qui est utilise dans des capteurs dtimages a structure CMOS selon des sixiemes formes de real i sat ion de l' invention. En reference a la figure 9, le capteur d' image 131 comprend un reseau 40 de pixels, un reseau 140 de pixels optiques noirs, un circuit 50 de comparaison, plusieurs circuits CDS 51, un generateur 65 de signal en rampe, plusieurs circuits CDS 151 a 155 de reference, N
comparateurs 157 a 161, et un circuit 163 de determination.
Chacun des N circuits CDS 151 a 155 de reference recoit le signal de sortie d'une ligne 143 de donnee correspondent au circuit CDS de reference, effectue un double echantillonnage correle et genere un signal d'echantillonnage. Chacun des N comparateurs 157 a 161 a reference recoit le signal en rampe (ROUT) provenant du generateur 65 de signal en rampe, et le signal de sortie d'un circuit CDS de reference correspondent au comparateur a reference, compare le signal recu, et genere un signal de comparaison (RCOMP1 a RCOMPN). Les signaux de comparaison
vent appliques au circuit de determination 163.
Le circuit de determination 163 recoit les signaux de sortie (RCOMP1 a RCOMPN), determine le nombre de signaux de sortie dans un premier etat et le nombre de signaux de sortie dans un second etat, et genere un signal de validation de compteur (CNT_EN) en reponse a la determination. Le signal de validation de compteur est applique au compteur 63. Si le nombre de signaux de sortie dans le second etat est egal ou superieur a N/2, par exemple, le circuit de determination 163 genere un signal de validation de compteur active (CNT_EN) qui est applique au compteur 63. Si le nombre de signaux de sortie dans le premier etat est superieur a N/2, le circuit de determination 163 genere un signal de validation de
compteur inactive (CNT_EN) qui est applique au compteur 63.
Par consequent, le capteur diimage 131 selon des formes de realisation de l 'invention comporte des pixels optiques noirs 141 agences en plusieurs colonnes, et determine les etats des signaux de sortie des multiples comparateurs 157 a 161 a reference, correspondent chacun a l'une des colonnes. Etant donne qu'un signal de validation de compteur (CNT_EN) est active en fonction du resultat de la determination, une difference d'un decalage genere par un pixel individual peut faire liobjet d'un reglage. On peut mieux comprendre les operations effectuees par le capteur 131 d' image en se referent a des formes de
realisation decrites plus haut.
La figure 10 est un schema d'un circuit de determination 163 qui pourrait etre utilise dans les capteurs d' images des figures 3 et 9. Le circuit de determination represente a titre d'exemple sur la figure 10 recoit des signaux de comparaison (RCOMP1 a RCOMP5) generes par cinq comparateurs a reference. Le circuit de determination 163 comprend plusieurs additionneurs 165 a 177, une porte ET 179 et une bascule R-S 181. Il peut etre preferable que chacun des multiples additionneurs 165 a 177
soit un demi-additionneur.
L'additionneur 165 recoit des signaux de comparaison (RCOMP1 et RCOMP2), effectue une operation d'addition et, en tent que resultat, delivre en sortie la somme (S) a
l'additionneur 167 et le report (C) a l'additionneur 173.
L'additionneur 167 regoit le signal de sortie (S) de l'additionneur 165 et le signal de comparaison (RCOMP3), effectue une operation d' addition et, comme resultat, delivre en sortie la somme (S) a l'additionneur 169 et le report (C) a l'additionneur 173. L'additionneur 169 recoit le signal de sortie (S) de l'additionneur 167 et le signal de comparaison (RCOMP4), effectue une operation d'addition et, en tent que resultat, delivre en sortie la somme (S) a
l'additionneur 171 et le report (C) a l'additionneur (175).
L'additionneur 171 recoit le signal de sortie (S) de l'additionneur 169 et le signal de comparaison (RCOMP5), effectue une operation d'addition et, en tent que resultat, delivre en sortie la somme (S) a la porte ET 179 et le
report (C) a l'additionneur 177.
L'additionneur 173 recoit le report (C) provenant de l'additionneur 165 et le report (C) provenant de l'additionneur 167, effectue une operation d'addition et applique la somme (S) a l'additionneur 175. L'additionneur 175 recoit la somme (S) provenant de l'additionneur 173 et le report (C) provenant de l'additionneur 169, effectue une operation d'addition et applique la somme (S) a l'additionneur 177. L'additionneur 177 recoit la somme (S) provenant de l'additionneur 175 et le report (C) provenant de l'additionneur 171, effectue une operation d' addition et
applique la somme (S) a la porte ET 179.
La porte ET rec,oit le signal de sortie (S) de l'additionneur 171 et le signal de sortie (S) de l'additionneur 177, effectue une operation ET et applique le resultat a la borne d'instauration (S) de la bascule R-S 181. La bascule R-S 181 rec,oit le signal de sortie de la porte ET 179 par l'intermediaire de la borne d'instauration (S), rec,oit un signal de restauration (RESET) par l'intermediaire d'une borne de restauration (R), et genere un signal de validation de compteur (CNT_EN) a une borne de
sortie (Q.).
Par exemple, loreque le signal de restauration (RESET) est a un niveau logique "bas", que tous les signaux de comparaison RCOMP1 a RCOMP3 vent dans le second etat (un niveau logique "haut") et que les deux signaux de comparaison RCOMP4 et RCOMP5 vent dans le premier etat (un niveau logique "bas"), le circuit de determination 163
genere un signal de validation de compteur active (CNT_EN).
Par contre, lorsque le signal de restauration (RESET) est a un niveau logique "bas", que les deux signaux de comparaison RCOMP1 et RCOMP2 vent dans le second etat et que tous les signaux de comparaison RCOMP3 a RCOMP5 vent dans le premier etat, le circuit de determination 163 genere un signal de validation de compteur inactive
(CNT_EN).
Par consequent, le circuit de determination 163 rec,oit les signaux de sortie de N comparateurs a reference, et si le nombre de signaux de sortie dans le second etat est superieur a N/2, le circuit de determination genere un signal de validation de compteur active (CNT EN). Par contre, si le nombre de signaux de sortie dans le premier etat est inferieur a N/2, le circuit de determination 163 genere un signal de validation de compteur inactive
(CNT_EN).
Comme decrit plus haut, des circuits de conversion de signaux (tels que des capteurs d'images) et des procedes de reglage de decalage selon des formes de realisation de l' invention peuvent regler automatiquement un decalage apparaissant dans un processus de conversion de signal. Des circuits de conversion de signaux (tels que des capteurs dtimages) et des procedes de reglage de decalage selon des formes de realisation de l' invention peuvent corriger ou regler automatiquement des decalages d'un circuit CDS, d'un comparateur et/ou d'un generateur de signal en rampe afin que le circuit de conversion de signal (tel qu'un capteur diimage) puisse conserver une gamme dynamique selon sa lo definition. Des formes de realisation de l' invention peuvent done procurer des circuits de conversion de signaux (tels que des capteurs d' images) qui peuvent regler automatiquement un decalage qui est genere pendant une conversion de signal afin de maintenir une gamme dynamique du circuit de conversion de signal (tel que des capteurs
d'images) et des procedes a cet effet.
Selon des formes de realisation de ['invention, un circuit de conversion de signal comprend un element photosensible, un circuit de conversion et un circuit de reglage de decalage. L' element photosensible genere un signal electrique en reponse a une lumiere incidente. Le circuit de conversion recoit et compare un signal en rampe et le signal electrique et, selon le resultat de la comparaison, genere un signal numerique correspondent au 2s signal electrique. Le circuit de reglage de decalage compare un signal de reference et le signal en rampe, et genere un signal de validation correspondent au resultat de la comparaison. Le circuit de conversion est active en
reponse au signal de validation.
Le signal de reference peut etre un signal a courant continu (CC). Le circuit de conversion comprend un comparateur, un compteur et une bascule a verrouillage. Le comparateur recoit et compare le signal en rampe et le signal electrique et, selon le resultat de la comparaison, genere un signal de comparaison ayant l'un d'un premier etat et d'un second etat. Le compteur effectue un comptage numerique en reponse au signal de validation. La bascule a verrouillage recoit le signal de sortie du compteur. En reponse a l'etat de transition du signal de comparaison, la bascule verrouille le signal de sortie du compteur et genere un signal numerique. Le circuit de conversion genere le signal numerique correspondent au signal electrique si le niveau du signal en rampe est egal au niveau du signal electrique. Le circuit de conversion comprend un compteur qui effectue un comptage numerique en reponse au signal de validation et une bascule a verrouillage qui regoit le signal de sortie du compteur. Si le niveau du signal en rampe est egal au niveau du signal electrique, le circuit de conversion delivre en sortie le signal de sortie du compteur en tent
que signal numerique.
Selon d'autres formes de realisation de ['invention, un circuit de conversion de signal comprend un element photosensible, un premier circuit de double echantillonnage correle, un circuit de conversion, un second circuit de double echantillonnage correle et un circuit de reglage de decalage. L' element photosensible genere un signal electrique en reponse a une lumiere incidente. Le premier circuit de double echantillonnage correle regoit le signal electrique, effectue un double echantillonnage correle et delivre en sortie un premier signal d'echantillonnage. Le circuit de conversion recoit et compare un signal en rampe et le premier signal d'echantillonnage et, selon le resultat de la comparaison, genere un signal numerique correspondent au signal electrique. Le second circuit de double echantillonnage correle recoit une tension de reference, effectue un double echantillonnage correle et genere un second signal d'echantillonnage. Le circuit de reglage de decalage recoit et compare le signal en rampe et le second signal d'echantillonnage, et genere un signal de 3s validation correspondent au resultat de la comparaison. Le circuit de conversion est active en reponse au signal de validation. Selon d'autres formes de realization encore de ['invention, un circuit de conversion de signal comprend un pixel, un pixel optique noir, un circuit de conversion et un circuit de reglage de decalage. Le pixel genere un premier signal electrique en reponse a une lumiere incidence. Le pixel optique noir genere un second signal electrique en reponse a la lumiere incidence. Le circuit de conversion recoit et compare un signal en rampe et le premier signal electrique et, selon le resultat de la comparaison, genere un signal numerique correspondent au premier signal electrique. Le circuit de reglage de decalage compare le second signal electrique au signal en rampe, et genere un signal de validation correspondent au resultat de la comparaison. Le circuit de conversion est
ici active en reponse au signal de validation.
Selon d'autres formes de realisation de ['invention, il est propose un circuit de conversion de signal comprenant un pixel, un pixel optique noir, un premier circuit de double echantillonnage correle, un circuit de conversion, un second circuit de double echantillonnage correle et un circuit de reglage de decalage. Le pixel genere un signal electrique en reponse a une lumiere 2s incidente. Le premier circuit de double echantillonnage correle recoit le signal electrique, effectue un double echantillonnage correle et delivre en sortie un premier signal d'echantillonnage. Le circuit de conversion recoit et compare un signal en rampe et le premier signal d'echantillonnage, et delivre en sortie un signal numerique correspondent au resultat de la comparaison. Le second circuit de double echantillonnage correle recoit le signal de sortie du pixel optique noir, effectue un double echantillonnage correle et genere un second signal d'echantillonnage. Le circuit de reglage de decalage recoit et compare le signal en rampe et le second signal d'echantillonnage, et genere un signal de validation correspondent au resultat de la comparaison. Le circuit de
conversion est active en reponse au signal de validation.
Le circuit de conversion de signal comprend un comparateur, un compteur et une bascule a verrouillage. Le comparateur re,coit et compare le signal en rampe et le premier signal d'echantillonnage, et genere un signal de comparaison ayant l'un d'un premier etat et d'un second etat correspondent au resultat de la comparaison. Le compteur effectue un comptage numerique en reponse au signal de validation. La bascule a verrouillage re,coit le signal de sortie du compteur et, en reponse a l'etat de transition du signal de comparaison, verrouille le signal
numerique genere par le compteur.
Le circuit de conversion genere un signal numerique correspondent au signal electrique si le niveau du signal en rampe est egal au niveau du premier signal d'echantillonnage. Le circuit de conversion comprend un compteur qui effectue un comptage numerique en reponse au signal de validation et une bascule a verrouillage qui rec,oit le signal de sortie du compteur. Si le niveau du signal en rampe est egal au niveau du premier signal d'echantillonnage, le circuit de conversion delivre en sortie le signal de sortie du compteur en t ant que signal
numerique.
Selon d'autres formes de realisation de l 'invention, un circuit de conversion de signal comprend un element photosensible, plusieurs pixels optiques noirs, un circuit de conversion, plusieurs comparateurs a reference et un circuit de determination. L' element photosensible genere un signal electrique en reponse a une lumiere incidente. Les pixels optiques noirs vent connectes a des lignes de donnee respectives. Le circuit de conversion re,coit et compare un signal en rampe et le signal electrique et genere un signal
numerique correspondent au resultat de la comparaison.
Chacun des multiples comparateurs a reference rec,oit le signal en rampe et le signal de sortie de Ja ligne connected de donnees, compare les signaux et genere un signal de comparaison correspondent au resultat de la comparaison. Le circuit de determination recoit les signaux de sortie des multiples comparateurs a reference, determine un premier etat et un second etat du signal de sortie de chacun des multiples comparateurs a reference et delivre en sortie un signal de validation correspondent au resultat de la determination. Le circuit de conversion est active en
reponse a l' activation du signal de validation.
Selon dautres formes de realisation encore de ['invention, un circuit de conversion de signal comprend un element photosensible, plusieurs pixels optiques noirs, un premier circuit de double echantillonnage correle, un circuit de conversion, plusieurs seconds circuits de double echantillonnage correle, plusieurs comparateurs a reference et un circuit de determination. L' element photosensible genere un signal electrique en reponse a une lumiere incidente. Les multiples pixels optiques noirs vent connectes a des lignes de donnees respectives. Le premier circuit de double echantillonnage correle recoit le signal electrique, effectue un double echantillonnage correle et genere un premier signal d'echantillonnage. Le circuit de conversion recoit et compare un signal en rampe et le 2s premier signal dechantillonnage, et, selon le resultat de la comparaison, genere un signal numerique correspondent au
signal electrique.
Chacun des multiples seconds circuits de double echantillonnage correle recoit le signal de sortie diune ligne de donnees connectee, effectue un double echantillonnage correle et genere un second signal d'echantillonnage. Chacun des multiples comparateurs a reference recoit le signal en rampe et le signal de sortie du second circuit de double echantillonnage correle correspondent au comparateur a reference, compare les signaux recus et genere un signal de comparaison correspondent au resultat de la comparaison. Le circuit de determination recoit les signaux de sortie des multiples comparateurs a reference, determine un premier etat et un second etat du signal de sortie de chacun des multiples comparateurs a reference, et delivre en sortie un signal de
validation correspondent au resultat de la determination.
Le circuit de conversion est active en reponse a
l 'activation du signal de validation.
Selon encore dautres formes de realization de lo ['invention, un precede de reglage de decalage d'un circuit de conversion de signal pent etre propose. Un signal
electrique est genere en reponse a une lumiere incidence.
Un signal en rampe et le signal electrique vent recus et compares et un signal numerique correspondent au signal
electrique est genere selon le resultat de la comparaison.
Un signal de reference et le signal en rampe vent compares et un signal de validation correspondent au resultat de la comparaison est genere. He signal numerique est genere en
reponse au signal de validation.
Selon d'autres formes de realization de l 'invention, un precede de reglage de decalage d'un circuit de conversion de signal pent etre propose. Une lumiere incidence ou une image pent etre captee et un signal electrique correspondent a l' image captee est genere. Le 2s signal electrique est recu, un double echantillonnage correle est effectue, et un premier signal d'echantillonnage est genere. Une tension de reference est recue, un double echantillonnage correle est effectue, et
un second signal d'echantillonnage est delivre en sortie.
Un signal en rampe et le premier signal d'echantillonnage vent recus et compares et, selon le resultat de la comparaison, un signal numerique correspondent au signal electrique est genere. Le signal en rampe et le second signal d'echantillonnage vent recus et compares et un signal de validation correspondent au resultat de la comparaison est genere. Le signal numerique est genere en
reponse au signal de validation.
Selon d'autres formes de realization de ['invention, un procede de reglage de decalage diun circuit de conversion de signal pent etre propose. Un premier signal
electrique est genere en reponse a une lumiere incidence.
Un second signal electrique est genere en reponse a une lumiere incidence. Un signal en rampe et le premier signal electrique vent rec,us et compares et un signal numerique correspondent au premier signal electrique est delivre en sortie selon le resultat de la comparaison. Le second signal electrique est compare au signal en rampe et un signal de validation correspondent au resultat de la comparaison est genere. Le signal numerique est genere en
reponse a une activation du signal de validation.
Selon d'autres formes de realization encore de ['invention, un procede de reglage de decalage d'un circuit de conversion de signal pent etre propose. Un premier signal electrique est genere en reponse a une lumiere incidence. Un second signal electrique est genere en reponse a la lumiere incidence. Le premier signal electrique est rec,u, un double echantillonnage correle est effectue, et un premier signal d'echantillonnage est genere. Un signal en rampe et le premier signal 2s d'echantillonnage vent rectum et compares et un signal numerique correspondent au premier signal electrique est genere conformement au resultat de la comparaison. Le second signal electrique est re,cu, un double echantillonnage correle est effectue et un second signal d'echantillonnage est genere. Le signal en rampe et le second signal d'echantillonnage vent rebus et compares et un signal de validation correspondent au resultat de la comparaison est genere. Le signal numerique est delivre en
sortie en reponse a une activation du signal de validation.
IT va de sol que de nombreuses modifications peuvent etre apportees au capteur d' image et au procede decrit et represente sans sortir du cadre de ['invention.
Claims (76)
1. Capteur d' image, caracterise en ce qu'il comporte un element photosensible (41) qui genere un signal electrique correspondent a une lumiere qui lui est incidente; un generateur (65) de signal en rampe qui genere un signal en rampe, la generation du signal en rampe etant amorcee en reponse a une activation d'un signal de validation de rampe; un circuit (72) de reglage de decalage qui genere un signal de validation de compteur apres l 'activation du signal en rampe et apres l'amorcage de la generation du signal en rampe; un compteur (63) qui commence un comptage en reponse a la generation du signal de validation de compteur; et une bascule a verrouillage (61) qui verrouille un signal de sortie du compteur en reponse a une comparaison du signal en rampe et du signal electrique correspondent a une lumiere incidente sur
l 'clement photosensible.
2. Capteur d' image selon la revendication 1, caracterise en ce que le circuit de reglage de decalage est configure de facon a activer le signal de validation de compteur en reponse a une comparaison du signal en rampe et
d'un signal de reference.
3. Capteur diimage selon la revendication 2, caracterise en ce que le circuit de reglage de decalage est configure de fagon a activer le signal de validation de compteur loreque le signal en rampe egale le signal de reference.
4. Capteur d' image selon la revendication 2, caracterise en ce que le signal en rampe n'est pas egal au signal de reference lorsque la generation du signal en rampe est amorcee en reponse a une activation du signal de
validation de rampe.
5. Capteur d' image selon la revendication 2, caracterise en ce que le signal de reference comprend une
tension continue.
6. Capteur d' image selon la revendication 2, caracterise en ce que le signal de reference comprend un
signal electrique genere par un pixel optique noir (91).
7. Capteur diimage selon la revendication 6, caracterise en ce que le pixel optique noir comprend un
second element photosensible qui est masque de la lumiere.
8. Capteur optique selon la revendication 1, caracterise en ce que le signal electrique correspondent a une lumiere incidente sur ['element photosensible est soumis a un double echantillonnage correle avant une
comparaison avec le signal en rampe.
9. Capteur dimage selon la revendication 8, caracterise en ce que le circuit de reglage de decalage active le signal de validation de compteur en reponse a un resultat de comparaison du signal en rampe et du signal de reference.
10. Capteur d' image selon la revendication 8, caracterise en ce que le signal en rampe n'est pas egal au signal de reference loreque la generation du signal en
rampe est amorcee.
11. Capteur diimage selon la revendication 8, caracterise en ce que le circuit de reglage de decalage est configure de fa,con a comparer le signal en rampe a un signal de reference et a activer le signal de validation de 2s compteur en reponse a la comparaison, et en ce que le signal de reference est soumis a un double echantillonnage
correle avant une comparaison avec le signal en rampe.
12. Capteur d' image selon la revendication 8, caracterise en ce que le signal de reference comprend une
tension continue.
13. Capteur d' image selon la revendication 8, caracterise en ce que le signal de reference comprend un
signal electrique genere par un pixel optique noir.
14. Capteur d' image selon la revendication 13, caracterise en ce que le pixel optique noir comprend un
second element photosensible qui est masque de la lumiere.
15. Capteur d' image selon la revendication 1, caracterise en ce que l' clement photosensible comprend l'un d'une multitude d' elements photosensibles agences en un
reseau de rangees et de colonnes.
16. Capteur diimage selon la revendication 15, caracterise en ce que chaque element photosensible
correspond a un pixel d'une image captee.
17. Procede pour capter une image, caracterise en ce qu'il comprend la generation d'un signal electrique lo correspondent a une lumiere incidente sur un element photosensible (41); le commencement de la generation d'un signal en rampe en reponse a une activation d'un signal de validation de rampe; la generation diun signal de validation de compteur (63) apres l 'activation du signal de validation de rampe et apres le commencement de la generation du signal en rampe; le commencement d'un comptage en reponse a la generation du signal de validation de compteur; et le verrouillage d'une valeur de comptage en reponse a une comparaison du signal en rampe et du signal electrique correspondent a une lumiere incidente sur
l 'clement photosensible.
18. Procede selon la revendication 17, caracterise en ce que la generation du signal de validation de compteur comprend une comparaison du signal en rampe a un signal de reference et la generation du signal de validation de
compteur en reponse a la comparaison.
19. Procede selon la revendication 18, caracterise en ce que la generation du signal de validation de compteur comprend la generation du signal de validation de compteur
lorsque le signal en rampe egale le signal de reference.
20. Procede selon la revendication 18, caracterise en ce que le signal en rampe n'est pas egal au signal de reference lorsque la generation du signal en rampe commence.
21. Procede selon la revendication 18, caraeterise en ce que le signal de reference comprend une tension continue.
22. Procede selon la revendication 18, caracterise en ee que le signal de reference comprend un signal electrique
genere par un pixel optique noir (91).
23. Procede selon la revendication 22, caracterise en ce que le pixel optique noir comprend un second element
photosensible qui est masque de la lumiere.
24. Procede selon la revendication 17, earaeterise en ce que le signal eleetrique correspondent a une lumiere incidente sur l' clement photosensible est soumis a un double eehantillonnage eorrele avant une comparaison avec
le signal en rampe.
25. Procede selon la revendication 24, caraeterise en ce que la generation du signal de validation de compteur comprend une activation du signal de validation de eompteur
loreque le signal en rampe egale le signal de reference.
26. Proeede selon la revendieation 24, caraeterise en ce que le signal en rampe n'est pas egal au signal de reference lorsque la generation du signal en rampe commence.
27. Proeede selon la revendication 24, earacterise en ce que la generation du signal de validation de compteur 2s comprend une comparaison du signal en rampe avec un signal de reference et une activation du signal de validation de compteur en reponse a la comparaison, le signal de reference etant soumis a un double echantillonnage correle
avant la comparaison avec le signal en rampe.
28. Procede selon la revendication 24, caracterise en ce que le signal de reference comprend une tension continue.
29. Procede selon la revendication 24, caracterise en ce que le signal de reference comprend un signal electrique
genere par un pixel optique noir (91).
30. Procede selon la revendication 29, caracterise en ce que le pixel optique noir comprend un second element
photosensible qui est masque de la lumiere.
31. Procede selon la revendication 17, caracterise en S ce que l 'clement photosensible comprend l'un d'une multitude d' elements photosensibles agences en un reseau de
rangees et de colonnes.
32. Procede selon la revendication 31, caracterise en ce que chaque element photosensible correspond a un pixel
d'une image captee.
33. Circuit de conversion de signal, caracterise en ce qutil comporte un element photosensible (41) qui genere un signal electrique en reponse a une lumiere incidente; un circuit de conversion (50) qui compare un signal en rampe et le signal electrique, genere un premier resultat de comparaison et, en reponse au premier resultat de comparaison, delivre en sortie un signal numerique correspondent au signal electrique; et un circuit (72) de reglage de decalage qui compare un signal de reference et le signal en rampe, genere un second resultat de comparaison et delivre en sortie un signal de validation correspondent au second resultat de comparaison, le circuit de conversion etant active en reponse au signal de validation.
34. Circuit de conversion de signal selon la revendication 33, caracterise en ce que le signal de
reference est un courant continu.
35. Circuit de conversion de signal selon la revendication 33, caracterise en ce que le circuit de conversion comporte un comparateur (73) qui rec,oit et compare le signal en rampe et le signal electrique et, selon le premier resultat de comparaison, delivre en sortie un signal de comparaison ayant l'un d'un premier etat et d'un second etat; un compteur (63) qui realise un comptage numerique en reponse au signal de validation; et une bascule a verrouillage (61) qui rec,oit le signal de sortie du compteur en reponse a l'etat de transition du signal de comparaison, verrouille le signal de sortie du compteur et
delivre en sortie un signal numerique.
36. Circuit de conversion de signal selon la revendication 33, caracterise en ce que ['element photosensible capte une image predeterminee, et genere le
signal electrique correspondent a l' image captee.
37. Circuit de conversion de signal selon la revendication 33, caracterise en ce que le circuit de lo conversion delivre en sortie le signal numerique correspondent au signal electrique si le niveau du signal
en rampe est egal au niveau du signal electrique.
38. Circuit de conversion de signal selon la revendication 33, caracterise en ce que le circuit de S conversion comporte un compteur (63) qui realise un comptage numerique en reponse au signal de validation; et une bascule (61) a verrouillage qui rec,oit le signal de sortie du compteur et qui, si le niveau du signal en rampe est egal au niveau du signal electrique, delivre en sortie le signal de sortie du compteur en tent que signal numerique.
39. Circuit de conversion de signal, caracterise en ce qu'il comporte un element photosensible (41) qui genere un signal electrique en reponse a une lumiere incidente; 2s un premier circuit (51) de double echantillonnage correle qui re,coit le signal electrique, effectue un double echantillonnage correle et delivre en sortie un premier signal d'echantillonnage; un circuit de conversion (50) qui re,coit et compare un signal en rampe et le premier signal d'echantillonnage, genere un premier resultat de comparaison et, selon le premier resultat de comparaison, delivre en sortie un signal numerique correspondent au signal electrique; un second circuit (71) de double echantillonnage correle qui rec,oit une tension de reference, effectue un double echantillonnage correle et delivre en sortie un second signal dechantillonnage; et un circuit (72) de reglage de decalage qui reboil et compare le signal en rampe et le second signal d'echantillonnage, genere un second resultat de comparaison et delivre en sortie un signal de validation correspondent s au second resultat de comparaison, le circuit de conversion
etant active en reponse au signal de validation.
40. Circuit de conversion de signal selon la revendication 39, caracterise en ce que le signal de
reference est un courant continu.
lo
41. Circuit de conversion de signal selon la revendication 39, caracterise en ce que le circuit de conversion comporte un comparateur (55) qui rec,oit et compare le signal en rampe et le premier signal d'echantillonnage, et delivre en sortie un signal de 1S comparaison ayant un etat predetermine correspondent au premier resultat de comparaison; un compteur (63) qui realise un comptage numerique en reponse au signal de validation; et une bascule (61) a verrouillage qui re,coit le signal de sortie du compteur et, en reponse a l'etat de transition du signal de comparaison, verrouille le signal
numerique de sortie du compteur.
42. Circuit de conversion de signal selon la revendication 39, caracterise en ce que le circuit de conversion delivre en sortie un signal numerique 2s correspondent au signal electrique si le niveau du signal en rampe est egal au niveau du premier signal d'echantillonnage.
43. Circuit de conversion de signal selon la revendication 39, caracterise en ce que le circuit de conversion comporte un compteur (63) qui realise un comptage numerique en reponse au signal de validation; et une bascule (61) a verrouillage qui rec,oit le signal de sortie du compteur et qui, si le niveau du signal en rampe est egal au niveau du premier signal d'echantillonnage, delivre en sortie le signal de sortie du compteur en tent
que signal numerique.
44. Circuit de conversion de signal, caracterise en ce qu'il comports un pixel (41) qui genere un premier signal electrique en reponse a une lumiere incidence; un pixel optique noir (91) qui genere un second signal electrique en reponse a la lumiere incidence; un circuit de conversion (50) qui rec,oit et compare un signal en rampe et le premier signal electrique, genere un premier resultat de comparaison et, selon le premier resultat de comparaison, delivre en sortie un signal numerique correspondent au premier signal electrique; et un circuit (72) de reglage de decalage qui compare le second signal electrique au signal en rampe, genere un second signal de comparaison et delivre en sortie un signal de validation correspondent au second resultat de comparaison, le circuit de conversion etant active en reponse au signal de validation.
45. Circuit de conversion de signal selon la revendication 44, caracterise en ce que le circuit de conversion comporte un comparateur (55) qui re,coit et compare le signal en rampe et le signal electrique, et delivre en sortie un signal de comparaison ayant un etat predetermine correspondent au premier resultat de comparaison; un compteur (63) qui realise un comptage numerique en reponse au signal de validation; et une bascule a verrouillage (61) qui re,coit le signal de sortie du compteur et, en reponse a l'etat de transition du signal de comparaison, verrouille le signal numerique de sortie du compteur.
46. Circuit de conversion de signal selon la revendication 44, caracterise en ce que le circuit de conversion delivre en sortie un signal numerique correspondent au premier signal electrique si le niveau du signal en rampe est egal au niveau du premier signal electrique.
47. Circuit de conversion de signal selon la revendication 44, caracterise en ce que le circuit de conversion comporte un compteur (63) qui realise un comptage numerique en reponse au signal de validation; et une bascule (61) a verrouillage qui rec,oit le signal de sortie du compteur et qui, si le niveau du signal en rampe est egal au niveau du premier signal electrique, delivre en sortie le signal de sortie du compteur en tent que signal numerlque.
48. Circuit de conversion de signal, caracterise en ce qu'il comporte un pixel (41) qui genere un signal electrique en reponse a une lumiere incidente; un pixel optique noir (91); un premier circuit (51) de double echantillonnage correle qui re,coit le signal electrique, effectue un double echantillonnage correle et delivre en sortie un premier double echantillonnage; un circuit de conversion (50) qui rec,oit et compare un signal en rampe et le premier signal d'echantillonnage, genere un premier resultat de comparaison et delivre en sortie un signal numerique correspondent au premier resultat de comparaison; un second circuit (71) de double echantillonnage correle qui rec,oit le signal de sortie du pixel optique noir, effectue un double echantillonnage correle et delivre en sortie un second signal d'echantillonnage; et un circuit (72) de reglage de decalage qui rec,oit et compare le signal en rampe et le second signal d'echantillonnage, genere un second resultat de comparaison et delivre en sortie un signal de validation correspondent au second resultat de comparaison, le circuit de conversion etant active en reponse au signal de validation.
49. Circuit de conversion de signal selon la revendication 48, caracterise en ce que le circuit de conversion comporte un comparateur (55) qui rec,oit et compare le signal en rampe et le premier signal d'echantillonnage, et delivre en sortie un signal de comparaison ayant l'un d'un premier etat et d'un second etat correspondent au premier resultat de comparaison; un compteur (63) qui realise un comptage numerique en reponse au signal de validation; et une bascule (61) a verrouillage qui recoit le signal de sortie du compteur et, en reponse a l'etat de transition du signal de comparaison, verrouille le signal numerique de sortie du compteur.
50. Circuit de conversion de signal selon la revendication 48, caracterise en ce que le circuit de conversion delivre en sortie un signal numerique correspondent au signal electrique si le niveau du signal lo en rampe est egal au niveau du premier signal d'echantillonnage.
51. Circuit de conversion de signal selon la revendication 48, caracterise en ce que le circuit de conversion comporte un compteur (63) qui realise un comptage numerique en reponse au signal de validation; et une bascule (61) a verrouillage qui recoit le signal de sortie du compteur et qui, si le niveau du signal en rampe est egal au niveau du premier signal d'echantillonnage, delivre en sortie le signal de sortie du compteur en tent
que signal numerique.
52. Circuit de conversion de signal, caracterise en ce qu'il comporte un element photosensible (41) qui, en reponse a une lumiere incidente, genere un signal electrique; plusieurs pixels optiques noirs (141) connectes a des lignes de donnees respectives; un circuit (50) de conversion qui recoit et compare un signal en rampe et le signal electrique, genere un premier resultat de comparaison et delivre en sortie un signal numerique correspondent au premier resultat de comparaison; plusieurs comparateurs (157, 159, 161) a reference dont chacun recoit le signal en rampe et le signal de sortie de la ligne connectee de donnee, compare les signaux, genere une seconde comparaison et delivre en sortie un signal de comparaison correspondent au second resultat de comparaison; et un circuit (163) de determination qui recoit les signaux de sortie des multiples comparateurs a reference, determine un premier etat et un second etat du signal de sortie de chacun des multiples comparateurs a reference, et delivre en sortie un signal de validation correspondent au resultat de la determination, le circuit de conversion etant active en reponse a une activation du
signal de validation.
53. Circuit de conversion de signal selon la revindication 52, caracterise en ce que le circuit de conversion comporte un comparateur (55) qui recoit et compare le signal en rampe et le signal electrique et delivre en sortie un signal de comparaison ayant l'un d'un premier etat et d'un second etat correspondent au premier resultat de comparaison; un compteur (63) qui realise un comptage numerique en reponse au signal de validation; et IS une bascule (61) a verrouillage qui recoit le signal de sortie du compteur et, en reponse a l'etat de transition du signal de comparaison, verrouille le signal numerique de
sortie du compteur.
54. Circuit de conversion de signal selon la revendication 52, caracterise en ce que le signal de validation est active si le nombre de signaux de comparaison dans le second etat est superieur au nombre de
signaux de comparaison dans le premier etat.
55. Circuit de conversion de signal selon la revendication 52, caracterise en ce que le circuit de conversion delivre en sortie le signal numerique correspondent au signal electrique si le niveau du signal
en rampe est egal au niveau du signal electrique.
56. Circuit de conversion de signal selon la revendication 52, caracterise en ce que le circuit de conversion comporte un compteur (63) qui realise un comptage numerique en reponse au signal de validation; et une bascule (61) a verrouillage qui recoit le signal de sortie du compteur et qui, si le niveau du signal en rampe est egal au niveau du signal electrique, verrouille le
signal de sortie du compteur.
57. Circuit de conversion de signal, caracterise en ce qu'il comporte un element photosensible (41) qui, en reponse a une lumiere incidente, genere un signal electrique; plusieurs pixels optiques noirs (141) connectes a des lignes de donnees respectives; un premier circuit (51) de double echantillonnage correle qui recoit le signal electrique, effectue un double echantillonnage correle et delivre en sortie un premier signal d'echantillonnage; un circuit (50) de conversion qui recoit et compare un signal en rampe et le premier signal d'echantillonnage, genere un premier resultat de comparaison et, selon le premier resultat de comparaison, delivre en sortie un signal numerique correspondent au signal electrique; plusieurs seconds circuits de double echantillonnage correle dont chacun recoit le signal de sortie d'une ligne connectee de donnees, effectue un double echantillonnage correle et delivre en sortie un second signal d'echantillonnage; plusieurs comparateurs (158, 159, 161) a reference dont chacun recoit le signal en rampe et le signal de sortie du second circuit de double echantillonnage correle correspondent au comparateur de reference, compare les signaux recus, genere un second resultat de comparaison et delivre en sortie un signal de comparaison correspondent au second resultat de comparaison; et un circuit (163) de determination qui recoit les signaux de sortie des multiples comparateurs a reference, determine un premier etat et un second etat du signal de sortie de chacun des multiples comparateurs a reference, et delivre en sortie un signal de validation correspondent au resultat de la determination, le circuit de conversion etant active en reponse a une activation du
signal de validation.
58. Circuit de conversion de signal selon la revendication 57, caracterise en ce que le circuit de conversion comporte un comparateur (55) qui recoit et compare le signal en rampe et le signal electrique et delivre en sortie un signal de comparaison ayant l'un du premier etat et du second etat correspondent au premier resultat de comparaison; un compteur (63) qui realise un comptage numerique en reponse au signal de validation; et une bascule (61) a verrouillage qui rec,oit le signal de sortie du compteur et, en reponse a l'etat de transition du signal de comparaison, verrouille le signal de sortie du compteur.
59. Circuit de conversion de signal selon la revendication 57, caracterise en ce que le signal de validation est active si le nombre de signaux de comparaison dans le second etat est superieur au nombre de
signaux de comparaison dans le premier etat.
60. Circuit de conversion de signal selon la revendication 57, caracterise en ce que le circuit de conversion comporte une bascule (61) a verrouillage qui delivre en sortie le signal numerique correspondent au signal electrique si le niveau du signal en rampe est egal
au niveau du premier signal d'ecnantillonnage.
61. Circuit de conversion de signal selon la revendication 57, caracterise en ce que le circuit de conversion comporte un compteur (63) qui realise un comptage numerique en reponse au signal de validation; et une bascule (61) a verrouillage qui rec,oit le signal de sortie du compteur et qui, si le niveau du signal en rampe est egal au niveau du premier signal d'echantillonnage,
verrouille le signal de sortie du compteur.
62. Procede de reglage de decalage d'un circuit de conversion de signal, caracterise en ce qu'il comprend la generation diun signal electrique en reponse a une lumiere incidente; la reception et la comparaison d'un signal en rampe et du signal electrique, la generation d'un premier resultat de comparaison et la delivrance en sortie d'un signal numerique correspondent au signal electrique selon le premier resultat de la comparaison; et la comparaison d'un signal de reference et du signal en rampe, la generation d'un second resultat de comparaison et la delivrance en sortie d'un signal de validation correspondent au second resultat de comparaison, le signal numerique etant genere en reponse au signal de validation lors de la delivrance en sortie du signal numerique.
63. Procede de reglage de decalage selon la revendication 62, caracterise en ce que le signal de
reference est une tension continue.
64. Procede de reglage de decalage selon la revendication 62, caracterise en ce que la delivrance en sortie du signal numerique comprend la reception et la comparaison du signal en rampe et du signal electrique et la delivrance en sortie d'un signal de comparaison ayant un etat logique "haut" ou un etat logique "teas" correspondent au resultat de la comparaison; le comptage numerique en reponse au signal de validation; et la reception du signal qui est compte numeriquement et le verrouillage du signal
en reponse a l'etat de transition du signal de comparaison.
65. Procede de reglage de decalage selon la revendication 62, caracterise en ce que la delivrance en sortie du signal numerique comprend le comptage numerique en reponse au signal de validation; et la reception du signal de sortie du compteur et le verrouillage du signal de sortie si le niveau du signal en rampe est egal au
niveau du signal electrique.
66. Procede de reglage de decalage diun circuit de conversion de signal, caracterise en ce qu'il consiste a capter une lumiere incidente ou une image et a generer un signal electrique correspondent a l' image captee; a recevoir le signal electrique, a effectuer un double echantillonnage correle et a delivrer en sortie un premier signal d'echantillonnage; a recevoir une tension de reference, a effectuer un double echantillonnage correle et a delivrer en sortie un second signal d'echantillonnage; a recevoir et comparer un signal en rampe et le premier signal d'echantillonnage et a generer un premier resultat de comparaison; a delivrer en sortie un signal numerique correspondent au signal electrique selon le premier resultat de comparaison; a recevoir et comparer le signal en rampe et le second signal d'echantillonnage et a generer un second resultat de comparaison; et a delivrer en sortie un signal de validation correspondent au second resultat de comparaison, le signal numerique etant genere en reponse au signal de validation lors de la delivrance en sortie du
signal numerique.
lo
67. Procede de reglage de decalage selon la revendication 66, caracterise en ce que la delivrance en sortie du signal numerique comprend la reception et la comparaison du signal en rampe et du signal electrique et la delivrance en sortie d'un signal de comparaison dans un etat logique "haut" ou dans un etat logique "teas" correspondent au resultat de la comparaison; et, en reponse au signal de validation, le comptage numerique et, en reponse a la transition detat du signal de comparaison,
le verrouillage du signal qui est compte numeriquement.
68. Procede de reglage de decalage selon la revendication 66, caracterise en ce que la delivrance en sortie du signal numerique comprend un comptage numerique en reponse au signal de validation; et la reception du signal de sortie du compteur et le verrouillage du signal de sortie si le niveau du signal en rampe est egal au niveau du premier signal d'echantillonnage;
69. Procede de reglage de decalage d'un circuit de conversion de signal, caracterise en ce qu'il consiste a generer un premier signal electrique en reponse a une lumiere incidente; a generer un second signal electrique en reponse a la lumiere incidente; a recevoir et comparer un signal en rampe et le premier signal electrique et a generer un premier resultat de comparaison; a delivrer en sortie un signal numerique correspondent au premier signal electrique selon le premier resultat de comparaison; et a comparer le second signal electrique au signal en rampe et a generer un second resultat de comparaison; et a delivrer en sortie un signal de validation correspondent au second resultat de comparaison, le signal numerique etant delivre en sortie en reponse a une activation du signal devalidation lors de la delivrance en sortie du signal numerique.
70. Procede de reglage de decalage selon la revendication 69, caracterise en ce que la delivrance en sortie du signal numerique comprend la reception et la comparaison du signal en rampe et du premier signal electrique et la delivrance en sortie d'un signal de comparaison ayant un etat logique "haut" ou un etat logique "teas" correspondent au resultat de la comparaison; un comptage numerique en reponse au signal de validation; et la reception du signal qui est compte numeriquement et le verrouillage du signal en reponse a la transition d'etat du
signal de comparaison.
71. Procede de reglage de decalage selon la revendication 69, caracterise en ce que la delivrance en sortie du signal numerique comprend un comptage numerique en reponse au signal de validation; et la reception du signal de sortie du compteur et le verrouillage du signal de sortie si le niveau du signal en rampe est egal au
niveau du premier signal electrique.
2s
72. Procede de reglage de decalage diun circuit de conversion de signal, caracterise en ce qu'il consiste a generer un premier signal electrique en reponse a une lumiere incidente; a generer un second signal electrique en reponse a la lumiere incidente; a recevoir le premier signal electrique; a effectuer un double echantillonnage correle et a delivrer en sortie un premier signal dechantillonnage; a recevoir et comparer un signal en rampe et le premier signal d'echantillonnage et a generer un premier resultat de comparaison; a delivrer en sortie un signal numerique correspondent au premier signal electrique selon le premier resultat de comparaison; a recevoir le second signal electrique, a effectuer un double echantillonnage correle et a delivrer en sortie un second signal d'echantillonnage; a recevoir et comparer le signal en rampe et le second signal d'echantillonnage et a generer un second resultat de comparaison; et a delivrer en sortie un signal de validation correspondent au second resultat de comparaison, le signal numerique etant delivre en sortie en reponse a une activation du signal de validation lors de la
delivrance en sortie du signal numerique.
73. Procede de reglage de decalage selon la revendication 72, caracterise en ce que la delivrance en sortie du signal numerique comprend la reception et la comparaison du signal en rampe et du premier signal electrique et la delivrance en sortie d'un signal de comparaison ayant un niveau logique "haut" ou un niveau logique "teas" correspondent au resultat de comparaison; un comptage numerique en reponse au signal de validation; et la reception du signal qui est compte numeriquement et le verrouillage du signal en reponse a la transition d'etat du
signal de comparaison.
74. Circuit de conversion de signal, caracterise en ce qu'il comporte un circuit de conversion (50) qui recoit et compare un signal en rampe et un signal electrique correspondent a une image captee et qui, si le niveau du signal en rampe est egal au niveau du signal electrique, delivre en sortie un signal numerique correspondent au signal electrique; et un circuit (72) de reglage de decalage qui compare un signal de reference au signal en rampe et genere un signal de validation correspondent au resultat de la comparaison, le circuit de conversion convertissant le signal electrique en un signal numerique
en reponse au signal de validation.
75. Circuit de conversion de signal selon la revendication 74, caracterise en ce que le circuit de conversion comporte un comparateur (55) qui recoit et compare le signal en rampe et le signal electrique et qui, selon le resultat de la comparaison, delivre en sortie un signal de comparaison dans un etat logique "haut" ou dans un etat logique "teas"; un compteur (63) qui commence un comptage en reponse au signal de validation; et une bascule (61) a verrouillage qui est connectee a la borne de sortie du compteur, qui recoit le signal de sortie du compteur et qui, en reponse a la transition d'etat du signal de comparaison, verrouille le signal de sortie du compteur. lo
76. Circuit de conversion de signal selon la revendication 75, caracterise en ce que le signal de comparaison est soumis a une transition d'etat si le niveau
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020026435A KR100833177B1 (ko) | 2002-05-14 | 2002-05-14 | 자동적으로 오프 셋을 조정할 수 있는 신호변환회로 및 그방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2839842A1 true FR2839842A1 (fr) | 2003-11-21 |
| FR2839842B1 FR2839842B1 (fr) | 2006-03-10 |
Family
ID=29398521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0305043A Expired - Fee Related FR2839842B1 (fr) | 2002-05-14 | 2003-04-24 | Capteur d'image, procede pour capter une image, circuit de conversion de signal et procede de reglage du decalage d'un tel circuit |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7242820B2 (fr) |
| KR (1) | KR100833177B1 (fr) |
| CN (1) | CN1297136C (fr) |
| FR (1) | FR2839842B1 (fr) |
| NL (1) | NL1023152C2 (fr) |
| TW (1) | TW595208B (fr) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4457613B2 (ja) * | 2003-09-04 | 2010-04-28 | ソニー株式会社 | 固体撮像装置 |
| KR100843194B1 (ko) * | 2004-01-30 | 2008-07-02 | 삼성전자주식회사 | 램프신호 발생회로 |
| JP4107269B2 (ja) * | 2004-02-23 | 2008-06-25 | ソニー株式会社 | 固体撮像装置 |
| GB2421374B (en) * | 2004-12-15 | 2007-01-10 | Micron Technology Inc | Ramp generators for imager analog-to-digital converters |
| JP4356651B2 (ja) * | 2005-05-23 | 2009-11-04 | ソニー株式会社 | 画像処理装置、撮像装置、および画像処理方法 |
| JP4351658B2 (ja) * | 2005-07-21 | 2009-10-28 | マイクロン テクノロジー， インク． | メモリ容量低減化方法、メモリ容量低減化雑音低減化回路及びメモリ容量低減化装置 |
| US7864229B2 (en) * | 2005-12-08 | 2011-01-04 | Samsung Electronics Co., Ltd. | Analog to digital converting device and image pickup device for canceling noise, and signal processing method thereof |
| KR100746197B1 (ko) * | 2005-12-08 | 2007-08-06 | 삼성전자주식회사 | 공급 전원 및 스위칭 노이즈를 제거할 수 있는 이미지센서의 기준 전압 발생기, 칼럼 아날로그-디지털 변환장치, 이미지 센서, 및 칼럼 아날로그-디지털 변환방법 |
| US7948532B2 (en) * | 2006-05-19 | 2011-05-24 | Jai Corporation | Solid-state image-pickup device signal processing apparatus with signal compensation circuit |
| JP4971834B2 (ja) * | 2007-03-01 | 2012-07-11 | キヤノン株式会社 | 撮像装置及び撮像システム |
| US20080218616A1 (en) * | 2007-03-08 | 2008-09-11 | Nokia Corporation | Method and apparatus for video acquisition |
| JP4929090B2 (ja) * | 2007-07-26 | 2012-05-09 | パナソニック株式会社 | 固体撮像装置およびその駆動方法 |
| US7907079B1 (en) * | 2008-02-21 | 2011-03-15 | Foveon, Inc. | Delta sigma modulator for analog-to-digital converter |
| CN101409553B (zh) * | 2008-11-20 | 2010-12-08 | 四川和芯微电子股份有限公司 | 一种相位延迟线器 |
| JP5304410B2 (ja) | 2009-04-17 | 2013-10-02 | ソニー株式会社 | Ａｄ変換装置、固体撮像素子、およびカメラシステム |
| JP2010258827A (ja) * | 2009-04-24 | 2010-11-11 | Sony Corp | 黒レベル補正回路および固体撮像装置 |
| US8310580B2 (en) * | 2009-07-27 | 2012-11-13 | Sony Corporation | Solid-state imaging device and camera system for suppressing occurrence of quantization vertical streaks |
| US9948878B2 (en) | 2010-04-23 | 2018-04-17 | Flir Systems, Inc. | Abnormal clock rate detection in imaging sensor arrays |
| KR20120115860A (ko) * | 2011-04-11 | 2012-10-19 | 에스케이하이닉스 주식회사 | 집적회로 |
| US8830361B2 (en) * | 2012-04-12 | 2014-09-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of reducing column fixed pattern noise |
| CN104981905B (zh) * | 2012-12-14 | 2018-09-25 | 菲力尔系统公司 | 成像传感器阵列中的异常时钟频率检测 |
| US8957994B2 (en) * | 2013-03-15 | 2015-02-17 | Samsung Electronics Co., Ltd. | CDS circuit and analog-digital converter using dithering, and image sensor having same |
| KR102003909B1 (ko) * | 2013-06-14 | 2019-07-25 | 에스케이하이닉스 주식회사 | 픽셀 신호 처리 장치 및 그를 이용한 씨모스 이미지 센서 |
| KR102057575B1 (ko) * | 2013-07-25 | 2019-12-20 | 삼성전자주식회사 | 이미지 센서 및 그것의 제어 방법 |
| KR102075093B1 (ko) | 2013-08-14 | 2020-03-03 | 삼성전자주식회사 | 이미지 센서, 아날로그-디지털 컨버터 및 아날로그-디지털 변환 방법 |
| CN103595411A (zh) * | 2013-10-14 | 2014-02-19 | 天津市晶奇微电子有限公司 | Cmos图像传感器单斜adc数字相关双采样电路 |
| US9432597B2 (en) * | 2014-07-25 | 2016-08-30 | Rambus Inc. | Low-noise, high dynamic-range image sensor |
| KR102332942B1 (ko) * | 2015-11-27 | 2021-12-01 | 에스케이하이닉스 주식회사 | 전력 소모 감소를 위한 카운팅 장치 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서 |
| US9762825B2 (en) * | 2015-12-30 | 2017-09-12 | Omnivision Technologies, Inc. | Method and system for reducing analog-to-digital conversion time for dark signals |
| KR102546186B1 (ko) | 2016-05-18 | 2023-06-22 | 에스케이하이닉스 주식회사 | 이미지 센싱 장치 및 그의 구동 방법 |
| JP6530736B2 (ja) * | 2016-10-18 | 2019-06-12 | キヤノン株式会社 | 撮像装置及びその制御方法 |
| KR102507208B1 (ko) * | 2018-01-10 | 2023-03-07 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 구동방법 |
| CN112449125B (zh) * | 2019-08-29 | 2022-06-17 | 天津大学青岛海洋技术研究院 | 一种基于自适应阈值调整的图像传感器读出电路 |
| CN112867120B (zh) * | 2021-04-25 | 2021-08-20 | 杭州涂鸦信息技术有限公司 | 低功耗控制系统、方法、计算机设备和可读存储介质 |
| CN114951046A (zh) * | 2022-05-10 | 2022-08-30 | 苏州天准科技股份有限公司 | 一种锁存计数触发设备及系统 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5982318A (en) * | 1997-10-10 | 1999-11-09 | Lucent Technologies Inc. | Linearizing offset cancelling white balancing and gamma correcting analog to digital converter for active pixel sensor imagers with self calibrating and self adjusting properties |
| US6067113A (en) * | 1996-09-12 | 2000-05-23 | Vsli Vision Limited | Offset noise cancellation in array image sensors |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5396169A (en) * | 1991-03-19 | 1995-03-07 | Lynx Golf Inc. | Method for characterizing the upset response of CMOS circuits using alpha-particle sensitive test circuits |
| US5877715A (en) * | 1997-06-12 | 1999-03-02 | International Business Machines Corporation | Correlated double sampling with up/down counter |
| US6525769B1 (en) * | 1998-12-30 | 2003-02-25 | Intel Corporation | Method and apparatus to compensate for dark current in an imaging device |
| US6384394B1 (en) * | 1999-08-16 | 2002-05-07 | Intel Corporation | Apparatus and method for offset reduction in the image sensors |
| KR100355146B1 (ko) * | 2000-12-05 | 2002-10-11 | 세빛아이에스 주식회사 | 씨모스 이미지 센서 |
| KR100399954B1 (ko) * | 2000-12-14 | 2003-09-29 | 주식회사 하이닉스반도체 | 아날로그 상호 연관된 이중 샘플링 기능을 수행하는씨모스 이미지 센서용 비교 장치 |
| US6590610B2 (en) * | 2001-12-10 | 2003-07-08 | Motorola, Inc. | Digital double sampling in time integrating pixel sensors |
| US6704046B2 (en) * | 2002-04-17 | 2004-03-09 | Motorola, Inc. | Digital pixel image sensor with independent color channel reference signals |
-
2002
- 2002-05-14 KR KR1020020026435A patent/KR100833177B1/ko not_active IP Right Cessation
-
2003
- 2003-03-31 TW TW092107247A patent/TW595208B/zh not_active IP Right Cessation
- 2003-04-11 NL NL1023152A patent/NL1023152C2/nl not_active IP Right Cessation
- 2003-04-24 FR FR0305043A patent/FR2839842B1/fr not_active Expired - Fee Related
- 2003-04-25 CN CNB031233147A patent/CN1297136C/zh not_active Expired - Fee Related
- 2003-05-14 US US10/438,165 patent/US7242820B2/en not_active Expired - Fee Related
-
2007
- 2007-06-07 US US11/759,256 patent/US7310452B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6067113A (en) * | 1996-09-12 | 2000-05-23 | Vsli Vision Limited | Offset noise cancellation in array image sensors |
| US5982318A (en) * | 1997-10-10 | 1999-11-09 | Lucent Technologies Inc. | Linearizing offset cancelling white balancing and gamma correcting analog to digital converter for active pixel sensor imagers with self calibrating and self adjusting properties |
Non-Patent Citations (1)
| Title |
|---|
| LUDWIG D E ET AL: "ON-FOCAL PLANE ANALOG-TO-DIGITAL CONVERSION WITH DETECTOR GAIN AND OFFSET COMPENSATION", PROCEEDINGS OF THE SPIE, SPIE, BELLINGHAM, VA, US, vol. 1097, 29 March 1989 (1989-03-29), pages 73 - 84, XP000579341, ISSN: 0277-786X * |
Also Published As
| Publication number | Publication date |
|---|---|
| NL1023152C2 (nl) | 2005-06-16 |
| KR20030088323A (ko) | 2003-11-19 |
| CN1297136C (zh) | 2007-01-24 |
| TW200306739A (en) | 2003-11-16 |
| US20070229126A1 (en) | 2007-10-04 |
| NL1023152A1 (nl) | 2003-11-17 |
| CN1458792A (zh) | 2003-11-26 |
| KR100833177B1 (ko) | 2008-05-28 |
| US7310452B2 (en) | 2007-12-18 |
| US7242820B2 (en) | 2007-07-10 |
| FR2839842B1 (fr) | 2006-03-10 |
| US20030214597A1 (en) | 2003-11-20 |
| TW595208B (en) | 2004-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2839842A1 (fr) | Capteur d'image, procede pour capter une image, circuit de conversion de signal et procede de reglage du decalage d'un tel circuit | |
| JP4374115B2 (ja) | アクティブピクセルセンサ | |
| TWI650015B (zh) | 使用平行多斜坡合併比較器類比至數位轉換器以減少影像感測器中之雜訊之方法及系統 | |
| US20040041927A1 (en) | High intrascene dynamic range NTSC and PAL imager | |
| US20040096124A1 (en) | Wide dynamic range pinned photodiode active pixel sensor (aps) | |
| US20100264296A1 (en) | Mixed analog and digital pixel for high dynamic range readout | |
| US20110199522A1 (en) | Imager methods, apparatuses, and systems providing a skip mode with a wide dynamic range operation | |
| TW200836553A (en) | Solid state photographing device including image sensors of CMOS type | |
| EP2161919A1 (fr) | Procédé de lecture pour imageur CMOS avec un courant d'obscurité réduit | |
| JP2008539658A (ja) | 照明フリッカ検出 | |
| JP2004007394A (ja) | 過飽和減退機能を備えたｃｍｏｓセンサ | |
| FR2668007A1 (fr) | Unite de traitement de signaux. | |
| AU2002213161A1 (en) | System and method for forming images for display in a vehicle | |
| EP2206337A1 (fr) | Étalonnage de niveau de noir en une étape pour capteurs d'image | |
| WO2006088722A3 (fr) | Procede et systeme pour l'accroissement de la gamme dynamique de temps de vol et/ou de capteurs d'images | |
| JP2004523184A (ja) | 画像センサにおける効率的な暗電流の減算 | |
| TW201246924A (en) | Solid-state imaging element, driving method, and electronic apparatus | |
| JP2008042298A (ja) | 固体撮像装置 | |
| FR2976121A1 (fr) | Dispositif d'imagerie matriciel comprenant au moins un ensemble de photosites a multiples temps d'integration. | |
| JP2001036806A5 (fr) | ||
| WO1989011767A1 (fr) | Systeme d'emission et reception de television a haute definition a debit de donnees reduit | |
| FR2478921A1 (fr) | Appareil et procede pour transmission sur un signal video d'un signal sonore par impulsions modulees en largeur | |
| CN109075180B (zh) | 超高动态范围双光电二极管像素架构 | |
| WO2008034677A1 (fr) | Capteur d'image lineaire cmos a fonctionnement de type transfert de charges | |
| CN111466030A (zh) | 强度标准化的图像传感器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20151231 |