FR2827467A1 - Compact assembly forming component of image sensor, stacks and interconnects image sensor chip, integrated circuit and substrate on PCB - Google Patents

Compact assembly forming component of image sensor, stacks and interconnects image sensor chip, integrated circuit and substrate on PCB Download PDF

Info

Publication number
FR2827467A1
FR2827467A1 FR0109395A FR0109395A FR2827467A1 FR 2827467 A1 FR2827467 A1 FR 2827467A1 FR 0109395 A FR0109395 A FR 0109395A FR 0109395 A FR0109395 A FR 0109395A FR 2827467 A1 FR2827467 A1 FR 2827467A1
Authority
FR
France
Prior art keywords
substrate
integrated circuit
image
image detector
housing structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0109395A
Other languages
French (fr)
Other versions
FR2827467B1 (en
Inventor
Hsiu Wen Tu
Wen Chuan Chen
Mon Nan Ho
Li Huan Chen
Nai Hua Yeh
Yen Cheng Huang
Yung Sheng Chiu
Wen Tsan Lee
Joe Liu
Wu Hsiang Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kingpak Technology Inc
Original Assignee
Kingpak Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kingpak Technology Inc filed Critical Kingpak Technology Inc
Priority to FR0109395A priority Critical patent/FR2827467B1/en
Publication of FR2827467A1 publication Critical patent/FR2827467A1/en
Application granted granted Critical
Publication of FR2827467B1 publication Critical patent/FR2827467B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

On the first of the substrate (10) main surfaces (12, 14) signal input connections (16) are provided. The second surface has outputs (18) connecting the substrate to a PCB (20). An integrated circuit (22) mounted on the first substrate surface is connected to the inputs. An image sensor chip (26) located above the integrated circuit, completes the stacked arrangement and is connected to the substrate signal inputs (16). The sensor chip receives the optical image through a transparent layer (36). Electrical signals from the conversion are sent to the substrate.

Description

<Desc/Clms Page number 1> <Desc / Clms Page number 1>

STRUCTURE DE BOITIER EMPILEE DE DETECTEUR D'IMAGE
L'invention concerne une structure empilée d'un détecteur d'image, et, en particulier, une structure dans laquelle des circuits intégrés et des pastilles de détection d'image, ayant chacun des fonctions différentes, sont encapsulés dans un corps de boîtier de façon à réduire le nombre de substrats de boîtier et à encapsuler de façon intégrée les circuits intégrés et les pastilles de détection d'image ayant chacun des fonctions différentes. IMAGE SENSOR STACKED HOUSING STRUCTURE
The invention relates to a stacked structure of an image detector, and in particular to a structure in which integrated circuits and image detection pads, each having different functions, are encapsulated in a housing body. so as to reduce the number of package substrates and to integrate in an integrated manner the integrated circuits and the image detection pads each having different functions.

Un détecteur général est utilisé pour détecter des signaux, qui peuvent être des signaux optiques ou audio. Le détecteur selon l'invention est utilisé pour recevoir des signaux d'image et transformer les signaux d'image en signaux électriques qui sont transmis à une carte de circuits imprimés.  A general detector is used to detect signals, which can be optical or audio signals. The detector according to the invention is used to receive image signals and transform the image signals into electrical signals which are transmitted to a printed circuit board.

Un détecteur d'image général est utilisé pour recevoir des signaux d'image et convertir les signaux d'image en signaux électriques qui sont transmis à une carte de circuits imprimés.  A general image sensor is used to receive image signals and convert the image signals into electrical signals which are transmitted to a printed circuit board.

Le détecteur d'image est ensuite électriquement connecté à d'autres circuits intégrés de façon à assurer toutes fonctions requises. Par exemple, le détecteur d'image peut être électriquement connecté à un processeur de signal numérique qui traite les signaux générés par le détecteur d'image. De plus, le détecteur d'image peut également être électriquement connecté à un microdispositif de commande, à un processeur central, ou analogue, de façon à assurer toutes fonctions désirées. The image detector is then electrically connected to other integrated circuits so as to provide all the required functions. For example, the image detector can be electrically connected to a digital signal processor which processes the signals generated by the image detector. In addition, the image detector can also be electrically connected to a microdevice, a central processor, or the like, so as to perform any desired function.

Cependant, comme le détecteur d'image classique est encapsulé, les circuits intégrés correspondant au détecteur d'image doivent être encapsulés individuellement avec le détecteur d'image. Ensuite, le détecteur d'image encapsulé et différentes unités de traitement du signal sont électriquement connectés sur la carte de circuits imprimés. Ensuite, le détecteur d'image est électriquement connecté aux unités de traitement du signal par une pluralité de connexions, respectivement. Par conséquent, pour encapsuler individuellement chacune des unités de traitement du signal et le détecteur d'image, une pluralité de corps de substrat et de boîtier doivent être utilisés, ce qui augmente par conséquent les coûts de fabrication. De plus, la surface re-  However, as the conventional image detector is encapsulated, the integrated circuits corresponding to the image detector must be encapsulated individually with the image detector. Then, the encapsulated image detector and various signal processing units are electrically connected to the printed circuit board. Then, the image detector is electrically connected to the signal processing units by a plurality of connections, respectively. Therefore, to individually encapsulate each of the signal processing units and the image detector, a plurality of substrate and housing bodies must be used, thereby increasing the manufacturing costs. In addition, the surface re-

<Desc/Clms Page number 2><Desc / Clms Page number 2>

quise pour la carte de circuits imprimés devrait être plus importante lorsque l'on monte chacune des unités de traitement du signal sur la carte de circuits imprimés, ce qui fait que les produits ne peuvent être rendus petits, minces et peu encombrants.  The requirement for the printed circuit board should be greater when mounting each of the signal processing units on the printed circuit board, so that the products cannot be made small, thin and space-saving.

Pour résoudre les problèmes mentionnés ci-dessus, l'invention propose une structure empilée d'un détecteur d'image afin de remédier aux inconvénients provoqués par le détecteur d'image classique.  To solve the problems mentioned above, the invention provides a stacked structure of an image detector in order to remedy the drawbacks caused by the conventional image detector.

Par conséquent, un objet de l'invention est de procurer une structure de boîtier empilée d'un détecteur d'image pour réduire le nombre d'éléments encapsulés et diminuer les coûts d'encapsulage.  It is therefore an object of the invention to provide a stacked housing structure of an image detector to reduce the number of encapsulated elements and decrease the encapsulation costs.

Par conséquent, un autre objet de l'invention est de procurer une structure de boîtier empilée d'un détecteur d'image pour simplifier et faciliter les processus de fabrication.  Therefore, another object of the invention is to provide a stacked housing structure of an image sensor to simplify and facilitate the manufacturing processes.

Par conséquent, un autre objet de l'invention est encore de procurer une structure de boîtier empilée d'un détecteur d'image pour réduire la surface des produits de détection d'image.  It is therefore another object of the invention to provide a stacked housing structure of an image sensor to reduce the area of the image sensing products.

Par conséquent, un autre objet de l'invention est encore de procurer une structure de boîtier empilée d'un détecteur d'image pour diminuer les coûts d'encapsulage et les coûts de test des produits de détection d'image.  Therefore, it is still another object of the invention to provide a stacked housing structure of an image detector to decrease the encapsulation costs and the costs of testing image detection products.

Selon un aspect de l'invention, une structure empilée d'un détecteur d'image pour la connexion électrique à une carte de circuits imprimés comprend un substrat, un circuit intégré, une pastille de détection d'image, et une couche transparente. Le substrat comporte une première surface et une deuxième surface opposée à la première surface. La première surface est formée avec des bornes d'entrée de signal. La deuxième surface est formée avec des bornes de sortie de signal pour connecter électriquement le substrat à la carte de circuits imprimés. Le circuit intégré est monté sur la première surface du substrat et est électriquement connecté aux bornes d'entrée de signal du substrat. La pastille de détection d'image est disposée au-dessus du circuit intégré de façon à former une structure empilée avec le circuit intégré, et est utilisée pour la connexion électrique aux bornes d'entrée de signal du substrat. La couche transpa-  According to one aspect of the invention, a stacked structure of an image detector for electrical connection to a printed circuit board comprises a substrate, an integrated circuit, an image detection pad, and a transparent layer. The substrate has a first surface and a second surface opposite the first surface. The first surface is formed with signal input terminals. The second surface is formed with signal output terminals for electrically connecting the substrate to the printed circuit board. The integrated circuit is mounted on the first surface of the substrate and is electrically connected to the signal input terminals of the substrate. The image detection pad is arranged above the integrated circuit so as to form a structure stacked with the integrated circuit, and is used for electrical connection to the signal input terminals of the substrate. The transparent layer

<Desc/Clms Page number 3><Desc / Clms Page number 3>

rente recouvre la pastille de détection d'image. La pastille de détection d'image reçoit des signaux d'image par l'intermédiaire de la couche transparente, et convertit les signaux d'image en signaux électriques qui doivent être transmis au substrat.  annuity covers the image detection patch. The image detection pad receives image signals through the transparent layer, and converts the image signals into electrical signals which are to be transmitted to the substrate.

Par conséquent, la pastille de détection d'image du produit de détection d'image et le circuit intégré peuvent être encapsulés de façon intégrée.  Consequently, the image detection pad of the image detection product and the integrated circuit can be integrated in an integrated manner.

La présente invention sera mieux comprise à la lecture de la description détaillée qui suit, faite en référence aux dessins joints, dans lesquels : la figure 1 montre une structure de boîtier empilée d'un détecteur d'image selon une première réalisation de l'invention.  The present invention will be better understood on reading the following detailed description, made with reference to the accompanying drawings, in which: FIG. 1 shows a stacked housing structure of an image detector according to a first embodiment of the invention .

La figure 2 montre une structure de boîtier empilée d'un détecteur d'image selon une deuxième réalisation de l'invention.  Figure 2 shows a stacked housing structure of an image detector according to a second embodiment of the invention.

La figure 3 montre une structure de boîtier empilée d'un détecteur d'image selon une troisième réalisation de l'invention.  Figure 3 shows a stacked housing structure of an image detector according to a third embodiment of the invention.

La figure 4 montre une structure de boîtier empilée d'un détecteur d'image selon une quatrième réalisation de l'invention.  Figure 4 shows a stacked housing structure of an image detector according to a fourth embodiment of the invention.

Si l'on se réfère à la figure 1, la structure de boîtier empilée du détecteur d'image comprend un substrat 10, un circuit intégré 22, une pastille de détection d'image 26, une couche en saillie 34 et une couche transparente 36.  Referring to Figure 1, the stacked housing structure of the image detector comprises a substrate 10, an integrated circuit 22, an image detection pad 26, a protruding layer 34 and a transparent layer 36 .

Le substrat 10 comporte une première surface 12 et une deuxième surface 14 opposée à la première surface 12. La première surface 12 est formée avec des bornes d'entrée de signal 16. La deuxième surface 14 est formée avec les bornes de sortie de signal 18, qui peuvent être des billes métalliques disposées sous la forme d'un réseau de billes en grille, pour la connexion électrique à une carte de circuits imprimés 20. Par conséquent, les signaux venant du substrat 10 peuvent être transmis à la carte de circuits imprimés 20.  The substrate 10 has a first surface 12 and a second surface 14 opposite the first surface 12. The first surface 12 is formed with signal input terminals 16. The second surface 14 is formed with the signal output terminals 18 , which can be metal balls arranged in the form of a grid of grid balls, for electrical connection to a printed circuit board 20. Consequently, the signals coming from the substrate 10 can be transmitted to the printed circuit board 20.

Le circuit intégré 22 peut être une unité de traitement du signal telle qu'un processeur de signal numérique, un microprocesseur, une unité de traitement centrale (UC), ou analogue. Le circuit intégré 22 est disposé sur la première surface 12 du substrat 10 et est électriquement connecté aux bornes d'entrée de signal 16 du substrat 10 à l'aide d'une liaison à fils. Par conséquent, le circuit intégré 22 peut être électriquement con-  The integrated circuit 22 may be a signal processing unit such as a digital signal processor, a microprocessor, a central processing unit (CPU), or the like. The integrated circuit 22 is disposed on the first surface 12 of the substrate 10 and is electrically connected to the signal input terminals 16 of the substrate 10 by means of a wire connection. Consequently, the integrated circuit 22 can be electrically connected.

<Desc/Clms Page number 4><Desc / Clms Page number 4>

necté au substrat 10 pour transmettre les signaux du circuit intégré 22 au substrat 10.  connected to the substrate 10 to transmit the signals from the integrated circuit 22 to the substrate 10.

La pastille de détection d'image 26 est disposée au-dessus du circuit intégré 22 pour former une structure empilée avec le circuit intégré 22. Pour empêcher les connexions métalliques 24 disposées au-dessus du circuit intégré 22 d'être pressées par la pastille de détection d'image 26, un dispositif d'espacement 28 est disposé entre le circuit intégré 22 et la pastille de détection d'image 26, de façon à former un espace 30 entre eux. Par conséquent, des parties des connexions métalliques 24 sont disposées à l'intérieur de l'espace 30. La pastille de détection d'image 26 est électriquement connectée aux bornes d'entrée de signal 16 du substrat 10 par les connexions métalliques 32. Par conséquent, la pastille de détection d'image 26 est électriquement connectée au substrat 10, de telle sorte que les signaux venant de la pastille de détection d'image 26 puissent être transmis au substrat 10. Si le circuit intégré 22 est un processeur de signal numérique, les signaux venant de la pastille de détection d'image 26 peuvent être traités à l'avance, puis transmis à la carte de circuits imprimés 20.  The image detection pad 26 is disposed above the integrated circuit 22 to form a structure stacked with the integrated circuit 22. To prevent the metal connections 24 disposed above the integrated circuit 22 from being pressed by the pad image detection 26, a spacer 28 is disposed between the integrated circuit 22 and the image detection pad 26, so as to form a space 30 between them. Consequently, parts of the metal connections 24 are arranged inside the space 30. The image detection pad 26 is electrically connected to the signal input terminals 16 of the substrate 10 by the metal connections 32. By Consequently, the image detection pad 26 is electrically connected to the substrate 10, so that the signals coming from the image detection pad 26 can be transmitted to the substrate 10. If the integrated circuit 22 is a signal processor digital, the signals coming from the image detection pad 26 can be processed in advance, then transmitted to the printed circuit board 20.

La couche en saillie 34 est une structure de cadre disposée sur la première surface 12 du substrat 10 pour entourer le circuit intégré 22 et la pastille de détection d'image 26.  The protruding layer 34 is a frame structure disposed on the first surface 12 of the substrate 10 to surround the integrated circuit 22 and the image detection pad 26.

La couche transparente 36 peut être un verre transparent recouvrant la couche en saillie 34 pour sceller la pastille de détection d'image 26 et le circuit intégré 22. La pastille de détection d'image 26 peut recevoir des signaux d'image par l'intermédiaire de la couche transparente 36 et convertir les signaux d'image en signaux électriques qui doivent être transmis au substrat 10.  The transparent layer 36 can be a transparent glass covering the protruding layer 34 to seal the image detection pad 26 and the integrated circuit 22. The image detection pad 26 can receive image signals via of the transparent layer 36 and convert the image signals into electrical signals which must be transmitted to the substrate 10.

Si l'on se réfère à la figure 2, le circuit intégré 22 est formé avec des métaux électriquement conducteurs 38 établissant une connexion électrique avec les bornes d'entrée de signal 16 du substrat 10 au moyen d'une connexion du type à puce à bosses.  Referring to Figure 2, the integrated circuit 22 is formed with electrically conductive metals 38 establishing an electrical connection with the signal input terminals 16 of the substrate 10 by means of a chip-to-chip connection. bumps.

Par conséquent, le circuit intégré 22 est électriquement connecté au substrat 10. La pastille de détection d'image 26 est électriquement connectée aux bornes d'entrée de signal 16 du substrat 10 par l'intermédiaire des connexions métalliques 32, à Consequently, the integrated circuit 22 is electrically connected to the substrate 10. The image detection pad 26 is electrically connected to the signal input terminals 16 of the substrate 10 via the metal connections 32, through

<Desc/Clms Page number 5><Desc / Clms Page number 5>

l'aide d'une liaison à fils.  using a wire connection.

Si l'on se réfère à la figure 3, la couche transparente est une colle transparente 40. Après que la pastille de détection d'image 26 ait été empilée au-dessus du circuit intégré 22 et que la pastille de détection d'image 26 et le circuit intégré 22 aient été électriquement connectés au substrat 10, une colle transparente 40 est disposée pour recouvrir la pastille de détection d'image 26 et le circuit intégré 22. Par conséquent, la pastille de détection d'image 26 peut également recevoir des signaux d'image par l'intermédiaire de la colle transparente 40 et convertir les signaux d'image en signaux électriques qui doivent être transmis au substrat 10. Les signaux électriques sont ensuite traités par le circuit intégré 22.  Referring to FIG. 3, the transparent layer is a transparent adhesive 40. After the image detection pad 26 has been stacked on top of the integrated circuit 22 and after the image detection pad 26 and the integrated circuit 22 have been electrically connected to the substrate 10, a transparent adhesive 40 is arranged to cover the image detection pad 26 and the integrated circuit 22. Consequently, the image detection pad 26 can also receive image signals via transparent adhesive 40 and converting the image signals into electrical signals which must be transmitted to the substrate 10. The electrical signals are then processed by the integrated circuit 22.

Si l'on se réfère à la figure 4, la couche transparente est une colle transparente"en forme de FI"40 comportant une colonne de support 42 disposée sur la première surface 12 du substrat 10. La colle transparente"en forme de ri"40 peut être formée par moulage par injection ou par moulage sous pression. Après que le circuit intégré 22 ait été électriquement connecté au substrat 10 au moyen d'une connexion du type à puce à bosses, la pastille de détection d'image 26 est empilée au-dessus du circuit intégré 22. Ensuite, la pastille de détection d'image 26 est électriquement connectée au substrat 10 par l'intermédiaire des connexions métalliques 32 à l'aide d'une liaison à fils. Ensuite, la colle transparente"en forme de IT"40 est directement montée sur la première surface 12 pour sceller la pastille de détection d'image 26 et le circuit intégré 22. Par conséquent, la pastille de détection d'image 26 peut recevoir des signaux d'image par l'intermédiaire de la colle transparente"en forme de ri"40 et convertir les signaux d'image en signaux électriques qui doivent être transmis au substrat.  Referring to FIG. 4, the transparent layer is a "FI-shaped" transparent adhesive 40 comprising a support column 42 disposed on the first surface 12 of the substrate 10. The "ri-shaped" transparent adhesive 40 can be formed by injection molding or by pressure molding. After the integrated circuit 22 has been electrically connected to the substrate 10 by means of a bump chip type connection, the image detection pad 26 is stacked on top of the integrated circuit 22. Next, the detection pad frame 26 is electrically connected to the substrate 10 via the metal connections 32 using a wire connection. Then, the "IT-shaped" transparent glue 40 is directly mounted on the first surface 12 to seal the image detection pad 26 and the integrated circuit 22. Consequently, the image detection pad 26 can receive image signals via transparent "ri-shaped" glue 40 and convert the image signals into electrical signals which must be transmitted to the substrate.

Selon la structure mentionnée ci-dessus, l'invention présente les avantages suivants.  According to the structure mentioned above, the invention has the following advantages.

1. Comme la pastille de détection d'image 26 et le circuit intégré 22 peuvent être encapsulés de façon intégrée, le matériau formant le substrat 10 peut être réduit, de façon à diminuer par conséquent les coûts de fabrication des produits de détection d'image.  1. Since the image detection pad 26 and the integrated circuit 22 can be integrated in an integrated manner, the material forming the substrate 10 can be reduced, so as to consequently reduce the manufacturing costs of the image detection products. .

<Desc/Clms Page number 6> <Desc / Clms Page number 6>

2. Comme la pastille de détection d'image 26 et le circuit intégré 22 peuvent être encapsulés de façon intégrée, la surface des produits de détection d'image peut être réduite.  2. Since the image detection pad 26 and the integrated circuit 22 can be integrated in an integrated manner, the surface of the image detection products can be reduced.

3. Comme la pastille de détection d'image 26 et le circuit intégré 22 peuvent être encapsulés de façon intégrée, il n'y a qu'un seul corps de boîtier. Par conséquent, on n'a besoin d'utiliser qu'un seul dispositif de test, et les coûts de test peuvent également être réduits.  3. Since the image detection pad 26 and the integrated circuit 22 can be integrated in an integrated manner, there is only one housing body. Therefore, only one test device is needed, and test costs can also be reduced.

4. Comme la pastille de détection d'image 26 et le circuit intégré 22 peuvent être encapsulés de façon intégrée, deux pastilles peuvent être encapsulées à l'aide d'un seul processus d'encapsulage. Les coûts d'encapsulage peuvent par conséquent être efficacement diminués.  4. Since the image detection pad 26 and the integrated circuit 22 can be encapsulated in an integrated manner, two pellets can be encapsulated using a single encapsulation process. The encapsulation costs can therefore be effectively reduced.

Bien que l'invention ait été décrite à titre d'exemple et en relation avec des réalisations préférées, on doit comprendre que l'invention n'est pas limitée aux réalisations décrites. Au contraire, elle vise à couvrir différentes modifications. Par conséquent, on devrait accorder à l'étendue de l'applicabilité des revendications jointes la plus large interprétation de façon à englober toutes ces modifications. Although the invention has been described by way of example and in relation to preferred embodiments, it should be understood that the invention is not limited to the embodiments described. On the contrary, it aims to cover various modifications. Therefore, the breadth of the applicability of the appended claims should be given the widest interpretation to encompass all of these modifications.

Claims (10)

REVENDICATIONS 1. Structure de boîtier empilée d'un détecteur d'image pour la connexion électrique à une carte de circuits imprimés (20), caractérisée en ce qu'elle comprend : un substrat (10) comportant une première surface (12) et une deuxième surface (14) opposée à la première surface (12), la première surface (12) étant formée avec des bornes d'entrée de signal (16), la deuxième surface (14) étant formée avec des bornes de sortie de signal (18) pour connecter électriquement le substrat (10) à la carte de circuits imprimés (10) ; un circuit intégré (22) monté sur la première surface (12) du substrat (10) et électriquement connecté aux bornes d'entrée de signal (16) du substrat (10) ; une pastille de détection d'image (26) disposée au-dessus du circuit intégré (22) afin de former une structure empilée avec le circuit intégré (22) et électriquement connectée aux bornes d'entrée de signal (16) du substrat (10) ; et une couche transparente (36 ; 40) recouvrant la pastille de détection d'image (26), la pastille de détection d'image (26) recevant des signaux d'image par l'intermédiaire de la couche transparente (36 ; 40) et convertissant les signaux d'image en signaux électriques qui doivent être transmis au substrat (10). 1. Casing structure stacked with an image detector for electrical connection to a printed circuit board (20), characterized in that it comprises: a substrate (10) having a first surface (12) and a second surface (14) opposite the first surface (12), the first surface (12) being formed with signal input terminals (16), the second surface (14) being formed with signal output terminals (18 ) to electrically connect the substrate (10) to the printed circuit board (10); an integrated circuit (22) mounted on the first surface (12) of the substrate (10) and electrically connected to the signal input terminals (16) of the substrate (10); an image detection pad (26) disposed above the integrated circuit (22) to form a structure stacked with the integrated circuit (22) and electrically connected to the signal input terminals (16) of the substrate (10 ); and a transparent layer (36; 40) covering the image detection pad (26), the image detection pad (26) receiving image signals via the transparent layer (36; 40) and converting the image signals into electrical signals to be transmitted to the substrate (10). 2. Structure de boîtier empilée du détecteur d'image selon la revendication 1, caractérisée en ce que les bornes de sortie de signal (18) sur la deuxième surface (14) du substrat sont des billes métalliques disposées sous la forme d'un groupement de billes à grille pour la connexion électrique à la carte de circuits imprimés (10).  2. Stacked housing structure of the image detector according to claim 1, characterized in that the signal output terminals (18) on the second surface (14) of the substrate are metal balls arranged in the form of an array grid balls for electrical connection to the printed circuit board (10). 3. Structure de boîtier empilée du détecteur d'image selon la revendication 1, caractérisée en ce que le circuit intégré (22) est une unité de traitement du signal.  3. stacked housing structure of the image detector according to claim 1, characterized in that the integrated circuit (22) is a signal processing unit. 4. Structure de boîtier empilée du détecteur d'image selon la revendication 3, caractérisée en ce que l'unité de traitement du signal est un processeur de signal numérique pour traiter les signaux venant de la pastille de détection d'image (26).  4. Stacked housing structure of the image detector according to claim 3, characterized in that the signal processing unit is a digital signal processor for processing the signals coming from the image detection pad (26). 5. Structure de boîtier empilée du détecteur d'image selon la revendication 1, caractérisée en ce que le circuit intégré est électriquement connecté aux bornes d'entrée de signal (16) du  5. stacked housing structure of the image detector according to claim 1, characterized in that the integrated circuit is electrically connected to the signal input terminals (16) of the <Desc/Clms Page number 8><Desc / Clms Page number 8> substrat (10) par l'intermédiaire d'une pluralité de connexions (32).  substrate (10) via a plurality of connections (32). 6. Structure de boîtier empilée du détecteur d'image selon la revendication 1, caractérisée en ce que le circuit intégré est électriquement connecté aux bornes d'entrée de signal (16) du substrat (10) à l'aide d'une connexion du type à puce à bosses (38).  6. stacked housing structure of the image detector according to claim 1, characterized in that the integrated circuit is electrically connected to the signal input terminals (16) of the substrate (10) using a connection of the bump chip type (38). 7. Structure de boîtier empilée du détecteur d'image selon la revendication 1, caractérisée en ce que la couche transparente (36) est un verre transparent.  7. stacked housing structure of the image detector according to claim 1, characterized in that the transparent layer (36) is a transparent glass. 8. Structure de boîtier empilée du détecteur d'image selon la revendication 1, caractérisée en ce qu'une couche en saillie (34) est disposée sur la périphérie de la première surface (12) du substrat (10), et en ce que la couche transparente (36) est disposée sur la couche en saillie (34).  8. stacked housing structure of the image detector according to claim 1, characterized in that a projecting layer (34) is disposed on the periphery of the first surface (12) of the substrate (10), and in that the transparent layer (36) is disposed on the projecting layer (34). 9. Structure de boîtier empilée du détecteur d'image selon la revendication 1, caractérisée en ce que la couche transparente est une colle transparente (40).  9. stacked housing structure of the image detector according to claim 1, characterized in that the transparent layer is a transparent adhesive (40). 10. Structure de boîtier empilée du détecteur d'image selon la revendication 1, caractérisée en ce que la couche transparente est une colle transparente"en forme de 11" (40) comportant une colonne de support (42) montée sur la première surface (12) du substrat (10). 10. Stacked housing structure of the image detector according to claim 1, characterized in that the transparent layer is an "11-shaped" transparent adhesive (40) comprising a support column (42) mounted on the first surface ( 12) of the substrate (10).
FR0109395A 2001-07-13 2001-07-13 IMAGE SENSOR STACKED HOUSING STRUCTURE Expired - Fee Related FR2827467B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR0109395A FR2827467B1 (en) 2001-07-13 2001-07-13 IMAGE SENSOR STACKED HOUSING STRUCTURE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0109395A FR2827467B1 (en) 2001-07-13 2001-07-13 IMAGE SENSOR STACKED HOUSING STRUCTURE

Publications (2)

Publication Number Publication Date
FR2827467A1 true FR2827467A1 (en) 2003-01-17
FR2827467B1 FR2827467B1 (en) 2003-12-12

Family

ID=8865504

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0109395A Expired - Fee Related FR2827467B1 (en) 2001-07-13 2001-07-13 IMAGE SENSOR STACKED HOUSING STRUCTURE

Country Status (1)

Country Link
FR (1) FR2827467B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59172266A (en) * 1983-03-19 1984-09-28 Olympus Optical Co Ltd Hybrid integrated circuit and manufacture thereof
US5281820A (en) * 1988-07-12 1994-01-25 Hoechst Aktiengesellschaft Radiation detector
JPH08107167A (en) * 1994-10-04 1996-04-23 Sony Corp Semiconductor device
FR2800910A1 (en) * 1999-11-04 2001-05-11 St Microelectronics Sa OPTICAL SEMICONDUCTOR HOUSING AND METHOD FOR MANUFACTURING SUCH HOUSING
US6242274B1 (en) * 1995-11-29 2001-06-05 Telefonaktiebolaget Lm Ericsson (Publ) Method of mounting a chip on a flexible foil substrate for positioning on a capsule

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59172266A (en) * 1983-03-19 1984-09-28 Olympus Optical Co Ltd Hybrid integrated circuit and manufacture thereof
US5281820A (en) * 1988-07-12 1994-01-25 Hoechst Aktiengesellschaft Radiation detector
JPH08107167A (en) * 1994-10-04 1996-04-23 Sony Corp Semiconductor device
US6242274B1 (en) * 1995-11-29 2001-06-05 Telefonaktiebolaget Lm Ericsson (Publ) Method of mounting a chip on a flexible foil substrate for positioning on a capsule
FR2800910A1 (en) * 1999-11-04 2001-05-11 St Microelectronics Sa OPTICAL SEMICONDUCTOR HOUSING AND METHOD FOR MANUFACTURING SUCH HOUSING

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 009, no. 027 (E - 294) 6 February 1985 (1985-02-06) *
PATENT ABSTRACTS OF JAPAN vol. 1996, no. 08 30 August 1996 (1996-08-30) *

Also Published As

Publication number Publication date
FR2827467B1 (en) 2003-12-12

Similar Documents

Publication Publication Date Title
US20020096729A1 (en) Stacked package structure of image sensor
US6627983B2 (en) Stacked package structure of image sensor
US6521881B2 (en) Stacked structure of an image sensor and method for manufacturing the same
US6559539B2 (en) Stacked package structure of image sensor
US7679167B2 (en) Electronic assembly for image sensor device and fabrication method thereof
CN102005437B (en) Electronic assembly for an image sensing device and wafer-level lens set
US6933493B2 (en) Image sensor having a photosensitive chip mounted to a metal sheet
US20060219862A1 (en) Compact camera module with reduced thickness
US20060289733A1 (en) Stack-type image sensor module
US20060273249A1 (en) Image sensor chip package and method of manufacturing the same
US6172361B1 (en) Methods for mounting an imager to a support structure and circuitry and systems embodying the same
US6172351B1 (en) Photoelectric integrated circuit device
US6740973B1 (en) Stacked structure for an image sensor
US6679964B2 (en) Method for integrating image sensors with optical components
JP2005086100A (en) Solid state imaging apparatus
JP3502061B2 (en) Image sensor stack package structure
FR2827467A1 (en) Compact assembly forming component of image sensor, stacks and interconnects image sensor chip, integrated circuit and substrate on PCB
US6791842B2 (en) Image sensor structure
JP3502063B2 (en) Image sensor stack package structure
JP2004214788A (en) Optical module and manufacturing method thereof, and electronic apparatus
FR2827468A1 (en) Stacked structure for an image sensor has substrates forming an enclosed space in which sensor is located
FR2827425A1 (en) Stack arrangement for an image sensor chip for electrically connecting to a circuit board
US20060097129A1 (en) Lens module structure
JP3849248B2 (en) Imaging device
JP2004274165A (en) Optical module, its manufacturing method and electronic apparatus

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20070330