JP3502063B2 - Image sensor stack package structure - Google Patents
Image sensor stack package structureInfo
- Publication number
- JP3502063B2 JP3502063B2 JP2001153605A JP2001153605A JP3502063B2 JP 3502063 B2 JP3502063 B2 JP 3502063B2 JP 2001153605 A JP2001153605 A JP 2001153605A JP 2001153605 A JP2001153605 A JP 2001153605A JP 3502063 B2 JP3502063 B2 JP 3502063B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- substrate
- sensing chip
- image sensor
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 43
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 239000000853 adhesive Substances 0.000 claims description 5
- 230000001070 adhesive effect Effects 0.000 claims description 5
- 238000000465 moulding Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 230000004075 alteration Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Image Input (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明はイメージセンサのス
タックパッケージ構造に係り、特に、そのうち異なる機
能を有する集積回路及びイメージセンシングチップがパ
ッケージボデー中にパッケージされて、パッケージ基板
の数を減少でき、及び異なる機能を有する集積回路及び
イメージセンシングチップを一体にパッケージした構造
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a stack package structure of an image sensor, and more particularly, an integrated circuit and an image sensing chip having different functions may be packaged in a package body to reduce the number of package substrates, and The present invention relates to a structure in which an integrated circuit having different functions and an image sensing chip are integrally packaged.
【０００２】[0002]
【従来の技術】一般にセンサは信号の検出に用いられ、
それは光学或いはオーディオ信号とされうる。本発明の
センサはイメージ信号を受け取り、及びイメージ信号を
プリント基板に伝送する電気信号に変換する。2. Description of the Related Art Generally, a sensor is used for detecting a signal,
It can be an optical or audio signal. The sensor of the present invention receives an image signal and converts the image signal into an electrical signal for transmission to a printed circuit board.
【０００３】一般にイメージセンサはイメージ信号を受
け取りイメージ信号ををプリント基板に伝送する電気信
号に変換する。イメージセンサはそれから電気的に他の
集積回路に連結されて必要な機能を有する。例えば、イ
メージセンサはイメージセンサの発生した信号を処理す
るディジタル信号プロセッサに電気的に連接される。さ
らに、イメージセンサはまた、マイクロコントローラ、
中央処理装置、或いはその他の回路に連結されて、必要
な機能を有する。Generally, an image sensor receives an image signal and converts the image signal into an electric signal to be transmitted to a printed circuit board. The image sensor is then electrically coupled to the other integrated circuit and has the required functionality. For example, the image sensor is electrically coupled to a digital signal processor that processes the signal generated by the image sensor. In addition, the image sensor is also a microcontroller,
It has a necessary function by being connected to a central processing unit or other circuits.
【０００４】しかし、伝統的なイメージセンサはパッケ
ージされ、イメージセンサに対応する集積回路はイメー
ジセンサとは別にパッケージされる必要がある。そし
て、パッケージされたイメージセンサ及び各種の信号処
理ユニットは電気的にプリント基板に連結される。その
後、イメージセンサが電気的に信号処理ユニットに、複
数の配線によりそれぞれ連結される。ゆえに、個別に各
信号処理ユニットとイメージセンサをパッケージするた
めには、複数の基板とパッケージボデーを使用する必要
があり、このため製造コストが増した。さらに、プリン
ト基板の必要エリアは各信号処理ユニットをプリント基
板上に取り付ける時に信号処理ユニットより大きくなけ
ればならず、このため製品を小型化、薄型化、及び軽量
化することができなかった。However, the traditional image sensor is packaged, and the integrated circuit corresponding to the image sensor needs to be packaged separately from the image sensor. The packaged image sensor and various signal processing units are electrically connected to the printed circuit board. Then, the image sensor is electrically connected to the signal processing unit by a plurality of wirings. Therefore, in order to individually package each signal processing unit and the image sensor, it is necessary to use a plurality of substrates and a package body, which increases the manufacturing cost. Further, the required area of the printed circuit board must be larger than the signal processing unit when each signal processing unit is mounted on the printed circuit board, and thus the product cannot be made smaller, thinner and lighter.
【０００５】上述の問題を解決するため、本発明ではイ
メージセンサのスタックパッケージ構造を提供して従来
のイメージセンサによりもたらされる欠点を解決する。In order to solve the above-mentioned problems, the present invention provides a stack package structure of an image sensor to solve the drawbacks provided by the conventional image sensor.
【０００６】[0006]
【発明が解決しようとする課題】ゆえに、本発明の主要
な目的は、イメージセンサのスタックパッケージ構造を
提供し、パッケージ素子の数とパッケージコストを減少
することにある。SUMMARY OF THE INVENTION Therefore, a main object of the present invention is to provide a stack package structure of an image sensor, and reduce the number of package elements and the package cost.
【０００７】本発明の別の目的は、イメージセンサのス
タックパッケージ構造を提供し、製造プロセスを簡素化
及び容易とすることにある。Another object of the present invention is to provide a stack package structure of an image sensor, which simplifies and facilitates the manufacturing process.
【０００８】本発明のさらに別の目的は、イメージセン
サのスタックパッケージ構造を提供し、イメージセンシ
ング製品のエリアを減少することにある。Yet another object of the present invention is to provide a stack package structure of an image sensor and reduce the area of the image sensing product.
【０００９】本発明のさらにまた別の目的は、イメージ
センサのスタックパッケージ構造を提供し、イメージセ
ンシング製品のパッケージコスト及び試験コストを減少
することにある。Yet another object of the present invention is to provide a stack package structure of an image sensor, and reduce the package cost and test cost of an image sensing product.
【００１０】[0010]
【課題を解決するための手段】請求項１の発明は、イメ
ージセンサをプリント基板に電気的に連結するスタック
パッケージ構造において、上表面と該上表面の反対に位
置する下表面を具え、該上表面に複数の信号入力端子が
形成され、下表面にプリント基板に電気的に連結される
信号出力端子が形成された、基板と、該基板の上表面に
取り付けられて該信号入力端子に電気的に連結される、
集積回路と、該集積回路を被覆して集積回路をパッケー
ジする、パッケージ層と、パッケージ層の上に配置され
て集積回路の上に積み重ねられ、基板の信号入力端子に
電気的に連結される、イメージセンシングチップと、イ
メージセンシングチップを被覆し、イメージ信号を透過
させてイメージセンシングチップに受け取らせる、透明
層と、を具えたことを特徴とするイメージセンサのスタ
ックパッケージ構造としている。請求項２の発明は、前
記パッケージ層が加圧モールディングにより集積回路を
被覆することを特徴とする、請求項１に記載のイメージ
センサのスタックパッケージ構造としている。請求項３
の発明は、前記基板の上表面の周囲に一つのフレームが
配置されて集積回路、パッケージ層及びイメージセンシ
ングチップを包囲し、透明層がフレームの上に配置され
たことを特徴とする、請求項１に記載のイメージセンサ
のスタックパッケージ構造としている。請求項４の発明
は、前記透明層が透明接着剤とされて集積回路、パッケ
ージ層及びイメージセンシングチップを被覆したことを
特徴とする、請求項１に記載のイメージセンサのスタッ
クパッケージ構造としている。請求項５の発明は、前記
フレームとパッケージ層が基板の上表面の上に同時に形
成されたことを特徴とする、請求項３に記載のイメージ
センサのスタックパッケージ構造としている。請求項６
の発明は、基板を提供し、基板の上に集積回路を配置し
基板に電気的に連結し、集積回路をパッケージ層で被覆
し、パッケージ層の上にイメージセンシングチップを提
供して集積回路とスタック構造を形成し、該イメージセ
ンシングチップの上方に透明層を配置してイメージセン
シングチップに透明層を透過したイメージ信号を受け取
らせるようにし、以上を含むことを特徴とする、イメー
ジセンサのスタックパッケージ構造の製造方法としてい
る。請求項７の発明は、前記フレームを、基板の周囲の
上に形成し、透明層をフレームの上に配置することを特
徴とする、請求項６に記載のイメージセンサのスタック
パッケージ構造の製造方法としている。請求項８の発明
は、前記製造方法において、パッケージ層とフレームを
基板の上に同時に形成することを特徴とする、請求項７
に記載のイメージセンサのスタックパッケージ構造の製
造方法としている。According to a first aspect of the present invention, there is provided a stack package structure for electrically connecting an image sensor to a printed circuit board, comprising a top surface and a bottom surface opposite to the top surface. A board having a plurality of signal input terminals formed on a surface thereof and a signal output terminal electrically connected to a printed board on a lower surface thereof, and an electrical connection to the signal input terminals attached to the upper surface of the board. Connected to,
An integrated circuit, a package layer covering the integrated circuit and packaging the integrated circuit, a package layer, a stack disposed on the package layer and stacked on the integrated circuit, and electrically coupled to a signal input terminal of the substrate, An image sensor stack package structure, comprising: an image sensing chip; and a transparent layer that covers the image sensing chip and transmits an image signal to be received by the image sensing chip. A second aspect of the present invention provides a stack package structure for an image sensor according to the first aspect, wherein the package layer covers the integrated circuit by pressure molding. Claim 3
According to another aspect of the invention, one frame is disposed around the upper surface of the substrate to surround the integrated circuit, the package layer and the image sensing chip, and the transparent layer is disposed on the frame. 1 has a stack package structure of the image sensor described in 1. The invention according to claim 4 provides the stack package structure of the image sensor according to claim 1, wherein the transparent layer is a transparent adhesive to cover the integrated circuit, the package layer and the image sensing chip. A fifth aspect of the present invention provides a stack package structure for an image sensor according to the third aspect, wherein the frame and the package layer are simultaneously formed on the upper surface of the substrate. Claim 6
Of the present invention provides a substrate, arranges the integrated circuit on the substrate and electrically connects to the substrate, covers the integrated circuit with a package layer, and provides an image sensing chip on the package layer. A stack package of an image sensor, comprising: forming a stack structure, disposing a transparent layer above the image sensing chip, and allowing the image sensing chip to receive an image signal transmitted through the transparent layer. The method of manufacturing the structure is used. The invention according to claim 7 is characterized in that the frame is formed on the periphery of the substrate, and the transparent layer is arranged on the frame. I am trying. The invention of claim 8 is characterized in that, in the manufacturing method, the package layer and the frame are simultaneously formed on the substrate.
The method for manufacturing the stack package structure of the image sensor described in 1.
【００１１】[0011]
【発明の実施の形態】本発明によると、プリント基板に
電気的に連結するためのイメージセンサのスタックパッ
ケージ構造は、基板と、集積回路と、パッケージ層と、
イメージセンシングチップと、透明層とを具えている。
該基板は上表面と該上表面の反対に位置する下表面を具
えている。該上表面に複数の信号入力端子が形成され、
下表面にプリント基板に電気的に連結される信号出力端
子が形成されている。該集積回路は基板の上表面に取り
付けられて信号入力端子に電気的に連結される。パッケ
ージ層は集積回路を被覆して集積回路をパッケージす
る。イメージセンシングチップはパッケージ層の上に配
置されて集積回路の上に積み重ねられ、基板の信号入力
端子に電気的に連結される。該透明層はイメージセンシ
ングチップを被覆し、イメージセンシングチップが該透
明層を介してイメージ信号を受け取る。イメージセンサ
の製造方法も記載されている。この構造によりイメージ
センシングチップと集積回路が容易に一体にスタックさ
れる。According to the present invention, a stack package structure of an image sensor for electrically connecting to a printed circuit board includes a substrate, an integrated circuit, a package layer, and
It has an image sensing chip and a transparent layer.
The substrate has an upper surface and a lower surface opposite the upper surface. A plurality of signal input terminals are formed on the upper surface,
A signal output terminal electrically connected to the printed circuit board is formed on the lower surface. The integrated circuit is mounted on the upper surface of the substrate and electrically connected to the signal input terminal. The packaging layer covers the integrated circuit and packages the integrated circuit. The image sensing chip is disposed on the package layer, stacked on the integrated circuit, and electrically connected to the signal input terminal of the substrate. The transparent layer covers the image sensing chip, and the image sensing chip receives an image signal through the transparent layer. A method of manufacturing the image sensor is also described. With this structure, the image sensing chip and the integrated circuit are easily stacked together.
【００１２】[0012]
【実施例】図１に示されるように、本発明のイメージセ
ンサのスタックパッケージ構造は、基板１０と、集積回
路１２と、パッケージ層１４と、イメージセンシングチ
ップ１６と、フレーム１８と、透明層２０と、複数のワ
イヤ２２を具えている。該基板１０は上表面２４と該上
表面２４の反対に位置する下表面２６を具えている。該
上表面２４に複数の信号入力端子２８が形成され、下表
面２６に複数の信号出力端子３０が形成されている。該
信号出力端子３０はプリント基板（図示せず）に電気的
に連結するために使用され、ＢＧＡ形式に配列された金
属ボールとされうる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS As shown in FIG. 1, a stack package structure of an image sensor according to the present invention has a substrate 10, an integrated circuit 12, a package layer 14, an image sensing chip 16, a frame 18, and a transparent layer 20. And a plurality of wires 22. The substrate 10 comprises a top surface 24 and a bottom surface 26 located opposite the top surface 24. A plurality of signal input terminals 28 are formed on the upper surface 24, and a plurality of signal output terminals 30 are formed on the lower surface 26. The signal output terminal 30 is used to electrically connect to a printed circuit board (not shown), and may be a metal ball arranged in a BGA format.
【００１３】該集積回路１２はディジタル信号プロセッ
サ、マイクロプロセッサ又はＣＰＵとされうる。集積回
路１２は基板１０の上表面２４に配置され複数のワイヤ
２２を介して信号入力端子２８に電気的に連結される。
こうして集積回路１２からの信号が基板１０に伝送され
る。The integrated circuit 12 may be a digital signal processor, microprocessor or CPU. The integrated circuit 12 is disposed on the upper surface 24 of the substrate 10 and electrically connected to the signal input terminal 28 via the plurality of wires 22.
In this way, the signal from the integrated circuit 12 is transmitted to the substrate 10.
【００１４】該パッケージ層１４は加圧モールィングに
より集積回路１２を被覆する。該パッケージ層１４は集
積回路１２と複数のワイヤ２２をパックし並びに保護す
るために使用される。ゆえに、ワイヤ２２はイメージセ
ンシングチップ１６が集積回路１２の上に積み重ねられ
る時にイメージセンシングチップ１６により圧迫された
り傷害を受けることがない。The package layer 14 covers the integrated circuit 12 by pressure molding. The packaging layer 14 is used to pack and protect the integrated circuit 12 and the plurality of wires 22. Therefore, the wire 22 is not pressed or damaged by the image sensing chip 16 when the image sensing chip 16 is stacked on the integrated circuit 12.
【００１５】該イメージセンシングチップ１６はパッケ
ージ層１４の上に配置されて、集積回路１２と共にスタ
ック構造を形成する。イメージセンシングチップ１６は
基板１０の信号入力端子２８にワイヤ２２を介して電気
的に連結される。The image sensing chip 16 is disposed on the package layer 14 to form a stack structure with the integrated circuit 12. The image sensing chip 16 is electrically connected to the signal input terminal 28 of the substrate 10 via the wire 22.
【００１６】該透明層２０は透明グラス片とされうる。
該透明層２０はイメージセンシングチップ１６の上方に
配置されてそれを被覆し、これによりいイメージ信号を
透明層２０を透過して受け取る。この実施例では、フレ
ーム１８が基板１０の上表面２４の周囲に配置され、透
明層２０がフレーム１８の上に配置されてイメージセン
シングチップ１６を被覆している。The transparent layer 20 may be a transparent glass piece.
The transparent layer 20 is disposed above the image sensing chip 16 and covers the image sensing chip 16, thereby receiving an image signal through the transparent layer 20. In this embodiment, the frame 18 is disposed around the upper surface 24 of the substrate 10 and the transparent layer 20 is disposed on the frame 18 to cover the image sensing chip 16.
【００１７】上述の構造の製造プロセスは以下のとおり
である。図２に示されるように、まず、集積回路１２を
基板１０の上表面２４に取り付ける。次に、複数のワイ
ヤ２２を使用し、集積回路１２を基板１０の信号入力端
子２８に電気的に連結する。それから、パッケージ層１
４で集積回路１２を被覆して集積回路１２とワイヤ２２
を保護する。続いて、フレーム１８を基板１０の上表面
２４の周囲に配置してイメージセンシングチップ１６を
被覆する透明層２０を支持する。これは図１に示される
とおりである。The manufacturing process of the above structure is as follows. As shown in FIG. 2, the integrated circuit 12 is first attached to the upper surface 24 of the substrate 10. Next, the plurality of wires 22 are used to electrically connect the integrated circuit 12 to the signal input terminals 28 of the substrate 10. Then the package layer 1
4 to cover the integrated circuit 12 and wire 22
Protect. Subsequently, the frame 18 is arranged around the upper surface 24 of the substrate 10 to support the transparent layer 20 covering the image sensing chip 16. This is as shown in FIG.
【００１８】図３に示されるように、集積回路１２を基
板１０の上表面２４に配置し、基板１０をワイヤ２２で
集積回路１２に電気的に連結する。パッケージ層１４と
フレーム１８を加圧モールディングにより基板１０の上
表面２４の上に同時に形成する。パッケージ層１４で集
積回路１２とワイヤ２２を被覆し、透明層２０を支持す
るフレーム１８を基板１０の周囲に配置する。これによ
り、製造プロセスを簡素化し、製造コストを減らすこと
ができる。As shown in FIG. 3, the integrated circuit 12 is placed on the upper surface 24 of the substrate 10 and the substrate 10 is electrically coupled to the integrated circuit 12 by wires 22. The package layer 14 and the frame 18 are simultaneously formed on the upper surface 24 of the substrate 10 by pressure molding. A package layer 14 covers the integrated circuit 12 and the wires 22, and a frame 18 supporting the transparent layer 20 is arranged around the substrate 10. This can simplify the manufacturing process and reduce the manufacturing cost.
【００１９】図４に示されるように、イメージセンシン
グチップ１６はパッケージ層１４の上に配置され、ワイ
ヤ２２が基板１０の信号入力端子２８に電気的に連結す
る。こうしてイメージセンシングチップ１６が集積回路
１２の上に積み重ねられる。図１に戻り、透明層２０が
フレーム１８の上に取り付けられてイメージセンシング
チップ１６を被覆し、これによりイメージセンシングチ
ップ１６が透明層２０を透過したイメージ信号を受け取
る。As shown in FIG. 4, the image sensing chip 16 is disposed on the package layer 14, and the wire 22 is electrically connected to the signal input terminal 28 of the substrate 10. In this way, the image sensing chip 16 is stacked on the integrated circuit 12. Returning to FIG. 1, the transparent layer 20 is mounted on the frame 18 to cover the image sensing chip 16, so that the image sensing chip 16 receives the image signal transmitted through the transparent layer 20.
【００２０】図５に示されるように、透明層２０は透明
接着剤とされうる。集積回路１２とイメージセンシング
チップ１６が基板１０の上表面２４の上方に積み重ねら
れて基板１０に電気的に連結された後、透明層２０が直
接イメージセンシングチップ１６、集積回路１２及びワ
イヤ２２を被覆する。こうしてイメージセンシングチッ
プ１６が透明層２０を透過してイメージ信号を受け取
る。As shown in FIG. 5, the transparent layer 20 may be a transparent adhesive. After the integrated circuit 12 and the image sensing chip 16 are stacked on the upper surface 24 of the substrate 10 and electrically connected to the substrate 10, the transparent layer 20 directly covers the image sensing chip 16, the integrated circuit 12 and the wires 22. To do. Thus, the image sensing chip 16 transmits the transparent layer 20 and receives the image signal.
【００２１】図６に示されるように、透明層２０はまた
逆Ｕ形の透明接着剤とされうる。それは基板１０の上表
面２４、イメージセンシングチップ１６、集積回路１２
及びワイヤ２２を被覆する。逆Ｕ形の透明接着剤の良好
な透過性により、良好な品質のイメージ信号がイメージ
センシングチップ１６に受け取られる。As shown in FIG. 6, the transparent layer 20 may also be an inverted U-shaped transparent adhesive. It is the upper surface 24 of the substrate 10, the image sensing chip 16, the integrated circuit 12.
And wire 22. Due to the good transparency of the inverted U-shaped transparent adhesive, a good quality image signal is received by the image sensing chip 16.
【００２２】[0022]
【発明の効果】以上により、本発明のスタック構造とそ
の製造方法は以下のような優れた点を有する。
１．集積回路１２がパッケージ層１４に被覆されている
ため、イメージセンシングチップ１６が直接パッケージ
層１４の上に配置されて集積回路１２とスタック構造を
形成する。これにより、イメージセンシングチップ１６
が別の集積回路１２の上方に、任意の寸法を以て積み重
ねられる。
２．本発明のパッケージ層１４とフレーム１８は基板１
０上に同時に形成され、パッケージプロセスが更に簡素
化されている。As described above, the stack structure and the manufacturing method thereof according to the present invention have the following excellent points. 1. Since the integrated circuit 12 is covered with the package layer 14, the image sensing chip 16 is directly disposed on the package layer 14 to form a stack structure with the integrated circuit 12. As a result, the image sensing chip 16
Are stacked above another integrated circuit 12 with any size. 2. The package layer 14 and the frame 18 of the present invention are the substrate 1
Simultaneously formed on the O.O., further simplifying the packaging process.
【００２３】以上の説明は本発明の実施例に係るもので
あり、本発明の請求範囲を限定するものではなく、本発
明に基づきなしうる細部の修飾或いは改変は、いずれも
本発明の請求範囲に属するものとする。The above description relates to the embodiments of the present invention, and is not intended to limit the scope of the claims of the present invention, and any modifications or alterations in details that can be made based on the present invention are claimed in the scope of the present invention. Shall belong to.
【図１】本発明の第１実施例によるイメージセンサのス
タックパッケージ構造表示図である。FIG. 1 is a view showing a stack package structure of an image sensor according to a first embodiment of the present invention.
【図２】図１の構造の製造ステップ表示図である。2 is a schematic representation of the manufacturing steps of the structure of FIG.
【図３】図１の構造の製造ステップ表示図である。3 is a schematic representation of the manufacturing steps of the structure of FIG.
【図４】図１の構造の製造ステップ表示図である。4 is a schematic representation of the manufacturing steps of the structure of FIG.
【図５】本発明の第２実施例によるイメージセンサのス
タックパッケージ構造表示図である。FIG. 5 is a view showing a stack package structure of an image sensor according to a second embodiment of the present invention.
【図６】本発明の第３実施例によるイメージセンサのス
タックパッケージ構造表示図である。FIG. 6 is a view showing a stack package structure of an image sensor according to a third embodiment of the present invention.
１０ 基板 １２ 集積回路 １４ パッケージ層 １６ イメージセンシングチップ １８ フレーム ２０ 透明層 ２２ ワイヤ ２４ 上表面 ２６ 下表面 ２８ 信号入力端子 ３０ 信号出力端子 10 substrates 12 integrated circuits 14 package layers 16 image sensing chip 18 frames 20 transparent layer 22 wires 24 Upper surface 26 Lower surface 28 signal input terminal 30 signal output terminal
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 27/14 Ｈ０１Ｌ 31/02 Ｂ 31/02 Ｈ０４Ｎ 5/335 (72)発明者 蔡 孟儒 台湾新竹縣竹北市泰和路84號 (56)参考文献 特開 平２−146759（ＪＰ，Ａ) 特開 平５−48826（ＪＰ，Ａ) 特開 平11−355508（ＪＰ，Ａ) 特開 平７−23173（ＪＰ，Ａ) 特開 昭63−129774（ＪＰ，Ａ) 特開 平３−224354（ＪＰ，Ａ) 特開 平７−176713（ＪＰ，Ａ) 特開 平６−169077（ＪＰ，Ａ) 特開 平５−21772（ＪＰ，Ａ) 特開 平２−159061（ＪＰ，Ａ) 特開 平１−184865（ＪＰ，Ａ) 特開 平３−62773（ＪＰ，Ａ) 特開 昭62−30060（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 1/028 - 1/036 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 7 Identification symbol FI H01L 27/14 H01L 31/02 B 31/02 H04N 5/335 (72) Inventor Cai Meng Conf. (56) References JP-A-2-146759 (JP, A) JP-A-5-48826 (JP, A) JP-A-11-355508 (JP, A) JP-A-7-23173 (JP, A) Kai 63-129774 (JP, A) JP 3-224354 (JP, A) JP 7-176713 (JP, A) JP 6-169077 (JP, A) JP 5-21772 ( JP, A, JP 2-159061 (JP, A), JP, 1-184865 (JP, A), JP, 3-62773 (JP, A), JP, 62-30060 (JP, A) (58) ) Fields surveyed (Int.Cl. 7 , DB name) H04N 1/028-1/036
Claims (8)
に連結するスタックパッケージ構造において、 上表面と該上表面の反対に位置する下表面を具え、該上
表面に複数の信号入力端子が形成され、下表面にプリン
ト基板に電気的に連結される信号出力端子が形成され
た、基板と、 該基板の上表面に取り付けられて該信号入力端子に電気
的に連結される、集積回路と、 該集積回路を被覆して集積回路をパッケージする、パッ
ケージ層と、 パッケージ層の上に配置されて集積回路の上に積み重ね
られ、基板の信号入力端子に電気的に連結される、イメ
ージセンシングチップと、 イメージセンシングチップを被覆し、イメージ信号を透
過させてイメージセンシングチップに受け取らせる、透
明層と、 を具えたことを特徴とするイメージセンサのスタックパ
ッケージ構造。1. A stack package structure for electrically connecting an image sensor to a printed circuit board, comprising: an upper surface and a lower surface opposite to the upper surface, wherein a plurality of signal input terminals are formed on the upper surface. A substrate having a signal output terminal electrically connected to a printed circuit board on a lower surface thereof; and an integrated circuit mounted on an upper surface of the substrate and electrically connected to the signal input terminal; An image sensing chip for covering a circuit to package an integrated circuit, an image sensing chip disposed on the package layer, stacked on the integrated circuit, and electrically connected to a signal input terminal of a substrate; An image sensor, comprising: a transparent layer that covers the sensing chip, transmits an image signal, and allows the image sensing chip to receive the image signal. Stacked package structure.
により集積回路を被覆することを特徴とする、請求項１
に記載のイメージセンサのスタックパッケージ構造。2. The package layer covers the integrated circuit by pressure molding.
The stack package structure of the image sensor described in.
ムが配置されて集積回路、パッケージ層及びイメージセ
ンシングチップを包囲し、透明層がフレームの上に配置
されたことを特徴とする、請求項１に記載のイメージセ
ンサのスタックパッケージ構造。3. A frame is disposed around the upper surface of the substrate to surround the integrated circuit, the package layer and the image sensing chip, and the transparent layer is disposed on the frame. Item 2. The stack package structure of the image sensor according to Item 1.
路、パッケージ層及びイメージセンシングチップを被覆
したことを特徴とする、請求項１に記載のイメージセン
サのスタックパッケージ構造。4. The stack package structure for an image sensor according to claim 1, wherein the transparent layer is a transparent adhesive to cover the integrated circuit, the package layer and the image sensing chip.
表面の上に同時に形成されたことを特徴とする、請求項
３に記載のイメージセンサのスタックパッケージ構造。5. The stack package structure of the image sensor of claim 3, wherein the frame and the package layer are simultaneously formed on the upper surface of the substrate.
て集積回路とスタック構造を形成し、 該イメージセンシングチップの上方に透明層を配置して
イメージセンシングチップに透明層を透過したイメージ
信号を受け取らせるようにし、 以上を含むことを特徴とする、イメージセンサのスタッ
クパッケージ構造の製造方法。6. An integrated circuit comprising: providing a substrate; disposing the integrated circuit on the substrate; electrically connecting the integrated circuit to the substrate; covering the integrated circuit with a package layer; and providing an image sensing chip on the package layer. A stack structure is formed, and a transparent layer is disposed above the image sensing chip to allow the image sensing chip to receive the image signal transmitted through the transparent layer. A method of manufacturing a package structure.
し、透明層をフレームの上に配置することを特徴とす
る、請求項６に記載のイメージセンサのスタックパッケ
ージ構造の製造方法。7. The method according to claim 6, wherein the frame is formed on the periphery of the substrate, and the transparent layer is disposed on the frame.
フレームを基板の上に同時に形成することを特徴とす
る、請求項７に記載のイメージセンサのスタックパッケ
ージ構造の製造方法。8. The method of manufacturing a stack package structure of an image sensor according to claim 7, wherein the package layer and the frame are simultaneously formed on the substrate in the manufacturing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001153605A JP3502063B2 (en) | 2001-05-23 | 2001-05-23 | Image sensor stack package structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001153605A JP3502063B2 (en) | 2001-05-23 | 2001-05-23 | Image sensor stack package structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002368950A JP2002368950A (en) | 2002-12-20 |
| JP3502063B2 true JP3502063B2 (en) | 2004-03-02 |
Family
ID=18998097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001153605A Expired - Lifetime JP3502063B2 (en) | 2001-05-23 | 2001-05-23 | Image sensor stack package structure |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3502063B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10008533B2 (en) | 2015-12-01 | 2018-06-26 | Samsung Electronics Co., Ltd. | Semiconductor package |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100350620C (en) * | 2003-06-03 | 2007-11-21 | 胜开科技股份有限公司 | Image sensor and sealing method thereof |
| TWI296154B (en) | 2004-01-27 | 2008-04-21 | Casio Computer Co Ltd | Optical sensor module |
| KR100651125B1 (en) * | 2005-03-21 | 2006-12-01 | 삼성전자주식회사 | Double molded multi chip package and manufacturing method thereof |
| CN112201667A (en) * | 2020-11-06 | 2021-01-08 | 积高电子(无锡)有限公司 | POP packaging structure and packaging method of image sensor |
-
2001
- 2001-05-23 JP JP2001153605A patent/JP3502063B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10008533B2 (en) | 2015-12-01 | 2018-06-26 | Samsung Electronics Co., Ltd. | Semiconductor package |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002368950A (en) | 2002-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6627983B2 (en) | Stacked package structure of image sensor | |
| US6559539B2 (en) | Stacked package structure of image sensor | |
| US6521881B2 (en) | Stacked structure of an image sensor and method for manufacturing the same | |
| US20020096729A1 (en) | Stacked package structure of image sensor | |
| US6933493B2 (en) | Image sensor having a photosensitive chip mounted to a metal sheet | |
| US7227253B2 (en) | Ultra thin dual chip image sensor package structure and method for fabrication | |
| US6680525B1 (en) | Stacked structure of an image sensor | |
| JP3502061B2 (en) | Image sensor stack package structure | |
| JP3502063B2 (en) | Image sensor stack package structure | |
| US6740973B1 (en) | Stacked structure for an image sensor | |
| JP3645833B2 (en) | Image sensor stack package structure | |
| US20040113286A1 (en) | Image sensor package without a frame layer | |
| US20060255253A1 (en) | Method for packaging an image sensor die and a package thereof | |
| JP3502062B2 (en) | Stack package structure of image sensor | |
| US7049689B2 (en) | Chip on glass package | |
| US6791842B2 (en) | Image sensor structure | |
| KR100414224B1 (en) | Stacked package structure of image sensor | |
| KR100428950B1 (en) | Stacked structure of an image sensor and method for manufacturing the same | |
| US20040085743A1 (en) | Tape carrier package | |
| US20030116817A1 (en) | Image sensor structure | |
| US20040113218A1 (en) | Photosensitive assembly with a transparent layer and method for manufacturing the same | |
| GB2374727A (en) | Stacked package structure of an image sensor having a substrate with a cavity stacked on another substrate | |
| US20040092083A1 (en) | Image sensor structure | |
| US20040149898A1 (en) | Injection-molded structure of an image sensor and method for manufacturing the same | |
| GB2374725A (en) | Stacked structure having image sensing chip and integrated circuit arrange on opposite surfaces of a substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031104 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031203 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3502063 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151212 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |