FR2827097A1

FR2827097A1 - Dispositif de circuit melangeur et dispositif de circuit melangeur a rejection d'image

Info

Publication number: FR2827097A1
Application number: FR0208367A
Authority: FR
Inventors: Igorevich Souetino Viatcheslac
Original assignee: Zarlink Semiconductor Ltd
Current assignee: Microsemi Semiconductor Ltd
Priority date: 2001-07-05
Filing date: 2002-07-04
Publication date: 2003-01-10
Also published as: GB0116475D0; US20030017816A1; GB2379814B; GB2379814A; US7016664B2; DE10230345A1

Abstract

Un dispositif de circuit mélangeur (30) comprend un circuit transconducteur complémentaire (31) et un étage mélangeur (32). Le circuit transconducteur complémentaire (31) comprend deux chemins en parallèle entre une tension d'alimentation positive VDD et la masse G, en étant branché directement entre la borne d'alimentation de tension VDD et la masse G. Le premier chemin comprend un transistor MOS de type P (TP1) et un transistor MOS de type N (TN1) branchés en série. De la même manière le second chemin comprend un transistor MOS de type P (TP2) et un transistor MOS de type N (TN2) branchés en série. Des résistances de polarisation Rb de valeur élevée relient les électrodes de grille des transistors de type P (TP1) et (TP2) à une polarisation de tension Vbp, et les électrodes de grille des transistors de type N (TN1) et (TN2) à une seconde polarisation de tension Vbn. L'étage mélangeur (32) est branché entre la sortie du circuit transconducteur complémentaire (31) et une charge également connectée à l'une des bornes d'alimentation.

Description

La présente invention concerne un dispositif de circuit mélangeur et un dispositif de circuit mélangeur à réjection d'image.

Des circuits mélangeurs pour applications haute fréquence, construits en utilisant des transistors à métal-oxyde-semi-conducteur (MOS), sont soumis à une alimentation de tension limitée (habituellement inférieure à 2 volts) et à un bruit de scintillation présentant des niveaux élevés et des fréquences allant jusqu'à plusieurs dizaines de MHz. Par suite, le gain et le niveau de signal de sortie nécessaires dans ces circuits mélangeurs, sont supérieurs à ceux qui sont nécessaires dans des circuits bipolaires équivalents.

Il est connu de construire un circuit mélangeur en utilisant des transistors MOS mettant en #uvre une disposition traduite directement du mélangeur à cellule de Gilbert bipolaire conventionnel. De tels circuits mélangeurs MOS et leurs modifications sont connus par exemple d'après le document de F.Behbahani, J. C. Lette, Y. Kishigami et Cie "A 2,4-GHz Low-IF Receiver for Wideband WLAN in 0,6-.un CMOS- Architecture and Front-End" IEEE J. of Solid-State Circuits, vol. 35, pages 1908-116, décembre 2000 ; document de A.Rofouguran, G. Chang, J.J.

Rael et al., "A Single-Chip 900-MHz Spead-Spectrum Wireless Transceiver in 1-.un CMOS-Part II : Design" IEEE J. of Solid-State Circuits, vol. 33, pages 535-547, avril 1998 ; le document de A. N. Karanicolas "A 2,7-V 900-MHz CMOS LNA and Mixer" IEEE, J. of Solid-State Circuits, vol. 31, pages 1939-1944, décembre 1996. Un tel circuit mélangeur est représenté schématiquement dans la figure 1.

En se référant à la figure 1, le circuit mélangeur 10 comprend d'une façon générale un premier transistor MOS de type N et un second transistor MOS de type N, TN1 et TN2 qui constituent un transconducteur, et dont les électrodes de commande ou de grille sont connectées aux bornes respectives 13,14 d'une entrée différentielle RFN, RFP. Un noyau mélangeur à cellule de Gilbert est constitué de quatre transistors NMOS supplémentaires 15 à 18, et une sortie différentielle est prévue aux bornes IFP, IFN entre le noyau mélangeur et les résistances de charge RL qui sont également connectées à une alimentation de tension positive VDD. Le gain de conversion du circuit mélangeur 10 est modérément faible car ce gain est proportionnel à l'échappée de tension disponible. Le circuit mélangeur comprend en fait un transconducteur, un noyau mélangeur et une charge qui sont connectés en série entre les bornes d'alimentation de tension.

La disposition décrite dans le document de Karanicolas indiqué ci-dessus ne s'est pas avérée pratique car elle nécessite approximativement le double de la quantité d'échappée du circuit conventionnel équivalent. Un autre circuit mélangeur est décrit dans le document US 5 768 700 et représenté schématiquement dans la figure 2.

La figure 2 représente le circuit mélangeur 20 comprenant le circuit mélangeur de la figure 1 (avec les références numériques conservées pour les mêmes éléments), et un étage de sortie cascode replié comprenant des transistors MOS de type P, TP1et TP2, des résistances de charge RL2 et des condensateurs de charge CL. Dans ce circuit mélangeur 20, les courants Io s'écoulant à travers les transistors TP1 et TP2 peuvent être nettement plus faible que ceux qui s'écoulent à travers le noyau mélangeur, de sorte qu'il est possible d'avoir RL2 RL1. Comme la composante alternative du courant de sortie du noyau mélangeur est alors dirigée largement vers l'étage de sortie, on produit un plus grand signal de sortie comparativement à celui du circuit mélangeur de la figure 1.

Cependant, le circuit mélangeur 20 présente une consommation de courant relativement élevée car les transistors TN1et TN2 doivent être polarisés par des courants continus élevés pour fournir une réponse en courant linéaire. De plus, les transistors de noyau mélangeur 15 à 18 doivent effectuer une commutation difficile de ce courant de polarisation continu élevé, ce qui nécessite l'utilisation d'un pilote d'oscillateur local (LO) puissant.

Selon un aspect de l'invention, on crée un dispositif de circuit mélangeur, caractérisé en ce qu'il comprend un circuit transconducteur complémentaire branché entre une première borne d'alimentation de tension et une seconde borne d'alimentation de tension, en étant disposé pour fournir, à une sortie, des signaux représentatifs de signaux reçus à une entrée, et un étage mélangeur comprenant un noyau mélangeur muni de transistors métal-oxyde-semi-conducteur (MOS), l'étage mélangeur étant branché entre la sortie du circuit transconducteur complémentaire et une charge, cette charge étant également connectée à l'une des bornes d'alimentation.

Selon une caractéristique avantageuse le circuit transconducteur complémentaire est un circuit transconducteur à entrée différentielle et sortie différentielle, dont des première et seconde bornes d'entrée constituent l'entrée et dont des première et seconde bornes de

sortie constituent la sortie, le circuit transconducteur complémentaire comprenant : des premier et second transistors MOS d'un premier type de conductivité ; et des troisième et quatrième transistors MOS d'un second type de conductivité, les premier et second transistors étant connectés à la première borne d'alimentation de tension, le troisième transistor étant branché entre le premier transistor et la seconde borne d'alimentation, et le quatrième transistor étant branché entre le second transistor et la seconde borne d'alimentation, de façon que les premier et troisième transistors soient branchés en série entre les bornes d'alimentation, et de façon que les second et quatrième transistors soient branchés en série entre les bornes d'alimentation, les électrodes de commande des premier et troisième transistors étant connectées à la première borne d'entrée et les électrodes de commande des second et quatrième transistors étant connectées à la seconde borne d'entrée, la première borne de sortie étant connectée au point de connexion des premier et troisième transistors, tandis que la seconde borne de sortie est connectée au point de connexion des seconde et quatrième bornes de sortie.

Suivant d'autres caractéristiques de l'invention : - le noyau mélangeur est branché entre une charge elle-même connectée à la borne la plus positive des bornes d'alimentation, et les bornes de sortie du circuit transconducteur, en comprenant des transistors MOS du second type de conductivité, - le noyau mélangeur est branché entre une charge elle-même connectée à la borne la plus négative des bornes d'alimentation, et les bornes de sortie du circuit transconducteur, en comprenant des transistors MOS du premier type de conductivité, ou - le noyau mélangeur est un noyau mélangeur de type à cellule de
Gilbert, et/ou - la charge comprend une résistance et un condensateur branchés en parallèle.

Selon un autre aspect de l'invention, on crée un dispositif de circuit mélangeur à réjection d'image, caractérisé en ce qu'il comprend : un circuit transconducteur complémentaire comportant une entrée différentielle et une sortie différentielle, et un étage mélangeur en quadrature et un étage mélangeur en phase comprenant chacun des transistors MOS, les étages mélangeurs étant branchés en parallèle entre

la sortie différentielle du circuit transducteur complémentaire, et des charges respectives, ces charges étant également connectées à une borne d'alimentation.

Selon un autre aspect encore de l'invention, on crée un dispositif de radiocommunications comprenant un dispositif de circuit mélangeur selon l'invention.

La présente invention sera décrite ci-après de manière plus détaillée à l'aide de modes de réalisation représentés sur les dessins annexés dans lesquels : - les figures 1 et 2 sont des schémas de circuits mélangeurs selon l'art antérieur ; et - les figures 3,4 et 5 sont des schémas représentant respectivement des premier à troisième dispositifs de circuits mélangeurs selon l'invention.

En se référant à la figure 3, un dispositif de circuit mélangeur 30 selon l'invention comprend d'une façon générale un dispositif de circuit transconducteur complémentaire 31 et un étage mélangeur 32. Le transconducteur complémentaire 31 comprend deux chemins en parallèle entre une tension d'alimentation positive VDD et la masse G. Le transconducteur complémentaire 31est branché directement entre ces bornes d'alimentation de tension VDD et G. Le premier chemin comprend un transistor MOS de type P, TP1 et un transistor MOS de type N, TN1 branchés en série. De la même manière, le second chemin comprend un transistor MOS de type P, TP2 et un transistor MOS de type N, TN2 branchés en série. Les électrodes de grille des transistors TP1et TP2 de type P, sont connectées à une polarisation de tension Vbp par l'intermédiaire de résistances de polarisation de valeur élevée Rb, tandis que les électrodes de grille des transistors TN1et TN2 de type N, sont connectées à une seconde polarisation de tension Vbn par l'intermédiaire de résistances de polarisation de valeur élevée Rb. Un signal d'entrée différentiel est appliqué par des bornes RFP et RFN. La borne RFP est connectée à la grille du transistor TP1 par l'intermédiaire d'un condensateur de couplage Cp, et à la grille du transistor TN1 par l'intermédiaire d'un autre condensateur de couplage Cn. La borne RFN est connectée de la même manière aux grilles des transistors TP2 et TN2 par l'intermédiaire de condensateurs de couplage respectifs Cp et Cn. Vbp définit le courant de polarisation Ip des transistors TP1 et TP2, tandis que Vbn définit le courant de polarisation IN des transistors TN1 et TN2. Une sortie différentielle est prévue au point de connexion des transistors TP1

et TN1, ainsi qu'au point de connexion des transistors TP2 et TN2. Dans la présente description détaillée, le terme de transconducteur complémentaire désigne un transconducteur comportant au moins deux transistors MOS de types de conductivité opposés, chacun de ces transistors recevant un signal d'entrée et ces deux transistors fournissant ensemble un signal de sortie provenant d'un chemin qui couple les deux transistors. Le transconducteur 31 comprend deux de ces paires de transistors.

La sortie différentielle est connectée à une entrée différentielle d'un noyau mélangeur à cellule de Gilbert formé par des transistors mélangeurs TN3 à TN6 de type N. Le noyau mélangeur reçoit également un signal d'entrée d'oscillateur local différentiel aux entrées LOP et LON, et fournit un signal de sortie différentiel aux sorties IFP et IFN qui sont connectées chacune à VDD par une résistance respective RL et un condensateur respectif CL branchés en parallèle. Le courant Io s'écoulant à travers les résistances de charge RL passe par le noyau mélangeur pour arriver au transconducteur 31.

Le courant de polarisation Io de chaque résistance de charge RL est :
Io = IN - Ip............................Equation 1
La chute de tension continue UL aux bornes des charges RL est :
UL = IoRL............................Equation 2
Le gain de conversion Ac d'un mélangeur de type à cellule de Gilbert comportant un noyau mélangeur à commutation idéale, est :
Ac = (2/n)gmRL ............................Equation 3
Ici, gm est la transconductance du transconducteur 31 ; (2/n) est un coefficient de conversion ce d'un noyau mélangeur à commutation idéale (bien que, dans des cas pratiques, ce coefficient soit plus petit que la valeur théorique, et que, pour des mélangeurs haute fréquence, ce coefficient soit cc 2/n). En supposant que les

condensateurs de charge CL présentent une petite valeur, le gain de conversion du circuit mélangeur 30 est :
Ac = 2(gmn + gmp)ccRL.................Equation 4
Ici, gmn est la transconductance des transistors TN1et TN2, tandis que gmp est la transconductance des transistors TP1et TP2.

La transconductance de transistors MOS de profondeur inférieure au micron atteint une valeur maximum à un certain niveau de tension de polarisation, puis reste essentiellement constante lorsque la tension de polarisation est augmentée sur une certaine plage avant de commencer à décroître. La zone linéaire de la fonction de transfert ID = f(UGs) est principalement utilisée dans les étages transconducteurs d'entrée pour fournir une réponse linéaire au signal d'entrée. Dans la zone linéaire, la valeur absolue de la transconductance est proportionnelle à la largeur du dispositif et donc également au courant de polarisation.

Comme la tension de seuil d'un transistor MOS présente des variations, le point de fonctionnement du dispositif est défini plus pratiquement par le courant de polarisation en utilisant la technique de miroir de courant. Par suite, il est raisonnable de supposer que la transconductance est proportionnelle au courant de polarisation : Gmn = INKn.....Equation 5 Gmp = IpKp.....Equation 6 Kp # 0,5Kn.....Equation 7
Ici, Kn et Kp sont des coefficients correspondant respectivement à des transistors NMOS et PMOS.

Le remplacement des équations 1, 2,5, 6 et 7 dans l'équation 4 donne :

Il est à noter que le courant de polarisation total des circuits mélangeurs 30 est 2IN.

En appliquant une analyse analogue aux mélangeurs selon l'art antérieur des Figures 1 et 2, il est possible d'exprimer leurs gains de conversion sous une forme analogue :

Figure 1- AC1 = 2Kn CC UL.....................Equation 9a

Figure AC2 1 UL .................Equation Figure Ac2 = 2knlNiCc # # Equation 9b
Ici, UL est la chute de tension continue aux bornes des résistances de charge pour les deux mélangeurs mais, pour le mélangeur de la Figure 2, cette chute de tension a lieu dans les étages de sortie. IN1 est le courant de polarisation des transistors TN 1 et TN2, tandis que Io est le courant de polarisation de chaque étage de sortie cascode replié de la Figure 2. On suppose également qu'il n'y a pas de perte de signal entre le noyau mélangeur et l'étage de sortie cascode replié.

La consommation de courant totale de ces mélangeurs est : Figure 1- IT1 = 2IN ............................Equation 10a Figure 2- IT2 = 2(IN1 +Io)........................Equation 10b
L'analyse des équations 8,9a et 9b montre que le gain de conversion du mélangeur de la Figure 1 est directement limité par l'échappée disponible et, pour l'approximation de ces équations, ne dépend pas du courant de polarisation, tandis que le gain de conversion des mélangeurs de la Figure 2 et de la Figure 3 est également proportionnel à l'échappée disponible mais peut être réglé par le rapport des courants dans l'étage d'entrée et dans la charge.

Les gains de ces trois mélangeurs doivent être comparés pour la même consommation de courant, par exemple 2IN. Pour cela, le gain de conversion du mélangeur de la Figure 2 est (en réorganisant les équations 9b et lOb) :

AC2 = 2Kn(Irr - Io)cc-.............Equation 11 O
En supposant par exemple que Io = IN/5, les équations 8 et 9b peuvent être simplifiées de la manière suivante : Figure 3 - Ac = 14Kn cc.UL................Equation 12 Figure 2- AC2 = 8Kn cc.UL...............Equation 13
La comparaison des gains de tous les mélangeurs donne :

AC = 7 = 16,9 dB..............Equation 14 AC1 AC = 1,75 = 4,86 dB.........Equation 15 AC2
Ainsi, le mélangeur de la figure 3 donne un gain nettement plus élevé que celui des mélangeurs selon l'art antérieur des Figures 1 et 2, pour la même consommation de courant. La différence réelle est même encore plus grande que celle donnée par les équations 14 et 15, car on n'a pas considéré les pertes dans l'étage de sortie cascode replié du mélangeur de la figure 2.

Il y a plusieurs avantages supplémentaires du mélangeur de la Figure 3, à savoir que le noyau mélangeur commute un courant nettement plus faible que les noyaux mélangeurs de l'art antérieur, ce qui conduit à des économies de courant supplémentaires dans les blocs d'oscillateurs locaux, et que l'étage complémentaire d'entrée fournit une linéarité plus élevée et une plage dynamique plus grande que l'étage de source commune d'entrée des mélangeurs de l'art antérieur.

Pour une technologie CMOS de 0,18 microns, on peut supposer que : VDD = 1, 8 V ; UL = 0, 5 V ; CC # 0, 2 ; et Kn 2,51/V. Le remplacement de ces paramètres dans les équations 9a, 12 et 13 permet d'effectuer l'estimation suivante du gain de conversion potentiel des mélangeurs analysés :
ACl= - 6,0 dB ; Ac2 = 6,04 dB ; Ac = 10,9 dB
Si la fréquence intermédiaire (IF) est basse, par exemple inférieure à 10 MHz ou de cet ordre, il est plus avantageux d'utiliser un noyau mélangeur à base de transistors PMOS car ces derniers présentent des propriétés de bruit bien meilleures que celles des transistors NMOS aux basses fréquences où le bruit de scintillation est dominant.

En se référant maintenant à la Figure 4, un second dispositif de circuit mélangeur 40 selon la présente invention comprend un dispositif de circuit transconducteur 41 et un étage mélangeur replié 42. Le circuit transconducteur 41 est le même que le circuit transconducteur de la Figure 3.

L'étage mélangeur replié comprend des premier à quatrième transistors MOS de type P, TP3 à TP6, qui sont branchés comme un

noyau mélangeur à cellule de Gilbert. Les première et seconde sorties du noyau mélangeur sont branchées au potentiel de la masse par une charge respective, les charges consistant chacune en une résistance RL et un condensateur CL branchés en parallèle. Des bornes de sortie à fréquence intermédiaire IFP et IFN sont prévues aux sorties du noyau mélangeur.

Les courants de polarisation dans les charges résistives RL sont :
Io = Ip - IN.............................Equation 16
La consommation de courant totale est de 2IP,
A des fréquences intermédiaires (IF) basses, il est habituel d'utiliser des connexions à courant continu entre les blocs IF et, dans ces cas là, le niveau de courant continu de sortie doit être stable dans les plages de variation de température et de processus, pour qu'on obtienne un fonctionnement convenable. Pour obtenir ce résultat, le courant continu de polarisation Io doit être indépendant de la température mais doit être corrélé avec la valeur de résistance, par exemple par la relation Io EG/R, dans laquelle EG est la tension d'intervalle de bande.

En même temps, on doit compenser la dépendance en température de la transconductance de l'étage d'entrée en la polarisant par un courant directement proportionnel à la température absolue (PTAT), de manière à minimiser les variations de gain en fonction de la température. Ce problème peut être résolu avec succès en utilisant un miroir de courant pour fournir séparément les courants de polarisation suivants dans les transistors PMOS et NMOS :
Ip = Io + IPTAT........................Equation 17
IN = IPTAT..........................Equation 18
Comme Io est normalement beaucoup plus grand que IPTAT, l'étage d'entrée est polarisé principalement par le courant PTAT, ce qui donne des variations de gain minimum, tandis que les niveaux continus de sortie définis par l'Equation 2 sont stables dans les plages de variation de température et de processus.

En sélectionnant une valeur convenable des condensateurs de dérivation CL, on améliore la manipulation de puissance, en particulier lorsque la fréquence intermédiaire (IF) est basse. Dans ce cas, tous les signaux de blocage qui sont séparés du signal RF d'entrée par +/plusieurs IF, sont atténués dans une proportion importante.

En se référant maintenant à la figure 5, un dispositif de circuit mélangeur à réjection d'image 50 selon l'invention comprend d'une façon générale un circuit transconducteur 51, un étage mélangeur replié en phase 52 et un étage mélangeur replié en quadrature 53. Le circuit transconducteur 51 est le même que le circuit transconducteur de la Figure 3. Les étages mélangeurs en phase et en quadrature 52 et 53 sont chacun le même que l'étage mélangeur de la Figure 4. L'étage mélangeur en phase 52 reçoit des signaux d'oscillateur local (LO) en phase ILON et ILOP, et comporte des bornes de sortie en phase IP et IN, tandis que l'étage mélangeur en quadrature 53 reçoit des signaux LO en quadrature QLON et QLOP, et comporte des bornes de sortie en quadrature QP et QN.

Les étages mélangeurs 52 et 53 sont branchés en parallèle entre le circuit transconducteur 51 et le potentiel de la masse. Le branchement des deux étages mélangeurs de cette manière est possible dans la technologie MOS tandis qu'il ne l'est pas dans la technologie bipolaire, du fait que les transistors MOS ont une caractéristique de transfert plus linéaire que les transistors bipolaires, et du fait également que les transistors MOS ne nécessitent pas de courants d'entrée continus d'électrode de grille. Ces propriétés permettent d'obtenir une bonne adaptation des courants continus polarisant les noyaux mélangeurs des étages mélangeurs 52,53.

Le circuit mélangeur à réjection d'image 50 présente de bonnes caractéristiques de linéarité et un gain de conversion élevé, sans avoir un drain de courant élevé. De plus, les harmoniques secondes des signaux d'oscillateur local en quadrature fuyant vers les entrées RF des noyaux mélangeurs, s'annulent l'une l'autre car elles sont déphasées de 180 . Il en résulte une quadrature de phase améliorée des signaux de sortie.

Des expériences ont montré qu'en utilisant IPTAT et Io avec une alimentation de 1,6 à 1,8 V, ainsi qu'avec une fréquence RF de 2,5 GHz et une fréquence IF de 1 MHz, on peut obtenir un gain de 6,7 à 8,1dB sur une plage de températures de -30 à +90 C. Sur cette plage de températures, la tension continue de sortie ne varie que de 2 mV seulement.

Dans un autre mode de réalisation (non représenté), un dispositif de circuit mélangeur à réjection d'image comprend des étages mélangeurs repliés tels que celui de la Figure 3, qu'on appelle VDD.

Dans les revendications, le terme "branchement" doit être compris comme comprenant une connexion réalisée au moyen d'un ou plusieurs éléments ou dispositifs de circuit, en plus d'une connexion effectuée directement.

Claims

REVENDICATIONS 1 ) Dispositif de circuit mélangeur (30), caractérisé en ce qu' il comprend un circuit transconducteur complémentaire (31) branché entre une première borne d'alimentation de tension et une seconde borne d'alimentation de tension, en étant disposé pour fournir, à une sortie, des signaux représentatifs de signaux reçus à une entrée ; et un étage mélangeur (32) comprenant un noyau mélangeur muni de transistors métal-oxyde-semi-conducteur (MOS), l'étage mélangeur (32) étant branché entre la sortie du circuit transconducteur complémentaire (31) et une charge, cette charge étant également connectée à l'une des bornes d'alimentation.
2 ) Dispositif de circuit mélangeur (30) selon la revendication 1, caractérisé en ce que le circuit transconducteur complémentaire (31) est un circuit transconducteur à entrée différentielle et sortie différentielle, dont des première et seconde bornes d'entrée constituent l'entrée et dont des première et seconde bornes de sortie constituent la sortie, le circuit transconducteur complémentaire comprenant : des premier et second transistors MOS (TP1, TP2) d'un premier type de conductivité ; et des troisième et quatrième transistors MOS (TN1, TN2) d'un second type de conductivité, les premier et second transistors étant connectés à la première borne d'alimentation de tension (Vbp), le troisième transistor étant branché entre le premier transistor et la seconde borne d'alimentation (Vbn), et le quatrième transistor étant branché entre le second transistor et la seconde borne d'alimentation, de façon que les premier et troisième transistors soient branchés en série entre les bornes d'alimentation, et de façon que les second et quatrième transistors soient branchés en série entre les bornes d'alimentation, les électrodes de commande des premier et troisième transistors étant connectées à la première borne d'entrée et les électrodes de commande des second et quatrième transistors étant connectées à la seconde borne d'entrée, la première borne de sortie étant connectée au point de connexion des premier et troisième transistors,

<Desc/Clms Page number 13>

tandis que la seconde borne de sortie est connectée au point de connexion des seconde et quatrième bornes de sortie.
3 ) Dispositif de circuit mélangeur (30) selon la revendication 2, caractérisé en ce que le noyau mélangeur est branché entre une charge elle-même connectée à la borne la plus positive des bornes d'alimentation, et les bornes de sortie du circuit transconducteur, en comprenant des transistors MOS du second type de conductivité.
4 ) Dispositif de circuit mélangeur (30) selon la revendication 2, caractérisé en ce que le noyau mélangeur est branché entre une charge elle-même connectée à la borne la plus négative des bornes d'alimentation, et les bornes de sortie du circuit transconducteur, en comprenant des transistors MOS du premier type de conductivité.
5 ) Dispositif de circuit mélangeur selon l'une quelconque des revendications précédentes, caractérisé en ce que le noyau mélangeur est un noyau mélangeur de type à cellule de Gilbert.
6 ) Dispositif de circuit mélangeur selon l'une quelconque des revendications précédentes, caractérisé en ce que la charge comprend une résistance et un condensateur branchés en parallèle.
7 ) Dispositif de circuit mélangeur à réjection d'image, selon l'une quelconque des revendications 2 à 6.
8 ) Dispositif de circuit mélangeur à réjection d'image (50), caractérisé en ce qu' il comprend : un circuit transconducteur complémentaire (51) comportant une entrée différentielle et une sortie différentielle ; et un étage mélangeur en quadrature (53) et un étage mélangeur en phase (52) comprenant chacun des transistors MOS, les étages mélangeurs étant

<Desc/Clms Page number 14>

branchés en parallèle entre la sortie différentielle du circuit transducteur complémentaire, et des charges respectives, ces charges étant également connectées à une borne d'alimentation.
9 ) Dispositif de circuit mélangeur essentiellement tel que représenté et/ou décrit ici en se référant à l'une quelconque des Figures 3 à 5 des dessins ci-joints.
10 ) Dispositif de radiocommunications, caractérisé en ce qu' il comprend un dispositif de circuit mélangeur selon l'une quelconque des revendications précédentes.