FR2813433A1 - Procede de fabrication de substrats a reseau de grilles a billes fines - Google Patents
Procede de fabrication de substrats a reseau de grilles a billes fines Download PDFInfo
- Publication number
- FR2813433A1 FR2813433A1 FR0010952A FR0010952A FR2813433A1 FR 2813433 A1 FR2813433 A1 FR 2813433A1 FR 0010952 A FR0010952 A FR 0010952A FR 0010952 A FR0010952 A FR 0010952A FR 2813433 A1 FR2813433 A1 FR 2813433A1
- Authority
- FR
- France
- Prior art keywords
- copper layer
- photosensitive coating
- layer
- support
- soldering metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010410 layer Substances 0.000 title claims abstract description 44
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 37
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 37
- 239000010949 copper Substances 0.000 title claims abstract description 37
- 239000011247 coating layer Substances 0.000 title claims abstract description 23
- 239000011248 coating agent Substances 0.000 title claims abstract description 12
- 238000000576 coating method Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000002184 metal Substances 0.000 title abstract description 8
- 229910052751 metal Inorganic materials 0.000 title abstract description 8
- 238000005476 soldering Methods 0.000 title abstract 7
- 238000005406 washing Methods 0.000 title abstract 3
- 238000009713 electroplating Methods 0.000 claims abstract description 8
- 229920001721 polyimide Polymers 0.000 claims abstract description 5
- 239000013043 chemical agent Substances 0.000 claims abstract description 4
- 238000005530 etching Methods 0.000 claims abstract description 4
- 238000004070 electrodeposition Methods 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 11
- 229910000679 solder Inorganic materials 0.000 claims description 7
- 239000004952 Polyamide Substances 0.000 claims description 4
- 229920002647 polyamide Polymers 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000002386 leaching Methods 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 claims description 3
- 239000011324 bead Substances 0.000 claims 1
- 238000000034 method Methods 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000007747 plating Methods 0.000 description 4
- 239000011135 tin Substances 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910000978 Pb alloy Inorganic materials 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electroplating Methods And Accessories (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Un procédé de fabrication de substrats comprend les étapes d'utilisation d'une couche (21) comme support, d'électrodéposition d'une couche de cuivre mince puis d'une couche épaisse (23), d'application de couches photosensibles sur les deux faces du support, de montage de deux masques avec des pistes de circuit à transmission optique, de traitement du support par exposition puis développement, pour retirer les couches photosensibles alignées avec la piste, pour former des pistes en cavité sur les couches photosensibles, d'électrodéposition d'une couche de cuivre (27) sur le support, pour former une autre couche sur la couche (23), de gravure du dessous du support pour en retirer la piste en cavité supérieure, de revêtement de la couche (27) sur la piste en cavité supérieure par un matériau métallique de soudure (29) pour réaliser un sommet, de lessivage chimique des couches photosensibles, et de retrait du surplus de couche (23), pour qu'il reste les lignes de circuit (3) et le matériau (29).
Description
<Desc/Clms Page number 1>
PROCEDE DE FABRICATION DE SUBSTRATS A RESEAU DE GRILLES A BILLES FINES La légèreté, la minceur et la petite taille sont des exigences pour les dispositifs électroniques portatifs, et, par conséquent, des substrats à réseau de grilles à billes fines sont largement utilisés dans ces dispositifs pour atteindre ces buts. Le procédé classique de fabrica- tion d'un réseau de grilles à billes fines rentre dans deux catégories, à savoir l'électrodéposition électrolytique et l'électrodéposition chimique.
PROCEDE DE FABRICATION DE SUBSTRATS A RESEAU DE GRILLES A BILLES FINES La légèreté, la minceur et la petite taille sont des exigences pour les dispositifs électroniques portatifs, et, par conséquent, des substrats à réseau de grilles à billes fines sont largement utilisés dans ces dispositifs pour atteindre ces buts. Le procédé classique de fabrica- tion d'un réseau de grilles à billes fines rentre dans deux catégories, à savoir l'électrodéposition électrolytique et l'électrodéposition chimique.
Le procédé d'électrodéposition électrolytique comprend les étapes suivantes a. l'utilisation d'un film de polyimide comme support 11 ; b. la formation d'une couche de cuivre mince 12 sur le support 11 par électrodéposition ; c. la formation d'une couche de cuivre épaisse 13 (qui est plus épaisse que la couche de cuivre mince 12) sur la couche de cuivre mince 12 par électrodéposition ; d. le revêtement des surfaces supérieure et infé- rieure du support 11 à l'aide d'une couche de matériau pho- tosensible 14 ; e. le montage d'un masque 15 avec une piste de circuit à transmission optique 151 sur chacune des faces supérieure et inférieure du support 11, puis le traitement
<Desc/Clms Page number 2>
du support par un traitement d'exposition ; f. le traitement du support 11 par un traitement de développement afin de retirer le matériau photosensible aligné avec la piste de circuit 151, de façon à former par conséquent un dessin de piste de circuit électrique en ca- vité ; g. la formation d'une couche de cuivre 16 sur la surface supérieure du support 11 par électrodéposition, de telle sorte que la couche de cuivre 16 revête la couche de cuivre 13, de façon à former la piste de circuit électrique en cavité avec une surface supérieure à niveau avec la cou- che de matériau photosensible 14 ; h. la gravure du dessous du support 11 de façon à retirer le film de polyimide aligné avec la piste de cir- cuit du masque 15 ; i. le lessivage du matériau photosensible à l'aide de produits chimiques ; j. le retrait de la couche de cuivre en surplus 13, de façon à faire rester les lignes de circuit 19 et les lignes d'électrodéposition 17 (voir figure 1k) ; et k. la connexion des lignes d'électrodéposition 17 à des électrodes positive et négative d'un dispositif d'électrodéposition de façon à produire un revêtement de couche métallique 18 en nickel, en or, ou analogue, sur les lignes de circuit 19.
Bien que le processus d'électrodéposition élec- trolytique puisse procurer des circuits plus épais et per- mettre à un fabriquant de sélectionner l'un parmi un cer- tain nombre de métaux de façon à revêtir le circuit en cui- vre, les lignes d'électrodéposition 17 resteront, provo- quant souvent par conséquent un retard dans la transmission de signaux à grande vitesse, produisant du bruit, et atté- nuant l'énergie du signal.
Le procédé d'électrodéposition chimique peut former un revêtement additionnel de nickel, d'or, d'étain,
<Desc/Clms Page number 3>
ou analogue, pour couvrir les lignes d'électrodéposition sur le circuit, mais l'épaisseur du revêtement est limitée. Par conséquent, il n'existe pas de procédé qui puisse pro- curer un circuit épais sans lignes d'électrodéposition.
Par conséquent, un objet de la présente inven- tion est de procurer un procédé de fabrication de substrats à réseau de grilles à billes fines.
Les figures la, lb, 1c, 1d, 1e, If, 1g, 1h, 1i, 1j et 1k illustrent le procédé d'électrodéposition électro- lytique de fabrication de substrats à réseau de grilles à billes fines classique ; la figure 11 est une vue en perspective de la figure If ; les figures 2a, 2b, 2c, 2d, 2e, 2f, 2g, 2h, 2i, 2j et 2k illustrent le procédé de fabrication de substrats à réseau de grilles à billes fines ; et la figure 21 est une vue en perspective de la figure 2f.
Le procédé de fabrication de substrats à réseau de grilles à billes fines selon la présente invention com- prend les étapes suivantes (voir les figures 2a à 2k) a. l'utilisation d'une couche de film de polya- mide 21 comme support 2, b. l'électrodéposition d'une couche de cuivre mince 22 sur le film de polyamide 21 ; c. l'électrodéposition d'une couche de cuivre épaisse 23 sur la couche de cuivre mince 22 pour constituer un support pour l'électrodéposition par la suite ; d. l'application de couches de revêtement photo- sensibles 24 et 25 d'épaisseur appropriée sur le dessus et le dessous du support 2 ; e. le montage d'un masque 26 avec des pistes de circuit à transmission optique 261 sur chacun parmi. le des- sus et le dessous du support 2, puis le traitement du sup- port 2 par un traitement d'exposition ;
<Desc/Clms Page number 4>
f . le traitement du support 2 par un traitement de développement de façon à retirer les couches de revête- ment photosensibles 24 et 25 alignées avec la piste de cir- cuit 261, de façon à former par conséquent des pistes de circuit en cavité 241 et 251 sur les couches de revêtement photosensibles 24 et 25 ; g. l'électrodéposition d'une couche de cuivre 27 sur le dessus du support 2, de façon à former par consé- quent une couche de cuivre additionnelle sur la couche de cuivré 23 avec un dessus légèrement plus bas que celui de la couche de revêtement photosensible 24 ; h. la gravure du dessous du support 2 de façon à retirer la piste de circuit en cavité 251 sur le dessous, c'est-à-dire pour retirer le film de polyimide 21 qui n'est pas recouvert par la couche de revêtement photosensible 25 ; i. le revêtement de la couche de cuivre 27 sur la piste de circuit en cavité 241 par un matériau métalli- que de soudure 29 (tel qu'un alliage d'étain et de plomb, 63 Sn/37 Pb) de façon à mettre le dessus du matériau métal- lique de soudure 29 à niveau avec le dessus de la couche de revêtement photosensible 24 ; j. le lessivage des couches de revêtement photo- sensibles 24 et 25 à l'aide d'un agent chimique ; 1. le retrait de la couche de cuivre en surplus 23, de façon à faire rester les lignes de circuit 3 (voir figure 2k) et le matériau métallique de soudure 29.
Finalement, des billes d'étain sont disposées sur le matériau métallique de soudure 29, de telle sorte qu'il soit inutile de maintenir des lignes d'électro- déposition pour revêtir les lignes de circuit de nickel ou d'or. Les lignes d'électrodéposition pour revêtir la couche de cuivre 23 à l'aide de la couche de cuivre 27 sont reti- rées avec la couche de cuivre 23 lors de l'étape k du pro- cédé. Par conséquent, la présente invention peut procurer
<Desc/Clms Page number 5>
un substrat à réseau de grilles à billes fines avec des li- gnes de circuit plus épaisses sans laisser subsister de li- gnes d'électrodéposition.
<Desc/Clms Page number 6>
Claims (1)
1. Procédé de fabrication de substrats à réseau de billes fines, caractérisé en ce qu' il comprend les éta- pes suivantes a. l'utilisation d'une couche de film de polyi- mide (21) comme support (2) ; b. l'électrodéposition d'une couche de cuivre mince (22) sur ledit film de polyimide (21) ; c. l'électrodéposition d'une couche de cuivre épaisse (23) sur ladite couche de cuivre mince (22) pour constituer un support pour l'électrodéposition ultérieure ; d. l'application d'une première couche de revê- tement photosensible (24) sur le dessus dudit support (2) et d'une deuxième couche de revêtement photosensible (25) sur le dessous dudit support (2) ; e. le montage de deux masques (26) avec des pis- tes de circuit à transmission optique (261) sur deux faces dudit support (2), puis le traitement dudit support (2) par un traitement d'exposition ; f. le traitement dudit support (2) par un trai- tement de développement de façon à retirer lesdites couches de revêtement photosensibles (24, 25) alignées avec ladite piste de circuit (261), de façon à former par conséquent une première piste de circuit en cavité (241) sur ladite première couche de revêtement photosensible (24) et une deuxième piste de circuit en cavité (251) sur ladite deuxième couche de revêtement photosensible (25) ; g. l'électrodéposition d'une couche de cuivre (27) sur le dessus dudit support (2), de façon à former par conséquent une couche de cuivre additionnelle sur ladite couche de cuivre épaisse (23) avec un sommet légèrement plus bas que celui de ladite première couche de revêtement photosensible (24) ; h. la gravure du dessous dudit support (2) de façon à retirer ladite deuxième piste de circuit en cavité
<Desc/Clms Page number 7>
(251) sur celui-ci, c'est-à-dire de façon à retirer ledit film de polyamide (21) qui n'est pas recouvert par ladite deuxième couche de revêtement photosensible (25) ; i. le fait de revêtir ladite couche de cuivre (27) sur ladite première piste de circuit en cavité (241) d'un matériau métallique de soudure (29) de façon à consti- tuer un sommet avec ledit matériau métallique de soudure (29) à niveau avec le sommet de ladite couche de revêtement photosensible (24) ; ' j. le lessivage desdites couches de revêtement photosensibles (24, 25) avec un agent chimique ; k. le retrait de la couche de cuivre en surplus (23), de façon à ce qu'il reste les lignes de circuit (3) et ledit matériau métallique de soudure (29).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0010952A FR2813433A1 (fr) | 2000-08-25 | 2000-08-25 | Procede de fabrication de substrats a reseau de grilles a billes fines |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0010952A FR2813433A1 (fr) | 2000-08-25 | 2000-08-25 | Procede de fabrication de substrats a reseau de grilles a billes fines |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2813433A1 true FR2813433A1 (fr) | 2002-03-01 |
Family
ID=8853740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0010952A Pending FR2813433A1 (fr) | 2000-08-25 | 2000-08-25 | Procede de fabrication de substrats a reseau de grilles a billes fines |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2813433A1 (fr) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5843806A (en) * | 1997-11-24 | 1998-12-01 | Compeq Manufacturing Company Limited | Methods for packaging tab-BGA integrated circuits |
| US6274491B1 (en) * | 2000-08-11 | 2001-08-14 | Orient Semiconductor Electronics Limited | Process of manufacturing thin ball grid array substrates |
-
2000
- 2000-08-25 FR FR0010952A patent/FR2813433A1/fr active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5843806A (en) * | 1997-11-24 | 1998-12-01 | Compeq Manufacturing Company Limited | Methods for packaging tab-BGA integrated circuits |
| US6274491B1 (en) * | 2000-08-11 | 2001-08-14 | Orient Semiconductor Electronics Limited | Process of manufacturing thin ball grid array substrates |
Non-Patent Citations (1)
| Title |
|---|
| YAMADA H ET AL: "A FINE PITCH AND HIGH ASPECT RATIO BUMP FABRICATION PROCESS FOR FLIP-CHIP INTERCONNECTION", 1995 JAPAN IEMT SYMPOSIUM. PROCEEDINGS OF THE 1995 JAPAN INTERNATIONALELECTRONIC MANUFACTURING TECHNOLOGY SYMPOSIUM. OMIYA, DEC. 4 - 6, 1995, PROCEEDINGS OF THE (JAPAN) INTERNATIONAL ELECTRONIC MANUFACTURING TECHNOLOGY SYMPOSIUM, NEW YORK, IEEE, US, 4 December 1995 (1995-12-04), pages 121 - 124, XP000686760, ISBN: 0-7803-3623-2 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7384531B1 (en) | Plated ground features for integrated lead suspensions | |
| JP3618997B2 (ja) | 電子回路上に金属スタンドオフを作成する方法 | |
| JP3760731B2 (ja) | バンプ付き配線回路基板及びその製造方法 | |
| US6562250B1 (en) | Method for manufacturing wiring circuit boards with bumps and method for forming bumps | |
| TW201025529A (en) | Substrate structure and manufacturing method thereof | |
| CN115036390A (zh) | 高宽比增大型焊点柱的制备方法、电子器件与红外探测器 | |
| FR2813433A1 (fr) | Procede de fabrication de substrats a reseau de grilles a billes fines | |
| US5200300A (en) | Methods for forming high density multi-chip carriers | |
| KR101039774B1 (ko) | 인쇄회로기판 제조를 위한 범프 형성 방법 | |
| US9041166B2 (en) | Manufacturing method of circuit structure | |
| US6274491B1 (en) | Process of manufacturing thin ball grid array substrates | |
| US6800816B2 (en) | Wiring circuit board having bumps and method of producing same | |
| US5773198A (en) | Method of forming high resolution circuitry by depositing a polyvinyl alcohol layer beneath a photosensitive polymer layer | |
| JP4925881B2 (ja) | スルーホールフィリング方法 | |
| TWI603654B (zh) | 電路板與其製作方法 | |
| KR20020010246A (ko) | 씬 볼 그리드 어레이 기판의 제조방법 | |
| US20070148970A1 (en) | Method of fabricating circuitry without conductive circle | |
| TWI461134B (zh) | 載板結構及其製作方法 | |
| JP4386827B2 (ja) | 配線回路基板の製造方法 | |
| JP6494716B2 (ja) | 回路基板およびその製造方法 | |
| TWI620484B (zh) | 線路板結構及其製造方法 | |
| JP2001345540A (ja) | 回路配線の形成法 | |
| JPH01243555A (ja) | 半導体装置の製造方法 | |
| CN108401361B (zh) | 电路板与其制作方法 | |
| JP4792761B2 (ja) | 抵抗素子の形成方法 |