FR2812983A1 - Procede pour augmenter la frequence limite dans des bascules bistables - Google Patents
Procede pour augmenter la frequence limite dans des bascules bistables Download PDFInfo
- Publication number
- FR2812983A1 FR2812983A1 FR0110637A FR0110637A FR2812983A1 FR 2812983 A1 FR2812983 A1 FR 2812983A1 FR 0110637 A FR0110637 A FR 0110637A FR 0110637 A FR0110637 A FR 0110637A FR 2812983 A1 FR2812983 A1 FR 2812983A1
- Authority
- FR
- France
- Prior art keywords
- transistors
- current
- circuit
- capacity
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
- H03K3/2885—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit the input circuit having a differential configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Selon ce procédé pour augmenter la fréquence limite d'une bascule bistable, qui comporte au moins un circuit de réglage (SG) comprenant deux transistors (T3, T4), et au moins un circuit de maintien (HG) comprenant au moins deux transistors (T5, T6) et dans lequel l'organe de réglage (SG) règle au moyen d'un premier courant un état logique de la bascule bistable, qui est maintenu par le circuit de maintien au moyen d'un second courant, on adapte la capacité à véhiculer le courant des transistors (T3, T4) de l'organe de réglage (SG) à la valeur du premier courant, et on adapte la capacité à véhiculer le courant des transistors (T5, T6) du circuit de maintien (HG) à la valeur du second courant.Application notamment aux circuits à bascules bistables pour le traitement de signaux logiques.
Description
La présente invention concerne un procédé pour augmenter la fréquence
limite d'une bascule bistable, qui comporte au moins un circuit de réglage comprenant deux transistors, et au moins un circuit de maintien comprenant au moins deux transistors et dans lequel l'organe de réglage règle au moyen d'un premier courant un état logique de la bascule bistable, qui est maintenu par le circuit de
maintien au moyen d'un second courant.
Les circuits comportant des bascules bistables sont utilisés dans le domaine du traitement numérique des signaux pour la mémorisation d'états logiques. Ils sont constitués par un circuit de réglage qui prend l'état logique appliqué à son entrée et le délivre à sa sortie à des fins d'évaluation, et par un circuit de maintien, qui maintient l'état réglé. A partir d'un circuit série formé de plusieurs bascules bistables, on peut utiliser un générateur de cadence (horloge) pour former ce qu'on appelle notamment des diviseurs de fréquence ou des étages diviseurs. En particulier dans le domaine de la communication sans fil GSM, ISM, le traitement de fréquences de plus en plus élevées requiert des étages diviseurs qui travaillent à quelques gigahertz. En raison du développement vers des fréquences plus élevées, des exigences accrues sont imposées aux transistors utilisés dans les bascules bistables, au niveau de leurs fréquences limites, qui doivent être également approximativement au double de la fréquence maximale du diviseur. En raison des exigences plus élevées de fréquence, le procédé de fabrication des transistors est nettement plus onéreux et coûteux. La fréquence limite d'un seul circuit à bascule bistable résulte du temps de transit de signaux à l'intérieur du circuit. Il est déterminé essentiellement par le produit de la résistance de charge par la capacité dans la ligne de sortie de la bascule bistable et on peut considérer d'une manière tout-à- fait générale ce circuit comme un filtre passe-bas. Pour une résistance de charge donnée un courant suffisamment intense doit pouvoir être transmis par les transistors du circuit en fonction de la valeur de la capacité, qui doit être transférée lors d'une modification de l'état logique. Si ce n'est pas le cas, il apparaît des effets de courant fort et la fréquence limite
de la bascule bistable diminue fortement.
Dans le cas du procédé connu dans l'état de la technique, par exemple d'après M. Wurzer et al. ISSCC 2000, San Francisco, les transistors utilisés dans les circuits de réglage et dans les circuits de maintien sont dimensionnés en fonction des pointes maximales de courant apparaissant dans les circuits de réglage, pour éviter des
effets de courant fort.
Un inconvénient du procédé connu jusqu'alors est que les différentes exigences électriques imposées au circuit de réglage et au circuit de maintien ne sont pas pris en compte et que par conséquent les capacités des
transistors, reliées à la surface, ne sont pas optimisées.
Etant donné que ces capacités doivent être déchargées dans les lignes de sortie de la bascule bistable lors de chaque variation de l'état logique, ceci influe d'une manière
défavorable sur la fréquence limite de la bascule bistable.
La présente invention a pour but d'indiquer un procédé, qui augmente la fréquence limite de bascules bistables et qui peut est réalisé simultanément d'une
manière simple et à bon marché.
Le problème indiqué précédemment est résolu grâce au fait qu'on adapte la capacité à véhiculer le courant des transistors de l'organe de réglage à la valeur du premier courant, et qu'on adapte la capacité à véhiculer le courant des transistors du circuit de maintien à la valeur du
second courant.
Selon une caractéristique de l'invention, l'adaptation de la capacité à véhiculer le courant des transistors est exécutée au moyen du dimensionnement des transistors. Selon une caractéristique de l'invention, les transistors du circuit de maintien sont réalisés avec des dimensions plus faibles que les transistors du circuit de réglage. Le coeur même de l'invention consiste à adapter, dans une bascule bistable, la capacité à véhiculer le courant des transistors à circuit de maintien séparément de
la capacité à véhiculer le courant d'un circuit de réglage.
Le rôle du circuit de réglage est de transmettre l'état logique appliqué à une entrée, au moyen d'un premier courant à une sortie de la bascule bistable. Si l'état logique à l'entrée varie, l'intensité du premier courant varie également à la sortie. Il est avantageux que le courant produise au moyen d'un élément de charge une chute de tension qui correspond aux états logiques. Le rôle du circuit de maintien est de maintenir l'état logique réglé
par le circuit de réglage, à l'aide d'un second courant.
Dans la mesure o l'état logique à l'entrée du circuit de réglage coïncide avec l'état déjà présent à la sortie, les deux courants sont identiques, c'est-à-dire que l'exigence concernant la capacité à véhiculer le courant des transistors du circuit de réglage et des transistors du circuit de maintien sont égales dans le cas du fonctionnement statique. Si la logique à l'entrée varie, l'intensité du premier courant doit être modifiée par le circuit de réglage. Cela signifie que dans le cas du fonctionnement dynamique, les capacités présentes à la sortie des circuits de réglage doivent être déchargées par les transistors du circuit de réglage. A cet effet, un courant supplémentaire est nécessaire par rapport au cas du fonctionnement statique. C'est pourquoi, la capacité à véhiculer le courant des transistors du circuit de réglage est supérieure à la capacité à véhiculer le courant des transistors du circuit de maintien. Etant donné que la valeur de la capacité à véhiculer le courant dans les transistors est proportionnelle à leur capacité, la contribution des transistors à la capacité à la sortie de la bascule bistable diminue comparativement à l'état de la technique connue jusqu'alors et par conséquent il apparaît
un accroissement de la fréquence limite.
De préférence, le calcul de la capacité nécessaire à véhiculer le courant est exécuté à l'aide d'une simulation des éléments de circuit, avant que le circuit soit réalisé au moyen d'un processus de fabrication. Les exigences imposées à la capacité à véhiculer le courant sont atteintes au moyen du dimensionnement des transistors pendant la phase de conception, et ce de préférence au moyen d'un calibrage de la surface des types de transistors utilisés pour un montage à bascules bistables. Conformément aux exigences purement statiques, on donne aux transistors du circuit de maintien des dimensions plus faibles qu'aux transistors du circuit de réglage. Etant donné que les capacités spécifiques des transistors sont proportionnelles à la surface des transistors, il résulte de la réduction de la surface des transistors une réduction de la capacité par
rapport à l'état actuel de la technique connu jusqu'alors.
Un autre avantage réside dans le fait que lors de la fabrication d'un montage intégré de bascule bistable, on
peut réduire la surface de la plaquette.
Ci-après d'autres caractéristiques et avantages de
la présente invention ressortiront de la description donnée
ci-après prise en référence au dessin annexé, dont la figure unique représente un schéma-bloc de l'exemple de
réalisation d'une bascule bistable.
Le problème du montage de bascule bistable représenté sur la figure 1 est de mémoriser l'état numérique appliqué à une entrée IN, IN et de délivrer cet état à une sortie OUT, OUT pour un traitement ultérieur. A cet effet la bascule bistable possède une source de courant IQ, qui se situe entre un potentiel de référence et un élément de cadencement D. D'autre part l'élément de cadencement D est relié à un circuit de réglage SG et à un circuit de maintien HG et possède une entrée CLK et une entrée supplémentaire CLK. L'organe de réglage SG possède, en dehors de l'entrée IN et de l'entrée complémentaire IN
également la sortie OUT et la sortie complémentaire OUT.
Chacune des deux sorties OUT et OUT est reliée séparément par l'intermédiaire d'une résistance R1 et d'une résistance R2 d'un élément de charge L à un potentiel d'alimentation et à une première borne et à une seconde borne du circuit
de maintien HG.
Dans l'exemple de réalisation représenté, l'élément de cadencement D comprend un premier transistor Tl et un second transistor T2, dont les émetteurs sont reliés en commun à la source de courant IQ. La base du transistor Tl est relie entre CLK et la base du transistor T2 reliée à l'entrée CLK. En outre le collecteur du transistor Tl est relié aux deux émetteurs d'un premier transistor T3 et d'un second transistor T4 du circuit de réglage SG. De façon correspondante le collecteur du transistor T2 est connecté aux deux émetteurs d'un transistor T5 et d'un transistor T6 du circuit de maintien HG. En ce qui concerne le circuit de réglage SG, la base du transistor T3 est reliée à l'entrée IN et la base du transistor T4 est reliée à l'entrée IN, tandis que le collecteur du transistor T3 est relié à la sortie OUT et que le collecteur du transistor T4 est relié à la sortie OUT. En ce qui concerne le circuit de maintien HG, la base du transistor T5 et le collecteur du transistor T6 sont reliés à la ligne de sortie OUT et la base du transistor T6 est reliée, conjointement avec le collecteur
du transistor T5 à la ligne de sortie OUT.
Le point de sortie pour la description du
fonctionnement est formé par l'élément de cadencement D. Il découple la source de courant IQ vis-à-vis du circuit de réglage SG et le circuit de maintien HG. Si l'entrée CLK est placée au niveau "bas", la totalité du courant traverse le circuit de maintien HG, étant donné que l'entrée CLK est située au niveau "haut". De façon correspondante la totalité du courant traverse le circuit de réglage SG lorsque l'entrée CLK est au niveau "haut". Lorsque le potentiel "haut" présent à l'entrée CLK est au niveau, le circuit de réglage SG devient transparent, c'est-à-dire que l'état logique respectif présent sur l'entrée IN est reproduit avec inversion, sous l'effet d'une chute de tension dans l'élément de charge L, dans la ligne de sortie OUT. Si le potentiel passe du niveau "haut" au niveau "bas" au niveau de l'entrée CLK, le circuit de maintien HG prend
l'état logique réglé par le circuit de réglage SG.
Etant donné que dans l'état statique, le courant de la source de courant IQ circule complètement soit dans l'un des transistors T3 et T4 du circuit de réglage SG, soit dans l'un des transistors T5 et T6 du circuit de maintien HG, les quatre transistors T3 à T6 doivent posséder la même capacité à véhiculer le courant, pour le cas statique. Au contraire un changement de potentiel devant être réalisé par les transistors T3 et T4 du circuit de réglage SG, au niveau des sorties OUT et OUT peut être décrit uniquement dans le cas d'un mode de fonctionnement dynamique. En fonction du sens de modification de l'état logique, le transistor T3 ou le transistor T4 doit décharger à cet effet la même capacité dans les lignes de sortie OUT et OUT, tandis que les transistors T5 et T6 du circuit de maintien HC n'exécutent aucune modification et par conséquent doivent être considérés d'une manière purement statique. Mais de ce fait il faut agrandir la géométrie des transistors T3 et T4. pour traiter les pointes de courant, qui apparaissent lors du changement de l'état logique et qui sont proportionnelles à la valeur des capacités présentes dans les lignes de sortie OUT et OUT. La capacité respective se compose des capacités des voies conductrices, de la capacité de la résistance de charge L, des capacités internes des couches des blocage des transistors T3 à T6 ainsi que de la capacité d'entrée de l'étage suivant qui est raccordé à la ligne de sortie OUT ou à la ligne de sortie OUT. Si on augmente la taille uniquement des transistors T3 et T4 du circuit de réglage SG, pour satisfaire aux exigences dynamiques, la contribution supplémentaire aux capacités internes des transistors diminue de moitié par rapport à l'état de la technique connu jusqu'alors. Etant donné que le temps de propagation des signaux dans la bascule bistable est proportionnel au produit de la capacité totale par la valeur de la résistance de charge L, la fréquence limite de la bascule bistable augmente par conséquent ou bien, pour une fréquence prédéterminée, la consommation de courant de la bascule bistable diminue par rapport à l'état de la
technique connu jusqu'alors.
Des études des déposants ont révélé un accroissement de la vitesse limite lors de 10 % pour un circuit à bascule bistable. Inversement dans des étages diviseurs, qui travaillent dans la gamme de 5 GHz, on
obtient un accroissement de la fréquence limite de 100 MHz.
On obtient également un accroissement plus important de la fréquence limite pour les transistors qui possèdent une
capacité spécifique interne plus élevée.
Claims (3)
1. Procédé pour augmenter la fréquence limite d'une bascule bistable, qui comporte au moins un circuit de réglage (SG) comprenant deux transistors (T3, T4), et au moins un circuit de maintien (HG) comprenant au moins deux transistors (T5, T6) et dans lequel l'organe de réglage (SG) règle au moyen d'un premier courant un état logique de la bascule bistable, qui est maintenu par le circuit de maintien au moyen d'un second courant, caractérisé en ce - qu'on adapte la capacité à véhiculer le courant des transistors (T3, T4) de l'organe de réglage (SG) à la valeur du premier courant, et - qu'on adapte la capacité à véhiculer le courant des transistors (T5, T6) du circuit de maintien (HG) à la
valeur du second courant.
2. Procédé selon la revendication 1, caractérisé en ce que l'adaptation de la capacité à véhiculer le courant des transistors (T3, T4, T5, T6) est exécutée au
moyen du dimensionnement des transistors (T3, T4, T5, T6).
3. Procédé selon l'une quelconque des
revendications 1 et 2, caractérisé en ce que les
transistors (T5, T6) du circuit de maintien (HG) sont réalisés avec des dimensions plus faibles que les
transistors (T3, T4) du circuit de réglage (SG).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10038905A DE10038905C2 (de) | 2000-08-09 | 2000-08-09 | Verfahren zur Erhöhung der Grenzfrequenz bei Flip-Flops |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2812983A1 true FR2812983A1 (fr) | 2002-02-15 |
| FR2812983B1 FR2812983B1 (fr) | 2005-10-21 |
Family
ID=7651877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0110637A Expired - Fee Related FR2812983B1 (fr) | 2000-08-09 | 2001-08-09 | Procede pour augmenter la frequence limite dans des bascules bistables |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6486720B2 (fr) |
| DE (1) | DE10038905C2 (fr) |
| FR (1) | FR2812983B1 (fr) |
| GB (1) | GB2367963B (fr) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004040301A (ja) * | 2002-07-01 | 2004-02-05 | Nec Corp | スタティック型フリップフロップ回路 |
| DE602004023845D1 (de) | 2003-06-27 | 2009-12-10 | Selex Sensors & Airborne Sys | Enzbereiches von verriegelungsschaltungen |
| JP2006203762A (ja) * | 2005-01-24 | 2006-08-03 | Nec Electronics Corp | フリップフロップ回路および半導体装置 |
| WO2012141008A1 (fr) * | 2011-04-11 | 2012-10-18 | 日本電気株式会社 | Circuit intégré à semi-conducteurs |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5063311A (en) * | 1990-06-04 | 1991-11-05 | Motorola, Inc. | Programmable time delay circuit for digital logic circuits |
| US5877642A (en) * | 1995-11-17 | 1999-03-02 | Nec Corporation | Latch circuit for receiving small amplitude signals |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2455125C2 (de) * | 1974-11-21 | 1982-05-19 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Frequenzteilerstufe |
| JPS62222712A (ja) * | 1986-03-25 | 1987-09-30 | Toshiba Corp | フリツプフロツプ回路 |
| US4777388A (en) * | 1986-04-24 | 1988-10-11 | Tektronix, Inc. | Fast latching flip-flop |
| JPS6360623A (ja) * | 1986-08-29 | 1988-03-16 | Mitsubishi Electric Corp | フリツプフロツプ回路 |
| US5434523A (en) * | 1994-04-05 | 1995-07-18 | Motorola, Inc. | Circuit and method for adjusting a pulse width of a signal |
| JP2713167B2 (ja) * | 1994-06-14 | 1998-02-16 | 日本電気株式会社 | 比較器 |
| JP3229164B2 (ja) | 1994-07-28 | 2001-11-12 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ラッチ回路 |
| JP2933022B2 (ja) * | 1996-08-02 | 1999-08-09 | 日本電気株式会社 | フリップフロップ回路 |
| JP3508085B2 (ja) * | 1997-04-25 | 2004-03-22 | 日本プレシジョン・サーキッツ株式会社 | Ｄ型フリップフロップ回路 |
| JPH10229329A (ja) * | 1997-02-14 | 1998-08-25 | Nippon Telegr & Teleph Corp <Ntt> | フリップフロップ回路 |
| JPH10229328A (ja) * | 1997-02-17 | 1998-08-25 | Ricoh Co Ltd | 半導体集積回路 |
| JP3715066B2 (ja) * | 1997-03-25 | 2005-11-09 | 三菱電機株式会社 | 電流モードロジック回路 |
| JP3028070B2 (ja) * | 1997-03-27 | 2000-04-04 | 日本電気株式会社 | 電圧制御発振器 |
-
2000
- 2000-08-09 DE DE10038905A patent/DE10038905C2/de not_active Expired - Fee Related
-
2001
- 2001-08-09 US US09/925,904 patent/US6486720B2/en not_active Expired - Fee Related
- 2001-08-09 FR FR0110637A patent/FR2812983B1/fr not_active Expired - Fee Related
- 2001-08-09 GB GB0119452A patent/GB2367963B/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5063311A (en) * | 1990-06-04 | 1991-11-05 | Motorola, Inc. | Programmable time delay circuit for digital logic circuits |
| US5877642A (en) * | 1995-11-17 | 1999-03-02 | Nec Corporation | Latch circuit for receiving small amplitude signals |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10038905A1 (de) | 2002-03-14 |
| GB2367963B (en) | 2004-09-22 |
| FR2812983B1 (fr) | 2005-10-21 |
| GB2367963A (en) | 2002-04-17 |
| US20020024369A1 (en) | 2002-02-28 |
| US6486720B2 (en) | 2002-11-26 |
| DE10038905C2 (de) | 2003-04-17 |
| GB0119452D0 (en) | 2001-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0562904B1 (fr) | Procédé et dispositif de réglage de retard à plusieurs gammes | |
| FR2731570A1 (fr) | Circuit logique a etage differentiel | |
| FR2753579A1 (fr) | Circuit electronique pourvu d'un dispositif de neutralisation | |
| EP0872959B1 (fr) | Diviseur de fréquence à faible bruit. | |
| FR2798791A1 (fr) | Convertisseur numerique-analogique en courant | |
| FR2516723A1 (fr) | Dispositif a circuits integres a semi-conducteurs | |
| FR2812983A1 (fr) | Procede pour augmenter la frequence limite dans des bascules bistables | |
| EP1380913A1 (fr) | Régulateur de tension linéaire | |
| WO2007000387A1 (fr) | Commutateur de courant a paire differentielle de transistors alimente par une faible tension vcc | |
| EP0723160A1 (fr) | Circuit de détection de tension compensé en technologie et en température | |
| EP2997657B1 (fr) | Systeme de generation d'un signal analogique | |
| EP1071213A1 (fr) | Commande d'un transistor MOS de puissance | |
| FR2815198A1 (fr) | Circuit a verrouillage de phase | |
| EP3667915A1 (fr) | Circuit retardateur | |
| FR2477802A1 (fr) | Circuit d'amplification | |
| FR2792474A1 (fr) | Circuit de sortie de signal numerique | |
| EP0042641A1 (fr) | Démodulateur de fréquence utilisant un circuit à retard variable avec la fréquence reçue | |
| FR2758919A1 (fr) | Circuit de modulation de frequence d'un oscillateur a quartz | |
| FR2575013A1 (fr) | Porte logique a coincidence, et circuits logiques sequentiels mettant en oeuvre cette porte a coincidence | |
| EP2112756B1 (fr) | Dispositif de génération d'une tension d'entree regulée d'une unité électrique | |
| FR2574231A1 (fr) | Circuit limiteur d'excursion des tensions logiques, et circuit logique comportant un tel limiteur d'excursion | |
| FR2822993A1 (fr) | Procede pour accroitre la gamme de tensions d'alimentation d'un circuit integre | |
| FR2830141A1 (fr) | Procede pour produire un signal limite dans le temps | |
| EP0835550B1 (fr) | Comparateur de phase sans zone morte | |
| CH694541A5 (fr) | Oscillateur du type RC configurable. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20100430 |