FR2811167A1 - Procede et dispositif de synthese de frequence utilisant une boucle a phase asservie fractionnaire - Google Patents
Procede et dispositif de synthese de frequence utilisant une boucle a phase asservie fractionnaire Download PDFInfo
- Publication number
- FR2811167A1 FR2811167A1 FR0008495A FR0008495A FR2811167A1 FR 2811167 A1 FR2811167 A1 FR 2811167A1 FR 0008495 A FR0008495 A FR 0008495A FR 0008495 A FR0008495 A FR 0008495A FR 2811167 A1 FR2811167 A1 FR 2811167A1
- Authority
- FR
- France
- Prior art keywords
- frequency
- division
- reference signal
- sref
- factor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000001308 synthesis method Methods 0.000 title claims abstract description 6
- 238000000034 method Methods 0.000 claims abstract description 12
- 238000012986 modification Methods 0.000 claims description 8
- 230000004048 modification Effects 0.000 claims description 8
- 239000010453 quartz Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 230000002194 synthesizing effect Effects 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000003786 synthesis reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
- H03L7/1978—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider using a cycle or pulse removing circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
La présente invention a pour objet un procédé de synthèse de fréquence, dans lequel la fréquence du signal de sortie d'un dispositif synthétiseur de fréquences est comparée dans une boucle à phase asservie à division fractionnaire à celle d'un signal de référence délivré, directement ou après division fréquentielle, par un générateur dont la fréquence peut être modifiée de manière contrôlée, le code ou facteur de division de la boucle à phase asservie étant fourni par un convertisseur Sigma-Delta.Procédé caractérisé en ce qu'il consiste à modifier la fréquence (Fref) du signal de référence (Sref) pour compenser un éventuel décalage dans la fréquence (Fout) du signal de sortie (Sout) par rapport à la fréquence (Ftheo) souhaitée.
Description
Procédé et dispositif de synthèse de fréquence utilisant une boucle à
phase asservie fractionnaire La présente invention concerne le domaine de la synthèse de fréquences, en particulier à des fins de modulation et de démodulation de signaux, et a pour objet un procédé de synthèse de fréquence au moyen d'une boucle à phase asservie fractionnaire et un dispositif synthétiseur de
fréquences mettant en oeuvre ce procédé.
On connaît déjà de nombreux procédés et dispositifs réalisant, notamment par l'intermédiaire d'une boucle asservie en phase, la synthèse de fréquences en fournissant un signal de sortie dont la fréquence est un multiple entier de la fréquence d'un signal de référence. Dans ces procédés et dispositifs, le signal de sortie est, normalement après division en fréquence, comparé à un signal de référence et la différence de phase
49: 15 utilisée pour piloter la sortie.
Généralement, le signal de sortie est généré par un oscillateur contrôlé en tension (VCO) auquel est appliqué, après filtrage, le signal de sortie du comparateur de phase en tant que signal d'entrée de commande
en fréquence.
Ces procédés et dispositifs trouvent notamment application dans les modules d'émission et de réception des systèmes de communication, en particulier de radiocommunication, en tant que moyens
pour changer de canaux d'émission ou de réception.
Plus récemment ont été développés des synthétiseurs de fréquence intégrant des diviseurs fractionnaires de fréquences dans leur boucle à phase asservie et permettant virtuellement de fournir n'importe
quelle fréquence en signal de sortie.
La présente invention vise notamment les procédés de synthèse de fréquence et les synthétiseurs de fréquences dans lesquels la fréquence du signal de sortie d'un dispositif synthétiseur de fréquences est comparée dans une boucle à phase asservie à division fractionnaire à celle d'un signal de référence délivré, directement ou après division fréquentielle, par un générateur dont la fréquence peut être modifiée de manière contrôlée, le code ou facteur de division de la boucle à phase asservie étant fourni
par un convertisseur Sigma-Delta.
Le convertisseur Sigma-Delta reçoit, en tant que signal d'entrée, la valeur fractionnaire à appliquer en tant que facteur de division de
2811 167
2 - fréquence et délivre en conséquence un code ou facteur de division, sous forme d'un nombre binaire, à un diviseur de fréquence programmable
intégré dans la boucle à phase asservie.
Or, cette fonction est généralement réalisée dans un circuit intégré et, dans une telle implémentation, la surface occupée et la puissance consommée sont des paramètres critiques, ces derniers augmentant bien entendu avec l'augmentation de la complexité du circuit concerné. Il a alors été proposé d'utiliser des codes fractionnaires situés,
en termes de valeur, immédiatement au-dessus ou immédiatement en-
dessous de la valeur cible exacte, de manière à éviter les codes trop
complexes à générer.
Toutefois, il en résulte que la boucle à phase asservie n'est pas verrouillée précisément sur la bonne fréquence, d'o une baisse des
performances de ladite boucle.
Le problème posé à la présente invention consiste donc à proposer, dans le contexte des procédés et dispositifs de synthèse de fréquences fractionnaires tel que mentionnés ci-dessus, une solution permettant de réduire la surface et la consommation de la fonction de division fréquentielle fractionnaire, et plus généralement de la synthèse de fréquence, par la mise en oeuvre d'un code ou d'un facteur de division moins complexe, tout en conservant des performances quasi-optimales
pour la boucle à phase asservie.
A cet effet, la présente invention a pour objet un procédé de synthèse de fréquence, dans lequel la fréquence du signal de sortie d'un dispositif synthétiseur de fréquences est comparée dans une boucle à phase asservie à division fractionnaire à celle d'un signal de référence délivré, directement ou après division fréquentielle, par un générateur dont la fréquence peut être modifiée de manière contrôlée, le code ou facteur de division de la boucle à phase asservie étant fourni par un convertisseur Sigma-Delta, caractérisé en ce qu'il consiste à modifier la fréquence du signal de référence pour compenser un éventuel décalage dans la
fréquence du signal de sortie par rapport à la fréquence souhaitée.
L'invention a également pour objet un dispositif synthétiseur de fréquences, comprenant notamment, d'une part, une boucle à phase asservie à division fractionnaire intégrant un comparateur qui compare la fréquence du signal de sortie dudit dispositif à celle d'un signal de référence
2811 167
- 3 - délivré, directement ou après traitement par un diviseur de fréquence, par un générateur dont la fréquence peut être modifiée de manière contrôlée et faisant également partie dudit dispositif et, d'autre part, un convertisseur Sigma-Delta fournissant le code ou facteur de division de la boucle à phase asservie fractionnaire, caractérisé en ce que le convertisseur Sigma-Delta est d'un ordre inférieur à l'ordre nécessaire pour fournir exactement le code ou facteur de division adéquat et en ce que le dispositif comporte des moyens pour modifier la fréquence du signal de référence pour compenser le décalage entre la fréquence du signal de sortie et la fréquence
souhaitée.
L'idée de base de la présente invention consiste par conséquent à simplifier la complexité du convertisseur Sigma-Delta, tout en évitant tout
décalage dans la fréquence du signal de sortie.
L'invention sera mieux comprise, grâce à la description ci-
après, qui se rapporte à un mode de réalisation préféré, donné à titre d'exemple non limitatif, et expliqué avec référence au dessin schématique annexé dont la figure unique représente, sous la forme d'un schéma bloc
synoptique, un dispositif synthétiseur de fréquence selon l'invention.
Comme indiqué précédemment, I'invention vise principalement, dans un procédé de synthèse de fréquence mettant en oeuvre un dispositif 1 à boucle à phase asservie à division fractionnaire 2, à utiliser un convertisseur Sigma-Delta 4 de structure moins complexe (par exemple d'ordre 1 au lieu d'ordre 3), donc d'encombrement réduit et à plus faible consommation, et à modifier la fréquence Fref du signal de référence Sref pour compenser un éventuel décalage dans la fréquence Fout du signal de sortie Sout par rapport à la fréquence Ftheo souhaitée et
correspondant à la consigne.
Selon l'invention, I'amplitude de la modification de la fréquence Fref du signal de référence Sref est fonction de l'amplitude de la différence entre, d'une part, le code ou facteur de division théorique permettant d'obtenir un signal de sortie Sout présentant la fréquence souhaitée Ftheo et, d'autre part, le code ou facteur de division effectivement délivré par le
convertisseur Sigma-Delta 4.
La fonction déterminant la relation entre l'amplitude de la modification de la fréquence Fref et l'amplitude de la différence [code théorique / code pratique effectivement délivré], pourra être établie lors -4- d'une phase de calibrage du dispositif synthétiseur de fréquences 1,
préalablement à la mise en oeuvre effective du procédé.
Conformément à un mode de réalisation préféré de l'invention, représenté à la figure du dessin annexé, le générateur 3 délivrant le signal de référence Sref consiste en un oscillateur à quartz et la modification de la fréquence Fref du signal de référence Sref est obtenue par une variation contrôlée de la charge capacitive du quartz 3' dudit oscillateur 3,
commandée par le convertisseur 4.
La présente invention a également pour objet comme le montre la figure du dessin annexé, un dispositif synthétiseur de fréquences 1, comprenant notamment, d'une part, une boucle à phase asservie à division fractionnaire 2 intégrant un comparateur 5 qui compare la fréquence Fout du signal de sortie Sout dudit dispositif 1 à celle Fref d'un signal de référence Sref délivré, directement ou après traitement par un diviseur de fréquence 6, par un générateur 3 dont la fréquence peut être modifiée de manière contrôlée et faisant également partie dudit dispositif 1 et, d'autre part, un convertisseur Sigma-Delta 4 fournissant le code ou facteur de
division de la boucle à phase asservie fractionnaire 2.
Ce dispositif est caractérisé en ce que le convertisseur Sigma-
Delta 4 est d'un ordre inférieur à l'ordre nécessaire pour fournir exactement le code ou facteur de division adéquat et en ce que le dispositif 1 comporte des moyens pour modifier la fréquence Fref du signal de référence Sref pour compenser le décalage entre la fréquence Fout du signal de sortie
Sout et la fréquence Ftheo souhaitée.
Préférentiellement, ledit dispositif 1 mettra en oeuvre le procédé
décrit ci-dessus.
Comme le montre la figure du dessin annexé, le code ou facteur de division fourni par le convertisseur 4 est délivré à un diviseur de fréquence programmable 7 faisant partie de la boucle à phase asservie 2, ledit diviseur 7 étant éventuellement précédé par un diviseur préalable 8
dont il contrôle le module.
Avantageusement, le dispositif synthétiseur de fréquence 1 se présente sous la forme d'un circuit intégré spécifique (ASIC) intégrant, outre les circuits mentionnés ci-dessus, également une pompe à charge 9, et associé à un filtre passe-bas 10, précédant l'oscillateur commandé en
tension 1 1 (VCO) qui fournit le signal de sortie Sout.
-5 - La mise en ceuvre de l'invention est particulièrement aisée lorsque la commande du générateur de référence 3 est intégré dans le
même circuit intégré ASIC.
Enfin, la présente invention concerne également un terminal mobile ou fixe de radiocommunication, faisant partie d'un réseau,
caractérisé en ce qu'il comporte notamment un dispositif 1 tel que décrit ci-
dessus. Grâce à l'invention, il est donc possible de réduire la surface d'un dispositif synthétiseur de fréquence 1 à boucle à phase asservie 2, d'améliorer la précision de la fréquence de sortie dudit dispositif et de
réduire la puissance consommée.
Bien entendu, I'invention n'est pas limitée au mode de réalisation décrit et représenté au dessin annexé. Des modifications restent possibles, notamment du point de vue de la constitution des divers éléments ou par substitution d'équivalents techniques, sans sortir pour autant du
domaine de protection de l'invention.
-6-
Claims (7)
1) Procédé de synthèse de fréquence, dans lequel la fréquence du signal de sortie d'un dispositif synthétiseur de fréquences est comparée dans une boucle à phase asservie à division fractionnaire à celle d'un signal de référence délivré, directement ou après division fréquentielle, par un générateur dont la fréquence peut être modifiée de manière contrôlée, le code ou facteur de division de la boucle à phase asservie étant fourni par un convertisseur Sigma-Delta, caractérisé en ce qu'il consiste à modifier la fréquence (Fref) du signal de référence (Sref) pour compenser un éventuel décalage dans la fréquence (Fout) du signal de sortie (Sout) par
rapport à la fréquence (Ftheo) souhaitée.
2) Procédé selon la revendication 1, caractérisé en ce que l'amplitude de la modification de la fréquence (Fref) du signal de référence (Sref) est fonction de l'amplitude de la différence entre, d'une part, le code ou facteur de division théorique permettant d'obtenir un signal de sortie (Sout) présentant la fréquence souhaitée (Ftheo) et, d'autre part, le code ou facteur de division effectivement délivré par le convertisseur Sigma-Delta (4).
3) Procédé selon l'une quelconque des revendications 1 et 2,
caractérisé en ce que le générateur (3) délivrant le signal de référence (Sref) consiste en un oscillateur à quartz et en ce que la modification de la fréquence (Fref) du signal de référence (Sref) est obtenue par une variation
contrôlée de la charge capacitive du quartz (3') dudit oscillateur (3).
4) Dispositif synthétiseur de fréquences, comprenant notamment, d'une part, une boucle à phase asservie à division fractionnaire intégrant un comparateur qui compare la fréquence du signal de sortie dudit dispositif à celle d'un signal de référence délivré, directement ou après traitement par un diviseur de fréquence, par un générateur dont la fréquence peut être modifiée de manière contrôlée et faisant également partie dudit dispositif et, d'autre part, un convertisseur Sigma-Delta fournissant le code ou facteur de division de la boucle à phase asservie fractionnaire, caractérisé en ce que le convertisseur Sigma-Delta (4) est d'un ordre inférieur à l'ordre nécessaire pour fournir exactement le code ou facteur de division adéquat et en ce que le dispositif (1) comporte des moyens pour modifier la fréquence (Fref) du signal de référence (Sref) pour -7compenser le décalage entre la fréquence (Fout) du signal de sortie (Sout)
et la fréquence (Ftheo) souhaitée.
) Dispositif selon la revendication 4, caractérisé en ce que l'amplitude de la modification de la fréquence (Fref) du signal de référence (Sref) est fonction de l'amplitude de la différence entre, d'une part, le code ou facteur de division théorique permettant d'obtenir un signal de sortie (Sout) présentant la fréquence souhaitée (Ftheo) et, d'autre part, le code ou facteur de division effectivement délivré par le convertisseur Sigma-Delta (4) à un diviseur de fréquence programmable (7) faisant partie de la boucle à
phase asservie (2).
6) Dispositif selon l'une quelconque des revendications 4 et 5,
caractérisé en ce que le générateur (3) délivrant le signal de référence (Sref) consiste en un oscillateur à quartz commandé en tension (VCXO) et en ce que la modification de la fréquence (Fref) du signal de référence (Sref) est obtenue par une variation contrôlée de la charge capacitive du quartz (3')
dudit oscillateur (3).
7) Dispositif selon l'une quelconque des revendications 4 à 6,
caractérisé en ce qu'il se présente sous la forme d'un circuit intégré
spécifique (ASIC).
8) Terminal mobile ou fixe de radiocommunication, faisant partie d'un réseau, caractérisé en ce qu'il comporte notamment un dispositif
(1) selon l'une quelconque des revendications 4 à 7.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0008495A FR2811167A1 (fr) | 2000-06-30 | 2000-06-30 | Procede et dispositif de synthese de frequence utilisant une boucle a phase asservie fractionnaire |
| PCT/FR2001/002065 WO2002001722A1 (fr) | 2000-06-30 | 2001-06-28 | Procede et dispositif de synthese de frequence utilisant une boucle a phase asservie fractionnaire |
| AU2001270694A AU2001270694A1 (en) | 2000-06-30 | 2001-06-28 | Frequency synthesis method using a fractional phase locked loop |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0008495A FR2811167A1 (fr) | 2000-06-30 | 2000-06-30 | Procede et dispositif de synthese de frequence utilisant une boucle a phase asservie fractionnaire |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2811167A1 true FR2811167A1 (fr) | 2002-01-04 |
Family
ID=8851943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0008495A Withdrawn FR2811167A1 (fr) | 2000-06-30 | 2000-06-30 | Procede et dispositif de synthese de frequence utilisant une boucle a phase asservie fractionnaire |
Country Status (3)
| Country | Link |
|---|---|
| AU (1) | AU2001270694A1 (fr) |
| FR (1) | FR2811167A1 (fr) |
| WO (1) | WO2002001722A1 (fr) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015128220A (ja) | 2013-12-27 | 2015-07-09 | セイコーエプソン株式会社 | 発振回路、発振器、電子機器、移動体及び発振器の周波数調整方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0278140A1 (fr) * | 1987-02-12 | 1988-08-17 | Hewlett-Packard Limited | Génération de signal d'horloge |
| EP0429217A2 (fr) * | 1989-11-22 | 1991-05-29 | Nortel Networks Corporation | Synthétiseur de fréquence |
| US5055802A (en) * | 1990-04-30 | 1991-10-08 | Motorola, Inc. | Multiaccumulator sigma-delta fractional-n synthesis |
| US5570066A (en) * | 1994-08-30 | 1996-10-29 | Motorola, Inc. | Method of programming a frequency synthesizer |
| WO1998038744A1 (fr) * | 1997-02-27 | 1998-09-03 | Seiko Epson Corporation | Oscillateur et procede pour regler la frequence d'oscillation de cet oscillateur |
| WO1999022450A1 (fr) * | 1997-10-24 | 1999-05-06 | Ericsson Inc. | Synthese de frequence numerique par approximations de fractions sequentielles |
-
2000
- 2000-06-30 FR FR0008495A patent/FR2811167A1/fr not_active Withdrawn
-
2001
- 2001-06-28 AU AU2001270694A patent/AU2001270694A1/en not_active Abandoned
- 2001-06-28 WO PCT/FR2001/002065 patent/WO2002001722A1/fr active Application Filing
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0278140A1 (fr) * | 1987-02-12 | 1988-08-17 | Hewlett-Packard Limited | Génération de signal d'horloge |
| EP0429217A2 (fr) * | 1989-11-22 | 1991-05-29 | Nortel Networks Corporation | Synthétiseur de fréquence |
| US5055802A (en) * | 1990-04-30 | 1991-10-08 | Motorola, Inc. | Multiaccumulator sigma-delta fractional-n synthesis |
| US5570066A (en) * | 1994-08-30 | 1996-10-29 | Motorola, Inc. | Method of programming a frequency synthesizer |
| WO1998038744A1 (fr) * | 1997-02-27 | 1998-09-03 | Seiko Epson Corporation | Oscillateur et procede pour regler la frequence d'oscillation de cet oscillateur |
| US6154095A (en) * | 1997-02-27 | 2000-11-28 | Seiko Epson Corporation | Phase locked loop clock source provided with a plurality of frequency adjustments |
| WO1999022450A1 (fr) * | 1997-10-24 | 1999-05-06 | Ericsson Inc. | Synthese de frequence numerique par approximations de fractions sequentielles |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2002001722A1 (fr) | 2002-01-03 |
| AU2001270694A1 (en) | 2002-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1624575B1 (fr) | Architecture de synthétiseur de fréquence | |
| FR2714242A1 (fr) | Dispositif de filtrage pour utilisation dans un contrôleur à boucle asservie en phase. | |
| EP0746114B1 (fr) | Dispositif d'émission radio à modulation de fréquence | |
| EP2786492B1 (fr) | Dispositif et procédé de synthèse de fréquence | |
| EP1079514A1 (fr) | Synthétiseur de fréquence à boucle de phase | |
| EP3573241A1 (fr) | Oscillateur de reference a rapport cyclique variable, synthetiseur de frequence et recepteur de signaux avec l'oscillateur de reference | |
| EP0717502B1 (fr) | Dispositif de synthèse de fréquence pour récepteur V/UHF large bande | |
| FR2840469A1 (fr) | Boucle a verrouillage de phase | |
| FR2798790A1 (fr) | Dispositif de synthese de frequence | |
| EP1193879A1 (fr) | Synthétiseur de fréquences à faible bruit et à réponse rapide, et procédé de synthèse de fréquences correspondant | |
| EP0661816B1 (fr) | Synthétiseur de fréquences à boucle unique et ensemble électronique comportant un tel synthétiseur | |
| FR2811167A1 (fr) | Procede et dispositif de synthese de frequence utilisant une boucle a phase asservie fractionnaire | |
| EP2692060A1 (fr) | Synthétiseur indirect de fréquences à faible bruit de phase | |
| FR2565437A1 (fr) | Etage de synthese de frequence de frequence ajoutant des grands pas de frequence a une frequence initiale. | |
| EP1710916B1 (fr) | Boucle à asservissement de phase | |
| EP2237423A1 (fr) | Synthétiseur de fréquence | |
| FR2656480A1 (fr) | Synthetiseur hyperfrequence a division fractionnaire. | |
| EP1052772B1 (fr) | Dispositif et procédé pour produire un signal filtré | |
| EP1133059B1 (fr) | Covertisseur de fréquence permettant de programmer un rapport de division non-entier au moyen d'un unique mot de consigne | |
| EP1424778B1 (fr) | Dispositif et procédé de synthèse de fréquence à grande pureté spectrale | |
| EP1211811A1 (fr) | Dispositif de comparaison de fréquences à faible inertie temporelle | |
| RU2280945C1 (ru) | Синтезатор частот с частотной или фазовой модуляцией | |
| FR2811166A1 (fr) | Procede et dispositif de synthese de frequence au moyen d'une boucle a phase asservie | |
| FR2748872A1 (fr) | Synthetiseur de frequence a boucle a verrouillage de phase a division fractionnaire multiple | |
| FR2846164A1 (fr) | Procede et dispositif de generation d'un signal ayant une frequence egale au produit d'une frequence de reference par un nombre reel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |