FR2772988A1 - Procede de fabrication d'un condensateur dans une memoire vive dynamique - Google Patents
Procede de fabrication d'un condensateur dans une memoire vive dynamique Download PDFInfo
- Publication number
- FR2772988A1 FR2772988A1 FR9804376A FR9804376A FR2772988A1 FR 2772988 A1 FR2772988 A1 FR 2772988A1 FR 9804376 A FR9804376 A FR 9804376A FR 9804376 A FR9804376 A FR 9804376A FR 2772988 A1 FR2772988 A1 FR 2772988A1
- Authority
- FR
- France
- Prior art keywords
- layer
- oxide
- silicon
- polycrystalline silicon
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 35
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 238000005498 polishing Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 15
- 238000000206 photolithography Methods 0.000 abstract description 5
- 230000008901 benefit Effects 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 150000001768 cations Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
En utilisant un seul processus de photolithographie, le procédé conforme à l'invention forme une électrode inférieure (107) sur un substrat semiconducteur (100) portant une structure métal-oxyde-semiconducteur. On obtient un condensateur pour une mémoire DRAM en formant une couche diélectrique (109) sur le substrat et une couche de silicium polycristallin (110) sur la couche diélectrique.
Description
PROCEDE DE FABRICATION D'UN CONDENSATEUR
DANS UNE MEMOIRE VIVE DYNAMIQUE
La présente invention concerne un procédé de fabrication d'une
mémoire vive dynamique (ou DRAM pour "dynamic random access memo-
ry"), et elle concerne plus particulièrement un procédé de fabrication d'un condensateur dans une mémoire DRAM
La technique de fabrication de semiconducteurs moderne utili-
sant l'intégration à niveau ultra-élevé (ou ULSI pour "ultra large scale
integration") augmente fortement la densité de circuits sur une puce.
L'augmentation de la densité de circuits entraîne la réduction de la taille des dispositifs et l'augmentation de la densité de conditionnement des dispositifs. Récemment, I'amélioration de la résolution de la technique de photolithographie, le développement de l'attaque anisotrope par plasma et d'autres perfectionnements dans la fabrication de semiconducteurs ont
tous été avantageux pour la réduction de taille des dispositifs. Cepen-
dant, pour poursuivre le développement vers une densité de circuits en-
core plus élevée, la fabrication de semiconducteurs exige une avancée décisive. Une mémoire DRAM est un dispositif qui est largement utilisé dans l'industrie électronique pour l'enregistrement de données, du fait de
la caractéristique de densité de circuit accrue dans un circuit intégré (Cl).
L'information ou le message enregistré est déterminé par les charges qui
sont stockées dans un condensateur interne d'une cellule de mémoire.
L'accès aux données est effectué en actionnant le circuit de lec-
ture/écriture et la mémoire périphérique dans une puce. Une seule cellule de mémoire DRAM comprend un transistor à effet de champ (ou FET) et
un condensateur pour définir un bit représentant une donnée binaire.
Lorsque le nombre de transistors dans une mémoire DRAM augmente fortement, les dimensions des transistors diminuent. De ce fait, pendant le stockage de charges, il est difficile de maintenir un rapport
signal à bruit (S/B) acceptable. En diminuant les charges dans un con-
densateur pour améliorer le rapport S/B, les cycles de régénération pour le stockage de charges sont augmentés de façon correspondante. Du fait de la restriction imposée par l'aire de surface disponible limitée d'un condensateur dans une cellule de mémoire, pour fournir à la puce une capacité suffisante sans augmenter l'espace occupé sur le substrat, il est nécessaire d'avoir une structure de condensateur spéciale
et efficace pour répondre aux exigences de la fabrication de semicon-
ducteurs. A titre d'exemple, on a développé et utilisé un condensateur à
tranchée, un condensateur à cylindre et un condensateur à structure em-
pilée. Cependant, du fait de la complexité de fabrication, le condensateur à tranchée n'est pas aussi courant que le condensateur à cylindre et le condensateur à structure empilée. Les inconvénients de ces structures
sont la complexité du processus et le coût de fabrication éleve.
Les figures allant de la figure 3a à la figure 3g montrent un procédé classique de fabrication d'un condensateur à cylindre dans une
mémoire DRAM.
En se référant à la figure 3a. on note qu'on forme séquentielle-
ment une couche d'oxyde 301 et une couche de nitrure de silicium 302
sur un substrat en silicium 300 sur lequel est formée une structure métal-
oxyde-semiconducteur (MOS). La couche de nitrure de silicium 302 est utilisée à titre d'élément d'arrêt d'attaque dans le processus d'attaque qui
suit.
Sur la figure 3b, en utilisant la photolithographie et l'attaque, on définit un motif dans la couche de nitrure de silicium 302 et la couche d'oxyde 301 pour former une ouverture 309, de façon que le substrat en silicium 300 soit à nu à l'intérieur de l'ouverture 309; par exemple, une
région dopée dans la structure MOS est mise à nu. On forme sur la cou-
che de nitrure de silicium 302 une couche de silicium polycristallin 303
qui remplit l'ouverture 309.
Sur la figure 3c, on diminue par attaque l'épaisseur de la cou-
che de silicium polycristallin 303, jusqu'à ce que la surface de la couche de silicium polycristallin et la surface de la couche de nitrure de silicium
302 soient à un même niveau.
Sur la figure 3d, on forme une couche d'oxyde 304 sur le subs-
trat 300. En utilisant la photolithographie et l'attaque, on définit un motif dans la couche d'oxyde 304 pour former une ouverture 310, de façon à mettre à nu la couche de silicium polycristallin 303 à l'intérieur de l'ou-
verture 310, et une partie de la surface de la couche de nitrure de sili-
cium 302. On forme une couche de silicium polycristallin 305 de façon à recouvrir l'ouverture 310 et la couche d'oxyde 304, et par conséquent la couche de silicium polycristallin 303 et la couche de silicium polycristallin 305 sont connectées électriquement. On forme une couche d'oxyde 306
sur la couche de silicium polycristallin 305.
Sur la figure 3e, on diminue par attaque l'épaisseur de la cou-
che d'oxyde 306. en utilisant la couche de silicium polycristallin 305 à titre d'élément d'arrêt d'attaque. On diminue par attaque l'épaisseur de la couche de silicium polycristallin 305, en utilisant la couche d'oxyde 304 à
titre d'élément d'arrêt d'attaque.
Sur la figure 3f, on enlève la couche d'oxyde 306 restante et la couche d'oxyde 304 restante, par attaque par voie humide, en utilisant la
couche de nitrure de silicium 302 à titre d'élément d'arrêt d'attaque.
Sur la figure 3g, on forme sur le substrat 300 une couche di-
électrique 307, par exemple une couche d'oxyde/nitrure/oxyde (ONO). On forme une couche de silicium polycristallin 308 sur la couche diélectrique
307. La fabrication d'un condensateur à cylindre classique dans une mé-
moire DRAM est achevée.
Dans le procédé ci-dessus, on utilise deux processus de photo-
lithographie et d'attaque, ce qui fait que deux photo-masques sont exi-
gés. De ce fait, la possibilité de défaut d'alignement est augmentée, le
processus est plus complexe et le coût de fabrication est élevé.
Un but de l'invention est donc de procurer un procédé de fabri-
cation d'un condensateur. En utilisant la fenêtre de contact du noeud d'électrode pour l'auto-alignement, il est nécessaire d'accomplir un seul processus de photolithographie et d'attaque. Le processus est simplifié et le coût de fabrication est réduit Un autre but de l'invention est donc de procurer un procédé de fabrication d'un condensateur dans une mémoire DRAM. L'aire de surface
est augmentée par l'utilisation d'un seul photo-masque.
Pour atteindre ces buts et avantages, et conformément à l'ob-
jectif de l'invention, telle qu'elle est mise en oeuvre et décrite ici de fa-
çon générale, I'invention porte sur un procédé de fabrication d'un con-
densateur. On forme séquentiellement une première couche d'oxyde, une
couche de nitrure de silicium, une seconde couche d'oxyde et une pre-
mière couche de silicium polycristallin, sur un substrat semiconducteur ayant une structure métal-oxyde-semiconducteur. On définit un motif dans la première couche de silicium polycristallin et la seconde couche d'oxyde pour former une première ouverture, de façon que la couche de
nitrure de silicium soit mise à nu à l'intérieur de la première ouverture.
On forme une troisième couche d'oxyde sur le substrat. On attaque la troisième couche d'oxyde en utilisant la couche de nitrure de silicium à
titre d'élément d'arrêt d'attaque. On attaque la couche de nitrure de sili-
cium pour former une seconde ouverture jusqu'à la mise à nu de la pre-
mière couche d'oxyde, en utilisant à titre de masques la troisième couche
d'oxyde restante et la première couche de silicium polycristallin. On aug-
mente la profondeur de la seconde ouverture jusqu'à ce que le substrat soit à nu, en attaque la première couche d'oxyde. On forme une seconde
couche de silicium polycristallin pour recouvrir la première couche de sili-
cium polycristallin et la première ouverture, et pour remplir la seconde
ouverture. On forme une quatrième couche d'oxyde sur la seconde cou-
che de silicium polycristallin. On enlève par polissage chimio-mécanique la quatrième couche d'oxyde, la seconde couche de silicium polycristallin et la première couche de silicium polycristallin, jusqu'à ce que la seconde
couche d'oxyde soit à nu. On attaque par voie humide la quatrième cou-
che d'oxyde restante et la seconde couche d'oxyde, en utilisant la couche de nitrure de silicium à titre d'élément d'arrêt d'attaque. On forme une couche diélectrique sur le substrat en silicium, et on forme une troisième
couche de silicium polycristallin sur la couche diélectrique.
Pour atteindre les buts et avantages ci-dessus, et conformé-
ment à l'objectif de l'invention, cette dernière propose un autre procédé
de fabrication d'un condensateur. On forme séquentiellement une pre-
mière couche d'oxyde, une couche de nitrure de silicium, une seconde couche d'oxyde et une première couche de silicium polycristallin sur un
substrat semiconducteur ayant une structure métal-oxyde-semiconduc-
teur. On attaque la première couche de silicium polycristallin, la seconde
couche d'oxyde et la couche de nitrure de silicium, pour former une ou-
verture, de façon que la première couche d'oxyde soit mise à nu à l'inté-
rieur de la première ouverture. On forme une troisième couche d'oxyde sur le substrat. On attaque la troisième couche d'oxyde et la première
couche d'oxyde jusqu'à ce que le substrat soit à nu. On forme une se-
conde couche de silicium polycristallin sur le substrat. On forme une
quatrième couche d'oxyde. On augmente la profondeur de la seconde ou-
verture en attaquant la première couche d'oxyde, jusqu'à ce que le subs-
trat soit à nu. On forme une seconde couche de silicium polycristallin pour recouvrir la première couche de silicium polycristallin et la première ouverture, et pour remplir la seconde ouverture. On forme une quatrième
couche d'oxyde sur la seconde couche de silicium polycristallin. On en-
lève la quatrième couche d'oxyde, la seconde couche de silicium poly-
cristallin et la première couche de silicium polycristallin, par polissage
chimio-mécanique, jusqu'à ce que la seconde couche d'oxyde soit à nu.
On attaque par voie humide la quatrième couche d'oxyde restante et la seconde couche d'oxyde, en utilisant la couche de nitrure de silicium à titre d'élément d'arrêt d'attaque. On forme une couche diélectrique sur le
substrat en silicium. On forme une troisième couche de silicium polycris-
tallin sur la couche diélectrique.
D'autres caractéristiques et avantages de l'invention seront
mieux compris à la lecture de la description détaillée qui va suivre de
modes de réalisation, donnés à titre d'exemples non limitatifs. La suite de
la description se réfère aux dessins annexés, dans lesquels:
Les figures la à lg sont des coupes correspondant à divers stades du processus de fabrication du condensateur dans une mémoire DRAM, dans un mode de réalisation préféré de l'invention; Les figures 2a à 2f sont des coupes correspondant à divers stades du processus de fabrication d'un condensateur dans une mémoire DRAM, dans un autre mode de réalisation préféré de l'invention; et Les figures 3a à 3g sont des coupes correspondant à divers
stades du processus classique pour fabriquer un condensateur à cylindre.
Les figures la à lg montrent les coupes correspondant à divers stades du processus de fabrication d'un condensateur dans un mode de
réalisation préfére.
Sur la figure la, on forme séquentiellement une première cou-
che d'oxyde 101, une couche de nitrure de silicium 102, une seconde couche d'oxyde 103 et une première couche de silicium polycristallin 104,
sur un substrat en silicium 100 sur lequel une structure MOS est formée.
On forme une couche de résine photosensible 105 et on définit un motif
dans celle-ci. sur la première couche de silicium polycristallin 104.
Sur la figure lb, on attaque la première couche de silicium po-
lycristallin 104 et la seconde couche d'oxyde 103 pour former une pre-
mière ouverture 111 en utilisant la couche de nitrure de silicium 102 à
titre d'élément d'arrêt d'attaque. On enlève la couche de résine photo-
sensible 105. On forme une troisième couche d'oxyde 106 sur le substrat 100. Sur la figure lc, on attaque la troisième couche d'oxyde 106
pour former une seconde ouverture 112 à l'intérieur de la première ou-
verture 111, en utilisant la couche de nitrure de silicium 102 à titre
d'élément d'arrêt d'attaque.
Sur la figure l d, en utilisant à titre de masques la troisième
couche d'oxyde 106 attaquée et la première couche de silicium polycris-
tallin 104, on attaque la couche de nitrure de silicium 102 et la première
couche d'oxyde 101 pour augmenter la profondeur de la seconde ouver-
ture 112 et pour mettre à nu le substrat 100, par exemple la région dopée
à nu de la structure MOS.
Sur la figure le, on forme une seconde couche de silicium poly-
cristallin 107 sur le substrat 100, pour recouvrir la première couche de silicium polycristallin 104 et la première ouverture 111, et cette couche remplit la seconde ouverture 112. On forme une quatrième couche
d'oxyde 108 sur la seconde couche de silicium polycristallin 107.
Sur la figure lf, en utilisant le polissage chimio-mecanique (ou
CMP pour "chemical-mechanical polishing"), on enlève la quatrième cou-
che d'oxyde 108, la seconde couche de silicium polycristallin 107 et la
première couche de silicium polycristallin 104. pour mettre à nu la se-
conde couche d'oxyde 103.
Sur la figure lg, en utilisant l'attaque par voie humide, on en-
lève la quatrième couche d'oxyde 108 restante et la seconde couche d'oxyde 103 restante, en utilisant la couche de nitrure de silicium 102 à titre d'élément d'arrêt d'attaque. On forme une couche d'isolation 109,
par exemple une couche ONO, sur le substrat 100. On forme une troi-
sième couche de silicium polycristallin 110 sur la couche d'isolation 109,
pour achever la formation d'un condensateur.
Les figures 2a à 2f montrent un autre mode de réalisation du
procédé de fabrication d'un condensateur.
Sur la figure 2a, on forme séquentiellement une première cou-
che d'oxyde 201, une couche de nitrure de silicium 202, une seconde couche d'oxyde 203 et une première couche de silicium polycristallin 204,
sur un substrat en silicium 200 sur lequel une structure MOS est formée.
On forme une couche de résine photosensible 205 et on définit un motif
dans celle-ci, sur la première couche de silicium polycristallin 204.
Sur la figure 2b, on attaque la première couche de silicium po-
lycristallin 204, la seconde couche d'oxyde 203 et la couche de nitrure de
silicium 202, pour former une première ouverture 211, en utilisant la pre-
mière couche d'oxyde de silicium 201 à titre d'élément d'arrêt d'attaque.
On enlève la couche de résine photosensible 205. On forme une troi-
sième couche d'oxyde 206 sur le substrat 200 et cette couche remplit
l'ouverture 211.
Sur la figure 2c, on attaque la troisième couche d'oxyde 206 et la première couche d'oxyde 201 pour former une seconde ouverture 212 à l'intérieur de la première ouverture 211, jusqu'à ce que le substrat 200 soit mis à nu, par exemple jusqu'à ce que la région dopée de la structure
MOS soit mise à nu.
Sur la figure 2d, on forme une seconde couche de silicium poly-
cristallin 207 sur le substrat 200 et la première ouverture 211, et cette
couche remplit la seconde ouverture 212. On forme une quatrième cou-
che d'oxyde 208 sur la seconde couche de silicium polycristallin 207.
Sur la figure 2e, en utilisant le polissage chimio-mécanique, on enlève la quatrième couche d'oxyde 208, la seconde couche de silicium
polycristallin 207 et la première couche de silicium polycristallin 204, jus-
qu'à ce que la seconde couche d'oxyde 203 soit mise à nu.
Sur la figure 2f, en utilisant l'attaque par voie humide, on en-
lève la quatrième couche d'oxyde 208 restante et la seconde couche d'oxyde 203 restante, en utilisant la couche de nitrure de silicium 202 à titre d'élément d'arrêt d'attaque. On forme une couche diélectrique 209,
par exemple une couche ONO, sur le substrat 200. On forme une troi-
sième couche de silicium polycristallin 210 sur la couche diélectrique,
pour achever la formation d'un condensateur.
Dans le premier mode de réalisation, l'électrode inférieure re-
couvre une partie de la surface de la couche de nitrure de silicium. D'au-
tre part, dans le second mode de réalisation, on enlève une partie de la couche de nitrure de silicium, et l'électrode inférieure occupe en outre l'espace qui était occupé par la partie du nitrure de silicium avant son enlèvement. Par conséquent, l'aire de surface de l'électrode inférieure
d'un condensateur est encore plus grande dans le second mode de réali-
sation.
Un condensateur fabriqué par un processus conforme à l'inven-
tion présente les avantages suivants: 1. La fenêtre de contact de noeud d'une électrode inférieure
dans un condensateur est auto-alignée, et un seul processus de photoli-
thographie est exigé. Par conséquent, le défaut d'alignement est éliminé
et le coût est réduit.
2. L'aire de surface du condensateur est augmentée, et par
conséquent la capacité de la mémoire DRAM est augmentée.
Il va de soi que de nombreuses modifications peuvent être ap-
portées au dispositif et au procédé décrits et représentés, sans sortir du
cadre de l'invention.
Claims (8)
1. Procédé de fabrication d'un condensateur, dans lequel on
fournit un substrat semiconducteur (100) ayant une structure métal-
oxyde-semiconducteur, caractérisé en ce qu'il comprend les étapes sui-
vantes: on forme séquentiellement une première couche d'oxyde (101), une couche de nitrure de silicium (102), une seconde couche d'oxyde
(103) et une première couche de silicium polycristallin (104) sur le subs-
trat (100): on définit un motif dans la première couche de silicium poly-
cristallin (104) et la seconde couche d'oxyde (103), pour former une pre-
mière ouverture (111), de façon que la couche de nitrure de silicium (102) à l'intérieur de la première ouverture (111) soit mise à nu; on forme une troisième couche d'oxyde (106) sur le substrat (100); on attaque la troisième couche d'oxyde (106) avec la couche de nitrure de silicium (102) à titre d'élément d'arrêt d'attaque; on attaque la couche de nitrure de silicium (102) pour former une seconde ouverture (112) dans laquelle la première couche d'oxyde (101) est mise à nu, en utilisant à titre de masque la troisième couche d'oxyde (106) restante et la première couche de silicium polycristallin (104); on augmente la profondeur de la seconde ouverture (112) en attaquant la première couche d'oxyde (101) jusqu'à ce
que le substrat (100) soit mis à nu; on forme une seconde couche de sili-
cium polycristallin (107) pour recouvrir la première couche de silicium
polycristallin (104) et la première ouverture (111), et pour remplir la se-
conde ouverture (112); on forme une quatrième couche d'oxyde (108) sur la seconde couche de silicium polycristallin (107); on enlève la quatrième couche d'oxyde (108), la seconde couche de silicium polycristallin (107) et la première couche de silicium polycristallin (104), jusqu'à ce que la seconde couche d'oxyde (103) soit mise à nu; on attaque par voie humide la quatrième couche d'oxyde (108) restante et la seconde couche d'oxyde (103), en utilisant la couche de nitrure de silicium (102) à titre d'élément d'arrêt d'attaque; on forme une couche diélectrique (109) sur le substrat
en silicium (100); et on forme une troisième couche de silicium polycris-
tallin (110) sur la couche diélectrique (109).
2. Procédé selon la revendication 1, caractérisé en ce que la
seconde ouverture (112) met à nu une région dopée de la structure mé-
tal-oxyde-semiconducteur.
3. Procédé selon la revendication 1, caractérisé en ce que la
couche diélectrique (109) comprend une couche du type oxyde de sili-
cium/nitrure de silicium/oxyde de silicium.
4. Procédé selon la revendication 1, caractérisé en ce que la quatrième couche d'oxyde (108), la seconde couche de silicium polycris-
tallin (107) et la première couche de silicium polycristallin (104) sont en-
levées par polissage chimio-mécanique.
5. Procédé de fabrication d'un condensateur, dans lequel on
fournit un substrat semiconducteur (200) ayant une structure métal-
oxyde-semiconducteur, caractérisé en ce qu'il comprend les étapes sui-
vantes: on forme séquentiellement une première couche d'oxyde (201), une couche de nitrure de silicium (202), une seconde couche d'oxyde (203) et une couche de silicium polycristallin (204) sur le substrat (200); on définit un motif dans la première couche de silicium polycristallin
(204), la seconde couche d'oxyde (203) et la couche de nitrure de sili-
cium (202), pour former une première ouverture (211), de façon que la première couche d'oxyde (201) à l'intérieur de la première ouverture (211) soit mise a nu; on forme une troisième couche d'oxyde (206) sur le
substrat (200); on attaque la troisième couche d'oxyde (206) et la pre-
mière couche d'oxyde (201) pour former une seconde ouverture (212),
pour mettre à nu le substrat (200); on forme une seconde couche de sili-
cium polycristallin (207) sur le substrat (200); on forme une quatrième couche d'oxyde (208) sur la seconde couche de silicium polycristallin (207); on enlève la quatrième couche d'oxyde (208), la seconde couche
de silicium polycristallin (207) et la première couche de silicium polycris-
tallin (204), jusqu'à ce que la seconde couche d'oxyde (203) soit mise à
nu; on attaque par voie humide la quatrième couche d'oxyde (208) res-
tante et la seconde couche d'oxyde (203), en utilisant la couche de ni-
trure de silicium (202) à titre d'élément d'arrêt d'attaque; on forme une couche dielectrique (209) sur le substrat en silicium (200); et on forme
une troisième couche de silicium polycristallin (210) sur la couche di-
électrique (209).
6. Procédé selon la revendication 5, caractérisé en ce que la
seconde ouverture (212) met à nu une région dopée de la structure mé-
tal-oxyde-semiconducteur.
7. Procédé selon la revendication 5, caractérisé en ce que la
couche dielectrique (209) comprend une couche du type oxyde de sili-
cium/nitrure de silicium/oxyde de silicium.
8. Procédé selon la revendication 5, caractérisé en ce que la quatrième couche d'oxyde (208). la seconde couche de silicium polycris-
tallin (207) et la première couche de silicium polycristallin (204) sont en-
levées par polissage chimio-mécanique.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW086119673A TW427014B (en) | 1997-12-24 | 1997-12-24 | The manufacturing method of the capacitors of DRAM |
| GB9805951A GB2336714B (en) | 1997-12-24 | 1998-03-19 | Method of fabricating capacitor |
| NL1008802A NL1008802C2 (nl) | 1997-12-24 | 1998-04-03 | Werkwijze voor het vervaardigen van een condensator. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2772988A1 true FR2772988A1 (fr) | 1999-06-25 |
| FR2772988B1 FR2772988B1 (fr) | 2001-05-25 |
Family
ID=27269250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9804376A Expired - Fee Related FR2772988B1 (fr) | 1997-12-24 | 1998-04-08 | Procede de fabrication d'un condensateur dans une memoire vive dynamique |
Country Status (4)
| Country | Link |
|---|---|
| DE (1) | DE19815158A1 (fr) |
| FR (1) | FR2772988B1 (fr) |
| GB (1) | GB2336714B (fr) |
| NL (1) | NL1008802C2 (fr) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11330397A (ja) * | 1998-05-20 | 1999-11-30 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4102184A1 (de) * | 1990-01-26 | 1991-08-08 | Mitsubishi Electric Corp | Dynamischer schreib-/lesespeicher mit einem kondensator vom gestapelten typ und verfahren zum herstellen eines solchen |
| US5484744A (en) * | 1995-04-14 | 1996-01-16 | United Microelectronics Corporation | Method for fabricating a stacked capacitor for dynamic random access memory cell |
| US5552334A (en) * | 1996-01-22 | 1996-09-03 | Vanguard International Semiconductor Company | Method for fabricating a Y-shaped capacitor in a DRAM cell |
| DE19610272A1 (de) * | 1995-08-25 | 1997-02-27 | Mitsubishi Electric Corp | Halbleitervorrichtung und Herstellungsverfahren derselben |
| US5693554A (en) * | 1995-12-28 | 1997-12-02 | Lg Semicon Co., Ltd. | Fabrication method for capacitor of stack-type DRAM cell |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2827728B2 (ja) * | 1992-08-03 | 1998-11-25 | 日本電気株式会社 | 半導体記憶装置およびその製造方法 |
| JP3172321B2 (ja) * | 1993-04-26 | 2001-06-04 | 三洋電機株式会社 | 半導体記憶装置の製造方法 |
| KR970000229B1 (ko) * | 1993-08-30 | 1997-01-06 | 현대전자산업 주식회사 | 디램 캐패시터의 제조방법 |
-
1998
- 1998-03-19 GB GB9805951A patent/GB2336714B/en not_active Expired - Fee Related
- 1998-04-03 NL NL1008802A patent/NL1008802C2/nl not_active IP Right Cessation
- 1998-04-03 DE DE19815158A patent/DE19815158A1/de not_active Ceased
- 1998-04-08 FR FR9804376A patent/FR2772988B1/fr not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4102184A1 (de) * | 1990-01-26 | 1991-08-08 | Mitsubishi Electric Corp | Dynamischer schreib-/lesespeicher mit einem kondensator vom gestapelten typ und verfahren zum herstellen eines solchen |
| US5484744A (en) * | 1995-04-14 | 1996-01-16 | United Microelectronics Corporation | Method for fabricating a stacked capacitor for dynamic random access memory cell |
| DE19610272A1 (de) * | 1995-08-25 | 1997-02-27 | Mitsubishi Electric Corp | Halbleitervorrichtung und Herstellungsverfahren derselben |
| US5693554A (en) * | 1995-12-28 | 1997-12-02 | Lg Semicon Co., Ltd. | Fabrication method for capacitor of stack-type DRAM cell |
| US5552334A (en) * | 1996-01-22 | 1996-09-03 | Vanguard International Semiconductor Company | Method for fabricating a Y-shaped capacitor in a DRAM cell |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2336714A (en) | 1999-10-27 |
| GB9805951D0 (en) | 1998-05-20 |
| FR2772988B1 (fr) | 2001-05-25 |
| DE19815158A1 (de) | 1999-07-08 |
| GB2336714B (en) | 2000-03-08 |
| NL1008802C2 (nl) | 1999-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5614431A (en) | Method of making buried strap trench cell yielding an extended transistor | |
| US7566621B2 (en) | Method for forming semiconductor device having fin structure | |
| JP2012033952A (ja) | 半導体素子分離方法 | |
| US8653603B2 (en) | Semiconductor devices with peripheral region insertion patterns | |
| US6037234A (en) | Method of fabricating capacitor | |
| CN112992775A (zh) | 半导体存储器及其形成方法 | |
| US6184079B1 (en) | Method for fabricating a semiconductor device | |
| US6329232B1 (en) | Method of manufacturing a semiconductor device | |
| US6413832B1 (en) | Method for forming inner-cylindrical capacitor without top electrode mask | |
| US20050148140A1 (en) | Method for scalable, low-cost polysilicon capacitor in a planar dram | |
| US10290638B1 (en) | Method of forming dynamic random access memory device | |
| FR2772988A1 (fr) | Procede de fabrication d'un condensateur dans une memoire vive dynamique | |
| US6001682A (en) | Method of fabricating cylinder capacitors | |
| US6300238B1 (en) | Method of fabricating node contact opening | |
| JP3141010B2 (ja) | メモリ・セルの製造方法 | |
| US6432827B1 (en) | ILD planarization method | |
| US7713816B2 (en) | Semiconductor device and method for fabricating the same | |
| JP2008021935A (ja) | 電子デバイス及びその製造方法 | |
| US6670250B2 (en) | MOS transistor and method for forming the same | |
| US6162670A (en) | Method of fabricating a data-storage capacitor for a dynamic random-access memory device | |
| US8530306B2 (en) | Method of forming a slit recess channel gate | |
| TWI840125B (zh) | 影像感測器積體晶片以及其形成方法 | |
| US20240186396A1 (en) | Semiconductor structure and method of forming the same | |
| US20240153873A1 (en) | Semiconductor device and method for making the same | |
| KR100388206B1 (ko) | 반도체 소자의 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TP | Transmission of property | ||
| ST | Notification of lapse |