FR2767964A1 - Procede de realisation de la zone de canal d'un transistor dmos - Google Patents

Procede de realisation de la zone de canal d'un transistor dmos Download PDF

Info

Publication number
FR2767964A1
FR2767964A1 FR9711019A FR9711019A FR2767964A1 FR 2767964 A1 FR2767964 A1 FR 2767964A1 FR 9711019 A FR9711019 A FR 9711019A FR 9711019 A FR9711019 A FR 9711019A FR 2767964 A1 FR2767964 A1 FR 2767964A1
Authority
FR
France
Prior art keywords
implantation
layer
gate
resin
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9711019A
Other languages
English (en)
Other versions
FR2767964B1 (fr
Inventor
Thierry Schwartzmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR9711019A priority Critical patent/FR2767964B1/fr
Publication of FR2767964A1 publication Critical patent/FR2767964A1/fr
Application granted granted Critical
Publication of FR2767964B1 publication Critical patent/FR2767964B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66719—With a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

On réalise la zone de canal du transistor DMOS en implantant des dopants au travers de la couche de polysilicium (70) recouverte localement de résine (110) au niveau des futures grilles (7).

Description

Procédé de réalisation de la zone de canal d'un transistor DMOS.
L'invention concerne les transistors DM05, c'est-à-dire les transistors MOS à double diffusion, et plus particulièrement la réalisation de la zone de canal d'un tel transistor.
La réalisation d'un transistor DMOS (transistor à effet de champ à grille isolée à double diffusion) comprend une étape de réalisation de la zone de canal comportant une implantation de dopants dans une région de substrat adjacente à celle située sous la grille de façon à obtenir une zone implantée ayant un type de conductivité opposé à celui de la région de source et dont la diffusion latérale sous la grille va constituer le canal.
Une implantation ultérieure de dopants va, par diffusion, former par exemple la région de source du transistor.
Généralement, un même circuit intégré comporte des transistors
DMOS et des transistors MOS classiques. Actuellement la formation des grilles de tous ces transistors comprend le dépôt d'une couche d'un matériau de grille, par exemple du polysilicium, puis le dépôt d'une couche de résine sur cette couche de polysilicium. Après définition de la géométrie des grilles à l'aide d'un masque on retire localement la résine puis on grave les régions correspondantes de polysilicium, de façon à obtenir, après retrait de la résine, les grilles de tous les transistors. On redépose alors une autre couche de résine que l'on retire localement après un masquage spécifique d'implantation, pour découvrir la zone du circuit intégré comportant les grilles des transistors DMOS puis on procède à l'implantation de dopants sur cette zone de façon à réaliser lesdites zones implantées dont les diffusions latérales respectives sous les grilles vont constituer les canaux respectifs des transistors DMOS.
Or, dans les technologies récentes, les épaisseurs de grille sont relativement minces (typiquement de 250 à 300 nm), ce qui conduit à des limitations des énergies d'implantation, (typiquement de 25 à 30 keV pour les épaisseurs de grille mentionnées précédemment). En effet, des énergies d'implantation plus importantes conduiraient à des implantations de dopants en des doses non négligeables sous les grilles, et donc à une limitation électrique certaine des transistors DMOS réalisés.
Or, dans certaines applications, il peut être nécessaire pour des raisons électriques, d'avoir besoin d'énergies d'implantation plus importantes, notamment pour obtenir une meilleure extension spatiale des zones implantées.
L'invention vise à apporter une solution à ce problème et à permettre notamment une implantation haute énergie quasi autoalignée sur la grille du transistor DMOS, et ce avec un seul niveau de masque.
L'invention propose donc un procédé de réalisation de la zone de canal d'un transistor DMOS, comprenant une implantation de dopants, dans une région de substrat adjacente à celle située sous la grille, de façon à obtenir une zone implantée ayant un type de conductivité opposé à celui de la région de source. Selon une caractéristique générale de l'invention, lors de ladite implantation, la grille du transistor est recouverte d'une couche formant une barrière d'implantation, par exemple de la résine.
Ainsi, l'implantation de dopants destinée à former la zone implantée est effectuée avec des énergies d'implantation qui ne dépendent que de la profondeur souhaitée pour la zone implantée.
Par ailleurs, l'invention prévoit avantageusement que la grille du transistor DMOS est obtenue par une double gravure (deux gravures successives) d'une même couche de matériau de grille.
Selon une première variante de l'invention, on réalise cette implantation à travers la couche de matériau de grille destinée après gravure à former ladite grille du transistor, cette couche étant recouverte localement au niveau de la future grille de la couche formant une barrière d'implantation, par exemple de la résine.
Ainsi, l'implantation de dopants destinée à former la zone implantée, est effectuée à travers la couche de matériau de grille, par exemple du polysilicium, et avec des énergies d'implantation qui ne dépendent que de la profondeur souhaitée pour la zone implantée.
Selon un mode de mise en oeuvre de cette variante du procédé, on forme préalablement à ladite implantation, par dépôt et gravure, la couche de matériau de grille sur une couche d'oxyde de grille surmontant le substrat semi-conducteur. On dépose sur la couche de matériau de grille, une couche de résine formant ladite couche de barrière d'implantation et on définit simultanément à l'aide d'un masque de gravure la grille du transistor et ladite région adjacente de substrat. On grave la couche de résine de façon à obtenir un empilement comportant la couche du matériau de grille recouverte localement de résine au niveau de la future grille et découverte localement au niveau de ladite région adjacente de substrat puis on réalise ladite implantation sur cet empilement.
Postérieurement à ladite implantation, on grave la région de matériau de grille non recouverte de résine. Cette deuxième gravure de la grille du transistor DMOS est en effet permise par la résine toujours présente sur l'empilement, ce qui permet d'utiliser un seul niveau de masque.
Selon une deuxième variante de l'invention, on réalise ladite implantation, après ladite deuxième gravure de la grille du transistor
DMOS.
On peut alors effectuer une implantation supplémentaire de dopants dans ladite région adjacente de substrat après gravure de la région de matériau de grille non recouverte de résine, notamment pour ajuster la tension de seuil du transistor.
D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée d'un mode de mise en oeuvre nullement limitatif, et des dessins annexés sur lesquels
- la figure 1 est une représentation schématique de plusieurs transistors DMOS destinés à être connectés en parallèle au sein d'un substrat semi-conducteur, et,
- les figures 2 à 4 illustrent schématiquement un mode de mise en oeuvre du procédé selon l'invention.
La figure 1 illustre plusieurs transistors DMOS verticaux à canal
N, bien que le procédé selon l'invention ne soit pas limité à l'obtention de tels transistors DMOS.
Plus précisément, la référence 1 désigne un substrat semiconducteur comportant une couche enterrée 2 dopée N+, par exemple en silicium, surmontée d'une couche semi-conductrice 3, par exemple également en silicium, dopée N. Cette couche 3 peut être réalisée par épitaxie ou peut être un caisson implanté dans un substrat semiconducteur de type P.
Des régions latérales isolantes 4, par exemple du type LOCOS bien connu de l'homme du métier, isolent les grilles 7 des transistors
DMOS des zones de drain extrinsèque 5, dopées N+, qui contactent la couche enterrée 2 formant les drains intrinsèques de ces transistors
DMOS.
Les grilles 7 de ces transistors sont mutuellement séparées et reposent sur la face supérieure de la couche 3 par l'intermédiaire d'une couche 6 d'oxyde de grille, par exemple du dioxyde de silicium. De façon classique, des espaceurs isolants 10, par exemple en dioxyde de silicium, sont disposés sur les faces latérales de chaque grille 7.
Au sein de cette couche 3, et entre les grilles 7 des transistors, sont situées des zones implantées 8 ayant un type de conductivité P et débordant latéralement sous la grille de chaque transistor de façon à former le canal du transistor DMOS considéré.
Au sein de cette région implantée 8, ont également été implantées les régions de source 9 de ces transistors, dopées N+.
Généralement, un même circuit intégré comporte des transistors
DMOS ainsi que des transistors MOS classiques. A des fins de simplification, on n'a pas représenté sur la figure 1 ces transistors MOS classiques.
Après avoir réalisé de façon classique, et parfaitement connue de l'homme du métier, les différentes couches 2 et 3, ainsi que les différentes régions 4, 5 et la couche d'oxyde de grille 6, on dépose sur le bloc semi-conducteur ainsi formé, une couche d'un matériau de grille, par exemple du polysilicium, que l'on recouvre d'une couche de résine. Puis, à l'aide d'un masque, on définit géométriquement les différentes grilles des transistors MOS classiques ainsi que les limites de la portion 70 de couche de polysilicium au sein de laquelle seront réalisées ultérieurement les grilles des transistors DMOS. Après gravure des grilles de transistors
MOS classiques et de la couche de matériau de grille (première gravure de la couche de matériau de grille des transistors DMOS), on obtient la configuration illustrée sur la figure 2 dans laquelle la portion 70 de couche de polysilicium est recouverte d'une couche de résine 11.
On définit alors (figure 3) à l'aide d'un masque (non représenté ici à des fins de simplification) la géométrie des différentes grilles 7 des futurs transistors DMOS ainsi que les régions de substrat adjacentes à celles situées sous ces futures grilles 7. Après insolation de la résine et retrait de cette dernière, on obtient donc l'empilement illustré sur la figure 3 comportant des blocs de résine 110 recouvrant les parties 7 de la couche de polysilicium 70 destinées à former les futures grilles. Ces blocs de résine 110 sont mutuellement séparés par des zones 111 exemptes de résine et découvrant les portions correspondantes 71 de la couche de polysilicium 70.
On réalise alors une implantation 13 de dopants de type P, haute énergie, permettant de réaliser dans la couche 3, des zones implantées 80 situées entre les régions de substrat situées sous les futures grilles 7, et diffusant latéralement sous ces futures grilles 7.
Il convient de noter ici que, en raison de la présence locale de la résine au-dessus des futures grilles 7, l'implantation 13 de dopants peut être réalisée à haute énergie. L'énergie d'implantation n'est ici fixée que par la profondeur souhaitée pour la zone 80. La présence de la résine 13 évite toute implantation conséquente sous chaque grille 7.
La présence des blocs de résine 110 sur la couche de polysilicium 70 permet ensuite d'effectuer directement la gravure des portions 71 de façon à former les grilles 7 des transistors DMOS (figure 4) sans utiliser de masque supplémentaire (deuxième gravure de la couche de matériau de grille des transistors DMOS).
Il est alors possible ici d'effectuer une implantation supplémentaire 14 de dopants de type P à basse énergie, par exemple 20 keV, notamment pour ajuster la tension de seuil des transistors DMOS. On obtient alors des régions implantées supplémentaires 81 qui, en combinaison avec les régions 80, vont former les régions implantées 8.
La résine 110 est ensuite éliminée de façon classique et la poursuite du procédé de réalisation des transistors DMOS, comportant notamment la formation des espaceurs 10 ainsi que l'implantation des régions de source, est poursuivie de façon classique.
Le procédé selon l'invention permet donc des implantations haute énergie quasi autoalignées sur les grilles des transistors DMOS avec un seul niveau de masque. On peut ainsi réaliser une implantation oblique grand angle et haute énergie pour obtenir une extension latérale plus importante sous la grille des transistors DMOS, des zones implantées 8, dans le cas de faibles budgets thermiques. On peut également réaliser des implantations moyenne énergie pour obtenir une extension verticale suffisante de la zone implantée 8 de façon à prévenir toute fuite entre la source et le drain. A titre indicatif, alors que les énergies d'implantation dites "basse énergie" varient généralement de 10 keV à 50 keV, les énergies d'implantation dites "moyenne énergie" varient généralement de 50 keV à 100 keV, et les énergies d'implantation dites "hautes énergie" varient généralement de 100 keV à 250 keV.
En variante, on peut effectuer l'implantation des régions 80 sur l'empilement illustré sur la figure 4, c'est-à-dire après gravure des portions 71 (figure 3).
Dans ce cas, une telle implantation peut être également de haute énergie et être suivie d'une implantation supplémentaire pour la formation des régions 81.
I1 est également possible d'envisager une implantation unique, moyenne énergie par exemple, de façon à réaliser simultanément les régions 80 et 81.
Bien que le procédé décrit précédemment permette la réalisation de transistors DMOS verticaux à canal N, l'invention n'est pas limitée à l'obtention de tels transistors, et peut s'appliquer notamment à l'obtention de transistors DMOS horizontaux et/ou à canal P. D'une façon plus générale encore, le procédé selon l'invention s'applique à toute implantation autoalignée sur un support au travers duquel aucune transmission de dopants n'est souhaitée.

Claims (10)

REVENDICATIONS
1. Procédé de réalisation de la zone de canal d'un transistor
DMOS, comprenant une implantation de dopants dans une région de substrat adjacente à celle située sous la grille (7), de façon à obtenir une zone implantée (80) ayant un type de conductivité opposé à celui de la région de source (9), caractérisé par le fait, que lors de ladite implantation (13), la grille (7) du transistor est recouverte d'une couche (110) formant une barrière d'implantation.
2. Procédé selon la revendication 1, caractérisé par le fait qu'on forme ladite grille (7) par deux gravures successives d'une même couche (70) de matériau de grille.
3. Procédé selon la revendication 2, caractérisé par le fait qu'on réalise ladite implantation (13) à travers la couche (70) de matériau de grille destinée après gravure à former la grille (7) du transistor, cette couche (70) étant recouverte localement au niveau de la future grille (7) de la couche (110) formant une barrière d'implantation.
4. Procédé selon la revendication 3, caractérisé par le fait qu'on forme préalablement à ladite implantation (13), par dépôt et gravure, la couche (70) de matériau de grille sur une couche (6) d'oxyde de grille surmontant le substrat semi-conducteur (3), on dépose sur la couche (70) de matériau de grille une couche (11) de résine formant ladite couche de barrière d'implantation, on définit simultanément à l'aide d'un masque de gravure la grille (7) du transistor et ladite région adjacente de substrat, et on grave la couche de résine (11) de façon à obtenir un empilement comportant la couche de matériau de grille (70) recouverte localement de résine (110) au niveau de la future grille (7) et découverte localement (111) au niveau de ladite région adjacente de substrat, puis on réalise ladite implantation (13) sur cet empilement.
5. Procédé selon la revendication 4, caractérisé par le fait que, postérieurement à la ladite implantation (13), on conserve la résine (110) recouvrant la future grille (7) du transistor et on grave la région (71)de matériau de grille non recouverte de résine.
6. Procédé selon la revendication 2, caractérisé par le fait qu'on forme préalablement à ladite implantation (13), par dépôt et gravure, la couche 70 de matériau de grille sur une couche (6) d'oxyde de grille surmontant le substrat semi-conducteur (3), on dépose sur la couche (70) de matériau de grille une couche (11) de résine formant ladite couche de barrière d'implantation, on définit simultanément à l'aide d'un masque de gravure la grille (7) du transistor et ladite région adjacente de substrat, on grave la couche de résine (11) de façon à obtenir un empilement comportant la couche de matériau de grille (70) recouverte localement de résine (110) au niveau de la future grille (7) et découverte localement (111) au niveau de ladite région adjacente de substrat, puis on conserve la résine (110) et on grave la région (71) de matériau de grille non recouverte de résine avant de réaliser ladite implantation (13).
7. Procédé selon la revendication 5 ou 6, caractérisé par le fait qu'on effectue une implantation supplémentaire (14) de dopants dans ladite région adjacente de substrat après gravure de ladite région (71) de matériau de grille non recouverte de résine.
8. Procédé selon la revendication 7, caractérisé par le fait que ladite implantation supplémentaire (14) est une implantation basse énergie.
9. Procédé selon l'une des revendications précédentes, caractérisé par le fait que ladite implantation (13) est une implantation moyenne ou haute énergie.
10. Procédé selon l'une des revendications précédentes, caractérisé par le fait que ladite implantation (13) est une implantation oblique.
FR9711019A 1997-09-04 1997-09-04 Procede de realisation de la zone de canal d'un transistor dmos Expired - Fee Related FR2767964B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR9711019A FR2767964B1 (fr) 1997-09-04 1997-09-04 Procede de realisation de la zone de canal d'un transistor dmos

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9711019A FR2767964B1 (fr) 1997-09-04 1997-09-04 Procede de realisation de la zone de canal d'un transistor dmos

Publications (2)

Publication Number Publication Date
FR2767964A1 true FR2767964A1 (fr) 1999-03-05
FR2767964B1 FR2767964B1 (fr) 2001-06-08

Family

ID=9510766

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9711019A Expired - Fee Related FR2767964B1 (fr) 1997-09-04 1997-09-04 Procede de realisation de la zone de canal d'un transistor dmos

Country Status (1)

Country Link
FR (1) FR2767964B1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207476A (ja) * 2002-12-25 2004-07-22 Mitsubishi Electric Corp 電力用半導体装置及び電力用半導体装置の製造方法
WO2008087763A1 (fr) * 2007-01-16 2008-07-24 Panasonic Corporation Dispositif à semi-conducteur et son procédé de fabrication

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01189174A (ja) * 1988-01-23 1989-07-28 Matsushita Electric Works Ltd 二重拡散型電界効果半導体装置の製法
US5449637A (en) * 1991-05-08 1995-09-12 Seiko Instruments, Inc. Method of producing low and high voltage MOSFETs with reduced masking steps
EP0689239A1 (fr) * 1994-06-23 1995-12-27 STMicroelectronics S.r.l. Procédé de manufacture des dispositifs de puissance en technologie MOS
EP0689238A1 (fr) * 1994-06-23 1995-12-27 STMicroelectronics S.r.l. Procédé de manufacture d'un dispositif de puissance en technologie MOS
EP0772244A1 (fr) * 1995-11-06 1997-05-07 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Dispositif de puissance en technologie MOS avec résistance de sortie et capacité faibles et son procédé de fabrication

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01189174A (ja) * 1988-01-23 1989-07-28 Matsushita Electric Works Ltd 二重拡散型電界効果半導体装置の製法
US5449637A (en) * 1991-05-08 1995-09-12 Seiko Instruments, Inc. Method of producing low and high voltage MOSFETs with reduced masking steps
EP0689239A1 (fr) * 1994-06-23 1995-12-27 STMicroelectronics S.r.l. Procédé de manufacture des dispositifs de puissance en technologie MOS
EP0689238A1 (fr) * 1994-06-23 1995-12-27 STMicroelectronics S.r.l. Procédé de manufacture d'un dispositif de puissance en technologie MOS
EP0772244A1 (fr) * 1995-11-06 1997-05-07 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Dispositif de puissance en technologie MOS avec résistance de sortie et capacité faibles et son procédé de fabrication

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 013, no. 481 (E - 838) 31 October 1989 (1989-10-31) *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207476A (ja) * 2002-12-25 2004-07-22 Mitsubishi Electric Corp 電力用半導体装置及び電力用半導体装置の製造方法
EP1434273A3 (fr) * 2002-12-25 2005-11-30 Mitsubishi Denki Kabushiki Kaisha Dispositif semi-conducteur de puissance et son procédé de fabrication
WO2008087763A1 (fr) * 2007-01-16 2008-07-24 Panasonic Corporation Dispositif à semi-conducteur et son procédé de fabrication
CN101584029B (zh) * 2007-01-16 2011-05-04 松下电器产业株式会社 半导体装置的制造方法
US7981817B2 (en) 2007-01-16 2011-07-19 Panasonic Corporation Method for manufacturing semiconductor device using multiple ion implantation masks

Also Published As

Publication number Publication date
FR2767964B1 (fr) 2001-06-08

Similar Documents

Publication Publication Date Title
EP0258141B1 (fr) Circuit intégré MIS tel qu'une cellule de mémoire EPROM et son procédé de fabrication
FR2663464A1 (fr) Circuit integre en technologie silicium sur isolant comportant un transistor a effet de champ et son procede de fabrication.
FR2823009A1 (fr) Procede de fabrication d'un transistor vertical a grille isolee a faible recouvrement de la grille sur la source et sur le drain, et circuit integre comportant un tel transistor
FR2806832A1 (fr) Transistor mos a source et drain metalliques, et procede de fabrication d'un tel transistor
FR2821483A1 (fr) Procede de fabrication d'un transistor a grille isolee et a architecture du type substrat sur isolant, et transistor correspondant
FR2652448A1 (fr) Procede de fabrication d'un circuit integre mis haute tension.
FR2593640A1 (fr) Dispositif semi-conducteur monolithique integre comportant des transistors a jonction bipolaire, des transistors cmos et dmos, des diodes a faible fuite et procede pour sa fabrication
FR2823010A1 (fr) Procede de fabrication d'un transistor vertical a grille isolee a quadruple canal de conduction, et circuit integre comportant un tel transistor
FR2616576A1 (fr) Cellule de memoire eprom et son procede de fabrication
EP0172772A2 (fr) Circuit intégré CMOS et procédé de fabrication de zones d'isolation électrique dans ce circuit intégré
FR2778022A1 (fr) Transistor bibolaire vertical, en particulier a base a heterojonction sige, et procede de fabrication
EP1292991B1 (fr) Procédé de fabrication d'un transistor MOS vertical à grille enterrée
FR3036530A1 (fr) Procede de realisation de cellules memoires du type a programmation unique comportant des condensateurs mos et circuit integre correspondant
FR2894069A1 (fr) Fabrication de transistors mos
FR2806833A1 (fr) Procede de fabrication d'un transistor mos a deux grilles, dont l'une est enterree, et transistor correspondant
FR3067516A1 (fr) Realisation de regions semiconductrices dans une puce electronique
EP0675544B1 (fr) Procédé de fabrication d'un transistor à effet de champ à grille isolée de longueur de canal réduite, et transistor correspondant
EP0522938B1 (fr) Procédé de fabrication d'un transistor à effet de champ vertical, et transistor obtenu par ce procédé
EP1146561A1 (fr) Procédé de réalisation d'un transistor bipolaire
FR2767964A1 (fr) Procede de realisation de la zone de canal d'un transistor dmos
WO2002037560A1 (fr) Procede de fabrication simultanee d"une paire de transistors a grilles isolees ayant respectivement un oxyde fin et un oxyde epais, et circuit integre correspondant comprenant une telle paire de transistors
FR3036846A1 (fr) Procede d'isolation locale entre des transistors realises sur un substrat soi, en particulier fdsoi, et circuit integre correspondant
FR2860919A1 (fr) Structures et procedes de fabrication de regions semiconductrices sur isolant
FR3035265A1 (fr) Procede de fabrication de transistors soi pour une densite d'integration accrue
FR3069377A1 (fr) Transistor mos a double blocs de grille a tension de claquage augmentee

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20090529