FR2762161A1

FR2762161A1 - Comparateur a grande excursion de tension d'entree

Info

Publication number: FR2762161A1
Application number: FR9704912A
Authority: FR
Inventors: Paolo Migliavacca
Original assignee: SGS Thomson Microelectronics SA
Current assignee: STMicroelectronics SA
Priority date: 1997-04-15
Filing date: 1997-04-15
Publication date: 1998-10-16
Anticipated expiration: 2017-04-15
Also published as: US6124759A; US20020084849A1; FR2762161B1

Abstract

L'invention concerne un comparateur comportant : un premier étage (1) à entrées différentielles (2, 3) propre à fonctionner avec des tensions (V+, V-) d'entrée qui sont, en mode commun, inférieures à un potentiel d'alimentation positif (Vdd) minoré d'une première tension seuil, le premier étage commandant un premier transistor de sortie (Ts) ; un deuxième étage (1') à entrées différentielles (2, 3) propre à fonctionner avec des tensions (V+, V-) d'entrée qui sont, en mode commun, supérieures à un potentiel d'alimentation négatif (Vss) majoré d'une deuxième tension seuil, le deuxième étage commandant un deuxième transistor de sortie (T's) et les transistors de sortie étant montés en série entre deux bornes (A, M) aux potentiels positif et négatif d'alimentation, et un point-milieu de leur association en série constituant une borne (S) de sortie du comparateur ; et des moyens pour commander les étages différentiels en fonction des tensions appliquées sur leurs entrées.

Description

COMPARATEUR A GRAtlDE EXCURSION DE TENSItlN D' EHTRÊK
La présente invention concerne un comparateur à grande excursion de tension d'entrée, c'est-à-dire dont la tension d'entrée est proche des tensions haute et basse d'alimentation. Ce type de comparateur est généralement désigné par son appellation anglo-saxonne "rail to rail".

La figure 1 représente un premier exemple classique d'un tel comparateur.

Le comparateur est constitué d'un étage différentiel 1, dont deux bornes d'entrée positive 2 et négative 3 reçoivent des tensions V+, V- à comperer. Une borne 4 de sortie de l'étage 1 commande un transistor Ts monté en série avec une source de courant 5 entre deux bornes A et M, sur lesquelles sont appliqués des potentiels respectivement haut Vdd et bas Vss d'alimentation.

Dans l'exemple représenté à la figure 1, l'étage 1 est constitué de deux transistors MOS à canal P MP1, MP2 dont les grilles respectives sont reliées aux bornes 2 et 3 et dont les sources respectives sont connectées, par l'intermédiaire d' une source de courant 6, à la borne A. Les drains des transistors MP1 et MP2 sont respectivement reliés au collecteur d'un transistor bipolaire de type NPN T1, T2 dont l'émetteur est relié à la borne
M. les transistors T1 et T2 sont montés en miroir de courant et le transistor T1 est monté en diode. La borne 4 est constituée par le drain du transistor MP2, relié à la base du transistor Ts de type NPN. L'émetteur du transistor Ts est connecté à la borne
M et son collecteur est relié à une borne S de sortie du aoet- parateur connectée, par 1'intermédiaire de la source de courant 5, à la borne A.

Quand la tension V+ est inférieure à la tension V-, la différence de tension AV entre les bornes 2 et 3 est négative et le courant I1 dans le transistor MP1 est supérieur au courant I2 dans le transistor MP2. Le transistor T2 cherchant à reproduire le courant I1, il sature, ce qui bloque le transistor Ts. La tension Vs de sortie du comparateur correspond alors à la tension
Vdd-Vss, diminuée de la chute de tension dans la source de courant 5. Cette chute de tension correspond, par exemple si les sources de courant sont réalisées au moyen de transistors bipolaires, à la chute de tension collecteur-émetteur d'un transistor bipolaire en saturation. Si les sources de courant sont constituées de transistors MOS, cette chute de tension correspond à une chute de tension drain-soucce. les sources de courant 5 et 6 sont généralement constituées de transistors montés en miroir de courant.

Quand V+ = V- (AV = 0), les courants Il et I2 sont équilibrés et le transistor Ts est bloqué. La borne S est alors sensiblement au potentiel Vdd.

Quand la tension V+ est supérieure à la tension V (AV > 0), le courant I2 est supérieur au courant Il. Le miroir de courant entre les transistors T1 et T2 maintient les courants des collecteurs des transistors T1 et T2 identiques. Il en découle que le transistor Ts sature. La borne S est alors au potentiel
Vss majoré de la chute de tension collecteur-émetteur du transistor Ts en saturation. Ainsi, l'excursion en tension de sortie correspond sensiblement à la tension d'alimentation.

Cependant, pour qu'un tel montage fonctionne, les tensions d'entrée V+ et V- doivent respecter une contrainte en mode commun, c'est-à-dire de niveau de tension (indépendamment de la tension différentielle AV).

Si le potentiel d'une des bornes 2 et 3 est supérieur au potentiel Vdd, minoré d'une tension seuil Vth correspondant à une tension seuil Vgsp d'un transistor MOS à canal P (MP1 ou MP2) majorée de la chute de tension V6 dans la source de courant 6, le comparateur ne fonctionne plus correctement. Si V- > Vdd - Vth, le transistor MP2 est bloqué et le transistor Ts ne peut recevoir aucun courant de base. La borne S est donc sensiblement au potentiel Vdd, quelle que soit la tension V+. Si V+ > Vdd - Vth, le transistor MP1 est bloqué et le courant I1 est nul. les transistors T1 et T2 sont donc tous deux bloqués (ils ne reçoivent aucun courant de base). Le seul cas où le résultat de la oomparaison est alors toutefois correct est si V- S Vdd - Vth car, la source 6 n'étant pas bloquée, le transistor Ts sature et Vs k( Vss.

En pratique, le comparateur de la figure 1 nécessite donc des tensions d'entrée qui soient, en mode commun, inférieures d'environ 1 à 1,5 volts par rapport à la tension positive d'alimentation.

La figure 2 représente un deuxième exemple de canal rateur dans lequel le fonctionnement de l'étage différentiel d'entrée 1' est limité à des tensions d'entrée qui sont, en mode commun, supérieures au potentiel bas d'alimentation Vss, majoré d'une tension seuil Vth'. La tension seuil Vth' correspond ici à une tension seuil Vgsn d'un transistor MOS à canal N, majorée de la chute de tension V6' dans la source de courant 6' de l'étage 1'.

Le montage de la figure 2 est similaire à celui de la figure 1, mais en étant inversé par rapport aux bornes A et M et en utilisant des transistors à canal N MN1 et MN2 à la place des transistors MOS à canal P de la figure 1, et des transistors bipolaires de type PNP T'1, T'2 et T's à la place des transistors
T1, T2, Ts du montage de la figure 1.

Dans la plage de fonctionnement en tension du comparateur de la figure 2, si AV 2 O, le transistor T's est bloqué et
Vs Vss. Si AV < 0, le transistor T's sature et Vs # Vdd. Cependant, si V- < Vss + Vth', le transistor MN2 est bloqué et ne peut pas prélever de courant sur la base du transistor T's qui est donc bloqué. La tension Vs est alors à l'état bas, indépendamment de la tension différentielle AV. Si V+ < Vss + Vth', le transistor MN1 est bloqué. les transistors T'1 et T'2 sont alors bloqués. le seul cas où le résultat de la comparaison est toutefois correct est si V- 2 Vss + Vth', car la source 6' n'étant pas bloquée, le transistor T's sature et Vs Vdd.

En pratique, le comparateur de la figure 2 nécessite donc des tensions d'entrée qui soient, en mode commun, supérieures d'environ 1 à 1,5 volts par rapport à la tension négative d'alimentation.

On notera que les problèmes exposés ci-dessus, en relation avec des montages utilisant à la fois des transistors en technologie bipolaire et en technologie MOS, se posent de la même manière pour des canarateurs réalisés intégralement en techno- logie bipolaire ou intégralement en technologie MOS.

Il serait souhaitable de disposer d'un oomparateur fonctionnant au moins sur toute la plage de tensions de mode commun du circuit, c'est-à-dire supportant des tensions d'entrée au moins dans toute la plage de la tension d'alimentation (Vdd-Vss) tout en préservant une grande excursion en tension de sortie.

La présente invention vise à proposer une nouvelle structure de comparateur qui fonctionne avec des entrées différentielles supportant des tensions de mode commun au moins dans toute la plage de la tension d'alimentation du oomparateur tout en préservant une grande excursion de tension de sortie.

La présente invention vise également à proposer un tel comparateur qui présente une faible consommation et, en particulier, dont la consommation est indépendante des tensions de mode commun présentes sur ses entrées.

Pour atteindre ces objets, la présente invention prévoit un comparateur comportant : un premier étage à entrées différentielles propre à fonctionner avec des tensions d'entrée qui sont, en mode commun, inférieures à un potentiel d'alimentation positif minoré d'une première tension seuil, le premier étage coewnandant un premier transistor de sortie ; un deuxième étage à entrées différentielles propre à fonctionner avec des tensions d'entrée qui sont, en mode commun, supérieures à un potentiel d'alimentation négatif majoré d'une deuxième tension seuil, le deuxième étage carmandant un deuxième transistor de sortie et les transistors de sortie étant montés en série entre deux bornes aux potentiels positif et négatif d'alimentation, un point-milieu de leur association en série constituant une borne de sortie du comparateur ; et des moyens pour commandeur les étages différentiels en fonction des tensions appliquées sur leurs entrées.

Selon un mode de réalisation de la présente invention, lesdits moyens sont constitués de deux commutateurs montés en série entre les bornes d'alimentation, le point-milieu de 1' asso- ciation en série des commutateurs étant relié à la borne de sortie et chaque commutateur comportant une borne de commande reliée au point-milieu d'une association en série d'une première source de courant avec 1 'étage différentiel auquel le commutateur est associé.

Selon un mode de réalisation de la présente invention, une deuxième source de courant est intercalée entre chaque commutateur et la borne d'alimentation à laquelle il est associé.

Selon un mode de réalisation de la présente invention, chaque deuxième source de courant est montée en miroir de courant sur la première source de courant de 1 'étage différentiel auquel le commutateur correspondant est associé.

Selon un mode de réalisation de la présente invention, un étage de oommande est intercalé entre chaque commutateur et l'étage différentiel auquel il est associé.

Selon un mode de réalisation de la présente invention, chaque étage de cnnnerde d'un commutateur comporte une troisième source de courant montée en miroir de courant sur la deuxième source de courant associée à l'autre commutateur.

Selon un mode de réalisation de la présente invention, chaque étage de carmande est constitué d'un transistor MOS monté en série avec la troisième source de courant entre les bornes d'alimentation, la grille du transistor M05 de chaque étage de comntnde étant reliée audit point-milieu de l'association en série de la première source de courant et de 1 'étage différentiel auquel le commutateur est associé.

Selon un mode de réalisation de la présente invention, chaque oommutateur est constitué d'un transistor MOS.

Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles
les figures 1 et 2 décrites préodement sont destinées à exposer l'état de la technique et le problème posé
la figure 3 représente, partiellement sous forme de bloc, un premier mode de réalisation d'un canparateur selon la présente invention ; et
la figure 4 représente un deuxième mode de réalisation d'un comparateur selon la présente invention.

Les mêmes éléments ont été désignés par les mêmes références aux différentes figures. Pour des raisons de clarté, seuls les éléments qui sont nécessaires à la compréhension de 1' inven- tion ont été représentés aux figures.

Une caractéristique de la présente invention est d'associer deux étages différentiels supportant, sur leurs entrées respectives, des tensions de mode commun différentes, et de prévoir une sélection autanatique de 1 'étage différentiel qui est opérationnel, en fonction des tensions de mode commun des entrées différentielles.

La figure 3 représente un premier mode de réalisation d'un comparateur selon la présente invention.

Selon 1'invention, le comparateur comporte deux étages différentiels 1, 1' d 'entrée qui sont chacun associés à une source de courant 6, 6'. Un premier étage (DIF~P) 1, similaire à 1 'étage différentiel représenté à la figure 1, est connecté directement à une borne M d'application d'un potentiel bas Vss d'alimentation et, par l'intermédiaire de la source 6, à une borne A d'application d'un potentiel haut Vdd d'alimentation. Un deuxième étage différentiel (DIF~N) 1', similaire à l'étage différentiel représenté à la figure 2, est connecté directement à la borne A et, par l'interéédiaire de la source 6', à la borne M.

Une entrée positive de chaque étage différentiel 1, 1' est reliée à une borne 2 d'application d'une première tension V+, à comparer à une deuxième tension V- appliquée sur une borne 3 reliée à une entrée négative de chaque étage 1, 1'. Les sorties respectives des étages 1 et 1' sont reliées aux bases respectives de deux transistors de sortie Ts et T's connectés en série entre les bornes M et A. L'émetteur du transistor T's de type PNP est relié à la borne A. L'émetteur du transistor Ts de type NPN est relié à la borne M et les collecteurs des transistors T's et Ts constituent une borne S de sortie du comparateur.

Selon l'invention, les points-milieux 7, 7' des associations en série des sources de courant 6, 6' et des étages différentiels 1, 1' sont respectivement reliés à une borne de commande d'un commutateur 8, 8'. les commutateurs 8 et 8' sont connectés en série entre les bornes A et M et le point-milieu B de leur association en série est relié à la borne S.

Un premier rôle des commutateurs 8 et 8' est de sélectionner un seul des étages différentiels 1' ou 1, quand une des tensions V+, V- est telle qu'un des étages différentiels 1, 1' ne peut pas fonctionner correctement.

Un deuxième rôle des commutateurs 8 et 8' est de remplacer les sources de courants (5, figure 1 et 5', figure 2) pour permettre le fonctionnement des transistors Ts et T's.
les commutateurs 8 et 8' sont, par exemple, constitués de transistors MOS, respectivement à canal P MP3 et à canal N MN3 dont les drains respectifs sont reliés à la borne S. Les sources des transistors MP3 et MN3 sont respectivement reliées aux bornes
A et M et leurs grilles sont respectivement reliées aux bornes 7 et 7'.

On notera que les sources de courant constituées par les transistors MP3 et MN3 ne sont, selon l'invention, pas monrées en miroir de courant sur les sources respectives 6 et 6'.

Ainsi, les transistors MP3 et MN3 peuvent également assurer leur fonction de blocage de l'étage 1 ou 1'.

Le transistor MP3 est bloqué quand le potentiel du point 7 est supérieur au potentiel Vdd, minoré de la tension seuil Vgsp du transistor MP3, donc quand une des tensions V+ ou
V- est, en mode commun, supérieure au potentiel Vdd majoré de deux tensions seuil Vgsp (transistors MP1 et MP3). le transistor
MN3 est bloqué quand le potentiel du point 7' est inférieur au potentiel Vss, majoré de la tension seuil Vgsn du transistor MN3, donc quand une des tensions V+ ou V- est inférieure, en mode commun, au potentiel Vss majoré de deux tensions seuil Vgsn (transistors MN1 et MN3).

On notera que, selon 1'invention, la plage de chaque étage 1, 1', en tensions de mode camtun V+ ou V-, est réduite par rapport aux montages classiques. Cela n'est cependant pas gênant dans la mesure où 1 'autre étage est alors susceptible de fonctionner.
le fonctionnement d'un comparateur tel que représenté à la figure 3 est le suivant pour les différents cas de tensions V+ et V- susceptibles de se présenter.

1/ V- > Vdd - 2Vgsp. le transistor Ts est bloqué et le transistor MN3 conduit. le résultat de la comparaison est conditionné par l'étage 1'.

Si V+ < Vdd - 2Vgsp, le transistor MP3 conduit. le transistor T's sature, même si V+ est inférieure à Vss + 2Vgsn (car V- est suffisamment élevée pour que la source 6' ne soit pas bloquée). Ainsi, Vs t Vdd.

Si V+ > Vdd - 2Vgsp, le transistor MP3 est bloqué. Si AV < O, le transistor T's sature et Vs t Vdd. Si AV > O, le transistor T's est bloqué et Vs t Vss (par le transistor MN3).

2/ V- < Vss + 2Vgsn. Le transistor T's est bloqué et le transistor MP3 conduit. Le résultat de la ocoaraison est conditionné par l'étage 1.

Si V+ 2 Vss + 2Vgsn, le transistor MN3 conduit. le transistor Ts sature, même si V+ est supérieure à Vdd - 2Vgsp (car V- est suffisamment basse pour que la source 6 ne soit pas bloquée). Ainsi, Vs k: Vss.

Si V+ < Vss + 2Vgsn, le transistor MN3 est bloqué. Si AV > O, le transistor Ts sature et Vs Vss. Si AV < O, le transistor Ts est bloqué et Vs y Vdd (par le transistor MP3).

3/ Vss + 2Vgsn # V+ S Vdd - 2Vgsp et Vss + 2Vgsn S V- <
Vdd - 2Vgsp, les deux étages 1 et 1' fonctionnent.

Si AV > O, le transistor Ts sature et le transistor T's est bloqué, Vs Vss.

Si AV < O, le transistor Ts est bloqué et le transistor
T's sature, Vs Vdd.

On notera que les tensions V+ et V- peuvent même, en mode commun, dépasser les potentiels Vdd et Vss.

Un avantage d'un comparateur selon la présente invention est qu'il fonctionne quels que soient les niveaux de mode commun des tensions d'entrée.

La figure 4 représente un deuxième mode de réalisation d'un oomparateur selon la présente invention.

Ce montage constitue une amélioration par rapport au premier mode de réalisation, pour rendre la consommation du com- parateur indépendante des tensions de mode camnun. En effet, dans le montage du premier mode de réalisation, la consommation dépend des tensions V+ et V-.

Selon ce deuxième mode de réalisation, chaque transistor MP3, MN3 est associé à une source de courant 9, 9' montée en miroir de courant sur la source 6, 6' de l'étage différentiel 1, 1' correspondant. Ainsi, une source 9 est intercalée entre la source du transistor MP3 et la borne A, et une source 9' est intercalée entre la source du transistor MN3 et la borne M.

Les sources de courant 9 et 9' permettent de rendre le courant prélevé, ou délivré, sur la borne S indépendant des tensions V+ et V-.

Un avantage de ce deuxième mode de réalisation, est qutil rend la coriommation du comparateur indépendante des tensions de mode commun présentes sur ses bornes d'entrée.

De préférence, chaque transistor MP3, MN3 est en outre associé à un étage de clmrande 10, 10'. L'étage 10 est constitué d'un transistor MOS à canal N MN4 dont le drain est connecté à la borne A et dont la source est connectée, par 1'intermédiaire d'une source de courant 11, à la borne M. La grille du transistor
MN4 est reliée au noeud 7 et sa source est reliée à la grille du transistor MP3. La source de courant 11 est montée en miroir de courant sur la source de courant 6' de 1 'étage différentiel 1'.

L'étage 10' est constitué d'un transistor MOS à canal P MP4 dont le drain est connecté à la borne M et dont la source est connectée, par l'intermédiaire d'une source de courant 11', à la borne
A. La grille du transistor MP4 est reliée au noeud 7' et sa source est reliée à la grille du transistor MN3. La source de courant 11' est montée en miroir de courant sur la source de courant 6 de 1 'étage différentiel 1.
le transistor MN4 permet de reporter la tension V+ sur la grille du transistor MP3 en compensant la tension grille source du transistor MP1. De même, le transistor MP4 permet de reporter la tension de mode commun V- sur la grille du transistor
MN3 en compensant la tension grille-source du transistor MN2.

Les transistors MP3 et MN3 conduisent donc dans une plage de tensions plus grande que dans le premier mode de réalisation. Cela présente l'avantage d'optimiser les temps de réponse sur toute la plage de tensions de mode commun en fonction d'une consommation maximale fixée. On peut également régler les temps de réponse en modifiant les rapports largeur/longueur (W/L) de grille des transistors MP4 et MN4, sans affecter la consommation maximale gracie aux montages en miroir de courant des sources 11 et 11'.

Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à 1'homme de l'art. En particulier, bien que lton ait fait référence dans la description qui précède à des modes de réalisation utilisant des technologies bipolaires et MOS au sein d'un même montage, 1'invention s'applique également à un cailparateur réalisé intégralement en technologie bipolaire ou en technologie MOS. Pour un circuit en technologie MOS, il suffit de remplacer les transistors bipolaires de type PNP par des transistors MOS à canal P et les transistors bipolaires de type NPN par des transistors MOS à canal N. De la même manière, pour un circuit en technologie bipolaire, on remplacera les transistors MOS à canal P par des transistors bipolaires de type PNP et les transistors MOS à canal N par des transistors bipolaires de type NPN.

En outre, les dimensionnements respectifs des différents composants du montage selon l'invention sont à la portée de 1'homme de l'art en fonction de l'application souhaitée.

Claims

REVENDICATIONS

1. Comparateur, caractérisé en ce qu'il oomporte

un premier étage (1) à entrées différentielles (2, 3) propre à fonctionner avec des tensions (V+, V-) d'entrée qui sont, en mode commun, inférieures à un potentiel d'alimentation positif (Vdd) minoré d'une première tension seuil (2Vgsp), le premier étage coeznandant un premier transistor de sortie (Ts)

un deuxième étage (1') à entrées différentielles (2, 3) propre à fonctionner avec des tensions (V+, V-) d'entrée qui sont, en mode commun, supérieures à un potentiel d'alimentation négatif (Vss) majoré d'une deuxième tension seuil (2Vgsn), le deuxième étage comandant un deuxième transistor de sortie (T's) et les transistors de sortie étant montés en série entre deux bornes (A, M) aux potentiels positif et négatif d'alimentation, un point-milieu de leur association en série constituant une borne (S) de sortie du comparateur ; et

des moyens pour commander les étages différentiels en fonction des tensions appliquées sur leurs entrées.

2. Comparateur selon la revendication 1, caractérisé en ce que lesdits moyens sont constitués de deux commutateurs (8, 8') montés en série entre les bornes d'alimentation (A, M), le point-milieu (9) de l'association en série des commutateurs étant relié à la borne de sortie (S) et chaque commutateur comportant une borne de camnnde reliée au point-milieu (7, 7') d'une association en série d'une première source de courant (6, 6') avec l'étage différentiel (1, 1') auquel le commutateur est associé.

3. Comparateur selon la revendication 2, caractérisé en ce qu'une deuxième source de courant (9, 9') est intercalée entre chaque commutateur (8, 8') et la borne d'alimentation (A, M) à laquelle il est associé.

4. Comparateur selon la revendication 3, caractérisé en ce que chaque deuxième source de courant (9, 9') est montée en miroir de courant sur la première source de courant (6, 6') de l'étage différentiel (1, 1') auquel le commutateur (8, 8') correspondant est associé.

5. Comparateur selon 1 'une quelconque des revendications 2 à 4, caractérisé en ce qu'un étage de commande (10, 10') est intercalé entre chaque commutateur (8, 8') et l'étage différentiel (1, 1') auquel il est associé.

6. Comparateur selon la revendication 5, caractérisé en ce que chaque étage de commande (10, 10') d'un commutateur (8, 8') comporte une troisième source de courant (11, 11') montée en miroir de courant sur la deuxième source de courant (9', 9) associée à l'autre commutateur (8', 8).

7. Comparateur selon la revendication 6, caractérisé en ce que chaque étage de commande (10, 10') est constitué d'un transistor MOS (MN4, MP4) monté en série avec la troisième source de courant (11, 11') entre les bornes d'alimentation (A, M), la grille du transistor MOS de chaque étage de commande étant reliée audit point-milieu (7, 7') de l'association en série de la première source de courant (6, 6') et de l'étage différentiel (1, 1') auquel le commutateur (8, 8') est associé.

8. Comparateur selon 1 'une quelconque des revendications 2 à 7, caractérisé en ce que chaque commutateur (8, 8') est constitué d'un transistor MOS (MP3, MN3).