FR2751488A1 - Amplificateur de puissance en technologie bicmos a etage de sortie en technologie mos - Google Patents

Amplificateur de puissance en technologie bicmos a etage de sortie en technologie mos Download PDF

Info

Publication number
FR2751488A1
FR2751488A1 FR9609131A FR9609131A FR2751488A1 FR 2751488 A1 FR2751488 A1 FR 2751488A1 FR 9609131 A FR9609131 A FR 9609131A FR 9609131 A FR9609131 A FR 9609131A FR 2751488 A1 FR2751488 A1 FR 2751488A1
Authority
FR
France
Prior art keywords
transistor
stage
current
bipolar
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9609131A
Other languages
English (en)
Other versions
FR2751488B1 (fr
Inventor
Marius Reffay
Danika Chaussy
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
SGS Thomson Microelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SA filed Critical SGS Thomson Microelectronics SA
Priority to FR9609131A priority Critical patent/FR2751488B1/fr
Priority to US08/893,248 priority patent/US5910748A/en
Publication of FR2751488A1 publication Critical patent/FR2751488A1/fr
Application granted granted Critical
Publication of FR2751488B1 publication Critical patent/FR2751488B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

L'invention concerne un amplificateur de puissance à étage de sortie (2) en technologie MOS, comportant un demi-étage de sortie supérieur (3) constitué de deux transistors MOS de puissance à canal P (M10, M12) montés en miroir de courant, un demi-étage de sortie inférieur (4) constitué de deux transistors MOS de puissance à canal N (M11, M13) montés en miroir de courant, une borne (S) de sortie de l'amplificateur correspondant aux drains communs d'un premier transistor MOS (M10) de l'étage supérieur (3) et d'un premier transistor MOS (M11) de l'étage inférieur (4), et un étage de commande (5) en technologie bipolaire propre à fixer, en fonction d'une tension de commande (Ve), deux courants (11, 12) de commande des demi-étages de sortie (3, 4).

Description

AMPLIFICATEUR DE PUISSANCE EN TECHNOLOGIE BICMDS À ÉTAGE DE
SORTIE EN TECHNOLOGIE MOS
La présente invention concerne le domaine des amplifi- cateurs de puissance à étage de sortie constitué de transistors
MOS. L'invention s'applique plus particulièrement à la réalisation d'un amplificateur dont l'étage de sortie comporte deux transistors MOS montés en série entre deux lignes d'alimentation, couramment désigné par son appellation anglo-saxonne "rail to rail". Un exemple d'application de la présente invention concerne un amplificateur dit "de circuit de trame" d'un poste de télévision dont le rôle est de commander la déviation verticale du faisceau d'électrons du tube cathodique en alimentant une bobine de déviation au moyen d'un courant en forme de dents de scie.
Dans une telle application, l'amplificateur doit délivrer un courant alternatif important, par exemple, de l'ordre de 1 ampère à 3 ampères crête à crête.
On a généralement recours à un amplificateur de puissance symétrique (push-pull) en technologie bipolaire recevant, par l'intermédiaire d'un étage à transconductance et d'un étage
Miller de compensation de fréquence, un signal en dents de scie qu'il faut amplifier pour alimenter la bobine.
Un inconvénient d'un amplificateur push-pull en technologie bipolaire est lié au phénomène dit de second claquage des transistors bipolaires. Ce phénomène apparaît lorsqu'un transistor bipolaire fonctionne dans une zone de sa caractéristique courant-tension, proche de sa tension de claquage. Cette zone dite de second claquage dépend, en particulier, de la durée du fonctionnement de l'amplificateur dans cette zone et de la capacité du circuit à dissiper l'énergie. Or, pour des questions de miniaturisation, les transistors bipolaires ont les plus petites dimensions possibles. Ils fonctionnent alors dans une région de leur caractéristique courant-tension proche de la zone de second claquage. Dans un amplificateur de puissance destiné au balayage vertical d'un écran de télévision, la durée de fonctionnement entraîne que le transistor tend à atteindre sa zone de second claquage. Les problèmes de second claquage ne peuvent donc pas être négligés.
Les progrès réalisés en matière de miniaturisation des transistors MOS de puissance ont incité à développer des amplificateurs de puissance en technologie MOS qui évitent le problème de second claquage et qui confèrent à l'amplificateur une plus grande robustesse. Pour ce faire, on a proposé des amplificateurs dérivés de la structure des amplificateurs CMOS à faible puissance.
La figure 1 représente schématiquement un exemple classique de réalisation d'un amplificateur en technologie CMOS.
Un tel amplificateur comporte deux transistors M1 et M2 de sortie, respectivement à canal P et à canal N, qui définissent des demi-étages de sortie, respectivement supérieur et inférieur.
Les drains communs des transistors M1 et M2 qui sont montés en série entre deux lignes d'alimentation, respectivement V+ et V (par exemple, la masse), définissent une borne S de sortie de 1' amplificateur.
Un transistor M3 à canal P est monté en miroir de courant avec le transistor M1. Un transistor M4 à canal N relie le drain du transistor M3 à la grille du transistor M2. La grille du transistor M2 constitue une borne E de commande de l'amplifica teur qui reçoit une tension de commande Ve positive, par exemple, un signal en dents de scie.
Lorsque la tension Ve est égale à une tension nominale
Vgs0 correspondant à un courant de sortie nul et imposée par une contre-réaction (non représentée) de l'amplificateur, une source 1 de courant I conditionne un courant de conduction simultanée des transistors M1 et M2, ou courant de repos de l'étage de sortie. Dans l'application au circuit de trame d'un poste de télévision, cet état de repos correspond à la position non-déviée du faisceau. Ce courant de repos est nécessaire pour éviter une distorsion de raccordement entre les plages, respectivement, positive et négative du courant de sortie, c'est-à-dire pour respecter la linéarité du courant de sortie.
Le courant I est envoyé sur le drain d'un transistor M5 à canal N, monté en miroir de courant avec le transistor M4. La source du transistor M5 est reliée, par l'intermédiaire d'un transistor M6 à canal N, à la ligne V-.
On fixe le courant de repos pour que, quand la tension
Ve est égale à VgsO, les courants dans les transistors M1 et M2 soient égaux, aucun courant ne circulant dans la charge (non représentée) raccordée à la borne S. Quand la tension Ve augmente, le courant dans le transistor M3, donc dans le transistor M1, diminue et le courant dans le transistor M2 augmente.
Un courant est donc prélevé sur la charge. Quand la tension Ve diminue, le courant dans le transistor M1 augmente et le courant dans le transistor M2 diminue. On délivre alors un courant à la charge.
Si un tel montage permet de remédier à l'inconvénient du second claquage d'un montage bipolaire, il souffre de plusieurs inconvénients pour des puissances élevées.
En effet, pendant que l'amplificateur délivre du courant, c'est-à-dire pendant que le transistor M3 conduit, on doit absorber au point E le courant que l'on souhaite reproduire dans le transistor M1. Dans un amplificateur de puissance où le courant de sortie souhaité est, par exemple, de 3 ampères crête à crête et en supposant que le rapport du miroir constitué par les transistors M1 et M3 est de 100, le courant à absorber est alors de l'ordre de 15 mA.
De plus, pour un amplificateur de puissance et pour respecter la linéarité du courant de sortie, il faudrait rendre le signal Ve dissymétrique par rapport au potentiel VgsO.
En outre, un tel amplificateur présente une impédance d'entrée (borne E) qui varie très fortement en fonction de la tension Ve et qui est, de plus, dissymétrique selon que le transistor M2 conduit ou non. En effet, dès que le transistor M2 conduit (dès que la tension Ve atteint la valeur de la tension seuil Vgs du transistor M2), le transistor M4 se bloque.
L'impédance d'entrée est alors très grande dans la mesure où elle correspond sensiblement à la capacité de grille du transistor M2.
Par contre, quand le transistor M1 conduit et que le transistor
M2 est bloqué, l'impédance d'entrée de l'amplificateur est faible et correspond sensiblement à la résistance drain-source à l'état passant du transistor M4.
La présente invention vise à proposer un nouvel amplificateur de puissance à étage de sortie en technologie MOS qui pallie les inconvénients ci-dessus.
Pour atteindre cet objet, la présente invention prévoit un amplificateur de puissance à étage de sortie en technologie
MOS, comportant un demi-étage de sortie supérieur constitué de deux transistors MOS de puissance à canal P montés en miroir de courant, un demi-étage de sortie inférieur constitué de deux transistors MOS de puissance à canal N montés en miroir de courant, une borne de sortie correspondant aux drains communs d'un premier transistor MOS de l'étage supérieur et d'un premier transistor NOS de l'étage inférieur, et un étage de commande en technologie bipolaire propre à fixer, en fonction d'une tension de commande, deux courants de commande des demi-étages de sortie.
Selon un mode de réalisation de la présente invention, l'étage de commande comporte un premier transistor bipolaire de type PNP fixant un premier courant de commande du demi-étage supérieur, un deuxième transistor bipolaire de type NPN fixant un deuxième courant de commande du demi-étage inférieur, et une borne d'entrée propre à recevoir ladite tension de commande et reliée aux bases respectives des premier et deuxième transistors bipolaires.
Selon un mode de réalisation de la présente invention, 1étage de commande comporte des moyens pour fixer un courant de conduction simultanée identique desdits premiers transistors MOS lorsque la tension de commande est nominale.
Selon un mode de réalisation de la présente invention, lesdits moyens comportent un troisième transistor bipolaire de type NPN intercalé entre le premier transistor bipolaire et une borne de commande en courant du demi-étage supérieur, une première source de courant de référence dont une borne de sortie est reliée au collecteur dlun quatrième transistor bipolaire de type
NPN, monté en miroir avec le troisième transistor et connecté, par l'intermédiaire d'un cinquième transistor bipolaire, à la ligne négative, et un sixième transistor bipolaire de type NPN, monté en diode entre une borne de sortie d'une deuxième source de courant de référence et la ligne négative, la base du sixième transistor étant reliée à la base du cinquième transistor.
Selon un mode de réalisation de la présente invention, un septième transistor bipolaire de type NPN est intercalé entre la ligne positive et les bases communes des troisième et quatrième transistors, la base du septième transistor étant reliée au collecteur du quatrième transistor.
Selon un mode de réalisation de la présente invention, des résistances de même valeur sont intercalées entre les emet- teurs respectifs des deuxième et septième transistors bipolaires et la ligne négative, des résistances de même valeur étant intercalées, respectivement, entre les deuxième et troisième transistors bipolaires et entre les quatrième et cinquième transistors.
Selon un mode de réalisation de la présente invention, les courants de référence des deux sources sont identiques.
Selon un mode de réalisation de la présente invention, l'amplificateur comporte un miroir de courant additionnel reproduisant le courant de commande du demi-étage inférieur, délivré par l'étage de commande, sur le drain du transistor MOS monté en miroir de courant sur le premier transistor MOS du demi-étage inférieur.
Selon un mode de réalisation de la présente invention, ledit miroir additionnel est constitué de deux transistors MOS à canal P.
Selon un mode de réalisation de la présente invention, lesdits miroirs de courant constitutifs des demi-étages supérieur et inférieur présentent un même rapport.
Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles
la figure 1 décrite précédemment est destinée à exposer l'état de la technique et le problème posé ; et
la figure 2 représente un mode de réalisation dlun amplificateur de puissance selon la présente invention.
Pour des raisons de clarté, seules les composants de l'amplificateur qui sont nécessaires à la compréhension de l'invention ont été représentés à la figure 2.
Une caractéristique de la présente invention est de proposer un amplificateur de puissance en technologie BIOMOS comportant un étage de sortie en technologie MOS et un étage de commande en technologie bipolaire.
Une autre caractéristique de la présente invention est de prévoir un étage de sortie comportant deux transistors MOS montés en série (rail to rail) dont chacun fait partie d'un montage en miroir de courant.
La figure 2 représente un mode de réalisation d'un amplificateur de puissance en technologie BIOMOS selon 1 'inven- tion. L'étage de sortie 2 est constitué d'un demi-étage supérieur 3 et d'un demi-étage inférieur 4, chaque demi-étage comportant deux transistors MOS montés en miroir de courant.
Chaque demi-étage, respectivement 3 et 4, comporte un transistor MOS de puissance, respectivement, M10 à canal P et M11 à canal N qui sont montés en série entre deux lignes d'alimentation, respectivement V+ et V- (par exemple, la masse). Les drains communs des transistors M10 et M11 constituent une borne S de sortie de l'amplificateur de puissance. Le transistor M10 est monté en miroir de courant avec un transistor MOS M12 à canal P dont le drain constitue une borne El de commande en courant du demi-étage 3. Le transistor M11 est monté en miroir de courant avec un transistor MOS M13 à canal N dont le drain constitue une borne E2 de commande en courant du demi-étage 4.
Selon l'invention, la commande de l'étage de sortie 2 s'effectue en modifiant les courants qui circulent dans les transistors M12 et M13. En augmentant le courant du transistor M12, on augmente le courant délivré à la charge (non représentée) raccordée à la borne S. En augmentant le courant du transistor M13, on augmente le courant prélevé dans la charge.
Selon l'invention, les courants respectifs des transistors M12 et M13 sont fixés par un étage de commande 5 en technologie bipolaire dont une entrée de commande E reçoit une tension de commande Ve, par exemple, un signal en dents de scie.
La borne E est reliée aux bases respectives de deux transistors T1 et T2, respectivement PNP et NPN. Le collecteur du transistor T1 est connecté à la ligne V-. L'émetteur du transistor T1 est relié, le cas échéant par l'intermédiaire d'une résistance R1, à l'émetteur d'un transistor NPN T3 dont le collecteur est relié à la borne El. L'émetteur du transistor T2 est connecté, le cas échéant par l'intermédiaire d'une résistance R2, à la ligne V-. Le collecteur du transistor T2 est relié au drain d'un transistor MOS M14 à canal P d'un miroir de courant 6 dont le rôle est de permettre la commande du demi-étage 4 alors que les sens des courants dans les transistors M13 et T2 sont les mêmes. Pour que l'étage 4 fonctionne, il faut que le courant de collecteur du transistor T2 soit reproduit sur le drain du transistor M13.
Le miroir 6 est constitué du transistor M14 et d'un transistor MOS M15 à canal P dont les grilles respectives sont reliées au drain du transistor M14. Les sources des transistors
M14 et M15 sont reliées à une tension d'alimentation Vcc dont le potentiel est supérieur au potentiel de la ligne V-. Le drain du transistor M15 est relié à la borne E2. De préférence, les rapports des surfaces des transistors M14 et M15 sont identiques de sorte que le rapport du miroir 6 est unitaire. Le miroir 6 pourra, à titre de variante, être réalisé en technologie bipolaire.
L'amplificateur doit, comme précédemment, éviter l'apparition d'une distorsion de recouvrement entre les plages négative et positive du courant de sortie. Pour ce faire, l'étage de commande 5 comporte des moyens pour fixer un courant de conduction simultanée des demi-étages 3 et 4 lorsque l'amplificateur est au repos, c'est-à-dire lorsque la tension Ve est égale à une valeur nominale VgsO déterminée par un bouclage classique de l'amplificateur sur sa charge et que l'étage 2 ne doit absorber ni délivrer aucun courant sur la borne S.
Selon l'invention, la base du transistor T3 est reliée à la base d'un transistor NPN T4 dont le collecteur reçoit un courant de référence I d'une source 7. De préférence, le collecteur du transistor T4 est relié à la base d'un transistor NPN T7 dont le collecteur est relié à la ligne V+ et dont l'émetteur est relié aux bases communes des transistors T3 et T4. Le rôle du transistor T7 est d'amplifier le courant de base du transistor T3 dans la mesure où le courant I est généralement faible. Le cas échéant, le transistor T7 pourra être supprimé et le transistor
T3 sera alors monté en miroir de courant sur le transistor T4.
L'émetteur du transistor T4 est relié, le cas échéant par l'intermédiaire d'une résistance R3, à l'émetteur d'un transistor PNP T5 dont le collecteur est connecté à la ligne V-. La base du transistor T5 est reliée à la base d'un transistor NPN
T6, monté en diode entre une source 8 de courant de référence I et la ligne V-. Le cas échéant, une résistance R4 est intercalée entre l'émetteur du transistor T6 et la ligne V-.
On suppose que l'amplificateur est au repos, c'est à dire que potentiel Ve est tel que les courants de drain des transistors M10 et M11 sont égaux (Ve = VgsO). Les relations suivantes sont alors respectées pour le potentiel au point A de liaison des grilles des transistors T3 et T4
VA = VBE(T4) + R3I + VBE (T5) + VBE (T6) + R4I ; et
VA = VBE(T3) + Rîli + VBE(Tl) + VBE(T2) + R2I2, où I1 et I2 représentent les courants de collecteurs des transistors respectifs T3 et T2, c'est-à-dire les courants de commande des demi-étages 3 et 4.
Si R1 = R3 et R2 = R4, et en supposant que les transistors bipolaires ont une même chute de tension base-êmetteur (VBE), on obtient I2 = I1 = I.
Les miroirs de courant constituant les demi-étages 3 et 4 présentent, de préférence, le même rapport K. Ainsi, on obtient bien, au repos, un même courant KI dans les transistors M10 et
M11.
Quand le potentiel de la borne E, c'est-à-dire la tension Ve, augmente, le potentiel VA reste sensiblement constant et le courant I1 diminue tandis que le courant I2 augmente. Le courant prélevé sur la charge augmente. A l'inverse, quand la tension Ve diminue, le courant I1 augmente et le courant I2 diminue.
Le courant délivré à la charge augmente.
Les résistances R1, R2, R3 et R4 sont optionnelles.
Elles servent à limiter les gains respectifs des transistors bipolaires et à rendre linéaire le gain de l'étage 5.
Un avantage de la présente invention est qu'en rendant la structure de l'étage de sortie symétrique, on autorise la commande en courant des deux demi-étages.
Un autre avantage de la présente invention est qu'au moyen d'un étage de commande en technologie bipolaire, on tire profit de la bonne transconductance des transistors bipolaires pour convertir la tension de commande Ve, en courants I1 et I2 de commande des miroirs constitutifs des demi-étages 3 et 4.
Un autre avantage de la présente invention est que l'impédance d'entrée de l'amplificateur est désormais symétrique.
En effet, l'impédance d'entrée est fixée par les bases respectives des transistors T1 et T2, quelle que soit la valeur de la tension Ve.
Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, les dimensionnements des transistors MOS de puissance et bipolaires sont à la portée de l'homme de l'art en fonction des caractéristiques souhaitées pour l'amplificateur.
De plus, la figure 2 représente un schéma de base. La symétrie et les possibilités en courant peuvent être améliorées de manière classique. En outre, bien que l'invention ait été décrite en référence particulière à un amplificateur destiné à commander le balayage vertical d'un écran de télévision, l'invention s'applique à tout type d'amplificateur symétrique à sortie en courant.

Claims (10)

REVENDICATIONS
1. Amplificateur de puissance à étage de sortie (2) en technologie MOS, caractérisé en ce qu'il comporte
un demi-étage de sortie supérieur (3) constitué de deux transistors MOS de puissance à canal P (M10, M12) montés en miroir de courant
un demi-étage de sortie inférieur (4) constitué de deux transistors MOS de puissance à canal N (M11, M13) montés en miroir de courant ;
une borne de sortie (S) correspondant aux drains communs d'un premier transistor MOS (M10) de l'étage supérieur (3) et d'un premier transistor MOS (M11) de l'étage inférieur (4) ; et
un étage de commande (5) en technologie bipolaire propre à fixer, en fonction d'une tension de commande (Ve), deux courants (I1, 12) de commande des demi-étages de sortie (3, 4).
2. Amplificateur selon la revendication 1, caractérisé en ce que 1 'étage de commande (5) comporte
un premier transistor bipolaire de type PNP (T1) fixant un premier courant de commande (I1) du demi-étage supérieur (3) ;
un deuxième transistor bipolaire de type NPN (T2) fixant un deuxième courant de commande (I2) du demi-étage inférieur (4) ; et
une borne d 'entrée (E) propre à recevoir ladite tension de commande (Ve) et reliée aux bases respectives des premier et deuxième transistors bipolaires (T1, T2).
3. Amplificateur selon la revendication 1 ou 2, caractérisé en ce que 1 'étage de commande (5) comporte des moyens pour fixer un courant de conduction simultanée identique desdits premiers transistors MOS (M10, Mli) lorsque la tension de commande (Ve) est nominale.
4. Amplificateur selon la revendication 3, caractérisé en ce que lesdits moyens comportent
un troisième transistor bipolaire (T3) de type NPN intercalé entre le premier transistor bipolaire (T1) et une borne (El) de commande en courant du demi-étage supérieur (3)
une première source (7) de courant de référence (I) dont une borne de sortie est reliée au collecteur d'un quatrième transistor bipolaire (T4) de type NPN, monté en miroir avec le troisième transistor (T3) et connecté, par l'intermédiaire d'un cinquième transistor bipolaire (T5), à la ligne négative (V-) et
un sixième transistor bipolaire (T6) de type NPN, monté en diode entre une borne de sortie d'une deuxième source (8) de courant de référence (I) et la ligne négative (V-), la base du sixième transistor (T6) étant reliée à la base du cinquième transistor (T5).
5. Amplificateur selon la revendication 4, caractérisé en ce qu'un septième transistor bipolaire (T7) de type NPN est intercalé entre la ligne positive (V+) et les bases communes des troisième (T3) et quatrième (T4) transistors, la base du septième transistor (T7) étant reliée au collecteur du quatrième transistor (T4).
6. Amplificateur selon la revendication 4 ou 5, caractérisé en ce que des résistances (R1, R4) de même valeur sont intercalées entre les émetteurs respectifs des deuxième (T2) et septième (T7) transistors bipolaires et la ligne négative (V-), des résistances (R2, R3) de même valeur étant intercalées, respectivement, entre les deuxième (T2) et troisième (T3) transistors bipolaires et entre les quatrième (T4) et cinquième (T5) transistors.
7. Amplificateur selon l'une quelconque des revendications 4 à 6, caractérisé en ce que les courants de référence (I) des deux sources (7, 8) sont identiques.
8. Amplificateur selon l'une quelconque des revendications 1 à 7, caractérisé en ce qu'il comporte un miroir de courant additionnel (6) reproduisant le courant de commande (I2) du demi-étage inférieur (4), délivré par l'étage de commande (5), sur le drain du transistor MOS (M13) monté en miroir de courant sur le premier transistor MOS (M11) du demi-étage inférieur (4).
9. Amplificateur selon la revendication 8, caractérisé en ce que ledit miroir additionnel (6) est constitué de deux transistors MOS (M14, M15) à canal P.
10. Amplificateur selon l'une quelconque des revendications 1 à 9, caractérisé en ce que lesdits miroirs de courant constitutifs des demi-étages supérieur (3) et inférieur (4) présentent un même rapport (K).
FR9609131A 1996-07-16 1996-07-16 Amplificateur de puissance en technologie bicmos a etage de sortie en technologie mos Expired - Fee Related FR2751488B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR9609131A FR2751488B1 (fr) 1996-07-16 1996-07-16 Amplificateur de puissance en technologie bicmos a etage de sortie en technologie mos
US08/893,248 US5910748A (en) 1996-07-16 1997-07-16 Power amplifier in bicmos technology having an output stage in MOS technology

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9609131A FR2751488B1 (fr) 1996-07-16 1996-07-16 Amplificateur de puissance en technologie bicmos a etage de sortie en technologie mos

Publications (2)

Publication Number Publication Date
FR2751488A1 true FR2751488A1 (fr) 1998-01-23
FR2751488B1 FR2751488B1 (fr) 1998-10-16

Family

ID=9494277

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9609131A Expired - Fee Related FR2751488B1 (fr) 1996-07-16 1996-07-16 Amplificateur de puissance en technologie bicmos a etage de sortie en technologie mos

Country Status (2)

Country Link
US (1) US5910748A (fr)
FR (1) FR2751488B1 (fr)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0926814B1 (fr) * 1997-12-23 2002-02-20 STMicroelectronics S.r.l. Structure à action anticipée avec zéros programmables pour la synthèse de filtres à temps continu, lignes à retard et similaires
US6002245A (en) * 1999-02-26 1999-12-14 National Semiconductor Corporation Dual regeneration bandgap reference voltage generator
DE19944397A1 (de) * 1999-09-16 2001-03-22 Philips Corp Intellectual Pty Anordnung zur Auskopplung eines Auskoppelstroms aus einem Laststrom und zur Gewinnung einer Regelgrösse zur Steuerung des Laststroms
FR2845781B1 (fr) * 2002-10-09 2005-03-04 St Microelectronics Sa Generateur de tension de type a intervalle de bande
US7665063B1 (en) * 2004-05-26 2010-02-16 Pegasystems, Inc. Integration of declarative rule-based processing with procedural programming
US7106041B1 (en) * 2004-06-14 2006-09-12 Analog Devices, Inc. Current mirror apparatus and method for reduced early effect
DE102004038552B4 (de) * 2004-08-06 2006-05-11 Atmel Germany Gmbh Spannungskomparator
US8335704B2 (en) 2005-01-28 2012-12-18 Pegasystems Inc. Methods and apparatus for work management and routing
US8924335B1 (en) 2006-03-30 2014-12-30 Pegasystems Inc. Rule-based user interface conformance methods
US8250525B2 (en) 2007-03-02 2012-08-21 Pegasystems Inc. Proactive performance management for multi-user enterprise software systems
US8843435B1 (en) 2009-03-12 2014-09-23 Pegasystems Inc. Techniques for dynamic data processing
US8468492B1 (en) 2009-03-30 2013-06-18 Pegasystems, Inc. System and method for creation and modification of software applications
US8880487B1 (en) 2011-02-18 2014-11-04 Pegasystems Inc. Systems and methods for distributed rules processing
US9195936B1 (en) 2011-12-30 2015-11-24 Pegasystems Inc. System and method for updating or modifying an application without manual coding
US10469396B2 (en) 2014-10-10 2019-11-05 Pegasystems, Inc. Event processing with enhanced throughput
US10698599B2 (en) 2016-06-03 2020-06-30 Pegasystems, Inc. Connecting graphical shapes using gestures
US10698647B2 (en) 2016-07-11 2020-06-30 Pegasystems Inc. Selective sharing for collaborative application usage
US11048488B2 (en) 2018-08-14 2021-06-29 Pegasystems, Inc. Software code optimizer and method
US11567945B1 (en) 2020-08-27 2023-01-31 Pegasystems Inc. Customized digital content generation systems and methods

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4570128A (en) * 1984-07-05 1986-02-11 National Semiconductor Corporation Class AB output circuit with large swing
US5055796A (en) * 1990-05-25 1991-10-08 Maxim Integrated Products CMOS output stage
EP0541164A1 (fr) * 1991-11-07 1993-05-12 Philips Patentverwaltung GmbH Amplificateur
US5361040A (en) * 1993-10-20 1994-11-01 Motorola, Inc. Self limiting and self biasing operational transconductance amplifier
US5475343A (en) * 1994-08-15 1995-12-12 Elantec, Inc. Class AB complementary output stage

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4047059A (en) * 1976-05-24 1977-09-06 Rca Corporation Comparator circuit
US4943737A (en) * 1989-10-13 1990-07-24 Advanced Micro Devices, Inc. BICMOS regulator which controls MOS transistor current
US5523709A (en) * 1994-11-30 1996-06-04 Sgs-Thomson Microelectronics, Inc. Power-on reset circuit and method
US5637992A (en) * 1995-05-31 1997-06-10 Sgs-Thomson Microelectronics, Inc. Voltage regulator with load pole stabilization

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4570128A (en) * 1984-07-05 1986-02-11 National Semiconductor Corporation Class AB output circuit with large swing
US5055796A (en) * 1990-05-25 1991-10-08 Maxim Integrated Products CMOS output stage
EP0541164A1 (fr) * 1991-11-07 1993-05-12 Philips Patentverwaltung GmbH Amplificateur
US5361040A (en) * 1993-10-20 1994-11-01 Motorola, Inc. Self limiting and self biasing operational transconductance amplifier
US5475343A (en) * 1994-08-15 1995-12-12 Elantec, Inc. Class AB complementary output stage

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
RAMIREZ-ANGULO J: "LOW-VOLTAGE BICMOS AND VERTICAL OTA", IEE PROCEEDINGS G. ELECTRONIC CIRCUITS & SYSTEMS, vol. 139, no. 4 PART G, 1 August 1992 (1992-08-01), pages 553 - 556, XP000309917 *

Also Published As

Publication number Publication date
US5910748A (en) 1999-06-08
FR2751488B1 (fr) 1998-10-16

Similar Documents

Publication Publication Date Title
FR2751488A1 (fr) Amplificateur de puissance en technologie bicmos a etage de sortie en technologie mos
US6583671B2 (en) Stable AGC transimpedance amplifier with expanded dynamic range
US5880610A (en) Current-to-voltage converting device and light receiver
US5475343A (en) Class AB complementary output stage
US5489876A (en) Low-noise amplifier with high input impedance, particularly for microphones
FR2690293A1 (fr) Amplificateur numérique Bicmos.
EP0718968A1 (fr) Amplificateur à grande excursion de mode commun et à transconductance constante
FR2470485A1 (fr) Amplificateurs equilibres de classe ab
US6242983B1 (en) Control circuit of variable current source in programmable gain amplifier
EP0159233A1 (fr) Circuit de commande de commutation d'un transistor de puissance
EP0571302B1 (fr) Amplificateur avec limitation de courant de sortie
US5659266A (en) Low volatage output stage with improved output drive
EP1346475B1 (fr) Ensemble commandable de sources de courant
US6573784B2 (en) Low power wide bandwidth programmable gain CDS amplifier/instrumentation amplifier
US5378938A (en) Sample-and-hold circuit including push-pull transconductance amplifier and current mirrors for parallel feed-forward slew enhancement and error correction
CA2057824C (fr) Dispositif de retard reglable
FR2782584A1 (fr) Comparateur en technologie bicmos a faible tension d'alimentation
KR100325900B1 (ko) 증폭회로
FR2872648A1 (fr) Amplificateur a transconductance rapide
FR2829886A1 (fr) Circuit amplificateur en classe ab
EP0559545B1 (fr) Etage de sortie push-pull pour amplificateur en circuit intégré
US5450034A (en) Reflected plate amplifier
FR2762161A1 (fr) Comparateur a grande excursion de tension d'entree
CA2016286C (fr) Amplificateur video cascode a sorties en opposition de phase
FR2751487A1 (fr) Compensation en frequence d'un amplificateur de courant en technologie mos

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20070330