FR2872648A1 - Amplificateur a transconductance rapide - Google Patents

Abstract

L'invention concerne un amplificateur comportant un étage d'entrée comprenant deux entrées (A ; B), chaque entrée étant reliée aux bornes de commande de premier et deuxième transistors (T10, T11 ; T12, T13),une sortie de courant (E10 ; E12) du premier transistor (T10 ; T12) étant reliée à une première borne d'une résistance (32 ; 34) et à un rail d'alimentation de référence (GND) par l'intermédiaire d'une source de courant variable (50, 51, 40, 28, 46, 36 ; 52, 53, 42, 29, 48, 38) dont la valeur est propre à varier automatiquement en fonction de la tension appliquée entre lesdites entrées de l'amplificateur jusqu'à une valeur limite, etune sortie du courant (E11 ; E13) du deuxième transistor (T11 ; T13) étant reliée au rail d'alimentation de référence par l'intermédiaire d'une source de courant fixe (24 ; 26) et à la deuxième borne de la résistance (32 ; 34).

Description

AMPLIFICATEUR A TRANSCONDUCTANCE RAPIDE

Domaine de l'invention La présente invention concerne le domaine des amplificateurs. Plus particulièrement, la présente invention concerne la réalisation d'amplificateurs rapides à transconductance.

Exposé de l'art antérieur La figure 1 est un schéma électrique illustrant un amplificateur AMP destiné à piloter une charge capacitive Cs, par exemple, la cathode d'un tube cathodique. Généralement, une résistance Rs est connectée entre la sortie de l'amplificateur AMP et le condensateur Cs.

L'amplificateur AMP est constitué de la connexion en série d'un amplificateur à transconductance (G) OTA et d'un amplificateur-suiveur OP de gain unitaire (1). L'amplificateur OTA présente une résistance de sortie Ro et une capacité de sortie Cc. La sortie de l'amplificateursuiveur OP qui constitue la sortie de l'amplificateur AMP est ramenée sur une entrée A de l'amplificateur OTA par l'intermédiaire d'une résistance de contre-réaction Rf. L'entrée A reçoit un signal d'entrée par l'intermédiaire d'une résistance Re. Une autre entrée B de l'amplificateur OTA est reliée à une source de tension de référence Vref de l'ordre de 3 V. Une différence de tension Vin est appliquée entre les deux entrées B et A par l'intermédiaire du réseau de rétroaction Rf/Re.

L'amplificateur AMP fournit à une armature Q du condensateur Cs une variation de tension AV. Cette variation LV doit généralement être fournie avec un temps ou pente de variation (slew rate) At déterminé. Par exemple, lorsque la charge Cs est un écran cathodique, la variation AV est de l'ordre de 100 V et doit se produire avec un temps At relativement faible d'au plus 10 ns. La variation AV sur la borne Q est égale à la variation de tension à la sortie de l'amplificateur OTA. Pour obtenir une variation AV en un temps At, le courant de charge du condensateur Cc, c'est-à-dire le courant de sortie de l'amplificateur OTA, varie d'une valeur transitoire ou dynamique fout = Cc(AV/OT). En supposant que la valeur de la capacité Cc est de l'ordre de 1 pF, le courant iout doit donc être égal à environ 10 mA pour obtenir une variation LV de 100 V en un temps At de 10 ns.

Deux types d'amplificateurs à transconductance existent. Des amplificateurs de classe A, dans lesquels le courant de repos est au moins égal au courant transitoire. En reprenant l'exemple précédent, il faudrait alors un courant de repos égal à 10 mA, qui correspond à une dissipation statique élevée.

Afin de réduire la consommation, on utilise donc généralement un amplificateur OTA de classe AB dans lequel le courant de mode commun de l'amplificateur est faible au repos et est automatiquement ajusté lors d'une variation à la valeur du courant transitoire ou dynamique.

La figure 2 illustre schématiquement un mode de réali- sation classique d'un amplificateur à transconductance de classe AB connu. L'amplificateur OTA comprend un étage haute tension comprenant un miroir de courant 10 constitué de deux transistors MOS à canal P P1 et P2 dont les sources sont reliées à un même rail d'alimentation haute Vdd, comprise entre 160 et 220 V. Le drain D1 du transistor P1 est relié à la grille commune G des transistors P1 et P2. Le drain D2 du transistor P2 constitue la borne de sortie OUT de l'amplificateur OTA. Chaque borne Dl et D2 est reliée à une borne respective de sortie Cl et C2 d'un étage d'entrée 20 de l'amplificateur OTA.

L'étage 20 est généralement un étage basse tension et un montage cascode 30 est interposé entre le miroir 10 et l'étage d'entrée 20. Le montage cascode 30 est constitué de deux transistors MOS à canal N identiques N1 et N2 dont les grilles interconnectées sont reliées à une même alimentation basse Vcc, généralement de l'ordre de 5 à 12 V. Le drain du transistor N1 est relié à la borne Dl et le drain du transistor N2 est relié à la borne D2. La source du transistor Ni est reliée à la borne Cl et la source du transistor N2 est reliée à la borne C2. La structure de l'étage d'entrée 20 est la suivante.

Les entrées A et B de l'amplificateur OTA sont reliées aux bases de transistors bipolaires de type NPN respectifs identiques Tl et T2 montés en suiveur de tension. Les collec- teurs des transistors Tl et T2 sont reliés à l'alimentation basse Vcc. Les émetteurs des transistors Tl et T2 sont reliés à des noeuds respectifs A' et B'. Chacun des noeuds A' et B' est relié à la base d'un transistor bipolaire de type NPN T3 et T4 respectif. Les transistors T3 et T4 sont identiques. Le collec- teur du transistor T3 constitue la borne Cl. Le collecteur du transistor T4 constitue la borne C2. Une résistance (R) 22 est connectée entre les émetteurs El et E2 des transistors T3 et T4.

Les émetteurs respectifs El et E2 sont reliés à la borne de sortie d'une source de courant de mode commun variable 40 et 50 respective. Les sources 40 et 50 ont des structures identiques.

La source 40 comporte, entre le noeud A' et un rail d'alimenta- tion de référence ou masse GND (0 V), une source de tension PS1 et une source de courant CS1. Le point milieu de la connexion en série des sources PSI et CS1 est relié à la base d'un transistor bipolaire de type PNP T6 dont l'émetteur est relié à la borne E1 et dont le collecteur est relié à la masse GND. De façon symé- trique, la source 50 comporte une source de tension PS2 et une source de courant CS2 connectées en série entre le noeud B' et le rail de référence GND. La source 50 comporte également un transistor bipolaire de type PNP T7 dont la base est reliée au point milieu de la connexion en série des sources PS2 et CS2 et dont l'émetteur est relié au noeud E2. Les sources de courant CS1 et CS2 sont identiques. Les sources de tension PSI et PS2 sont identiques. Les transistors T6 et T7 sont identiques.

Le fonctionnement de l'amplificateur à transconductance de la figure 2 est le suivant. Lors de l'application d'une différence de potentiel Vin entre les entrées B et A de l'ampli- ficateur OTA, cette différence Vin est transmise entre les noeuds A' et B' donc entre les noeuds E1 et E2. La différence de potentiel Vin entre les noeuds El et E2 de la résistance 22 provoque la circulation d'un courant i, avec la convention positive du courant dirigé de El vers E2. Le courant transmis par le transistor Ni du montage cascode 30 sur la borne Dl est alors I0+i, où IO est le courant de mode coiiiuun fixé par la source 40. Ce courant 10+i est recopié par le miroir 10 au noeud D2. Au niveau de la borne E2, le courant arrivant depuis le transistor T4, donc sortant du noeud D2, doit être égal à I0-i, où IO est le courant de mode commun fixé par la source 50. Le courant de charge fout de la capacité Cc est donc égal au double du courant i circulant dans la résistance 22. Les divers paramètres du circuit sont donc fixés en fonction de la relation tout = 2i = Vin/2R = Cc (AV/At) . La valeur IO du courant de mode commun fixé par les sources 40 et/ou 50 s'adapte automatiquement à la valeur du courant i. En l'absence de variation de Vin, ce courant est minimal, fixé par les caractéristiques des sources PSI, PS2, CS1 et CS2 des sources 40 et 50. Lors de l'apparition d'une varia- tion de Vin, la variation de potentiel aux noeuds A' et B' module automatiquement la commande des transistors T6 et T7 qui fournissent le courant IO adapté pour que I0 i soit non nul. Les transistors d'entrée Tl et T2 ne sont pas indispensables au fonctionnement du circuit et le signal Vin pourrait être appli- qué directement entre les noeuds A' et B'. Toutefois, les transistors Ti et T2 permettent d'isoler le signal d'entrée Vin des sources de tension identiques PS1 et PS2 connectées aux noeuds A' et B'.

Cette capacité du circuit à tirer toute valeur du courant de mode commun IO nécessaire au bon fonctionnement du circuit est à l'origine de dysfonctionnements. Par exemple, lors du cycle de commande d'un écran cathodique, on passe par des phases dites de blanking pendant lesquelles la borne B est maintenue à un potentiel de référence Vref de l'ordre de 3 volts et la borne A est connectée directement à la masse GND à 0 V. La différence de potentiel de 3 volts qui apparaît alors aux bornes de la résistance 22 d'une valeur R de 100 'S2 se traduit par un courant dynamique i de l'ordre de 30 mA. Le courant de sortie est alors très élevé, de l'ordre de 60 mA. La valeur du courant de mode commun IO est ajustée automatiquement pour être au moins égale à 30 mA.

Alors, les transistors T6 et T7 tirent le courant de mode commun élevé de l'alimentation, ce qui augmente la consommation du circuit. De plus, dans l'une des branches Dl-Cl- El et D2-C2-E2, par exemple dans la branche D1-C1-El, circule un courant 10 i élevé de l'ordre de 60 mA. Un courant aussi élevé peut endommager les éléments du montage cascode 30 et/ou du miroir de courant 10, voire même le transistor bipolaire T3.

De plus, la phase de blanking apparaît périodiquement lors de la con:mande de l'écran, accroissant périodiquement la consommation du circuit. Ce caractère périodique accroît la fatigue - l'usure - donc les risques d'endommagement des éléments du circuit soumis brutalement à un courant élevé.

En outre, la variation brutale de tension AV liée à la variation brutale du courant de sortie jusqu'à une valeur très élevée est excessive, non nécessaire.

Le seul moyen connu pour tenter de pallier ces inconvénients est de revenir à un circuit amplificateur de classe A. Dans un tel amplificateur, par rapport à l'amplifica- teur de classe AB de la figure 2, les sources de courant variable identiques 40 et 50 sont remplacées par des sources de courant fixe. Les pics dynamiques de courant sont alors impossibles. Cela est toutefois obtenu au prix d'une consommation permanente élevée.

La présente invention vise par conséquent à proposer un amplificateur de transconductance qui pallie les inconvénients décrits précédemment.

En particulier, la présente invention vise à proposer un amplificateur dont le courant de mode cormes n peut s'adapter automatiquement à la valeur d'un courant transitoire.

La présente invention vise également à proposer un tel amplificateur dont la valeur du courant de mode commun soit limitée.

Résumé de l'invention Pour atteindre ces objets, la présente invention prévoit un amplificateur à transconductance coiuportant un étage d'entrée comprenant deux bornes d'entrée, chaque borne d'entrée étant reliée aux bornes de commande de premier et deuxième transistors d'entrée respectifs, une borne de sortie de courant du premier transistor étant reliée, d'une part, à une première borne d'une résistance respective et, d'autre part, à un rail d'alimentation de référence par l'intermédiaire d'une source de courant variable dont la valeur est propre à varier automatiquement en fonction de la tension appliquée entre les entrées de l'amplificateur jusqu'à une valeur limite, et une borne de sortie du courant du deuxième transistor étant reliée, d'une part, au rail d'alimentation de référence par l'intermédiaire d'une source de courant fixe et, d'autre part, à une deuxième borne de la résistance reliée à la borne de sortie du courant du premier transistor.

Selon un mode de réalisation de la présente invention, la source de courant variable comporte: un troisième transistor connecté entre l'émetteur du 35 premier transistor et la masse; 2872648 7 une résistance et un condensateur connectés en série entre le rail d'alimentation basse et la borne de commande du troisième transistor, le point milieu d'une telle connexion en série étant relié à la borne d'entrée du courant du premier transistor; un quatrième transistor connecté entre une source de courant fixe et la masse, la source de courant fixe étant connectée entre le rail d'alimentation basse et la borne d'entrée du courant du quatrième transistor, la borne de commande du quatrième transistor étant reliée à la borne d'entrée du courant du quatrième transistor et, par l'intermédiaire d'une résistance, à la borne de commande du troisième transistor.

Selon un mode de réalisation de la présente invention, une borne d'entrée de courant du deuxième transistor est reliée à une borne de sortie respective du deuxième miroir de courant, une borne de sortie du courant non reliée à une borne de commande commune du deuxième miroir constituant la borne de sortie de l'amplificateur.

Selon un mode de réalisation de la présente invention, un montage cascode est interposé entre les bornes d'entrée de courant des deux deuxièmes transistors et les bornes de sortie de courant du deuxième miroir.

Selon un mode de réalisation de la présente invention, les premiers, deuxièmes, troisièmes et quatrièmes transistors sont des transistors bipolaires identiques de type NPN.

Selon un mode de réalisation de la présente invention, l'amplificateur comporte un étage d'entrée constitué d'un amplificateur à transconductance.

Selon un mode de réalisation de la présente invention, l'amplificateur comporte un étage de sortie constitué d'un amplificateur de gain unitaire.

Selon un mode de réalisation de la présente invention, l'amplificateur pilote la cathode d'un écran cathodique.

Brève description des dessins

Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles: la figure 1 illustre la structure générale d'un amplificateur rapide associé à une charge capacitive la figure 2 illustre schématiquement un amplificateur 10 à transconductance connu; et la figure 3 illustre schématiquement un amplificateur à transconductance selon un mode de réalisation de la présente invention.

Description détaillée

Par souci de clarté, de mêmes éléments ont été désignés par les mêmes références aux différentes figures et, de plus, comme cela est habituel, seuls les éléments nécessaires à la compréhension de la présente invention ont été représentés. Ainsi, la structure détaillée d'un amplificateur de gain unitaire, ainsi que la structure d'une charge capacitive complète tel qu'un écran cathodique n'ont pas été représentés dans la figure 1.

La figure 3 illustre un amplificateur à transconductance selon un mode de réalisation de la présente invention. Un tel amplificateur comporte un miroir de courant 10 et un montage cascode 30 similaires à ceux décrits en relation avec la figure 2. Par conséquent, seul l'étage d'entrée de l'amplificateur de la figure 3 sera décrit ci-après.

La borne A est reliée aux bornes de base de deux transistors bipolaires identiques de type NPN T10 et T11. Le collecteur du transistor T11 constitue la borne Cl de l'étage d'entrée. L'émetteur E11 du transistor T11 est relié à un rail d'alimentation de référence ou masse GND par l'intermédiaire d'une source de courant fixe (Ib) 24.

De façon symétrique, la borne B est connectée aux bornes de base de deux transistors bipolaires identiques de type NPN T12 et T13. Les transistors T12 et T13 sont identiques aux transistors T10 et T11. Le collecteur du transistor T13 consti- tue la borne C2 de l'étage d'entrée. L'émetteur E13 du transistor T13 est relié à la masse par l'intermédiaire d'une source de courant fixe (Ib) 26 identique à la source 24.

Une première résistance (R) 32 est connectée entre les émetteurs E11 et E12. Une deuxième résistance (R) 34 d'une même valeur R que la résistance 32 est connectée entre les émetteurs E10 et E13.

Le collecteur du transistor T10 est relié à un rail d'alimentation basse Vcc par l'intermédiaire d'une résistance (RL) 36. De même, le collecteur du transistor T12 est relié à l'alimentation basse Vcc par l'intermédiaire d'une résistance (RL) 38 d'une même valeur RL que la résistance 36. Le collecteur du transistor T10 ou T12 est également relié à une armature d'un condensateur respectif (Cf) 46 ou 48. Les capacités Cf des condensateurs 46 et 48 sont égales.

Du côté du transistor T10, deux transistors MOS à canal N identiques 50 et 51 constituent un miroir de courant. Une première branche du miroir est constituée par la connexion en série entre l'alimentation basse Vcc et la masse GND d'une source de courant fixe (Iq) 28 et du transistor 51. Le drain du transistor 51 est connecté à sa grille G51. Les grilles G51 et G50 des transistors 51 et 50 sont interconnectées par l'intermédiaire d'une résistance (Rg) 40. La grille G50 est également connectée à l'armature du condensateur 46 non connectée au collecteur du transistor T10. Le transistor 50 est interposé entre l'émetteur Ell du transistor T10 et la masse GND.

De façon symétrique, un miroir de courant est inter-posé entre la borne E12 et l'alimentation Vcc. Le miroir est constitué de deux transistors MOS à canal N identiques 52 et 53 identiques aux transistors 50 et 51. Les grilles G52 et G53 des transistors 52 et 53 sont reliées par l'intermédiaire d'une résistance (Rg) 42 identique à la résistance 40. La grille G52 est reliée à l'armature du condensateur 48 non reliée au collecteur du transistor T12. Le transistor 52 est interposé entre l'émetteur E12 du transistor T12 et la masse GND. La grille G53 du transistor 53 est reliée au drain du transistor 53 qui est connecté à l'alimentation basse Vcc par l'intermédiaire d'une source de courant fixe (Iq) 29. La valeur fixe Iq du courant délivré par la source 29 est égale à celle délivrée par la source 28.

Chacun des miroirs de courant 50-40-51-28 et 52-42-53-29 associé à une résistance RL 36 ou 38 et à une capacité Cf 46 ou 48 constitue une source de courant variable dont la valeur est susceptible de varier jusqu'à une valeur limite fixée par les valeurs RG et Cf.

Au repos, c'est-à-dire en l'absence de différence de potentiel entre les entrées A et B, donc entre les émetteurs E10 et E13 et entre les émetteurs E11 et E12, la chute de tension aux bornes des résistances R 32 et 34 est nulle. Le courant passant dans chaque résistance R 32 et 34 est nul. Le miroir de courant 10 recopie alors le courant fixe Ib délivré par les sources 24 et 26 et le courant de sortie est nul. En l'absence de variation des potentiels, les condensateurs Cf se coiportent couuue des interrupteurs ouverts. La polarisation des grilles G50, G51 et G52, G53 des deux paires de transistors 50, 51 et 52, 53 est alors fixe, déterminée par le courant Iq délivré par la source 28 ou 29 et par la résistance Rg. Chaque miroir recopie le courant Iq délivré par la source 28 ou 29. Il apparaît donc une consommation statique liée à la circulation d'une part d'un courant Ib dans chaque branche P1, N1, T11, 24 et P2, N2, T13, 26 et d'autre part d'un courant Iq dans chaque source 50, 40, 51, 28, 36, T10 et 52, 42, 53, 29, 38, T12. Cette consommation statique est relativement faible, de l'ordre de celle d'un amplificateur de classe AB standard.

En régime dynamique, une différence de potentiel Vin 35 apparaît entre les entrées A et B donc entre les émetteurs Ell et E12 et entre les émetteurs E10 et E13. D'une part, une même chute de tension apparaît alors aux bornes des résistances 32 et 34 de même valeur R. Un courant dynamique Ai de même intensité circule dans chacune des résistances R. D'autre part, chaque réseau comportant Cf et Rg provoque une absorption ou une génération de courant. En effet, un courant égal à la sonne ou à la différence du courant circulant dans le miroir de courant 50, 51 ou 52, 53 et du courant dynamique Ai circule dans chaque résistance RL 36 ou 38. Cela provoque une variation, une diminution ou une augmentation, du potentiel au niveau du collecteur du transistor T10 ou T12. Cette variation de potentiel est transmise par le condensateur Cf 46 ou 48 sur les grilles G50 et G51 ou G52 et G53 des transistors 50 et 51 ou 52 et 53, provoquant une diminution ou une augmentation de la différence de potentiel grille-source du transistor 50 ou 52. Alors, le courant absorbé par le transistor 50 ou 52 diminue ou augmente de façon correspondante.

Toutefois, selon la présente invention, la capacité d'absorption de courant au niveau des transistors 50 et 52 - ou la capacité de variation du potentiel au niveau du collecteur des transistors bipolaires T10 et T12 - est limitée par le réseau constitué par les résistances 36, 40 et 38, 42 et les condensateurs 46 et 48. Les paramètres symétriques de ces réseaux sont choisis de façon à permettre de laisser passer un niveau de courant de sortie suffisant pour commander la charge connectée à la sortie de l'amplificateur AMP de la figure 1 et à limiter toute variation excessive.

La présente invention permet avantageusement de pallier les inconvénients du circuit connu décrits précédemment 30 en relation avec la figure 2.

En particulier, au repos, l'amplificateur rapide à transconductance selon la présente invention présente une consommation statique réduite, coiue un amplificateur de classe AB. Cette consommation est réduite aux faibles courants de l'ordre du milliampère des sources de courant 24, 26, 28 et 29.

De plus, en régime dynamique, l'amplificateur rapide à transconductance selon la présente invention ajuste automatique-ment la valeur d'un courant absorbé ou généré à la valeur du courant dynamique, couine un amplificateur classique de classe AB, tout en limitant, comme pour un amplificateur connu de classe A, la valeur absorbée ou générée, donc le courant dynamique.

La présente invention permet donc avantageusement d'éviter les excursions à courant élevé. Cela permet de réduire les risques d'endommagement des éléments des amplificateurs connus. Cela permet également avantageusement de limiter la consommation en régime dynamique. De plus, ce résultat est obtenu sans accroître de façon importante la consommation statique, au contraire des amplificateurs de classe A connus.

Selon un mode de réalisation de la présente invention, les caractéristiques des divers composants de l'amplificateur de la figure 3 sont les suivants: Sources de courant 24 et 26 Ib = 0,8 mA; Résistances 32 et 34: R = 150 'S2; Résistances 36 et 38: RL = 750 'S2; Condensateurs 46 et 48: Cf = 1 pF; Résistances 40 et 42: Rg = 50 kQ; Sources de courant 28 et 29: Iq = 1 mA.

Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, l ' homme de l'art comprendra que dans le mode de réalisation de la figure 3 les divers transistors ont été choisis coume étant de type bipolaire ou MOS de façon arbitraire et que tout transistor bipolaire peut être remplacé par un transistor MOS et inversement. On veillera toutefois lors d'une telle modification à respecter la symétrie du circuit et à remplacer dans une branche considérée tous les transistors ayant un rôle identique par de mêmes types de transistors. Par exemple, on remplacera de préférence simultanément les transistors bipolaires T10, T11, T12 et T13 par des transistors MOS.

Par ailleurs, l'homme de l'art comprendra que l'on pourrait se dispenser du montage cascode 30 en remplaçant les transistors T11 et T13 par des transistors propres à tenir une tension élevée. De façon générale, l'homme de l'art saura choisir les caractéristiques des divers composants du circuit selon la présente invention en fonction des performances recherchées.

Claims (8)

REVENDICATIONS

1. Amplificateur à transconductance comportant un étage d'entrée comprenant deux bornes d'entrée (A; B), dans lequel chaque borne d'entrée est reliée aux bornes de commande de premier et deuxième transistors d'entrée respectifs (T10, T11; T12, T13), une borne de sortie de courant (ElO; E12) du premier transistor (T10; T12) étant reliée, d'une part, à une première borne d'une résistance respective (32; 34) et, d'autre part, à un rail d'alimentation de référence (GND) par l'intermédiaire d'une source de courant variable (50, 51, 40, 28, 46, 36; 52, 53, 42, 29, 48, 38) dont la valeur est propre à varier automatiquement en fonction de la tension (Vin) appliquée entre lesdites entrées de l'amplificateur jusqu'à une valeur limite, et une borne de sortie du courant (E11; E13) du deuxième transistor (T11; T13) étant reliée, d'une part, au rail d'alimentation de référence par l'intermédiaire d'une source de courant fixe (24; 26) et, d'autre part, à une deuxième borne de la résistance (32; 34) reliée à la borne de sortie du courant (ElO; E12) du premier transistor (T10; T12).

2. Amplificateur selon la revendication 1, dans lequel la source de courant variable (50, 51, 40, 28, 46, 36; 52, 53, 42, 29, 48, 38) comporte: un troisième transistor (50; 52) connecté entre l'émetteur (E10; E12) du premier transistor (T10; T12) et la 25 masse (GND) ; une résistance (36; 38) et un condensateur (46, 48) connectés en série entre le rail d'alimentation basse (Vcc) et la borne de commande (G50; G52) du troisième transistor, le point milieu d'une telle connexion en série étant relié à la borne d'entrée du courant dudit premier transistor; un quatrième transistor (51; 53) connecté entre une source de courant fixe (28; 29) et la masse, ladite source de courant fixe étant connectée entre le rail d'alimentation basse et la borne d'entrée du courant du quatrième transistor, la borne de commande (G51; G53) du quatrième transistor étant reliée à ladite borne d'entrée du courant du quatrième transistor et, par l'intermédiaire d'une résistance (40; 42), à la borne de commande du troisième transistor.

3. Amplificateur selon la revendication 1 ou 2, dans lequel une borne d'entrée de courant (Cl; C2) du deuxième transistor (T11; T13) est reliée à une borne de sortie respective (Dl; D2) du deuxième miroir de courant (10), une borne (D2) de sortie du courant non reliée à une borne de commande commune (G) dudit deuxième miroir constituant la borne de sortie de l'amplificateur.

4. Amplificateur selon la revendication 3, dans lequel un montage cascode est interposé entre les bornes d'entrée de courant (Cl; C2) des deux deuxièmes transistors (T11; T13) et les bornes de sortie de courant (Dl; D2) du deuxième miroir (10).

5. Amplificateur selon la revendication 2 ou l'une des revendications 3 ou 4 dans leur dépendance à la revendication 2, dans lequel les premiers (T10; T12), deuxièmes (T11; T13), troisièmes (50; 52) et quatrièmes (51; 53) transistors sont des transistors bipolaires identiques de type NPN.

6. Amplificateur de puissance, caractérisé en ce qu'il comporte un étage d'entrée constitué d'un amplificateur à transconductance selon l'une quelconque des revendications 1 à 5.

7. Amplificateur selon la revendication 6, caractérisé en ce qu'il comporte un étage de sortie constitué d'un amplificateur de gain unitaire.

8. Amplificateur selon la revendication 7, caractérisé 30 en ce qu'il pilote la cathode d'un écran cathodique.