FR2758022A1 - Oscillateur et circuit de commande de commutation pour generateur de haute tension mettant en oeuvre cet oscillateur - Google Patents

Abstract

L'invention concerne un oscillateur (OSC) produisant des premiers signaux logiques (CKX, CKN) oscillants, de même fréquence et non recouvrants dans un premier état logique, comprenant une bascule (G1, G2) pour produire des seconds signaux logiques (QX, QN) oscillants de polarités opposées, pilotée par des signaux logiques (SX, SN). Des premières portes logiques (TS1, TS2) reçoivent les seconds signaux et produisent les premiers signaux, les transitions des premiers signaux étant fonction des transitions des seconds signaux. Les portes logiques introduisent un retard dans les transitions d'un second état vers le premier état des premiers signaux, par rapport aux transitions dans les seconds circuits. Des circuits de type R - C (Q1, Q2, RX, CX, Q3, Q4, RN, CN) produisent les signaux de pilotage des transitions des seconds signaux. Utilisation de l'oscillateur dans un circuit de commande de commutation pour générateur haute tension, type pompe de charge.

Description

Oscillateur et circuit de commande de commutation pour générateur de haute
tension mettant en oeuvre cet oscillateur.

L'invention concerne le domaine des oscillateurs. Elle trouve une application dans le domaine des circuits électroniques alimentés par une tension et dans lesquels il est nécessaire de produire une tension supérieure à leur tension d'alimentation.

Un exemple typique d'application d'un circuit utilisant une tension supérieure à sa tension d'alimentation est le cas des circuits intégrés incorporant des mémoires non volatiles utilisant des transistors à grille flottante : la programmation de ces mémoires exige une tension de programmation (de l'ordre de 18 volts) bien supérieure à la tension d'alimentation normale (typiquement comprise entre 2 et 5 volts). Pour que l'utilisateur puisse utiliser sa mémoire avec une seule tension d'alimentation externe, on prévoit que le circuit intégré possède des moyens internes pour produire la tension de programmation à partir de la tension d'alimentation. Le circuit qui va produire la tension de programmation est un circuit générateur de haute tension dont le principe est généralement basé sur celui de la "pompe de charge".

Le schéma de principe de la pompe de charge est représenté sur la figure 1. La pompe de charge comprend une succession d'étages de diodes et de condensateurs avec des interrupteurs pour commuter les connexions des condensateurs entre une tension d'alimentation VCC et une masse selon deux signaux de pilotage (cncore appelés phases) périodiques FN, FX non recouvrants (illustrés sur les figures 3c et 3a).

Chaque étage comprend deux condensateurs C, C' et deux diodes D, D'. Dans une première phase FN, le premier condensateur C est chargé à la tension d'alimentation
VCC. Dans une deuxième phase FX il est déchargé partiellement dans le deuxième condensateur. Puis il est à nouveau chargé. Les diodes empêchent la décharge du deuxième condensateur dans le premier, de sorte que progressivement celui-ci va voir la tension à ses bornes croître jusqu'à une valeur qui peut atteindre en théorie 3 * VCC (si on fait abstraction des chutes de tension dans les diodes). Pour obtenir une tension plus élevée, on connecte en cascade n étages successifs. En tenant compte de la tension de seuil Vt des diodes, la tension obtenue peut être de (n + 1) * (VCC - Vt).

Pour obtenir une valeur de tension de sortie suffisante sans augmenter trop le nombre d'étages, on a déjà proposé de limiter les pertes en remplaçant les diodes D et
D' par des transistors T, T' ne créant pas de chute de tension à leurs bornes lorsqu'ils sont conducteurs. Le schéma qui peut en résulter est celui de la figure 2. Comme les transistors ont également une tension de seuil Vt, on prévoit que certains transistors ont leur grille de commande commandée par un niveau de tension supérieur d'au moins la valeur Vt à la tension qu'ils doivent laisser passer. Ainsi, avec n étages de pompe de charge on obtient alors une tension de sortie qui peut atteindre (n + 1) *
VCC, ce qui est plus favorable que dans les circuits à diodes.

En pratique, le schéma de pompe de charge de la figure 2 fait apparaître deux couples de signaux de pilotage, ou phases : FN et FX d'une part comme à la figure 1, commutant entre deux niveaux de tension 0 et VCC; FBN et FBX d'autre part, synchronisés respectivement avec FN et FX mais commutant entre deux niveaux de tension 0 et Vb (les signaux FBX et FBN sont illustrés sur les figures 3b et 3d). où Vb est un niveau de tension le plus élevé possible (qui dépendra du nombre d'étages, et plus précisément de la tension maximale à passer au travers des transistors). On veillera toutefois à limiter la valeur de Vb pour ne pas claquer les oxydes de grille des transistors. Les signaux FBN et FBX sont généralement produits à partir des signaux
FN et FX, en utilisant la charge de condensateurs pour rehausser artificiellement le niveau VCC et atteindre le niveau Vb. On parle alors de signaux dits bootstrapés.

La demande de brevet européen 0 591 022 Al décrit une telle pompe de charge.

Une solution pour produire des phases non recouvrantes est d'utiliser un oscillateur produisant un signal d'horloge de base. On pourra utiliser un oscillateur en anneau, typiquement formé de portes logiques montées en boucle, ou un oscillateur à relaxation, de type R - C. Le signal de base est utilisé pour produire les phases non recouvrantes, en utilisant généralement des ensembles de portes logiques montées en boucle (ces portes pouvant, dans les oscillateurs en anneau, être intégrées à la boucle produisant le signal de base. En pratique, il est difficile, avec un tel système, d'obtenir une bonne symétrie et un non - recouvrement garanti des phases produites. En pratique, on produit des phases de rapports cycliques différents et l'on peut observer un recouvrement partiel des phases ou, du moins, une marge de non - recouvrement qui soit faible. Dans certains cas, on assiste à un blocage de la production des phases ou à la production de phases non utilisables, leurs rapports cycliques ou leur marge de non recouvrement n'étant pas adaptés à l'application qu'on désire. Enfin, ce type de circuit nécessite généralement un nombre important de composants et pose, de ce fait, un problème d'encombrement et de consommation.

Un but de l'invention est de proposer un oscillateur permettant de produire des phases de même fréquence, non recouvrantes et qui puisse assurer une symétrie et une marge de non - recouvrement améliorées.

Un autre but de l'invention est de proposer un oscillateur amélioré du point de vue de l'encombrement et de la consommation.

Un autre but de l'invention est de proposer un oscillateur comprenant des moyens de contrôle de la fréquence des phases produites.

Quand on utilise une pompe de charge, on a toujours intérêt à ce que la tension produite atteigne la valeur désirée le plus rapidement possible. Autrement dit, on aura intérêt à produire des phases ayant la fréquence la plus élevée possible, puisque c'est la fréquence des phases qui conditionne le temps de montée de la pompe.

Un problème de ce type de circuit est que la fréquence d'oscillation est directement fonction de la valeur de la tension d'alimentation. En effet, la production des phases est typiquement réalisée à partir de portes logiques dont les temps de commutation sont fonction de leur tension d'alimentation. Or, on s'oriente de plus en plus vers la conception de circuits aptes à être utilisés avec une tension d'alimentation comprise dans une certaine plage, par exemple entre 1.5 (voire moins) et 5.0 Volts, et non plus avec une tension d'alimentation donnée. A la tension d'alimentation minimale correspondra la fréquence de la pompe la plus faible. A la tension d'alimentation maximale correspondra la fréquence la plus élevée. On pourra difficilement obtenir un compromis permettant d'assurer une fréquence minimale de valeur notable tout en évitant que la fréquence maximale soit trop élevée, et que le circuit présente par exemple des problèmes de rayonnement électromagnétique.

Une solution consiste à utiliser un signal d'horloge externe dc fréquence stable pour produire les phases, qui soit indépendante des variations de la tension d'alimentation. Dans ce cas, on évitera les éventuels problèmes de rayonnement, mais on devra fixer la fréquence en fonction de la tension d'alimentation minimale. Fn effet, la tension minimale d'alimentation correspond à l'enchaînement le plus lent des phases.

Si la fréquence de l'oscillateur externe est plus rapide que la limite admissible pour que les phases s'enchaînent correctement, le système va "décrocher", c'est à dire se désynchroniser et se bloquer. On limitera donc le temps de montée de la pompe pour des tensions d'alimentation supérieures qui permettraient de travailler à une fréquence d'enchaînement des phases plus élevée.

Une autre solution est de prévoir un schéma de pompe de charge permettant de ne pas limiter la fréquence d'enchaînement des phases à sa valeur maximale admissible à tension d'alimentation minimale, tout en limitant cette fréquence à partir d'une valeur seuil de tension d'alimentation donnée. Pour des tensions d'alimentation faibles, la fréquence croît avec la tension d'alimentation. Autrement dit, c'est la vitesse propre d'enchaînement des phases qui conditionne la fréquence de la pompe. A partir d'un seuil de tension d'alimentation donné, on limite la fréquence à une valeur donnée.

La fréquence de la pompe est alors indépendante de la tension d'alimentation et c'est la fréquence propre d'un oscillateur à relaxation qui conditionne l'enchaînement des phases.

Ainsi, I'invention concerne un oscillateur produisant des premiers signaux logiques oscillants, de même fréquence et non recouvrants dans un premier état logique. Il comprend une bascule pour produire des seconds signaux logiques oscillants de polarités opposées, cette bascule étant pilotée par des signaux logiques de pilotage. Des premières portes logiques reçoivent les seconds signaux logiques et produisent les premiers signaux logiques, les transitions d'état logique dans les premiers signaux logiques étant produits en fonction des transitions d'état logique des seconds signaux logiques. Les portes logiques sont agencées de sorte à introduire un retard dans les transitions d'un second état logique vers le premier état logique, dans les premiers signaux logiques, par rapport à des transitions dans les seconds circuits logiques. Des circuits de type R - C produisent les signaux de pilotage pour commander les transitions dans les seconds signaux logiques.

Selon un mode de réalisation, les premières portes logiques produisant les premiers signaux logiques sont des inverseurs à hystérésis recevant les seconds signaux logiques.

Selon un mode de réalisation, les circuits de type R - C sont des intégrateurs produisant des tensions à partir des premiers signaux logiques et des secondes portes logiques sensibles aux valeurs de ces tensions produisent les signaux de pilotage, les états logiques de ces signaux de pilotage étant représentatifs des valeurs des tensions produites.

Selon un mode de réalisation, les secondes portes logiques sont contrôlées par des signaux de commande permettant de retarder des changements d'état logique dans les signaux de pilotage.

Selon un mode de réalisation les circuits de type R - C ont des constantes de temps différentes de sorte à produire des premiers signaux logiques de rapports cycliques différents.

L'invention concerne également un circuit de commande de commutation pour générateur de haute tension de type pompe de charge, caractérisé en ce qu'il comprend, d'une part, un oscillateur tel que défini précédemment, cet oscillateur produisant des premiers signaux logiques, et, d'autre part, des étages de sortie recevant les premiers signaux logiques et produisant répétivement des phases de pilotage à partir de ces premiers signaux.

Selon un mode de réalisation, les étages de sortie produisent des signaux de commande, I'oscillateur recevant ces signaux de commande et comprenant des moyens pour contrôler la fréquence des premiers signaux logiques pour que la fréquence de ces signaux soit la plus petite d'une fréquence fixe et d'une fréquence variablc dépendant des phases de pilotage.

Selon un mode de réalisation, les étages de sortie produisent deux premières phases de pilotage non recouvrantes dans un premier état logique, ces phases étant produites au moyen de bascules pilotées par les premiers signaux logiques.

Selon un mode de réalisation, les premières phases de pilotage sont produites par des inverseurs montés en série avec les bascules, ces inverseurs étant formés de transistors dont les canaux sont montés en série avec des résistances de sorte à limiter le courant traversant ces canaux lors de phases de commutation.

Selon un mode de réalisation, les étages de sortie comprennent des circuits élévateurs de potentiel pour produire deux deuxièmes phases de pilotage formant avec les premières phases de pilotages deux couples de phases de pilotage, les deux deuxièmes phases étant produites en rehaussant le potentiel correspondant au premier état logique des premières phases, et les deuxièmes phases sont utilisées pour commander la réinitialisation des bascules produisant les premières phases.

Selon un mode de réalisation, les circuits élévateurs de potentiel comprennent au moins deux circuits translateurs de potentiel montés en série et un circuit de précharge les circuits translateurs de potentiel produisant les deuxièmes phases de pilotage par le biais de condensateurs, ces condensateurs fournissant un potentiel d'alimentation à des entrées d'alimentation des dits circuits translateurs, les dits condensateurs étant préchargés par le circuit de précharge lors de phases de précharge et les potentiels aux bornes de ces condensateurs étant rehaussés lors de phases de rehaussement, et le premier circuit translateur concourant au rehaussement des potentiels du condensateur alimentant le deuxième circuit translateur de potentiel logique.

Selon un mode de réalisation, les circuits translateurs de potentiel produisent chacun un signal logique de potentiel rehaussé à partir d'un potentiel logique reçu sur une entrée de commande, et les circuits translateurs de potentiel montés en série sont pilotés par un même signal de commande, de sorte que le signal de potentiel rehaussé produit par le deuxième circuit translateur est rehaussé graduellement lors des phases dc rehaussement.

Selon un mode de réalisation, le circuit de précharge comprend des moyens pour limiter à une valeur maximale, lors des phases de précharge le potentiel d'alimentation fourni aux entrées d'alimentation des circuits translateurs de potentiel.

Selon un mode de réalisation, le circuit de précharge comprend des transistors et des moyens pour commander ces transistors de manière à porter, lors des phases de précharge, les potentiels d'alimentation des circuits translateurs de potentiel à une première valeur, en préchargeant les condensateurs alimentant ces dits circuits, et de manière à isoler, lors des phases de rehaussement, ces condensateurs du circuit de
précharge pour éviter la décharge de ces condensateur dans le circuit de précharge.

D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés, dans lesquels
- la figure 1 représente une pompe de charge à diodes et condensateurs,
- la figure 2 représente une pompe de charge à transistors et condensateurs,
- la figure 3 représente les phases associées à la pompe de charge de la figure 2,
- la figure 4 représente un schéma d'oscillateur réalisé selon l'invention,
- les figures 5a à Si représentent des chronogrammes de signaux produits en relation avec l'oscillateur,
- la figure 6 représente un schéma de circuit de production de phases mettant en oeuvre l'oscillateur selon l'invention et apte à contrôler une pompe de charge du type de celle présentée en référence à la figure 2,
- la figure 7 représente l'évolution de la fréquence de fonctionnement du circuit de la figure 7, en fonction de la tension d'alimentation,
- la figure 8 représente un schéma d'un étage de sortie du circuit illustré sur la figure 6,
- la figure 9 représente un schéma d'un circuit translateur dc potentiel,
- la figure 10 représente un schéma d'un circuit élévateur de potentiel.

1. Oscillateur.

La figure 4 illustre un exemple de réalisation d'un oscillateur OSC réalisé conformément à l'invention. On supposera qu'il est alimenté par un potentiel d'alimentation positif VCC et par un potentiel de masse.

Le circuit OSC permet de produire des signaux logiques CKX ct CKN oscillants, de mêmes fréquences et non recouvrants dans un état logique donné.

L'oscillateur OSC reçoit un signal logique dc commande S I OPOSC qui permet de mettre en marche, quand il est dans un premier état, ou d'arrêter, quand il passe dans un second état, I'oscillateur. On considérera dans l'exemple que le premier état est l'état bas (correspondant électriquement au potentiel de masse) et que le deuxième état est l'état haut (correspondant électriquement au potentiel VCC).

Si on considère, par exemple, I'utilisation de cet oscillateur pour commander un circuit de type pompe de charge, le signal STOPOSC sera fourni, typiquement, par un dispositif de régulation placé en sortie de la pompe de sorte à arrêter la pompe quand la tension souhaitée en sortie de la pompe est atteinte.

Bien entendu, on pourra poser des conditions supplémentaires ou différentes de mise en marche ou d'arrêt de l'oscillateur. On pourra également réaliser un oscillateur ne s'arrêtant jamais.

L'oscillateur OSC est un oscillateur à relaxation. Il comprend deux circuits oscillants, de type R - C, pour produire les signaux CKX et CKN de sorte que ces signaux soient de fréquences identiques et non recouvrants à l'état bas.

L'oscillateur comprend deux portes logiques G1 et G2, de type NON~OU, qui forment une bascule RS. Les portes Gl et G2 sont des portes à trois entrées. Elles produisent des signaux logiques respectivement référencés QX et QN.

La porte G1 reçoit sur ses entrées respectivement le signal STOPOSC, le signal QN et un signal logique de pilotage SX. Le signal CKX est produit par un inverseur à hystérésis TS I (encore appelé trigger de Schmitt) qui reçoit le signal QX.

Le signal CKX est fourni à un intégrateur qui comprend deux transistors, une résistance et un condensateur. Le signal CKX est ainsi fourni aux grilles de commande de deux transistors Ql et Q2 de type MOS à canal P et à canal N. La source du transistor Ql reçoit le potentiel VCC. Son drain est relié à un premier pôle d'une résistance RX. La source du transistor Q2 est reliée à la masse. Son drain est relié d'une part à un deuxième pôle de la résistance RX et d'autre part à un premier pôle d'un condensateur CX. Le condensateur CX a un deuxième pôle relié à la masse. On note
VCX la tension aux bornes du condensateur CX.

I,e signal VCX est fourni à une première entrée d'une porte logique G3 de type NON~ET qui transforme la tension VCX en signal logique. La porte G3 a une deuxième entrée qui reçoit un signal logique CPX et une sortie qui produit un signal /SX. Un inverseur Il reçoit le signal /SX et produit le signal SX, complémentaire du signal /SX.

La porte G2 reçoit sur ses entrées respectivement le signal STOPOSC, le signal QX et un signal logique de pilotage SN. Le signal CKN est produit par un inverseur à hystérésis TS2 (encore appelé trigger de Schmitt) qui reçoit le signal QN.

Le signal CKN est fourni à un intégrateur qui comprend deux transistors, une résistance et un condensateur. Le signal CKN est ainsi fourni aux grilles de commande de deux transistors Q3 et Q4 de type MOS à canal P et à canal N. La source du transistor Q3 reçoit le potentiel VCC. Son drain est relié à un premier pôle d'une résistance RN. La source du transistor Q4 est reliée à la masse. Son drain est relié d'une part à un deuxième pôle de la résistance RN et d'autre part à un premier pôle d'un condensateur CN. Le condensateur CN a un deuxième pôle relié à la masse. On note
VCN la tension aux bornes du condensateur CN.

Le signal VCN est fourni à une première entrée d'une porte logique G4 de type NON~ET qui transforme la tension VCN en signal logique. La porte G4 a une deuxième entrée qui reçoit un signal logique CPN et une sortie qui produit un signal /SN. Un inverseur 12 reçoit le signal /SN et produit le signal SN, complémentaire du signal /SN.

On va maintenant décrire le fonctionnement de l'oscillateur OSC, les signaux produits dans l'oscillateur OSC étant représentés sur les figures 5a à Si.

On suppose que le signal STOPOSC, représenté sur la figure 5a, est initialement à l'état haut (I'oscillateur ne fonctionne pas) et que les signaux CPX et
CPN, non représentés, sont à l'état haut (les portes G3 et G4 sont alors équivalentes à des inverseurs).

Initialement les signaux CKX et CKN (représentés sur les figures 5b et 5c) sont à l'état haut. Les signaux QX, QN, SX et SN (représentés sur les figures 5d, Se, St et Sg) sont à l'état bas. Les tensions VCX et VCN (représentées sur les figures 5h et Si) sont nulles.

Si le signal STOPOSC descend à l'état bas, les signaux QX et QN tendent à monter à l'état haut, mais cet état est instable. L'oscillateur démarre. Supposons que Ic signal QX monte à l'état haut. Le signal QN descend à l'état bas. I e signal CKX, une fois le seuil de basculement de l'inverseur TSI atteint par le signal QX, descend à l'état bas. Le condensateur CX se charge alors au travers de la résistance RX et du transistor Ql. Quand la tension VCX atteint VCC/2, le signal /SX descend à l'état bas et le signal
SX monte à l'état haut. Cela entraîne l'initialisation de la bascule formée des portes G I et G2, qui se traduit par la descente du signal QX à l'état bas et, ultérieurement, la montée du signal CKX à l'état haut. Le condensateur CX se décharge alors au travers du transistor Q2, ce qui entraîne la descente à l'état bas du signal SX.

Parallèlement, lors de la descente à l'état bas du signal QX, le signal QN monte à l'état haut quand le signal QX atteint VCC/2. Le signal CKN, une Ibis le seuil de basculement de l'inverseur TS2 atteint par le signal QN, descend à l'état bas. Le condensateur CN se charge alors au travers de la résistance RN et du transistor Q3.

Quand la tension VCN atteint VCC/2, le signal /SN descend à l'état bas et le signal SN monte à l'état haut. Cela entraîne la réinitialisation de la bascule formée des portes G I et G2, qui se traduit par la descente du signal QN à l'état bas et, ultérieurement, la montée du signal CKN à l'état haut. Le condensateur CN se décharge alors au travers du transistor Q4, ce qui entraîne la descente du signal SN à l'état bas.

On produit ainsi des signaux CKX et CKN de fréquence identique. Si les valeurs des résistances RN et RX, d'une part, et des condensateurs CX et CN, d'autre part, sont identiques, alors les signaux CKX et CKN auront le même rapport cyclique.

En modifiant les valeurs de RX, RN, CX et CN, on pourra produire des signaux de même fréquences, non recouvrants à l'état bas et de rapports cycliques différents. Cela peut être intéressant, par exemple pour produire plusieurs tensions de référence, en utilisant des convertisseurs de tension produisant des tensions dont les valeurs sont régulées en fonction de la valeur moyenne de signaux d'horloge reçus. Un oscillateur selon l'invention permet en effet de piloter des systèmes sensibles à des rapports cycliques de signaux d'horloge différents, tout en garantissant une fréquence globale de fonctionnement qui soit unique.

I,e non recouvrement des signaux CKX et CKN à l'état bas est assuré par les inverseurs à hystérésis pour lesquels on choisira des seuils de basculement décalés par rapport au seuil de basculement des portes G1 et G2 qui, typiquement sc situc à
VCC/2. On va ainsi introduire un retard dans les transitions d'état des signaux CKX et
CKN, par rapport aux transitions dans les signaux QX et QN.

Bien entendu, on pourra produire, avec l'oscillateur, des signaux non recouvrants à l'état haut en utilisant des inverseurs recevant les signaux CKX et CKN.

En utilisant des circuit R - C pour produire les signaux CKX et CKN, on produit une fréquence stable en fonction de la tension d'alimentation, la constante de temps des circuits R - C étant indépendante de la valeur de la tension d'alimentation
VCC. Par ailleurs, on produit une fréquence stable en fonction de la température.

Comme on le verra par la suite, on utilise les signaux CPN et CPX pour éventuellement ralentir la fréquence des signaux CKX et CKN. En effet, le basculement des signaux SX et SN, qui commande le basculement des signaux produits par les portes Gl et G2, est conditionné par l'état des signaux CPX et CPN. Si ceux-ci sont à l'état bas, les charges des condensateurs CX et CN est sans effet sur les signaux CKX et CKN. On pourra réaliser un oscillateur sans contrôle de la fréquence des signaux produits, en remplaçant les portes G3 et G4 par des portes réalisant une simple inversion et recevant les tensions VCX et VCN.

On pourra également ne pas fournir de signal de mise en marche ou d'arrêt
STOPOSC. On utilisera alors des portes G1 et G2 à deux entrées.

On pourra bien sûr, sans sortie du cadre de l'invention, modifier la polarité des signaux de l'oscillateur et/ou utiliser des portes logiques différentes pour mettre en oeuvre le fonctionnement décrit.

2. Circuit de commande de commutation pour générateur de haute tension.

Sur la figure 6, on a représenté la constitution globale d'un circuit de commande de commutation CDC permettant de piloter un générateur de haute tension, du type pompe de charge, et mettant en oeuvre l'oscillateur OSC décrit ci-dessus.

Ce circuit de commande permet d'obtenir une fréquence F de fonctionnement dont l'évolution en fonction de la tension d'alimentation VCC est représentée à la ligure 7.

On supposera que la tension d'alimentation VCC peut varier entre une valeur minimale VCCm et une valeur maximale VCCM. Pour VCC compris entre VCCm et une valeur VCCS inférieure à VCCM, la fréquence F croît avec la tension VCC. Entre
VCCS et VCCM, la fréquence F sera sensiblement stable.

De la sorte, pour une tension d'alimentation basse, la valeur de la fréquence est la plus importante admissible, compte tenu du système piloté. C'est alors le système qui contrôle rétroactivement la fréquence de l'oscillateur. Pour une tension d'alimentation haute, la fréquence est la fréquence propre de l'oscillateur qui est utilisée. Ainsi, on peut garantir un fonctionnement optimum de la pompe à basse tension, tout en évitant un emballement de la valeur de la fréquence à haute tension.

I,e circuit présenté permet de piloter une pompe de charge telle que celle de la figure 2, c'est à dire qui comporte plusieurs étages en cascade comportant des transistors et des condensateurs, et le circuit de commande de commutation produisant quatre phases de pilotage FX, FN, FBX, FBN (illustrées sur les figure 3a à 3d), parmi lesquelles FN et FX sont deux phases complémentaires mais non recouvrantes à l'état haut, commutant entre deux potentiels qui sont sensiblement 0 volts (potentiel de masse) et VCC, et FBN et FBX sont des phases synchronisées avec FN et FX respectivement et commutant entre deux potentiels qui sont sensiblement 0 et Vb avec
Vb supérieur d'au moins Vt (Vt étant la tension de seuil, en tenant compte de l'effet de substrat, des transistors commandés par les phases FBN et FBX) à la tension que doivent laisser passer les transistors.

On dira que FN et FX sont des signaux non bootstrapés, FBN et FBX étant des signaux bootstrapés pour pouvoir dépasser d'au moins la valeur de Vt la tension que doivent laisser passer les transistors. Le mot bootstrapé désigne, on le rappelle, une technique de production d'un signal artificiellement rehaussé par rapport à sa valeur normale, en général à l'aide d'un condensateur qui est préchargé avant d'être interposé en série entre le signal à rehausser et la borne sur laquelle le signal rehaussé doit apparaître.

Le circuit de commande de commutation de la figure 6 produit les quatre phases FN, FBN, FX, et FBX.

Il comprend l'oscillateur OSC fournissant les signaux périodiques CKX et
CKN à une fréquence F, et deux étages de sortie ESX et ESN utilisant les signaux
CKX et CKN pour produire les signaux FX et FBX (étage ESX) et les signaux FN et
FBN (étage ESN). Les signaux CKX et CKN sont respectivement fournis à l'étage
ESX et à l'étage ESN.

Les étages ESX et ESN produisent par ailleurs les signaux de commande CPX et CPN. Le signal CPX, produit par l'étage ESX, est fourni à l'oscillateur OSC et à l'étage ESN. Le signal CPN, produit par l'étage ESN, est fourni à l'oscillateur OSC et à l'étage ESX.

Etage de sortie ESX.

La figure 8 illustre un exemple de réalisation de l'étage de sortie ESX.

Cet étage reçoit les signaux CKX et CPN et produit les signaux I:X, FBX et
CPX. Il reçoit en outre des signaux logiques STOPGEN et OFF.

Le signal STOPGEN permet, quand il est dans un état logique donné (l'état haut dans l'exemple illustré), de commander l'arrêt de l'étage, autrement dit de stopper la production des signaux FX, FBX et CPX. Ces signaux sont alors maintenus dans un état logique permanent.

Le signal OFF permet d'arrêter la production des signaux FBX et CPX quand il est dans un état donné (l'état haut dans l'exemple illustré), indépendamment de la pr inversion du signal /V3. L'inverseur 14 est formé de deux transistors Ql6 et Qui7, de type MOS à canal P et à canal N, et de deux résistances R2 et R3. Le transistor Q16 reçoit le potentiel VCC sur sa source et le signal /V3 sur sa grille de commande. Son drain est relié au premier pôle de la résistance R2. Le transistor Q17 reçoit le potentiel de masse sur sa source et le signal /V3 sur sa grille de commande. Son drain est relié au premier pôle de la résistance R3. Les deuxièmes pôles des résistances R2 et R3 sont reliés entre eux et fournissent le signal FX.

L'utilisation des résistances R2 et R3 permet de limiter le bruit sur les potentiels d'alimentation lors des commutations et la consommation de l'étage ESX lors des transitions d'état dans le signal /V3. En effet, ces transitions s'accompagnent d'une conduction simultanée transitoire des transistors Ql6 et Qui 7. Si on choisit des transistors Ql6 et Ql7 ayant une largeur de canal importante, on a un meilleur temps de réponse lors des transitions. Si la valeur de VCC est élevée, les transistors Ql6 et Qui 7 sont alors peu résistifs et les résistances R2 et R3 permettent de limiter le courant dans les transistors lors de la conduction simultanée. On veillera à choisir les valeurs des résistances R2 et R3 de telle sorte qu'elles soient négligeables devant les résistances, à l'état passant, des transistors Ql6 et Ql7 lorsque la valeur de VCC est faible (les résistances des transistors ont alors maximales), de sorte à ne pas ralentir le temps de réponse de l'inverseur 14 à basse tension d'alimentation. On obtient ainsi une relative indépendance du temps de réponse selon la valeur de VCC, puisque l'on prend toujours en compte au moins un élément résistif dans l'inverseur 14 (les résistances R2 et R3 si la valeur de VCC est élevé, ou les résistances des transistors à l'état passant si la valeur de VCC est faible).

Supposons qu'initialement le signal STOPGEN soit à l'état haut et que le signal FBX soit à l'état bas. Les signaux Vi et FX sont alors à l'état bas et le signal V2 est à l'état haut.

On va tout d'abord supposer que le signal CPN, qui est utilisé pour synchroniser le fonctionnement de l'étage ESX avec celui de l'étage ESN, est maintenu à l'état bas. On va supposer par ailleurs que le signal CKX est maintenu à l'état haut, ce qui correspond à un arrêt de l'oscillateur OSC.

Une modification des états des signaux STOPGEN et CKX est nécessaire pour modifier l'état du signal FX. Supposons que l'oscillateur soit mis en marche et qu'ultérieurement le signal STOPGEN descende à l'état bas (on pourra éventuellement opérer dans l'ordre inverse). Quand le signal CKX descend à l'état bas, le signal Vi monte à l'état haut. Le signal V2 descend alors également à l'état bas. En conséquence, le signal V3 monte à l'état haut. Le signal /V3 descend alors à l'état bas et le signal FX monte à l'état haut.

Inversement, quand le signal CKX remonte à l'état haut, le signal V2 monte à l'état haut. Le signal V3 va donc redescendre à l'état bas, ce qui entraîne ultérieurement la descente à l'état bas du signal FX. Parallèlement, le signal Vi est redescendu à l'état bas. Le front descendant suivant dans le signal CKX entraîne la montée à l'état haut du signal V l et l'initialisation de la bascule formé des portes G7 et G8.

On produit ainsi un signal FX de même fréquence que le signal CKX et de polarité opposée. On pourra éventuellement produire des signaux de même polarité, en inversant la polarité du signal FX en sortie de l'étage de sortie. On pourra également inverser la polarité du signal CKX reçu et modifier en conséquence l'étage (typiquement en remplaçant les portes de type NON~OU par des portes de type
NON~ET, et inversement).

Le signal FBX permet de conditionner la descente à l'état bas du signal FX.

En effet, tant que le signal FBX est l'état haut, le signal V2, qui permet de réinitialiser la bascule formée des portes G7 et G8, est maintenu à l'état bas.

Production des phases rehaussées (également appelées phases bootstrapées).

On va tout maintenant décrire la production des signaux FBX et CPX.

L'étage ESX comprend une porte logique GO, de type NON~ET, à deux entrées. Cette porte reçoit les signaux Vi et FX sur ses entrées et produit un signal logique CFBX.

Le signal CFBX est fourni à un circuit BOOTX élévateur de potentiel qui fournit les signaux FBX et CPX.

La figure 9 présente un exemple classique d'un circuit IH translateur de potentiel logique utilisé dans le circuit BOOTX.

Le circuit IH comprend une entrée de commande El, une entrée d'alimentation E2 et une sortie S. L'entrée El permet de recevoir un signal logique IN et la sortie S fournit un signal logique de sortie OUT produit par élévation du potentiel du signal IN, si celui-ci est à l'état haut. L'entrée E2 est à un potentiel d'alimentation haute tension, noté HV. Le circuit IH permet, à partir d'un signal logique basse tension (par exemple à 3 volts quand il est à l'état haut), de produire un signal logique de plus haute tension (par exemple de 6 volts à l'état haut).

Le circuit IH comprend deux transistors Q5 et Q6 de type MOS à canal P, dont les sources sont reliées à l'entrée E2. Il comprend par ailleurs deux transistors Q7 et Q8 de type MOS à canal N, dont les sources sont reliées à la masse. L'entrée El est reliée d'une part à la grille de commande du transistor Q7 et, d'autre part, à l'entrée d'un inverseur I5 dont la sortie est reliée à la grille de commande du transistor Q8.

L'inverseur est alimenté par un potentiel d'alimentation basse tension (par exemple
VCC) inférieur au potentiel HV. Les drains des transistors Q5 et Q7 sont reliés entre eux et à la grille de commande du transistor Q6. Les drains des transistors Q6 et Q8 sont reliés entre eux, à la grille de commande du transistor Q5 et à la sortie S.

Supposons que le circuit IH reçoive un signal IN qui soit au potentiel de masse. Les transistors Q7 et Q8 sont, respectivement, bloqué et passant. Les transistors Q5 et Q6 sont, respectivement, passant et bloqué. Le signal OUT fourni sur la sortie S est donc au potentiel de masse.

Si le circuit IH reçoit un signal qui soit à un potentiel VCC positif, inférieur au potentiel HV. Les transistors Q7 et Q8 sont, respectivement, passant et bloqué. Le transistors Q5 et Q6 sont, respectivement, bloqué et passant. Le signal OUT fourni sur la sortie S est au potentiel HV.

Lc circuit IH est ainsi un circuit translateur de potentiel logique.

La figure 10 illustre un exemple de réalisation du circuit BOOTX élévateur de potentiel.

Il reçoit en entrée les signaux logiques CFBX et OFF et fournit en sortie les signaux logiques CPX et FBX, ce dernier étant un signal rehaussé (ou bootstrapé).

Il comprend deux circuits translateurs de potentiel logique montés en cascade, le second circuit étant alimenté an cascade par le premier circuit et les deux circuits étant pilotés par le même signal de commande.

L'alimentation des circuits translateurs de potentiel logique se fait par des condensateurs et un dispositif de précharge. Le dispositif de précharge comprend un régulateur de précharge qui permet de limiter le potentiel de précharge des condensateurs à une valeur maximale de précharge, lors de phases de précharge.

Le potentiel du signal FRX, quand il est à l'état haut, est sensiblement égal au potentiel du signal CFBX, quand il est à l'état haut, augmenté du double du potentiel de précharge. Ce potentiel de précharge est, dans l'exemple décrit, égal au potentiel d'alimentation VCC, quand ce potentiel VCC est inférieur à un seuil, et il est égal à la valeur maximale de précharge quand le potentiel VCC est supérieur au dit seuil. Dans l'exemple décrit, le seuil est défini par les tensions de seuil de transistors montés en diodes.

La précharge des condensateurs se fait par le biais de transistors se comportant en diodes. Ces transistors assurent la précharge des condensateurs et évitent la décharge de ceux-ci quand on produit le potentiel de sortie rehaussé, lors de phases de rehaussement.

Le signal CFBX est fourni à deux inverseurs I6 et 17. L'inverseur 16 fourni le signal CPX, par inversion du signal CFBX. Ce signal CPX est utilisé comme signal de commande de deux circuits translateurs de potentiel logique IH1 et IH2 identiques au circuit IH. Ces circuits reçoivent le signal CPX sur leur entrée El.

Un premier condensateur Cl a un premier pôle recevant le signal CFBX. Son deuxième pôle reçoit le signal OFF par le biais d'un inverseur 18 et d'un transistor QO, dc type MOS à canal N, monté en diode. Ce deuxième pôle est également relié au premier pôle d'une résistance Rl. Le deuxième pôle de cette résistance est relié à la grille de commande d'un transistor Ql0, de type MOS à canal N, qui reçoit le potentiel
VCC sur son drain. Le deuxième pôle de la résistance Ri est par ailleurs relié à la masse par le biais de deux transistors Ql l et Qui2, de type MOS à canal P, montés en diodes.

Un deuxième condensateur C2 a un premier pôle recevant le signal CFBX.

Son deuxième pôle reçoit le potentiel VCC par le biais d'un transistor Qui 3, de type
MOS à canal N, monté en diode. Ce deuxième pôle est relié aux grilles de commande de deux transistors Q14 et Ql5, de type MOS à canal N, dont les drains sont reliés à la source du transistor Q10. La source du transistor Q14 est reliée, d'une part, à la sortie de l'inverseur 17 par le biais d'un troisième condensateur C3 et, d'autre part, à l'entrée
E2 du circuit IHI.

Le condensateur C3 a un premier pôle, qui est relié à la sortie de l'inverseur 17, et un deuxième pôle, qui est relié à la source du transistor Q14. La source du transistor Q15 est reliée, d'une part, à la sortie S du circuit IH1 par le biais d'un quatrième condensateur C4 et, d'autre part, à l'entrée E2 du circuit IH2.

Le condensateur C4 a un premier pôle, qui est relié à la sortie du circuit IH1, et un deuxième pôle, qui est relié à la source du transistor Q15. La sortie S du circuit IH2 fourni le signal FBX.

De préférence, les transistors de type MOS à canal N du circuit BOOTX seront des transistors dits natifs (c'est à dire sans implant de seuil), à faible tension de seuil, de manière à limiter les pertes dans ces transistors et à permettre l'utilisation du circuit avec une faible tension d'alimentation.

On va maintenant décrire le fonctionnement du circuit BOOTX.

L'ensemble formé de l'inverseur I8, de la résistance R1 et des transistors Q9, Qll et Q12 permet de limiter la tension de grille du transistor Q10 à 2 * Vtp (de l'ordre de 3 volts, en supposant que les transistors Q11 et Q12 ont une tension de seuil
Vtp de l'ordre de 1.5 volts). Cela permet de limiter l'amplitude du signal FBX quand la tension VCC est importante, en limitant le potentiel de précharge des condensateurs
C3 ct C4. Si le circuit BOOTX est utilisé pour commander le transfert de charges dans une pompe de charge, on évite ainsi un risque de destruction des grilles des transistors commandés par les signaux bootstrapés FBX et FBN.

Lorsque le signal CFBX est à l'état bas, le premier pôle du condensateur C1 est au potentiel VCC - Vtnat, en notant Vtnat la tension de seuil du transistor Q9. Le transistor Q10 est alors bloqué.

Lorsque le signal CFBX monte à l'état haut (il est alors électriquement au potentiel VCC), le deuxième pôle du condensateur C1 monte au potentiel 2 * VCC
Vtnat.

Le potentiel de la grille de commande du transistor Q10 monte à 2 * Vtp, en supposant que 2 * VCC - Vtnat soit supérieur à 2 * Vtp.

Les deuxièmes pôles des condensateurs C3 et C4 sont alors préchargés à 2 *
Vtp - Vtnat (si 2 * Vtp - Vtnat < VCC), ou à VCC (si 2 * Vtp - Vtnat > VCC) par l'intermédiaire des transistors Q10, Q14 et Q15, en supposant nulles les pertes dans les transistors Q14 et Q15.

En considérant que Vtp = 3 V et que Vtnat = 0.1 V, on pourra réguler la tension de précharge pour une valeur minimale de VCC faible, de l'ordre de 1.6 V. On transfère alors VCC sur les deuxièmes pôles des condensateurs C3 et C4.

Le transistor Q 10 agit comme un régulateur de potentiel de précharge des condensateurs C3 et C4. Les transistors Q14 et Q15 se comportent comme des diodes assurant, d'une part, la précharge des condensateurs C3 et C4 lorsque le signal CFBX est à l'état haut et évitant, d'autre part, la décharge parasite de ces condensateurs dans le circuit de précharge, lorsque le signal CFBX est à l'état bas (correspondant temporellement, comme on le verra ci-après, à la production du signal FBX rehaussé).

Le transistor Q 13 et le condensateur C2 permettent d'élever la tension des grilles de commande des transistors Q14 et Q15, pour éviter les pertes dues aux tensions de seuils lors de la phase de précharge.

Lorsque le signal CFBX est à l'état bas, le potentiel sur ces grilles de commande vaut VCC - Vtnat, en notant Vtnat la tension de seuil du transistor Q13. Ce potentiel est inférieur à VCC et à 2 * Vtp, si 2 * Vtp - Vtnat < VCC. Les transistors
Q14 et Q15 sont alors bloqués.

Lorsque le signal CFBX est à l'état haut, ce potentiel est égal à 2 * VCC
Vtnat. Les transistors sont alors passants.

Lorsque le signal CFBX redescend à l'état bas, le potentiel sur le premier pôle du condensateur C3 est égal à VCC et son deuxième pôle monte au potentiel VCC + 2 * Vtp - Vtnat ( si 2 * Vtp - Vtnat < VCC), ou à 2 * VCC (si 2 * Vtp - Vtnat > VCC).

Le circuit IHI porte alors le potentiel sur le premier pôle du condensateur C4 à VCC + 2 * Vtp - Vtnat (si 2 * Vtp - Vtnat < VCC), ou à 2 * VCC (si 2 * Vtp - Vtnat > VCC).

Le deuxième pôle du condensateur monte alors au potentiel VCC + 2 * Vtp
Vtnat + 2 * Vtp - Vtnat (si 2 * Vtp - Vtnat < VCC), ou à 2 * VCC + VCC (si 2 * Vtp Vtnat > VCC), c'est-à-dire à VCC + 4 * Vtp - 2 * Vtnat, ou à 3 * VCC et ce potentiel est fourni sur la sortie S du circuit IH2 .

Les deux circuits translateurs de potentiel étant commandés par le même signal CPX, la montée à l'état haut du signal FBX est réalisée en deux phases.

Lorsque le signal CPX monte à l'état haut, les sorties S des circuits lHl et 1H2 sont isolées des masses et sont reliées à leurs entrées E2. La commutation des transistors internes aux circuits élévateurs n'est pas instantanée. Il existe une phase transitoire de conduction simultanée des transistors montés en série dans les circuits élévateurs de niveau logique. De ce fait, l'élévation du potentiel alimentant le circuit IH2 n'est pas immédiate. Le potentiel en sortie du circuit IH2 va dans un premier temps monter à 2 * Vtp - Vtnat (ou VCC, si 2 * Vtp - Vtnat > VCC) avant de monter à
VCC + 4 * Vtp - 2 * Vtnat (ou 2 * VCC, si 2 * Vtp - Vtnat > VCC).

Le potentiel d'alimentation du circuit IH2 en phase de commutation étant limité, les pertes au niveau du condensateur C4, quand les transistors du circuit IH2 sont en conduction simultanée, sont limitées.

On veillera à utiliser des condensateurs C3 et C4 de valeurs telles que le rehaussement de la tension aux bornes de ces condensateurs soit rapide, comme on le verra par la suite.

Le signal de sortie du circuit IH2, autrement dit le signal FBX, oscille entre 0 volt (potentiel de masse) et VCC + 4 * Vtp - 2 * Vtnat (ou 3 * VCC, si VCC < 2 * Vtp - Vtnat), selon que le signal CFBX est à l'état haut ou à l'état bas.

Compte tenu des pertes diverses, dues entre autres à la commutation du circuit IHI et à diverses capacités parasites, la valeur finale obtenue à vide est un peu inférieure, de l'ordre de 1.5 V.

Considérons que Vtnat est de l'ordre de 0.1 volt et que Vtp est de l'ordre de 1.5 volts.

Pour VCC = 1.6 V, on obtient une amplitude théorique de 4.8 volts (3 * VCC) sur le signal FBX. En pratique, compte tenu des pertes dans les transistors, on pourra atteindre une valeur de l'ordre de 4.5 V.

Pour VCC = 5 V, on obtient une amplitude théorique de 10.5 volts (VCC + 4 * Vtp - 2 * Vtnat) sur le signal FBX. En pratique, compte tenu des pertes, on pourra atteindre une valeur de l'ordre de 9 V.

Ainsi, pour une variation de la valeur de VCC qui est supérieur à un facteur 3, on obtient une variation de la valeur du potentiel rehaussé qui est, d'une part, inférieure à un facteur 2 et, d'autre part, limité pour VCC supérieur au seuil de 2 * Vtp - Vtnat (le rehaussement, égal à 4 * Vtp - 2 * Vtnat, étant alors sensiblement constant).

Fonctionnement du circuit de commande de commutation.

l - Fonctionnement à fréquence maximale.

Ce fonctionnement correspond, sur la figure 7, à VCC compris entre VCCS et
VCCM.

Supposons que l'on mette en marche l'oscillateur OSC.

Les signaux CPX et CPN permettent de diminuer éventuellement la fréquence des signaux CKX et CKN. Ces signaux CPX et CPN montent à l'état haut, autorisant une modification de l'état des sorties des portes Gl et G2, quand les signaux FBX et
FBN sont à l'état haut.

Considérons le signal FX. Pour qu'il monte à l'état haut, il faut que les signaux
CKX, CPN et FBX soient à l'état bas. On garantit ainsi, d'une part, que les signaux FX et FN ne sont pas simultanément à l'état haut et, d'autre part, que le signal FBN n'est pas à l'état haut.

Le passage à l'état bas du signal CKX entraîne la montée à l'état haut du signal FX, par initialisation de la bascule formée des portes G7 et G8. Cette montée entraîne la descente à l'état bas du signal CFBX, en sortie de la porte G9. Cette descente induit la montée des signaux CPX et FBX à l'état haut. Le signal FBX étant monté à l'état haut, on peut alors autoriser la modification de l'état du signal CKX, par le biais de la porte G3 de l'oscillateur.

La descente ultérieure, à l'état bas, du signal CKX, entraîne la montée à l'état haut du signal CFBX. Les signaux CPX et FBX vont donc redescendre à l'état bas. On réinitialise alors la bascule formée des portes G7 et G8 et le signal FX redescend à l'état bas.

Pour les signaux FN, CPN et FBN, le processus est similaire, Ic non recouvrement des signaux CKN et CKX assurant un non recouvrement des couples de signaux (FX, FBX) et (FN, FBN).

2 - Fonctionnement à fréquence limitée en fonction de VCC.

Ce fonctionnement correspond, sur la figure 7, à VCC compris entre VCCm et VCCS.

Si la fréquence de l'oscillateur est trop importante, les étages de sortie ESX et
ESN ne peuvent pas suivre cet oscillateur et on ne garantit pas l'état haut des signaux
FBX et FBN.

Dans ce cas, en pratique, les charges des condensateurs CX et CN de l'oscillateur sont plus rapides que les montées à l'état haut des signaux FBX et FBN.

Ces charges ne sont prises en compte qu'après que les signaux CPX et CPN soient montés à l'état haut, ce qui correspond à un état haut des signaux FBX et FBN. On limite ainsi la fréquence de l'oscillateur.

On veillera à utiliser des condensateurs C3 et C4 de valeurs telles que le rehaussement de la tension aux bornes de ces condensateurs soit rapide. il faut en effet garantir que la montée des signaux FBX et FBN à leur potentiel maximal soit assurée avant que les condensateurs CX et CN de l'oscillateur OSC ne se déchargent, entraînant alors la redescente de ces signaux. En effet, la décharge des condensateurs
CX et CN n'est pas contrôlée directement par les signaux FBX et FBN mais par les signaux CPX et CPN, qui sont produits parallèlement aux signaux FBX et FBN.

En pratique, cette limitation des valeurs des condensateurs C3 et C4 n'est pas gênante, la commande des transistors d'une pompe de charge étant réalisée en tension et ne nécessitant par un courant important (il est simplement nécessaire de charger les capacités parasites, telles que les capacités des grilles des transistors de type MOS).

Bien que l'on ait décrit un exemple de circuit de commande de commutation produisant des phases rehaussées, on pourra bien sûr utiliser l'oscillateur pour commander une pompe de charge telle que celle illustrée sur la figure 1. On pourra de même simplifier le circuit décrit en ne fournissant pas de signaux CPX et CPN dc validation à l'oscillateur. Ce sera possible si la valeur du potentiel VCC ne varie pas, ou peu, et permet de fonctionner à fréquence maximale sans risque de blocage. Enfin, on pourra bien sûr, sans sortir du cadre de l'invention, modifier les circuits décrits et utiliser par exemple des signaux de polarités inversées, ou bien encore utiliser des portes logiques de types différents.

Claims (11)

REVENDICATIONS 1 - Oscillateur (OSC) produisant des premiers signaux logiques (CKX, CKN) oscillants, de même fréquence et non recouvrants dans un premier état logique, caractérisé en ce qu'il comprend - une bascule (G 1, G2) pour produire des seconds signaux logiques (QX, QN) oscillants de polarités opposées, cette bascule étant pilotée par des signaux logiques de pilotage (SX, SN), - des premières portes logiques (tu1, TS2) recevant les seconds signaux logiques (QX, QN) et produisant les premiers signaux logiques (CKX, CKN), les transitions d'état logique dans les premiers signaux logiques (CKX, CKN) étant produits en fonction des transitions d'état logique des seconds signaux logiques (QX, QN), et les portes logiques (TSI, TS2) étant agencées de sorte à introduire un retard dans les transitions d'un second état logique vers le premier état logique, dans les premiers signaux logiques, par rapport à des transitions dans les seconds circuits logiques, et - des circuits de type R - C (Ql, Q2, RX, CX, Q3, Q4, RN, CN) produisant les signaux de pilotage (SX, SN) pour commander les transitions dans les seconds signaux logiques (QX, QN).
1. 2 - Oscillateur selon la revendication 1, caractérisé en ce que les premières portes logiques produisant les premiers signaux logiques sont des inverseurs à hystérésis (TSl, TS2) recevant les seconds signaux logiques (QX, QN).
2. 3 - Oscillateur selon l'une des revendications l à 2, caractérisé en cc que les circuits de type R - C (Ql, Q2, RX, CX, Q3, Q4, RN, CN) sont des integratcurs produisant des tensions (VCX, VCN) à partir des premiers signaux logiques (CKX,

   CKN), et en ce que des secondes portes logiques (G3, Il, G4, 12) sensibles aux valeurs de ces tensions (VCX, VCN) produisent les signaux de pilotage (SN, SX), les états logiques de ces signaux de pilotage étant représentatifs des valeurs des tensions produites.
3. 4 - Oscillateur selon la revendication 3, caractérisé en ce que les secondes portes logiques sont contrôlées par des signaux de commande (CPX, CPN) permettant de retarder des changements d'état logique dans les signaux de pilotage (SX, SN).
4. 5 - Oscillateur selon l'une des revendications 1 à 5, caractérisé en ce les circuits de type R - C ont des constantes de temps différentes de sorte à produire des premiers signaux logiques (CKX, CKN) de rapports cycliques différents.
5. 6 - Circuit (CDC) de commande de commutation pour générateur de haute tension de type pompe de charge, caractérisé en ce qu'il comprend d'une part, un oscillateur (OSC) selon l'une des revendications I à 5, cet oscillateur produisant des premiers signaux logiques (CKX, CKN), et, d'autre part, des étages de sortie (ESX,

   ESN) recevant les premiers signaux logiques (CKX, CKN) et produisant répétivement des phases de pilotage (FB, FBX, FN, FBN) à partir de ces premiers signaux.
6. 7 - Circuit selon la revendication 6, caractérisé en ce que les étages de sortie (ESX, ESN) produisent des signaux de commande (CPN CPX) I'oscillateur (OSC) recevant ces signaux de commande et comprenant des moyens (G3, G4) pour contrôler la fréquence des premiers signaux logiques (CKX, CKN) pour que la fréquence de ces signaux soit la plus petite d'une fréquence fixe et d'une fréquence variable dépendant des phases de pilotage.
7. 8 - Circuit selon l'une des revendications 6 ou 7, les étages de sortie (ESX,

   ESN) produisant deux premières phases de pilotage (FX, FN) non recouvrantes dans un premier état logique, caractérisé en ce que ces phases sont produites au moyen de bascules (G7, G8) pilotées par les premiers signaux logiques (CKX, CKN).
8. 9 - Circuit selon la revendication 8, caractérisé en ce que les premières phases dc pilotage (FX, FN) sont produites par des inverseurs (14) montés en série avec les bascules (G7, G8), et en ce que ces inverseurs sont formés de transistors (Q16, Q17) dont les canaux sont montés en série avec des résistances (R2, R3) de sorte à limiter le courant traversant ces canaux lors de phases de commutation.

   10 - Circuit selon l'une des revendications 8 ou 9, caractérisé en ce que les étages de sortie (ESX, ESN) comprennent des circuits élévateurs de potentiel (BOOTX) pour produire deux deuxièmes phases de pilotage (FBX, FBN) formant avec les premières phases de pilotages (FX, FN) deux couples de phases de pilotage ((FX, FBX), (FN, FBN)), les deux deuxièmes phases (FBX, FBN) étant produites en rehaussant le potentiel (VCC) correspondant au premier état logique des premières phases (FX, FN), et en ce que les deuxièmes phases sont utilisées pour commander la réinitialisation des bascules (G7, G8) produisant les premières phases.

   1 1 - Circuit selon la revendication 10, caractérisé en ce que les circuits élévateurs de potentiel (BOOTX) comprennent au moins deux circuits translateurs de potentiel (IHI, IH2) montés en cascade et un circuit de précharge (17, 18, Q9, Q10, Q1 1, 412, Q13, 414, Q15, C1, C2), les circuits translateurs de potentiel produisant les deuxièmes phases de pilotage (FBX, FBN) par le biais de condensateurs (C3, C4), ces condensateurs fournissant un potentiel d'alimentation à des entrées d'alimentation (E2) des dits circuits translateurs, les dits condensateurs (C3, C4) étant préchargés par le circuit de précharge lors de phases de précharge et les potentiels aux bornes de ces condensateurs étant rehaussés lors de phases de rehaussement, et le premier circuit translateur (IHI) concourant au rehaussement des potentiels du condensateur (C4) alimentant le deuxième circuit translateur de potentiel (IH2).
9. 12 - Circuit selon la revendication 11, les circuits translateurs de potentiel (IHI, IH2) produisant chacun un signal logique de potentiel rehaussé à partir d'un potentiel logique reçu sur une entrée de commande (El), caractérisé en ce que les circuits translateurs de potentiel (IHl, IH2) montés en cascade sont pilotés par un même signal de commande (CPX), de sorte que le signal de potentiel rehaussé (FBX) produit par le deuxième circuit translateur (IH2) est rehaussé graduellement lors des phases de rehaussement.
10. 13 - Circuit selon l'une des revendications 11 ou 12, caractérisé en ce que le circuit de précharge comprend des moyens (Cl, 18, Q9, Q10, Q11, Q12, R1) pour limiter à une valeur maximale, lors des phases de précharge, le potentiel d'alimentation fourni aux entrées d'alimentation des circuits translateurs de potentiel.
11. 14 - Circuit selon la revendication 13, caractérisé en ce que le circuit dc précharge comprend des transistors (Q14, Q15) et des moyens (C2, Q13) pour commander ces transistors de manière à porter, lors des phases de précharge, les potentiels d'alimentation des circuits translateurs de potentiel à une première valeur, en préchargeant les condensateurs (C3, C4) alimentant ces dits circuits, et de manière à isoler, lors des phases de rehaussement, ces condensateurs du circuit de précharge pour éviter la décharge de ces condensateurs dans le circuit de précharge.