FR2716037A1 - Procédé pour connecter des circuits électoniques dans un module multi-puces à substrat co-cuit, et module multi-puces ainsi obtenu. - Google Patents

Procédé pour connecter des circuits électoniques dans un module multi-puces à substrat co-cuit, et module multi-puces ainsi obtenu. Download PDF

Info

Publication number
FR2716037A1
FR2716037A1 FR9401511A FR9401511A FR2716037A1 FR 2716037 A1 FR2716037 A1 FR 2716037A1 FR 9401511 A FR9401511 A FR 9401511A FR 9401511 A FR9401511 A FR 9401511A FR 2716037 A1 FR2716037 A1 FR 2716037A1
Authority
FR
France
Prior art keywords
substrate
layers
conductive
stack
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9401511A
Other languages
English (en)
Other versions
FR2716037B1 (fr
Inventor
De Givry Jacques
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Matra Marconi Space France SA
Original Assignee
Matra Marconi Space France SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matra Marconi Space France SA filed Critical Matra Marconi Space France SA
Priority to FR9401511A priority Critical patent/FR2716037B1/fr
Priority to GB9502266A priority patent/GB2287132B/en
Priority to US08/385,720 priority patent/US5562837A/en
Publication of FR2716037A1 publication Critical patent/FR2716037A1/fr
Application granted granted Critical
Publication of FR2716037B1 publication Critical patent/FR2716037B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Le module multi-puces, comprend un substrat co-cuit (5) et, sur une face au moins du substrat (5), un ensemble de couches isolantes (11) en céramique superposées, cuites à une température sensiblement inférieure à la température de cuisson du substrat. Des lignes conductrices d'interconnexion (12) sont formées dans des couches épaisses déposées entre lesdites couches isolantes en céramique (11). Des composants électroniques (15) sont montés en surface de l'ensemble de couches en céramique.

Description

PROCEDE POUR CONNECTER DES CIRCUITS LECTRONIQUES DANS
UN MODULE MULTI-PUCES A SUBSTRAT CO-CUIT, ET
MODULE MULTI-PUCES AINSI OBTENU
La présente invention concerne le domaine de l'assemblage des composants microélectroniques, et plus particulièrement les modules multi-puces à substrat co-cuit.
Les substrats co-cuits sont obtenus en empilant sous pression des couches isolantes (généralement à base d'alumine) et des couches conductrices (généralement à base de tungstène), puis en cuisant l'ensemble à haute température (typiquement 1500'C). Ces substrats sont couramment utilisés pour réaliser des modules multi-puces.
Dans cette application, les substrats co-cuits procurent les avantages suivants: - on peut facilement rendre le module hermétique au moyen de capots métalliques, sans nécessiter d'isolation fragile des connexions au moyen de perles de verre ou d'agencements analogues, les signaux pouvant être transférés par les bords du substrat; - un substrat co-cuit peut aisément recevoir des circuits sur ses deux faces avec des interconnexions à travers des trous appelés vias prévus dans le substrat; - la chaleur dégagée par les microcircuits est bien évacuée vers les bords du substrat dont les différentes couches constituent des drains thermiques.
Un inconvénient des modules multi-puces à substrat co-cuit est qu'ils sont limités en termes de densité de regroupement et de densité d'interconnexion des microcircuits. Ils ne conviennent pas lorsque des signaux à haute densité doivent être échangés entre les circuits, en raison de la résistivité du tungstène et de la capacité relativement élevée entre les couches conductrices. En outre, la précision des plages conductrices prévues en surface du substrat pour la connexion des circuits n'est pas très bonne, étant donné qu'on ne peut pas maîtriser avec une grande précision les retraits thermiques importants qui accompagnent la cuisson à haute température du substrat.
Pour augmenter la densité de connexion des circuits dans un module multipuces à substrat co-cuit, il a été proposé de déposer sur le substrat des couches à lignes fines, avec interposition de couches diélectriques organiques (polyimides ou dérivés). Cette solution a pour inconvénients la fiabilité incertaine des soudures des fils de connexion, le dégazage, l'humidité des produits organiques utilisés, et le fait que ces produits organiques n'ont pas une bonne tenue en température, de sorte qu'il est très difficile de rendre le module hermétique en soudant un capot sur le substrat (les capots en Kovar classiques sont soudés à une température supérieure à 300'C).
Un but de la présente invention est de proposer une autre technique pour augmenter les densités de connexion dans un module multi-puces à substrat co-cuit, qui réponde mieux aux exigences de la pratique.
L'invention propose ainsi un procédé pour connecter des circuits électroniques dans un module multi-puces à substrat co-cuit, caractérisé en ce qu'on dépose sur une face au moins du substrat un empilement de couches isolantes en céramique et de couches conductrices, les couches de l'empilement étant cuites séparément à une température sensiblement inférieure à la température de cuisson du substrat, et en ce qu'on dispose les circuits à connecter en surface dudit empilement. De préférence, les couches conductrices de l'empilement sont obtenues en déposant par sérigraphie une couche d'encre conductrice sur toute la couche isolante sous-jacente, en cuisant la couche d'encre conductrice, et en gravant sélectivement la couche cuite d'encre conductrice pour former des lignes d'interconnexion.
On peut ainsi augmenter la densité de connexion dans le module, sans subir les inconvénients rencontrés avec les techniques faisant appel à des couches organiques.
Un module multi-puces à substrat co-cuit selon l'invention comprend, sur une face au moins du substrat, un ensemble de couches isolantes en céramique superposées, cuites à une température sensiblement inférieure à la température de cuisson du substrat, des lignes conductrices d'interconnexion formées dans des couches épaisses déposées entre lesdites couches isolantes en céramique, et des composants électroniques montés en surface de l'ensemble de couches en céramique.
D'autres particularités et avantages de la présente invention apparaîtront dans la description ci-après d'exemples de réalisation non limitatifs, en référence aux dessins annexés, dans lesquels: - la figure 1 est une vue partielle en coupe et en perspective d'un module multi-puces selon l'invention; et - la figure 2 est une vue schématique en coupe montrant un détail du module.
Le module multi-puces représenté sur les figures 1 et 2 est réalisé sur un substrat co-cuit 5. Le substrat 5 est constitué par des couches superposées alternativement isolantes et conductrices. Les couches isolantes 6 sont en une céramique à base d'alumine (92 à 99% en poids). Les couches conductrices 7, 7a sont en tungstène. Elles comprennent un plan de masse, un plan d'alimentation et des plans constitués de lignes conductrices pour l'échange de signaux entre les puces du module et avec l'extérieur. Des vias 8 en tungstène sont prévus aux endroits appropriés entre les couches conductrices 7. Les couches 6, 7 du substrat 5 sont cuites ensemble à haute température (1500'C environ).
Sur les deux faces opposées du substrat 5 sont disposés des empilements 10 de couches épaisses alternativement isolantes et conductrices. Les couches isolantes 11 des empilements 10 sont réalisées en céramique à base de borosilicate ou d'aluminosilicate, ayant une faible constante diélectrique (e = 4 au lieu de ú = 9,5 pour les couches d'alumine co- cuites). L'épaisseur des couches isolantes 11 est typiquement comprise entre 20 et 40 jm. Les couches conductrices 12 des empilements 10 sont à base d'or ou d'un alliage argent-palladium. Leur épaisseur est typiquement comprise entre 3 et 12 jim. Les couches 12 sont constituées de lignes conductrices très étroites. La largeur de ces lignes, ainsi que leur espacement dans le plan des couches 12 est inférieur à 50 gm (jusqu'à 5 mn), ce qui permet une haute densité d'échange de signaux dans les empilements 10. Des vias 13 sont présents dans les couches isolantes 11, et constitués par un matériau similaire à celui des couches 12, pour le transfert des signaux entre couches conductrices. On prévoit en général dans chaque empilement 10, outre la couche conductrice inférieure 12a servant d'interface avec le substrat 5 et la couche conductrice superficielle 12b servant d'interface avec les puces 15, deux couches conductrices internes 12 constituées de lignes parallèles à deux directions respectives perpendiculaires entre elles, les vias 13 assurant la conduction selon la troisième dimension.
Les puces 15 du module sont disposées en surface des empilements 10. Ces puces (en général en silicium ou en arséniure de gallium) sont fixées au moyen d'une couche 16 d'interface verre-argent, Au-Si ou autre. Leurs entrées/sorties sont raccordées par des fils 17 à des plages métallisées 18 faisant partie de la couche conductrice superficielle 12b de l'empilement 10. D'autres liaisons filaires 19 peuvent être prévues entre des plages 20 de la couche conductrice superficielle 12b de l'empilement 10 et des plages 21 de la couche conductrice superficielle 7a du substrat 5.
Pour réaliser un empilement 10 sur le substrat co- cuit 5, on commence par déposer une fine couche conductrice 25 (2 à 8 Pm d'épaisseur) d'un alliage Au-Co ou Au-Ni sur les lignes de la couche conductrice superficielle 7a du substrat 5. Les autres parties (isolantes) de la surface du substrat sont décapées par plasma pour garantir un bon accrochage de la céramique. On forme alors la première couche conductrice 12a de l'empilement 10 en déposant une encre conductrice sur les portions de la couche conductrice superficielle 7a du substrat 5 qui seront recouvertes par l'empilement 10. Ce dépôt peut être fait directement par sérigraphie compte tenu de la faible précision dans la définition des contours de la couche 7a due au procédé de fabrication du substrat co-cuit.
On forme ensuite la couche diélectrique inférieure 11 de l'empilement 10, en déposant par sérigraphie une première couche d'encre humide sur la surface correspondante, en séchant cette première couche à 150'C, en déposant par sérigraphie une deuxième couche d'encre humide (pour obtenir une bonne planéité), et en cuisant l'ensemble de la couche diélectrique 11 à environ 850'C.
Les trous de via 13 sont alors percés dans la couche diélectrique 11. Ils sont percés individuellement par ablation au laser à excimères. Ce mode de gravure des trous permet d'obtenir avec une excellente précision des trous de via de petit diamètre (jusqu'à 10 lm) aux contours bien définis. Le matériau conducteur des vias 13 est ensuite déposé par sérigraphie directe ou à travers un masque métallique dont les orifices ont une dimension typique de 25 pm.
La couche conductrice suivante 12 est ensuite formée, avec les sousétapes suivantes: - on dépose par sérigraphie une couche d'encre conductrice sur toute la surface de la couche isolante sous- jacente; - on cuit cette encre conductrice à environ 850'C; et - on grave sélectivement, par photolithographie, la couche cuite d'encre pour ne laisser sur le substrat que les motifs métalliques nécessaires.
Cette technique de dépôt suivi d'une gravure sélective permet de réaliser avec une grande précision les motifs conducteurs.
Le processus est répété pour les couches isolantes 11 et conductrices 12 suivantes jusqu'à ce que l'empilement soit terminé.
Les puces 15 sont ensuite reportées sur l'empilement 10, et leurs fils de connexion 17 soudés.
Pour rendre étanche le module, des cadres métalliques 27 (en alliage FeNi-Co dit Kovar) sont brasés par alliage AuSn, AuGe ou autre sur le substrat métallisé 5 autour des empilements de couches épaisses 10, et des capots métalliques 28 (en Kovar ou Nickel) sont soudés ou brasés sur les cadres 27.
Pour réaliser les connexions du module avec la carte-mère sur laquelle il est destiné à être monté, on brase à haute température des pattes conductrices sous forme de rubans de Kovar 29 sur des plages conductrices périphériques du substrat 5. Ces pattes 29 seront ultérieurement soudées sur la carte-mère.
Lorsque le substrat 5 ne comporte des empilements 10 et des puces 15 que sur une seule de ses faces, la connexion du module sur la carte-mère peut, en variante, s'effectuer par l'intermédiaire de plages étamées prévues sur l'autre face du substrat.
Pour des applications du module o l'herméticité n'est pas imposée, on peut se dispenser du cadre et du capot en Kovar et enrober les empilements 10 et les puces 15 dans un gel de protection et, éventuellement couvrir l'ensemble avec un capot en matière plastique.

Claims (9)

REVENDICATIONS
1. Procédé pour connecter des circuits électroniques dans un module multipuces à substrat co-cuit, caractérisé en ce qu'on dépose sur une face au moins du substrat (5) un empilement (10) de couches isolantes en céramique et de couches conductrices, les couches de l'empilement étant cuites séparément à une température sensiblement inférieure à la température de cuisson du substrat, et en ce qu'on dispose des circuits à connecter (15) en surface dudit empilement.
2. Procédé selon la revendication 1, caractérisé en ce que les couches conductrices (12) de l'empilement sont obtenues en déposant par sérigraphie une couche d'encre conductrice sur toute la couche isolante sous-jacente (11), en cuisant la couche d'encre conductrice, et en gravant sélectivement la couche cuite d'encre conductrice pour former des lignes d'interconnexion.
3. Procédé selon la revendication 1 ou 2, caractérisé en ce que des trous de via (13) sont percés dans chaque couche isolante (11) de l'empilement au moyen d'un laser à excimères.
4. Module multi-puces, comprenant un substrat co- cuit, caractérisé en ce qu'il comprend, sur une face au moins du substrat (5), un ensemble de couches isolantes (11) en céramique superposées, cuites à une température sensiblement inférieure à la température de cuisson du substrat, des lignes conductrices d'interconnexion (12) formées dans des couches épaisses déposées entre lesdites couches isolantes en céramique (11), et des composants électroniques (15) montés en surface de l'ensemble de couches en céramique.
5. Module selon la revendication 4, caractérisé en ce que des empilements (10) de couches isolantes en céramique (11) et de lignes conductrices (12) sont disposés sur les deux faces opposées du substrat co-cuit (5).
6. Module selon la revendication 4 ou 5, caractérisé en ce qu'un cadre métallique (27) est brasé sur le substrat co-cuit (5) autour de l'empilement (10) de couches isolantes en céramique et de lignes conductrices, et en ce qu'un capot métallique (28) est soudé ou brasé sur ledit cadre pour rendre le module hermétique.
7. Module selon la revendication 4 ou 5, caractérisé en ce que l'empilement de couches isolantes en céramique et de lignes conductrices est enrobé dans un gel de protection.
8. Module selon l'une quelconque des revendications 4 à 7, caractérisé en ce que la largeur des lignes conductrices d'interconnexion est comprise entre 5 et 50 microns.
9. Module selon l'une quelconque des revendication 4 à 8, caractérisé en ce que l'épaisseur des lignes conductrices est comprise entre 3 et 12 pm.
FR9401511A 1994-02-10 1994-02-10 Procédé pour connecter des circuits électoniques dans un module multi-puces à substrat co-cuit, et module multi-puces ainsi obtenu. Expired - Lifetime FR2716037B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR9401511A FR2716037B1 (fr) 1994-02-10 1994-02-10 Procédé pour connecter des circuits électoniques dans un module multi-puces à substrat co-cuit, et module multi-puces ainsi obtenu.
GB9502266A GB2287132B (en) 1994-02-10 1995-02-06 A method for connecting electronic circuits in a multi-chip module having a co-fired substrate, and multi-chip module obtained thereby
US08/385,720 US5562837A (en) 1994-02-10 1995-02-08 Method for connecting electronic circuits in a multi-chip module having a co-fired substrate and multi-chip module obtained thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9401511A FR2716037B1 (fr) 1994-02-10 1994-02-10 Procédé pour connecter des circuits électoniques dans un module multi-puces à substrat co-cuit, et module multi-puces ainsi obtenu.

Publications (2)

Publication Number Publication Date
FR2716037A1 true FR2716037A1 (fr) 1995-08-11
FR2716037B1 FR2716037B1 (fr) 1996-06-07

Family

ID=9459961

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9401511A Expired - Lifetime FR2716037B1 (fr) 1994-02-10 1994-02-10 Procédé pour connecter des circuits électoniques dans un module multi-puces à substrat co-cuit, et module multi-puces ainsi obtenu.

Country Status (3)

Country Link
US (1) US5562837A (fr)
FR (1) FR2716037B1 (fr)
GB (1) GB2287132B (fr)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19632200C2 (de) * 1996-08-09 2002-09-05 Bosch Gmbh Robert Multichipmodul
US7345316B2 (en) * 2000-10-25 2008-03-18 Shipley Company, L.L.C. Wafer level packaging for optoelectronic devices
US6932519B2 (en) 2000-11-16 2005-08-23 Shipley Company, L.L.C. Optical device package
US6827503B2 (en) * 2000-12-01 2004-12-07 Shipley Company, L.L.C. Optical device package having a configured frame
US6883977B2 (en) 2000-12-14 2005-04-26 Shipley Company, L.L.C. Optical device package for flip-chip mounting
US6787926B2 (en) * 2001-09-05 2004-09-07 Taiwan Semiconductor Manufacturing Co., Ltd Wire stitch bond on an integrated circuit bond pad and method of making the same
DE102007018914B4 (de) * 2007-04-19 2019-01-17 Infineon Technologies Ag Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0016306A1 (fr) * 1979-03-23 1980-10-01 International Business Machines Corporation Procédé pour la fabrication d'un empaquetage multicouche en verre-céramique pour le montage de dispositifs semiconducteurs
EP0331161A1 (fr) * 1988-03-04 1989-09-06 E.I. Du Pont De Nemours And Company Procédé de fabrication de circuits multicouches
US5176772A (en) * 1989-10-05 1993-01-05 Asahi Glass Company Ltd. Process for fabricating a multilayer ceramic circuit board
EP0535711A2 (fr) * 1991-10-04 1993-04-07 Matsushita Electric Industrial Co., Ltd. Procédé pour la fabrication d'un substrat céramique à multi-couche

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239448A (en) * 1991-10-28 1993-08-24 International Business Machines Corporation Formulation of multichip modules
US5378313A (en) * 1993-12-22 1995-01-03 Pace; Benedict G. Hybrid circuits and a method of manufacture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0016306A1 (fr) * 1979-03-23 1980-10-01 International Business Machines Corporation Procédé pour la fabrication d'un empaquetage multicouche en verre-céramique pour le montage de dispositifs semiconducteurs
EP0331161A1 (fr) * 1988-03-04 1989-09-06 E.I. Du Pont De Nemours And Company Procédé de fabrication de circuits multicouches
US5176772A (en) * 1989-10-05 1993-01-05 Asahi Glass Company Ltd. Process for fabricating a multilayer ceramic circuit board
EP0535711A2 (fr) * 1991-10-04 1993-04-07 Matsushita Electric Industrial Co., Ltd. Procédé pour la fabrication d'un substrat céramique à multi-couche

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
3rd IEEE/CHMT IEMTS, October 12-14, 1987, *
B. MARTIN ET AL.: "Hermetic Hybrid Module", IBM TECHNICAL DISCLOSURE BULLETIN., vol. 21, no. 10, March 1979 (1979-03-01), NEW YORK US, pages 4023 - 4024 *
S. SASAKI ET AL.: "A New Multichip Module Using a Copper Polyimide Multilayer Substrate", IEEE TRANSACTIONS ON COMPONENTS,HYBRIDS,AND MANUFACTURING TECHNOLOGY, vol. 12, no. 4, December 1989 (1989-12-01), NEW YORK US, pages 658 - 662 *

Also Published As

Publication number Publication date
US5562837A (en) 1996-10-08
GB9502266D0 (en) 1995-03-29
GB2287132B (en) 1997-10-15
FR2716037B1 (fr) 1996-06-07
GB2287132A (en) 1995-09-06

Similar Documents

Publication Publication Date Title
JP2024504035A (ja) 直接接合構造体
US4803450A (en) Multilayer circuit board fabricated from silicon
US7276787B2 (en) Silicon chip carrier with conductive through-vias and method for fabricating same
US4692839A (en) Multiple chip interconnection system and package
FR2725305A1 (fr) Ensemble de connexion d'un dispositif electronique avec un substrat
KR20040060919A (ko) 관통 바이어형 수직 상호접속부, 관통 바이어형 히트 싱크및 관련 제작 방법
GB2274353A (en) Connections for semiconductor devices
EP0325068B1 (fr) Structure microélectronique hybride modulaire à haute densité d'intégration
JPH0574224B2 (fr)
Linder et al. Fabrication technology for wafer through-hole interconnections and three-dimensional stacks of chips and wafers
KR910014996A (ko) 집적회로 땜납 다이-접착 설계 및 방법
US5198695A (en) Semiconductor wafer with circuits bonded to a substrate
JPH02146747A (ja) 半導体装置
FR2716037A1 (fr) Procédé pour connecter des circuits électoniques dans un module multi-puces à substrat co-cuit, et module multi-puces ainsi obtenu.
US5706578A (en) Method for producing a three-dimensional circuit arrangement
CA2357317A1 (fr) Substrat pour circuit electronique et module electronique utilisant un tel substrat
JPH01218042A (ja) 半導体装置
EP1433203B1 (fr) Procédé de réalisation d'une prise de contact en face arriere d'un composant à substrats empiles
FR2706730A1 (fr) Module électronique de puissance ayant un support d'évacuation de la chaleur.
WO2003081669A1 (fr) Module de circuits integres et procede de fabrication correspondant
EP0840373B1 (fr) Procèdè de liaison d'un substrat de diamant à au moins un substrat métallique
FR2758935A1 (fr) Boitier micro-electronique multi-niveaux
JP7488885B2 (ja) 電子部品搭載用基板および電子装置
WO2018020189A2 (fr) Module électronique de puissance d'un aéronef et procédé de fabrication associé
WO2018002368A1 (fr) Dispositif electronique ayant une banque integree de composants passifs