FR2675946A1 - Procede de montage d'une puce a circuit integre sur un substrat de cablage. - Google Patents

Procede de montage d'une puce a circuit integre sur un substrat de cablage. Download PDF

Info

Publication number
FR2675946A1
FR2675946A1 FR9105368A FR9105368A FR2675946A1 FR 2675946 A1 FR2675946 A1 FR 2675946A1 FR 9105368 A FR9105368 A FR 9105368A FR 9105368 A FR9105368 A FR 9105368A FR 2675946 A1 FR2675946 A1 FR 2675946A1
Authority
FR
France
Prior art keywords
substrate
chip
conductive
assembly
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9105368A
Other languages
English (en)
Other versions
FR2675946B1 (fr
Inventor
Massiot Michel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SOREP
Original Assignee
SOREP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SOREP filed Critical SOREP
Priority to FR9105368A priority Critical patent/FR2675946B1/fr
Priority to PCT/FR1992/000327 priority patent/WO1992020101A1/fr
Publication of FR2675946A1 publication Critical patent/FR2675946A1/fr
Application granted granted Critical
Publication of FR2675946B1 publication Critical patent/FR2675946B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate

Abstract

Selon ce procédé, on prévoit pour le substrat (2) un ensemble de canaux conducteurs (4), qui débouchent sur une face de montage (200), dont la répartition géométrique correspond rigoureusement à celle des plages de connexion prévues sur la face active (100) de la puce, et on garnit chacune de ces plages d'un bossage (3) en matériau conducteur dont le diamètre est légèrement inférieur à celui des canaux (4). L'assemblage se fait par pressage de la puce sur le substrat, chacun des bossages 3 pénétrant partiellement dans la matière conductrice du canal (4) qui lui est associé en réalisant une liaison électrique à ce niveau.

Description

PROCEDE DE MONTAGE D'UNE PUCE A CIRCUIT INTEGRE
SUR UN SUBSTRAT DE CABLAGE
La présente invention concerne un procédé de montage d'une puce à circuit intégré sur un substrat de câblage. Elle concerne aussi un ensemble constitué par l'assemblage de puces à circuit intégré sur un substrat de câblage.
L'assemblage à très haute densité de puces à circuit intégré complexe (pastilles de semi-conducteur) est devenu, au cours de ces dernières années, de plus en plus nécessaire dans de nombreux domaines, pour des raisons principalement de diminution de l'encombrement et d'amélioration des performances.
En ce qui concerne le substrat de câblage, qui réalise l1inter-connection entre les différentes puces et circuits, la technique de co-cuisson à basse température de substrat multicouches apparaît comme une excellente solution à de nombreux problèmes d'intégration, dans la mesure où la densité d'interconnexion peut être extrêmement élevée. A cet égard, il faut noter qu'il est possible de réaliser dans les couches constitutives du substrat des trous de très petit diamètre, qui sont remplis ensuite par sérigraphie d'un matériau conducteur tel que de l'or ou de l'argent. Dans toute la description et dans les revendications qui suivent, on désignera par le terme "canal conducteur" un tel trou rempli d'un matériau conducteur, canal qui est couramment dénommé "via".Le diamètre de ces canaux peut être de l'ordre de 90 à 110 micromètres, voire moins. La largeur des lignes et les dimensions des intervalles entre les lignes et les canaux sont du même ordre de grandeur.
Un autre avantage de ce type de substrat multi-couches est qu'il est facile d'augmenter le nombre de couches à des prix très raisonnables, pour intégrer des grilles de masse et d'alimentation, pour dessiner des pistes plus larges si nécessaire, et ce avec des conducteurs de faible résistivité. En outre, sa versatilité sur le plan de ses connexions et de son encapsulation, c'est-à-dire avec des puces montées des deux côtés ou des puces montées d'un côté et des résistances de l'autre coté, et la possibilité d'y former des résistances par sérigraphie, sont encore des avantages supplémentaires.
La co-cuisson des couches s'effectue à une température inférieure à 1100 à 12000 C, généralement de l'ordre de 8500 C, qui est appelée "basse température" en opposition à la co-cuisson à haute température qui nécessite la mise en oeuvre de températures supérieures à 15000 C et oblige à utiliser des matériaux réfractaires tels que le tungstène par exemple.
En ce qui concerne les technologies de connexion des puces sur le substrat, elles sont essentiellement au nombre de trois, brièvement exposées ci-après.
La première technique est celle du câblage traditionnel, désigné par le terme anglais "wire-bonding", selon laquelle la liaison entre la puce et le substrat se fait par des fils en or ou en aluminium dont le diamètre est généralement de l'ordre de 25 micromètres. L'inconvénient majeur de cette technique est qu'il est nécessaire de disposer autour des puces de plages de câblage dont la surface relativement grande limite la densité de l'assemblage.
Une autre technique d'assemblage est connue sous l'appelation "TAB", de l'anglais "tape automated bonding", qui pourrait se traduire en français par "liaison automatisée à rubans". Selon cette technique, les connexions sont réalisées en général par des rubans de cuivre maintenus sur un support polyimide sous forme de bandes. Cette technique a l'avantage de permettre un test facile des puces avant montage et est intéressante pour les grandes séries et éventuellement pour les puces de très haute complexité. Mais dans ce cas encore, il faut prévoir un zone relativement importante autour des puces pour permettre le raccordement des rubans sur le substrat.
Une troisième technique, connue par l'homme du métier sous la dénomination anglaise "flip-chip", consiste à former des petits bossages métalliques, qui forment des plots de contact, sur les plages de connexion situées sur les faces actives des puces. Les bossages sont généralement en or ou dans un alliage à base de plomb ou d'indium. Les bossages sont ensuite reportés à l'envers sur le substrat, par soudure directe sur une zone métallisée prévue sur le substrat. Ce procédé a été développé dans les années 1970 mais son développement a été limité à cause des difficultés très importantes qu'il présente. Il faut en effet une grande régularité dans la fabrication des bossages, dans le positionnement des puces et dans le processus de refusion assurant la soudure.Les soudures, une fois réalisées, sont très sujettes à des fatigues thermiques lors des cycles de fonctionnement / arrêt des puces, et même simplement lors des cycles thermiques liés à l'environnement. En revanche, si ces difficultés sont surmontées, les performances d'une telle technologie en densité d'intégration et en vitesse de signaux, sont maximales. D'autres avantages de cette technique sont qu'elle offre la possibilité d'obtenir des entrées et des sorties surfaciques et non périphériques comme dans les deux techniques exposées précédemment. Le gain en densité du "flip-chip" par rapport au câblage traditionnel ou au TAB, se situe dans un rapport de l'ordre de 1,2 à 1,5, ce rapport dépendant bien entendu des caractéristiques dimensionnelles des puces.
L'idée générale à la base de la présente invention est de remettre la technologie du "flip-chip" à l'ordre du jour, sous un nouvel angle, en l'appliquant à un substrat dont les canaux conducteurs (vias) débouchent sur l'une au moins des faces du substrat, ce qui est le cas notamment pour les substrats obtenus par co-cuisson à basse température.
Un tel substrat peut en effet inclure une inter-connexion complexe et faire partie intégrante d'un encapsulage complet, ce qui permet d'obtenir à moindre coût des performances maximales. Un tel substrat présente en outre une excellente planéité, facilement contrôlable, ce qui le rend compatible avec un procédé requérant de hautes précisions dimensionnelles. De plus, il est possible de réaliser des canaux conducteurs de très petit diamètre (inférieur à 100 micromètres), très rapprochés les uns des autres (avec un entre-axe inférieur à 200 micromètres), de qualité et de précision de positionnement excellentes. Ceci permet donc d'obtenir une densité élevée car on atteint le même ordre de grandeur géométrique que celle des plages d'entrées et de sorties des puces elles-mêmes.
Enfin, il faut noter que le matériau métallique constitutif des "vias" peut être modifié si bien qu'il existe une grande latitude de choix en fonction des caractéristiques non seulement métallurgiques mais aussi mécaniques du matériau.
Partant de l'ensemble de ces considérations, il est apparu au demandeur qu'il était possible d'assembler les puces sur des substrats à "vias" débouchants en mettant en oeuvre la technique du "flip-chip" directement sur ces "vias".
L'invention concerne donc un procédé de montage d'une puce à circuit intégré sur un susbtrat de câblage dont l'une au moins des faces présente un ensemble de canaux conducteurs débouchants, par exemple cylindriques, ce substrat étant avantageusement, mais non nécessairement, un substrat de type multi-couches qui, de préférence, est obtenu par le procédé de co-cuisson à basse température.
Le procédé se caractérise par les étapes suivantes
a) on réalise le substrat de telle manière que l'emplacement desdits canaux conducteurs coïncide rigoureusement avec celui des plages conductrices disposées sur la face active de la puce et destinées à sa connexion électrique avec le substrat
b) on dépose sur chacune de ces plages conductrices un bossage approximativement hémisphérique dont le diamètre est légèrement inférieur aux dimensions de la section transversale des canaux conducteurs, en l'occurence à leur diamètre si ces canaux sont cylindriques
c) on positionne la puce sur le substrat, face active tournée vers la face de montage, de telle façon que chaque bossage se place en appui sur l'extrémité débouchante d'un canal
d) on applique une pression tendant à rapprocher la puce du substrat de manière à faire pénétrer partiellement chacun des bossages dans la matière conductrice du canal qui lui est associé en réalisant une liaison électrique à ce niveau.
Lorsqu'on a affaire à un substrat du type multi-couches, on peut avantageusement monter la puce à l'intérieur d'une ouverture ménagée dans au moins l'une des couches constitutives du substrat, en la fixant à la couche sous-jacente ; cet arrangement permet en effet de noyer la puce à l'intérieur du substrat.
Avantageusement, la mise en oeuvre de l'étape c), au cours de laquelle on applique une pression tendant à rapprocher la puce du substrat, est réalisée avec application de chaleur et d'ultra-sons.
La force développée au niveau de chaque liaison bossage / canal conducteur est de préférence comprise entre 9,8.10#2 et 29,4.10 2
Newton (10 et 30 gf).
Pour réaliser les parties conductrices en forme de bossage, on opère de préférence à partir d'un fil dont on fond l'extrémité en lui donnant la forme d'une boule que l'on dépose sur la puce, après quoi on sectionne le fil au ras de la boule. Cette technique est directement dérivée de la technique de câblage traditionnelle dans laquelle la liaison de la puce avec le substrat se fait par un fil dont une extrémité a la forme d'une boule déposée sur la puce et l'autre, en forme de croissant, est déposée sur le substrat. Une telle technique est usuellement désignée sous la dénomination anglaise "ball-bonding", qui pourrait se traduire par "liaison à boule". Il est ainsi possible d'utiliser des puces standard, sans préparation spéciale, la pose des bossages pouvant se faire à la demande directement sur les puces.
Avantageusement, les bossages ont un diamètre moyen compris entre 50 et 100 micromètres, tandis que les canaux conducteurs ont un diamètre compris entre 80 et 150 micromètres.
La liaison mécanique entre la puce et le substrat, qui résulte de la pénétration partielle des bossages dans le matériau des canaux conducteurs, est généralement suffisante pour que l'ensemble puce / substrat puisse être utilisé dans des conditions normales.
Il est possible et avantageux, pour améliorer la liaison mécanique et/ou la qualité du transfert thermique entre la puce et le substrat, d'interposer entre ces deux éléments un composé organique ; celui-ci pourrait être étalé entre les deux faces en regard au cours de l'application de la pression à l'étape c) ; il pourrait aussi être appliqué après assemblage par imprégnation.
En outre, l'invention permet d'obtenir un montage dans lequel la face active de la puce est très faiblement écarté de la face de montage du substrat, ce qui facilite encore la dissipation thermique de la puce vers le substrat.
L'invention permet enfin de monter des puces sur les deux faces du substrat, ce qui permet en théorie de doubler la densité d'intégration.
L'invention concerne aussi un ensemble constitué par l'assemblage de puces à circuit intégré sur un substrat de câblage.
Cet ensemble est remarquable par le fait que la face active des puces est garnie d'un ensemble de bossages conducteurs, de forme approximativement hémisphérique, qui sont directement et partiellement enfoncés chacun dans un canal rempli d'un matériau conducteur (malléable) et débouchant sur l'une des faces du substrat.
De préférence, cet ensemble comprend un composé organique intercalé entre les deux faces en regard des puces et du substrat ce composé assure, ou du moins consolide, la liaison mécanique puces/substrat tout en favorisant le transfert de la chaleur des puces au substrat.
Dans un mode de réalisation préférentiel, le substrat est un substrat en céramique multicouches obtenu par co-cuisson à basse température.
D'autres caractéristiques et avantages de l'invention apparaîtront de la description et des dessins annexés qui en présentent, à titre d'exemples non limitatifs, des modes de réalisation préférentiels.
Sur ces dessins
- la figure 1 est une vue de détail à grande échelle illustrant l'opération de dépôt d'un bossage conducteur sur la face active d'une puce
- la figure 2 est une vue générale illustrant le principe d'assemblage de la puce au substrat
- la figure 3 montre l'ensemble puce j substrat après assemblage
- la figure 4 est une vue de détail montrant la liaison du bossage de la figure 1 avec le canal conducteur associé du substrat
- la figure 5 est une vue partielle d'un assemblage similaire entre une puce et un substrat, dans lequel est prévue l'interposition d'un composé organique
- la figure 6 est une vue de dessus partielle à grande échelle d'un substrat présentant un certain nombre de canaux conducteurs débouchants
- la figure 7 est une vue de la face active d'une puce, sur laquelle sont disposés des bossages conducteurs dont l'emplacement coïncide avec les canaux débouchants du substrat de la figure 6
- les figures 8 et 9 sont des vues partielles destinées à montrer respectivement les possibilités de montage de puces sur les deux faces du substrat, et de montage d'une puce dans une ouverture de la couche externe d'un substrat multi-couches.
Sur la vue partielle de la figure 1, on a désigné par la référence 1 une puce à circuit intégré, celle-ci étant vue de côté.
Sur l'une des faces 100 de la puce, qui par la suite sera appelée "face active", sont prévues un certain nombre de plages de câblage métallisées 10, comme cela est bien connu. Ces plages, qui sont destinées à assurer la connexion électrique de la puce avec l'extérieur, sont disposées selon une certaine répartition géométrique.
Elles sont généralement situées à la périphérie de la puce.
Dans le procédé selon l'invention, le substrat est tout d'abord conçu et fabriqué de telle manière que les canaux conducteurs qui débouchent sur leur face de montage aient rigoureusement la même répartition géométrique que celles des plages métallisées garnissant la (ou les) puce(s) que le substrat doit recevoir.
Ensuite, on dépose sur chacune des plages 10 un plot conducteur 3. Cette opération se fait avantageusement par un procédé et à l'aide d'un dispositif déjà connus, utilisés dans la technique de câblage traditionnel à fil ("ball-bonding"). Pour cela, la puce est placée sur un support chauffant, face active 100 tournée vers le haut. On utilise un outil capillaire en céramique qui est mis en vibration au moyen d'un générateur ultrasonique via un transducteur approprié. Le capillaire est un tube dans lequel passe un fil d'or de faible diamètre, par exemple de 17 micromètres. L'extrémité du fil est tout d'abord mise en fusion, ce qui a pour effet de former une boule 31 de forme générale hémisphérique. Ensuite cette boule est appliquée sous pression sur la plage 10, avec émission de chaleur et d'ultra-sons, de sorte qu'elle se fixe sur la plage 10.
L'outil est ensuite retiré et le fil 30 sectionné au ras de la boule. On obtient ainsi un bossage. A titre indicatif, son diamètre moyen A est de l'ordre de 60 micromètres et sa hauteur h de l'ordre de 50 micromètres.
La figure 7 montre la disposition d'un ensemble de bossages 31 sur la face active de la puce 1. Il s'agit par exemple d'une puce à contour rectangulaire de dimensions 5 mm x 4 mm.
Comme déjà dit plus haut, l'emplacement des plages 10 ainsi que des bossages 3 garnissant ces plages, ont une répartition identique à celle des canaux conducteurs qui débouchent dans la face de montage 200 du substrat 2 sur lequel doit être fixée la puce 1. Le substrat 2 est un substrat multi-couches. Le substrat est composé de quatre feuilles de céramique référencées 20a, 20b, 20c, 20d, qui forment un ensemble monobloc à la suite d'une cuisson dite à basse température (de l'ordre de 8500 C). Comme cela est bien connu, chaque couche présente un certain nombre de trous cylindriques qui les traversent. Ces trous 400, de très petit diamètre, de l'ordre de 90 micromètres par exemple, sont ensuite remplis par sérigraphie d'un matériau conducteur, par exemple d'or, ce qui permet d'obtenir des canaux conducteurs 4 (voir figure 4).
Une sérigraphie de pistes conductrices, par exemple en or, est ensuite réalisée sur chacune des couches. L'empilage et la cuisson ultérieurs permettront de relier les puces entre elles (ou avec l'extérieur) par l'intermédiaire des canaux conducteurs ("vias") et des pistes conductrices, en passant le plus souvent par les couches internes.
La figure 6 représente les trous qui débouchent sur l'une des faces externes du substrat, en l'occurence, la face de montage 200 qui est destinée à recevoir la puce 1. La disposition de ces canaux conducteurs correspond rigoureusement à celle des bossages 3 de sorte que, si on positionne la puce 1 sur le substrat, sa face active 100 tournée vers la face de montage 200, chaque bossage 3 se trouve positionné exactement en vis-à-vis d'un canal conducteur 4.
Ainsi, si on observe les figures 6 et 7, le bossage référencé 32, après retournement de la puce 1 sur le substrat, est destiné à venir en correspondance avec le canal conducteur repéré 42. A la figure 6, le contour en traits interrompus C représente la puce 1 lorsqu'elle est positionnée sur le substrat 2. On remarquera qu'aux quatre angles de ce contour, sont prévus des canaux conducteurs 40.
Ceux-ci n'ont pas de fonction dans le câblage de l'ensemble, mais servent au positionnement correct, grâce à des moyens de détection appropriés, de la puce sur le substrat en vue de l'opération d'assemblage, opération illustrée à la figure 2.
Traditionnellement, les plages de connexion 10 (et, corrélativement, les bossages 3 dont ces plages sont pourvues) sont disposées en périphérie de la puce.
Il est possible toutefois d'envisager, et ceci devient particulièrement intéressant grâce à l'invention, de prévoir des plages de connexion en certaines zones de la puce éloignées de ses bords.
Ceci est symbolisé à la figure 7 par l'ensemble de bossages référencé 35 (représentés en traits interrompus) qui sont disposés dans la région centrale de la puce 1.
Un ensemble correspondant 45 de canaux débouchants est bien entendu prévu sur le substrat 2 (figure 6).
Un tel arrangement permet d'obtenir une interconnexion surfacique, et non plus seulement périphérique, ce qui permet d'améliorer la compacité du montage.
Le substrat 2 est mis en place sur un socle chauffant 5. Les moyens de chauffage, non représentés, sont par exemple des résistances électriques intégrées à l'intérieur du socle 5. Ils sont adaptés pour développer, au niveau de la liaison entre le bossage 3 et les canaux conducteurs 4, une température comprise en 100 et 2000 C, par exemple de 1500 C.
La puce 1 est positionnée correctement sur le substrat 2, ce positionnement étant aidé grâce à des moyens détecteurs non représentés faisant référence aux canaux repères 40.
Le dispositif d'assemblage sommairement représenté à la figure 2 comporte un outil presseur 6. Il s'agit par exemple d'une tige de céramique dont l'extrémité est pourvue d'un plateau presseur 60, par exemple discoïde, venant en appui contre la région centrale de la puce 1. Un générateur d'ultra-sons 70 permet, par l'inter médiaire d'un organe transducteur 7, de faire vibrer l'outil 6 à une fréquence ultrasonique. Cette vibration est figurée par la double flèche G. La vibration est de préférence multidirectionnelle. Elle présente par exemple deux composantes perpendiculaires situées dans le plan horizontal, c'est-à-dire dans le plan de la puce (l'une G dans le plan de la feuille de dessins, et l'autre perpendiculaire au plan de la feuille, en référence à la figure 2).
Elle se fait de préférence à une puissance comprise entre 5 et 15
Watts, par exemple de l'ordre de 10 Watts, et à une fréquence comprise entre 40 et 80 kHz, par exemple de 60 kHz. Simultanément, une force F est appliquée à l'outil 6 de manière à exercer sur la puce 1 une pression tendant à la rapprocher du substrat 2. La force
F est générée par des moyens appropriés non représentés, par exemple par un ressort taré. Cette force est telle qu'au niveau de chaque liaison entre un bossage 31 et un canal conducteur 4, la force appliquée soit comprise entre 9,8.10#2 et 29,4.10-2 Newton (10 et 30 gf), par exemple de 19,6.10#2 Newton (20 gf). Ainsi, si le nombre de bossages dont est munie la puce est de vingt, la force
F sera de 3,92 Newton (0,4 kgf), par exemple.
La durée d'application des ultra-sons est, à titre indicatif comprise entre 0,1 et 0,5 seconde ; il est par exemple de 0,3 seconde.
A l'issue de cette opération, comme cela est visible à la figure 4, chaque bossage 3 s'est légèrement aplati, et son extrémité basse 33 a partiellement pénétré à l'intérieur du matériau, en l'occurence de l'or, constitutif du canal conducteur 4. A cet égard, il faut noter que le caractère malléable des métaux constituant aussi bien le bossage 3 que le conducteur 4, permet une imbrication de ses deux éléments et une liaison d'ordre mécanique et métallurgique, ce qui assure finalement une bonne conduction électrique.
Après écrasement, le diamètre moyen A' du bossage 3 a légèrement augmenté ; à titre indicatif ce diamètre est passé de A = 60 micromètres, à A' = 80 micromètres. L'écartement final e entre la puce 1 et le substrat 2 est de l'ordre de 25 micromètres.
Généralement, si le nombre de connexions est assez élevé, la liaison ainsi obtenue est bonne, mais cependant insuffisante pour assurer une tenue mécanique satisfaisante de la puce 1 sur le substrat 2.
Comme cela est illustré à la figure 5, il est par conséquent souhaitable d'améliorer la qualité de la liaison entre la puce et le substrat, en prévoyant d'interposer entre la puce et le substrat une couche d'un matériau organique pouvant jouer le rôle d'une colle. Cette couche, qui est référencée 8 à la figure 5, peut être
placée avant pressage en certaines zones de la face de montage sur le substrat.
Elle a aussi pour effet de faciliter l'échange thermique entre la puce et le substrat, ceci d'autant mieux que l'écartement e entre ces deux éléments est extrêmement faible.
Dans une variante de mise en oeuvre, la couche 8 pourrait être rapportée par imprégnation, après assemblage de la puce sur le subtrat.
Enfin, après montage, il est possible, si on le souhaite, de protéger la puce en la recouvrant d'une goutte de résine organique.
La mise en oeuvre de l'invention est particulièrement avantageuse quand on a affaire à un substrat multi-couches co-cuit à basse température, car ce type de substrat présente une très bonne planéité et, en cours de cuisson, est soumis à une rétraction relativement faible et surtout très régulière (retrait dimensionnel de l'ordre de 12 % linéaire). Bien entendu, la détermination de l'emplacement des trous qui sont destinés à former les canaux conducteurs, et leur perçage dans chacune des feuilles qui constitueront le substrat multi-couches, est fait avant cuisson en tenant compte du retrait ultérieur qui aura lieu en cours de cuisson. Des essais ont montré que cette détermination pouvait se faire avec une précision suffisante.
De même, les différences de dilatation entre le matériau constitutif de la puce, en général du silicium, et le matériau constitutif du substrat, demeurent dans des limites compatibles avec une bonne tenue dans le temps et à l'usage de l'assemblage puce / substrat A cet égard, le caractère malléable des matériaux constitutifs et bossage 3 et/ou des canaux conducteurs 4, est également un facteur très favorable.
Comme déjà dit, des matériaux mous tels que l'or ou l'argent sont particulièrement intéressants pour garnir les canaux conducteurs 4 du substrat ; pour constituer les bossages 3, l'usage de matériaux autre que de l'or, peut être envisagé,qui ont une bonne compatibilité métallurgique avec le matériau des canaux 4, par exemple des alliages à base de plomb et d'indium.
La figure 8 illustre le fait qu'il est possible de garnir, en appliquant le procédé selon l'invention, les deux faces du substrat 2 d'un ensemble de puces 1, 1', 1". Pour cela, le montage des puces peut se faire dans les canaux conducteurs débouchants prévus sur les deux faces 200 (face supérieure de la première couche 20a) et 201 (face inférieure de la dernière couche 20e).
A la figure 9, la couche supérieure 20a présente une ouverture 21. Celle-ci constitue une cavité de dimensions légèrement supérieures à celle de la puce. L'assemblage de la puce 1 se fait par l'intermédiaire de bossages 3 avec les canaux conducteurs 4 prévus dans la couche sous-jacente 20b. La puce se trouve donc noyée dans une cavité et ainsi parfaitement intégrée au substrat.
Bien entendu, la cavité pourrait traverser plusieurs couches, ce qui permettrait de noyer à l'intérieur du substrat des puces relativement épaisses.

Claims (13)

REVENDICATIONS
1. Procédé de montage d'une puce à circuit intégré (1) sur un substrat de câblage (2) dont l'une au moins (200) des faces - dite face de montage - présente un ensemble de canaux conducteurs débouchants (4) par exemple cylindriques, selon lequel
a) on réalise le susbtrat (2) de telle manière que l'empla- cement desdits canaux conducteurs (4) coincide rigoureusement avec celui des plages conductrices (10) disposées sur la face active (100) de la puce (1) et destinées à sa connexion électrique avec le substrat (2)
b) on dépose sur chacune de ces plages conductrices (10) un bossage (3) approximativement hémisphérique dont le diamètre (A) est légèrement inférieur aux dimensions de la section transversale des canaux conducteurs (4), en l'occurence à leur diamètre (B) si ces canaux sont cylindriques
c) on positionne la puce (1) sur le substrat (2), face active (100) tournée vers la face de montage (200), de telle façon que chaque bossage (3) se place en appui sur l'extrémité débouchante d'un canal (4)
d) on applique une pression (F) tendant à rapprocher la puce (1) du substrat (2) de manière à faire pénétrer partiellement chacun des bossages (3) dans la matière conductrice du canal (4) qui lui est associé en réalisant une liaison électrique à ce niveau.
2. Procédé de montage selon la revendication 1, caractérisé par le fait que le substrat (1) est de type multicouches, de préférence obtenu par le procédé de co-cuisson à basse température.
3. Procédé de montage selon la revendication 2, caractérisé par le fait qu'on monte la puce (1) à l'intérieur d'une ouverture (21) ménagée dans au-moins l'une (20a) des couches constitutives du substrat (1), et qu'on la fixe à la couche sous-jacente (20b).
4. Procédé de montage selon l'une des revendications 1 à 3, caractérisé par le fait que la force qui est développée à l'étape c) au niveau de chaque liaison bossage (3) / canal (4) est comprise entre 9,8.10 2 et 29,4.10#2 Newton.
5. Procédé de montage selon l'une des revendications 1 à 4, caractérisé par le fait que l'étape c) est réalisée avec application de chaleur.
6. Procédé de montage selon l'une des revendications 1 à 5, caractérisé par le fait que l'étape c) est réalisée avec application d'ultra-sons.
7. Procédé de montage selon l'une des revendications 1 à 6, caractérisé par le fait que les parties conductrices en forme de bossages (3) sont obtenues au cours de l'étape a) à partir d'un fil (30) dont on fond l'extrémité en lui donnant la forme d'une boule (31) que l'on dépose sur la puce (1), après quoi on sectionne le fil (30) au ras de la boule (31).
8. Procédé de montage selon l'une des revendications 1 à 7, caractérisé par le fait que les bossages (3) ont un diamètre moyen (A) compris entre 50 et 100 micromètres, tandis que les canaux conducteurs (4) ont un diamètre (B) compris entre 80 et 150 micromètres.
9. Procédé de montage selon l'une des revendications 1 à 8, caractérisé par le fait qu'on interpose entre la face de montage (200) du substrat (2) et la face active (100) de la puce (1) un composé organique (8) apte à améliorer la liaison mécanique et/ou les transferts thermiques entre la puce (1) et le substrat (2).
10. Procédé de montage selon l'une des revendications 1 à 9, caractérisé par le fait qu'on monte des puces (1, 1', 1") sur les deux faces (200, 201) du substrat (2).
11. Ensemble constitué par l'assemblage de puces à circuit intégré (1) sur un substrat de câblage (2), caractérisé par le fait que la face active (100) des puces est garnie d'un ensemble de bossages conducteurs (3), de forme approximativement hémisphérique, qui sont directement et partiellement enfoncés chacun dans un canal (4) rempli d'un matériau conducteur et débouchant sur l'une des faces (200) du substrat.
12. Ensemble selon la revendication 11, caractérisé par le fait qu'il comprend un composé organique (8) intercalé entre les deux faces en regard (100, 200) des puces (1) et du substrat (2).
13. Ensemble selon la revendication 11 ou 12, caractérisé en ce que le substrat (2) est un substrat en céramique multicouches obtenu par co-cuisson à basse température.
FR9105368A 1991-04-25 1991-04-25 Procede de montage d'une puce a circuit integre sur un substrat de cablage. Expired - Fee Related FR2675946B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR9105368A FR2675946B1 (fr) 1991-04-25 1991-04-25 Procede de montage d'une puce a circuit integre sur un substrat de cablage.
PCT/FR1992/000327 WO1992020101A1 (fr) 1991-04-25 1992-04-14 Procede de montage d'une puce a circuit integre sur un substrat de cablage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9105368A FR2675946B1 (fr) 1991-04-25 1991-04-25 Procede de montage d'une puce a circuit integre sur un substrat de cablage.

Publications (2)

Publication Number Publication Date
FR2675946A1 true FR2675946A1 (fr) 1992-10-30
FR2675946B1 FR2675946B1 (fr) 1993-08-20

Family

ID=9412437

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9105368A Expired - Fee Related FR2675946B1 (fr) 1991-04-25 1991-04-25 Procede de montage d'une puce a circuit integre sur un substrat de cablage.

Country Status (2)

Country Link
FR (1) FR2675946B1 (fr)
WO (1) WO1992020101A1 (fr)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61133637A (ja) * 1984-12-03 1986-06-20 Nec Corp 接続電極の形成方法
EP0191434A2 (fr) * 1985-02-15 1986-08-20 International Business Machines Corporation Connexion à brasure entre une puce microélectronique et un substrat et son procédé de fabrication
JPS62111457A (ja) * 1985-11-11 1987-05-22 Nec Corp マルチチツプパツケ−ジ
JPS62122258A (ja) * 1985-11-22 1987-06-03 Nec Corp マルチチツプパツケ−ジ
EP0329133A2 (fr) * 1988-02-19 1989-08-23 Microelectronics and Computer Technology Corporation Substrat renversé pour puce
EP0376924A2 (fr) * 1987-05-21 1990-07-04 RAYCHEM CORPORATION (a Delaware corporation) Liaison par compression à or
EP0414204A2 (fr) * 1989-08-21 1991-02-27 Hitachi, Ltd. Substrat d'interconnexion à multicouche et dispositif semi-conducteur à circuit intégré comprenant ce substrat

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61133637A (ja) * 1984-12-03 1986-06-20 Nec Corp 接続電極の形成方法
EP0191434A2 (fr) * 1985-02-15 1986-08-20 International Business Machines Corporation Connexion à brasure entre une puce microélectronique et un substrat et son procédé de fabrication
JPS62111457A (ja) * 1985-11-11 1987-05-22 Nec Corp マルチチツプパツケ−ジ
JPS62122258A (ja) * 1985-11-22 1987-06-03 Nec Corp マルチチツプパツケ−ジ
EP0376924A2 (fr) * 1987-05-21 1990-07-04 RAYCHEM CORPORATION (a Delaware corporation) Liaison par compression à or
EP0329133A2 (fr) * 1988-02-19 1989-08-23 Microelectronics and Computer Technology Corporation Substrat renversé pour puce
EP0414204A2 (fr) * 1989-08-21 1991-02-27 Hitachi, Ltd. Substrat d'interconnexion à multicouche et dispositif semi-conducteur à circuit intégré comprenant ce substrat

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 10, no. 325 (E-451)(2381) 06 novembre 1986, & JP-A-61 133637 (NEC) 20 juin 1986, *
PATENT ABSTRACTS OF JAPAN vol. 11, no. 320 (E-550)(2767) 17 octobre 1987, & JP-A-62 111457 (NEC) 22 mai 1987, *
PATENT ABSTRACTS OF JAPAN vol. 11, no. 341 (E-554)(2788) 07 novembre 1987, & JP-A-62 122258 (NEC) 03 juin 1987, *

Also Published As

Publication number Publication date
WO1992020101A1 (fr) 1992-11-12
FR2675946B1 (fr) 1993-08-20

Similar Documents

Publication Publication Date Title
EP0207853B1 (fr) Procédé de montage d'un circuit intégré sur un support, dispositif en résultant et son application à une carte à microcircuits électroniques
EP1792526B1 (fr) Dispositif electronique avec repartiteur de chaleur integre
EP2175485B1 (fr) Connexion par emboitement de deux inserts soudés et sa méthode de fabrication
EP0694965B1 (fr) Boítier BGA de circuit intégré et procédé de réalisation d'un tel boítier
FR2532219A1 (fr) Procede de brasage pour la fabrication de boitiers plats, et boitiers plats pour composants electroniques
FR2720190A1 (fr) Procédé de raccordement des plages de sortie d'une puce à circuit intégré, et module multipuces ainsi obtenu.
EP0749160A1 (fr) Procédé de refroidissement d'un circuit intégré monté dans un boîtier
EP0735582B1 (fr) Boítier de montage d'une puce de circuit intégré
EP0044247B1 (fr) Procédé de fabrication d'un support de composants électroniques pour la connexion des supports de puces de circuits intégrés
EP0717442B1 (fr) Support de connexion d'un circuit intégré à un autre support par l'intermédiare de boules
FR2764115A1 (fr) Dispositif semiconducteur et procede de connexion des fils internes de masse d'un tel dispositif
FR2718317A1 (fr) Combinaison d'éléments de construction.
EP1084482B1 (fr) Procede de fabrication d'une carte a circuit integre et carte obtenue
FR2675946A1 (fr) Procede de montage d'une puce a circuit integre sur un substrat de cablage.
EP1192592B1 (fr) Dispositif et procede de fabrication de dispositifs electroniques comportant au moins une puce fixee sur un support
FR2511193A1 (fr) Support en materiau colamine pour le refroidissement et l'encapsulation d'un substrat de circuit electronique
CA2915856A1 (fr) Capteur differentiel de temperature
EP0083265A1 (fr) Support d'interconnexion d'un boîtier de circuit intégré sur un circuit imprimé, et système d'interconnexion utilisant un tel support
CA2915853C (fr) Capteur differentiel de temperature
EP0616724B1 (fr) Composant electronique et procede de fabrication
EP0651376B1 (fr) Patin de vol à plots de soudures composites et procédé de réalisation
FR2738705A1 (fr) Dispositif capteur electromecanique et procede de fabrication d'un tel dispositif
FR2694139A1 (fr) Substrat d'interconnexion pour composants électroniques et son procédé de fabrication.
EP0969410B1 (fr) Carte à microcircuit incluant une antenne
EP0668612A1 (fr) Dispositif de chauffage pour la réalisation de connexions par un matériau fusible

Legal Events

Date Code Title Description
CD Change of name or company name
ST Notification of lapse