FR2647961A1 - Circuit electronique a plusieurs puces, en boitier ceramique avec puce d'interconnexion - Google Patents

Circuit electronique a plusieurs puces, en boitier ceramique avec puce d'interconnexion Download PDF

Info

Publication number
FR2647961A1
FR2647961A1 FR8907090A FR8907090A FR2647961A1 FR 2647961 A1 FR2647961 A1 FR 2647961A1 FR 8907090 A FR8907090 A FR 8907090A FR 8907090 A FR8907090 A FR 8907090A FR 2647961 A1 FR2647961 A1 FR 2647961A1
Authority
FR
France
Prior art keywords
chip
chips
substrate
conductors
electronic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8907090A
Other languages
English (en)
Other versions
FR2647961B1 (fr
Inventor
Henri-Clement Mabboux
Michel Mermet-Guyennet
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Composants Militaires et Spatiaux
Original Assignee
Thomson Composants Militaires et Spatiaux
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Composants Militaires et Spatiaux filed Critical Thomson Composants Militaires et Spatiaux
Priority to FR8907090A priority Critical patent/FR2647961B1/fr
Publication of FR2647961A1 publication Critical patent/FR2647961A1/fr
Application granted granted Critical
Publication of FR2647961B1 publication Critical patent/FR2647961B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48233—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01094—Plutonium [Pu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

L'invention concerne la fabrication des circuits électroniques complexes et leur encapsulation. On propose ici un substrat en céramique multicouche à conducteurs sérigraphiés qui porte plusieurs puces de circuit intégré (quatre puces au dessus; deux puces 32, 34 au dessous). Un emplacement central 37 est réservé à une puce spécifique d'interconnexion 36 dont le rôle est d'établir toutes les interconnexions nécessaires d'une part entre les différentes puces de circuit intégré et d'autre part entre ces puces et les broches extérieures 12 du boîtier. Les conducteurs sérigraphiés sur le substrat ont une configuration fixe ne dépendant pas de l'application envisagée pour le boîtier. Mais la puce d'interconnexion a une configuration variable permettant de s'adapter à une application ou une autre. Les emplacements de puces de circuit intégré permettent de recevoir des puces de taille et de nombre de plots variables, mais c'est toujours la puce d'interconnexion qui permettra de prendre en compte les différences de configuration résultant de la mise en place sur le boîtier de différentes sortes de puces. La puce d'interconnexion sera réalisée de manière qu'il suffise d'une seule gravure d'un niveau métallique pour définir complètement la confi- guration correspondant à une nouvelle application. Il en résulte un gain de temps de conception et réalisation considérable.

Description

CIRCUIT ELECTRONIQUE A PLUSIEURS PUCES,
EN BOITIER CERAMIQUE AVEC PUCE
D'INTERCONNEXION
L'lnventlon concerne la fabrication des circuits électroniques complexes pouvant utiliser plusieurs centaines de milliers de composants élémentaires.
Pour réaliser ces circuits on utilise la technologie des circuits-intégrés monolithiques de manière à limiter l'encombrement malgré le grand nombre de composants.
D'une part cela n'est pas possible lorsque des technologies différentes doivent être utilisées (MOS, CMOS.
bipolaire) pour atteindre les performances désirées i d'autre part cette technologie de miniaturisation extrême 8 ses limites car les rendements de fabrication chutent considérablement lorsqu'on augmente le taille des circuits-intégrés.
Aujourd'hui on salt fabriquer avec un rendement faible mals acceptable des puces de 1cm de coté comportant environ 100 000 composants élémentaires. Certaines fonctions électroniques complexes peuvent nécessiter par exemple huit puces différentes de cette taille, tels que des circuits de traitement de signal spécialisés, ou encore des microprocesseurs avec leurs circuits-périphériques, etc.
Pour réaliser ces fonctions on a essayé des technologies d'intégration sur tranche entière (technologie "WSI", de l'anglais "Wafer Scale Integration") une tranche entière de silicium de plusieurs antlmètres de diamètre comporterait non seulement l'ensemble des fonctions A réaliser mals aussi beaucoup de circuits de redondance destinés à pallier les défauts de fabrication qui ne manqueraient pas de se produire.
Ces technologies WSI sont mal maîtrisées aujourd'hui.
Une autre solution réside dans l'utilisation de circuits imprirnés classiques sur lesquels on soude des boitiers enfermant chacun une puce de circult-intégré, le circuit imprimé servant à l'interconnexion des boîtiers. Mais les puces comprises dans ces boitiers sont déjà des circuits-intégrés complexes et les boitiers peuvent avoir chacun des dizaines, voire des centaines de broches d'entrée/sortle. L'ensemble du- clrcult-imprimé est alors volumineux.
Enfin, une autre solution conslste à utiliser des circuits hybrides, c'est-8-dire des structures comportant plusieurs puces de circuit-intégré soudées sur un même substrat et enfermées dans un même boîtier; les puces sont reliées entre elles par l'intermédiaire de fils de liaison soudés entre chaque puce et un réseau d'interconnexions formé sur le substrat, ou formés dans le substrat dans le cas de substrats multicouches en céramique cocuite.
Le problème qu'on rencontre avec les circuits hybrides est le suivant il est difficile de réaliser sur ou dans le substrat des interconnexions très nombreuses qui seraient pourtant nécessaires compte-tenu de la complexité et du nombre de broches d'entrée/sortie des puces à relier entre elles. Le pas des interconnexions ne peut descendre à une valeur trop faible compte-tenu du mode de fabrication des substrats (sérigraphie de conducteurs sur de la céramique crue).
Parmi les tentatives qui ont pu être faites pour améliorer la réalisation de boîtiers céramlques multicouches à plusieurs puces de circuit-Intégré, on a s encore imaginé d'utiliser un double substrat pour porter les puces substrat de silicium collé sur un substrat de céramique. Le substrat de céramique comporte des interconnexions conductrices sérigraphiées (multicouches en principe), p. lncipalement pour amener de l'énergie ou des signaux aux bornes de connexion extérieures du boîtier, mals c'est surtout le substrat de silicium qui porte la majeure partie des interconnexions entre puces, et ces interconnexions sont réalisées par une technologie de circuits-intégrés monolithiques, avec une grande densité d'interconnexions. Le substrat de silicium est percé d'ouvertures à l'emplacement où on veut mettre des puces de circuit-intégré; ces puces sont reliées par des fils soudés entre la puce et le substrat de silicium; le substrat de silicium est relié au substrat de céramique par des fils soudés qui s'étendent entre le substrat de silicium et des conducteurs sérigraphiés du substrat de céramique.
Mals cette solution est souvent chère et encombrante, et il n'est pas facile de réaliser simplement un substrat de silicium de dimension relativement grandes, percé d'ouvertures aux endroits appropriés, et collé sur un substrat de céramique.
De plus, si des puces devaient être collées de chaque côté du substrat (boîtier avec puces dessus-dessous), on aurait alors deux substrats de silicium percés d'ouverture, collés chacun d'un côté du substrat céramique.
Un premier but de l'invention est de réaliser un nouveau boîtier pour plusieurs puces de circult-intégré , ce boîtier n ayant pas les inconvénients présentés par les techniques antérieures.
Un autre but de l'invention est de realiser un boîtier qui soit facilement adaptable d'une application à une autre sans qu'il soit nécessaire de reconcevoir le boîtier et ses interconnexions; on voudrait en effet éviter un certain nombre de délais de fabrication qui sont actuellement nécessaires chaque fois que l'on déflnlt un nouveau boîtier pour une application déterminée, même si cette application est très proche d'une autre déjà réalisée.
Par exemple, si on suppose qu'on a déjà réalisé un boîtier incorporant une puce de microprocesseur, deux puces de mémoire morte (ROM) et trois puces de mémoire ;ive (RAM), et qu'on veut maintenant réaliser un boîtier comportant un microprocesseur et quatre puces de mémoire vive avec un contrôleur graphique, le travail nécessaire est actuellement le suivant reconception du boitler et de ses interconnexions internes pour l'adapter aux nouvelles puces et à leurs fonctions respectives (donc à leurs interconnexions respectives); fabrication d'outils de matriçage et perçage correspondants pour la découpe et le perçage des feuilles de céramique crue ; fabrication des outils de sérigraphie de chaque couche réalisation des feuilles de céramique, sérigraphie, cuisson, montage des puces dans le boîtier, test, etc. Au total plusieurs mois d'attente s'écoulent avant qu'on puisse disposer de pièces.
Un des buts de l'invention est de supprimer une grande partie de ce délai.
On propose selon l'invention de réaliser des circuits électroniques Incorporant plusieurs puces de circuit-intégré rapportées sur un substrat, et, dans une région centrale du substrat, une puce spécifique comportant des interconnexions en couche mince à haute densité et des plots d'entrée/sortie, les puces de circuit-intégré et la puce d'interconnexion étant reliées directement à des conducteurs du substrat. Le substrat sera de préférence un substrat de céramique multicouche. Sur ce substrat et dans ce substrat seront formés, en général par sérigraphie, des conducteurs dont le rôle princlpal sera de relier la puce d'interconnexion aux différentes puces de circuit-intégré et à des broches de connexion extérieures du circuit électronique.
La majeure partie des interconnexions entre puces, ou entre puces et broches extérieures du circuit, passe à travers la puce d'interconnexions.
De préférence, ce sont uniquement les connexions d'alimentation en énergie des puces qui ne passent pas à travers la puce d'interconnexion; ces connexions d'alimentation sont réalisées directement d'une part par des conducteurs d'alimentation formés sur le substrat de cér nique, ces conducteurs rejoignant des broches extérieures dlallmentatlon en énergie du boîtier du circuit, et d'autre part par des fils de liaison reliant des plots d'alimentation des puces à ces conducteurs d'alimentation.
En dehors de ces conducteurs d'alimentation, les conducteurs du substrat sont des conducteurs de cheminement de signaux électroniques; ils s'étendent entre des plages conductrices de connexion situées à proximité des puces de circuit-intégré et des plages conductrices situées à proximité de la puce d'interconnexion; par plages conductrices de connexion on entend des parties de conducteurs formés sur le substrat en surface (supérieure ou inférieure) et susceptibles de recevoir un fil soudé qui les relie à un plot de connexion correspondant sur une puce.
Globalement, à chaque plage conductrice de connexion A proximité d'une puce correspond une plage conductrice à proximité de la puce d'interconnexion; il peut y avoir éventuellement des exceptions, mais en pratique les exceptions concerneront uniquement les alimentations en énergie; de plus, toujours sur le substrat et,'ou dans le substrat, des conducteurs de liaison avec l'extérieur relient des plages de connexion situées à proximité de la puce d'interconnexion à des broches d'entrée/sortie du boîtier (broches extérieures du boitier)
Il est donc possible de relier chaque plot d'entrée/sortie d'une puce quelconque à un plot déterminé de la puce d'interconnexion, et il est donc possible, à travers cette puce, d'aller rejoindre un plot d'une autre puce et/ou une broche extérieure d'entrée /sortie du boitier.
En pratique, le boitier sera conçu de la manière suivante : on détermlne le nombre maximal de puces de circuit-intégré qu'il pourra comporter, le nombre d'entrees/sortles du boitier et le nombre de plots d'entrée-sortie maximal de chaque puce. On traitera séparément les connexions d'alimentation en définissant. les connexions du substrat allant des plots réservés aux alimentations des putes vers les broches d'alimentation du boîtier; on additionnera le nombre de plots maximal des puces et du boîtier, alimentations exclues, pour obtenir le nombre de plots d'entrée/sortle maximal de la puce d'interconnexion. Il y aura donc autour de la puce d'interconnexion un nombre de plages conductrices de connexion égal à ce nombre de plots.
Par exemple, sl le boitler est prévu pour 6 puces (4 dessus, 2 dessous, avec une place pour la puce d'interconnexion entre les 2 emplacements de puces du dessous), si ces puces ont pour nombre maximal de plots (hors alimentations) 64 pour la première, 40 pour trois autres, 28 pour les deux dernières, et si le boîtier doit comporter 40 broches extérieures (hors alimentations), alors le nombre de plots maximal de la puce d'interconnexion sera de 280. Il y aura un emplacement, de préférence central, réservé à une puce d'interconnexion de 280 plots d'entrée/sortie; tout autour de cet emplacement seront réparties 280 plages conductrices sérigraphiées sur le substrat de céramique, ces plages constituant le départ de conducteurs sérigraphiés s'étendant vers chacune des puces et vers les broches extérieures. La puce d'interconnexion pourra avoir une taille et un nombre de plots adapté à l'application souhaitée, mais en pratique on verra qu'on utilise une puce standardisée
Indépendante de l'application, seul un motif de gravure métallique de la puce définissant l'application.
Si on fait abstraction des conducteurs d'alimentation en énergie, et des plots de puce et plages conductrices correspondantes, on pourra dire que chaque plage conductrice de connexion située près d'une puce de circuit-intégré est reliée par des conducteurs du substrat à une et une seule plage conductrice de connexion située près de la puce d'interconnexion.
Et chaque broche de connexion extérieure du boîtier est également reliée par des conducteurs du substrat à une et une seule plage conductrice située près de la puce d'interconnexion.
De préférence, les conducteurs du substrat qui sont réservés aux alimentations s'étendent à la périphérie du substrat tout autour des puces (et de préférence autour des plages conductrices destinées à la soudure de fils entre les plots de la puce et les conducteurs de cheminement de signaux du substrat); il en résulte que des fils de liaison peuvent être soudés directement entre les plots d'alimentation et ces conducteurs périphériques d'alimentation, sans qu'il soit nécessaire de prévoir autour de la puce des plages conductrices supplémentaires réservées aux alimentations avec des conducteurs sérigraphiés s'étendant de ces plages vers les conducteurs périphériques d'alimentation.
La puce d'interconnexion comportera des conducteurs, par exemple en aluminium déposé par évaporation, gravés selon un motif correspondant à l'application désirée; mais le substrat de céramique comportera des conducteurs dont la configuration ne dépend pas de l'application désirée (pourvu que cette application ne nécessite pas un nombre de puces supérieur au maximum prévu ou des puces plus grosses que l'emplacement réservé, ou des puces ayant plus de plots que le maximum autorisé, etc.).
Les conducteurs de la puce d'interconnexion seront gravés soit par attaque chimique à travers un masque définissant le motif, soit par découpe au laser d'un réseau de lignes et de colonnes déJà constitué. Dans tous les cas, le temps de réalisation de pièces correspondant à une nouvelle application sera très faible puisqu'il ne comprendra ni la conception des interconnexions du substrat, ni la réalisation d'outils correspondants (outils de perçage de vias entre couches de céramique crue): ce temps ne comprendra pas même le temps de réalisation de boîtiers pulsque ceux-ci peuvent être disponibles en stock, en attente de recevoir des puces de circuit-intégré et la puce d'interconnexions correspondant à une application donnée.
Seul le motif de gravure de la puce d'interconnexion devra être redéfini pour une nouvelle application; des puces d'interconnexion standardisées pourront être disponibles en stock et seule une opération de gravure personnalisée (masquage ou laser) du dernier niveau de métallisation sera nécessaire.
La possibilité de définition d'un motif d'interconnexions quelconque entre les dlfférents plots de la puce d'interconnexion par simple gravure d'un deuxième niveau de conducteurs sera obtenue de la manière suivante un premier niveau de conducteurs comporte un réseau de colonnes dont certaines sont reliées à des plots d'entrée/sortie de la puce et certaines servent d'interconnexions intermédiaires; un deuxième niveau comporte un réseau de lignes dont certaines sont reliées à des plots et d'autres servent uniquement à des connexions intermédiaires; des contacts sont effectués systématiquement entre ces lignes de connexion intermédiaire et toutes les colonnes du premier niveau; ces contacts peuvent être séparés de la ligne sans interrompre la continuité de la ligne, par gravure chimique ou plasma ou laser. De plus, un contact est de préférence prévu systématlquement entre une ligne reliée à un plot et une et une seule colonne non reliée A un plot.
De cette manière, on peut réaliser des connexions à volonté entre n'importe quels plots de la puce par simple gravure du deuxième niveau de conducteurs de la puce d'interconnexion.
D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels
- la figure 1 représente une vue de dessus en perspective d'un boitier de circuit électronique selon l'invention, avec son capot ouvert;
- la figure 2 représente une vue de dessous du même boîtier, avec son capot ouvert;
- la figure 3 représente une vue de dessus du boitier sans son capot, montrant particulièrement les conducteurs d'alimentation et les plages conductrices de connexion sérigraphiées sur la face supérieure du substrat;
- la figure 4 représente le motif de conducteurs d'un premier niveau de métallisation de la puce d'interconnexion;
- la figure 5 représente le motif de conducteurs du deuxième niveau de métallisation avant personnalisation de la puce, superposé au premier niveau de la figure 3;
- la figure 6 représente le réseau d'interconnexions de la puce d'interconnexion, après personnalisation par gravure.
Le boîtier représenté aux figures 1 et 2, en vue de dessus et en vue de dessous respectivement, est un boîtier céramique multicouche, c'est-8-dire qu'il comporte un substrat constItué par une superposition de plusieurs couches de céramique empilées, avec des conducteurs sérigraphiés sur chacune des couches. La sérigraphie est un exemple de méthode de réalisation des conducteurs de substrats céramiques multicouches. Cette technique est bien connue aujourd'hui et on rappellera seulement que la fabrication consiste A
- préparer des feuilles de céramique crue et les découper selon une forme désirée, de manière que l'empilement ultérieur de feuilles constltue une forme désirée pour le boîtier, y compris, si on le désire, avec des cavités servant de logement aux puces de circuit-intégré;
- percer des trous ou "vias" à certains endroits pour permettre une connexion électrique entre les différentes couches de conducteurs qui seront formés sur les feuilles;
- sérlgraphler des conducteurs selon des motifs désirés sur chaque feuille de céramique;
- empller les couches et cuire l'empilement.
- mettre en place les puces sur les emplacements réservés à cet effet, dessus et dessous le substrat; et souder des fils de connexion entre des plots d'entrée/sortie des puces et des plages conductrices des conducteurs sérigraphiés;
- mettre en place éventuellement des capacités de découplage d'alimentation, par exemple par soudure de ces capacités directement sur des conducteurs d'alimentation sérigraphiés sur la couche supérieure de céramique du substrat;
- fixer des broches de sortie du boîtier par soudure sur les extrémités de conducteurs auxquelles elles doivent être reliées;
- fermer le boitier par un capot supérieur et un capot inférieur assurant l'étanchéité du boitier et donc la protection du circuit.
Sur les figures 1 et 2, on volt le substrat de céramique cocuite 10, avec ses broches de connexion extérieures 12, le capot supérieur 14 et le capot inférieur 16.
Pour des raisons pratiques de fabrication, le substrat de céramique comporte une cavlté au dessous pour loger les puces mais pas de cavité au dessus (on ne sait pas bien réaliser une céramique cocuite n'ayant pas une face plane d'un côté). Les puces du dessous sont en fait logées dans une grande cavité occupant pratiquement toute la surface inférieure du substrat et ayant un rebord périphérique 18 (de céramique) sur lequel vient se plaquer le capot inférieur 16. Le capot supérieur 14 vient quant à lui se plaquer contre un anneau métallique 20 (en alliage fer-cobalt-nickel par exemple) fixé sur la périphérie du substrat du côté supérieur; c'est cet anneau qui définit la cavité supérieure servant à loger les puces de la face supérieure du boitier.
Dans l'exemple représenté, le circuit électronique encapsulé dans ce boitier peut comporter jusqu'à six puces de circuit intégré, auxquelles il faut ajouter la puce d'interconnexion selon l'invention.
Quatre puces 22, 24, 26, 28 peuvent être logées sur quatre emplacements respectifs 23, 25, 27, 29 A la surface supérieure du substrat. Ces puces peuvent être reliées par des fils de liaison (non représentés pour ne pas alourdir le schéma) à des plages conductrices de connexion sérigraphiées sur la surface supérieure apparente du substrat. On notera que dans certains cas, les plages conductrices sur lesquels on peut souder des fils de liaison pourraient faire partie de plusieurs niveaux de couches sérigraphiées du substrat et pas seulement de la couche supérieure; mais bien entendu, dans ce cas, il faut que la puce soit logée dans une cuvette à gradins, les gradins étant constitués par des découpes dans les feuilles de céramique sérigraphiées, avec des plages conductrices sérigraphiées apparentes sur les gradins pour permettre la soudure des fils.
Plus généralement, les conducteurs sérigraphiés sur les diftérentes couches du substrat (incluant les plages conductrices de connexion) comprennent des conducteurs de cheminement de signaux électriques et des conducteurs d'alimentation; ils sont visibles et désignés par la référence 30 sur la figure 1. En fait sur les figures 1 et 2 on voit surtout des conducteurs d'alimentation; les conducteurs de cheminement de signaux, à l'exception des plages conductrices de connexion qui les terminent, sont plutôt situés dans les couches internes non visibles du substrat.
Deux puces de circuit-intégré 32, 34 peuvent être logées sur deux emplacements respectlfs 33, 35 de la surface inférieure du substrat; elles sont reliées de la même manière que les puces 22, 24, 26, 28 à des conducteurs sérlgraphiés de la face inférieure du substrat.
De plus, selon l'invention, un emplacement 37 est réservé pour une puce supplémentaire qui est une puce d'interconnexion 36. Cette puce est une puce de silicium classique rectangulaire ou carrée. Elle sera de préférence placée entre les deux puces 32 et 34, dans la région centrale du substrat. Elle aura en général une taille importante car elle doit avoir un grand nombre de plots d'entrées/sorties (la somme des nombres de plots de toutes les autres puces à laquelle on ajoute le nombre de broches extérieures du boîtier, hormls les plots et broches d'alimentation). L'emplacement 37 sera donc de surface importante et c'est la raison pour laquelle il n'y a que deux puces de circuit-intégré sur la face inférieure alors qu'il y en a quatre sur ia face supérieure.
Les puces de circuit-intégré que peut recevoir le boîtier ne sont pas des puces de taille et de nombre de plots d'entrée/sortie flxe; mais leur talle maximale et leur nombre de plots maximal sont imposés pour chaque emplacement réserve.
Dans l'exemple plus spécialement décrit, I'emplacement de puce 23 peut recevoir une puce ayant jusqu'à 64 plots (hors plots d'alimentation), l'emplacement 25 une puce de 28 plots, et les emplacements 27 et 29 des puces de 40 plots. Au dessous, l'emplacement 33 peut recevoir une puce de 28 plots et l'emplacement 35 une puce de 40 plots.
La puce d'interconnexlon pourra avoir Jusqu'à 280 plots d'entrée/sortie. En pratique elle aura effectivement 280 plots mais qui ne seront pas tous utilisés si les puces de circuit-intégré sont plus petltes que le maximum autorisé.
La figure 3 fait apparaître la surface supérieure du substrat avec ses emplacements de puce 23, 25, 27, 29 et quatre puces 22, 24, 26, 28 sur ces emplacements. Les conducteurs 30 sérigraphiés sur cette face supérieure comprennent essentiellement des conducteurs d'alimentation 300 et des plages conductrices de connexion 310. En pratique trois conducteurs d'alimentation sont prévus, pour amener à chaque puce un potentiel de masse VO, un premier potentiel d'alimentation V1 et un deuxième potentiel d'alimentation V2. Les conducteurs d'alimentation font tout le tour de la cavité dans laquelle sont logées les puces; de cette manière ils passent à proximité de chaque puce et on peut souder directement des fils de liaison 40 (pour l'alimentation des puces) entre la puce et ces conducteurs comme cela est représenté sur la figure 3. Les plages conductrices de connexion 310 sont distribuées tout autour de chaque puce pour permettre la soudure de fils de liaison 50 (pour les signaux d'entrée/sortle) entre les plots de sortie de chaque puce et ces plages 310 sérigraphiées sur le substrat. Les plages conductrices de connexion sont situées à proximité immédiate de la puce, entre les conducteurs d'alimentation 300 et les emplacements réservés aux puces. Des fils de liaison soudés sont représentés su. la figure 3, mais en nombre limité pour ne pas surcharger 1L figure.
On voit sur la figure 3 que les différentes conducteurs sérigraphlés (conducteurs d'alimentation ou plages de connexion pour le cheminement de signaux) sont percés de vias conducteurs par lesquels ils sont reliés à des conducteurs sérigraphiés sur les autres couches de céramique du substrat (couches internes et face Inférieure).
Des capacités de découplage d'alimentation 60 (fig. 1) peuvent être soudées directement chacune entre un conducteur d'alimentation et le conducteur de masse.
Les puces de circult-intégré, la puce d'interconnexion, et les broches extérieures de connexion du boîtier sont interconnectées par les conducteurs sérigraphiés de la manière suivante
- les plots d'entrée/sortie de signal de chaque puce sont reliés chacun à une plage conductrice sérigraphiée de la face supérieure (puces du dessus) ou de la face inférieure (puces du dessous) du substrat; chaque plot de puce peut être relié à une plage conductrice respective; ces plages conductrices sont les extrémités de conducteurs sérigraphiés qui vont chacun vers une plage conductrice respective située à proximité immédiate de la puce d'interconnexlon 36. Compte-tenu du grand nombre de plots de puces, et donc des nécessités de crolsement de certains conducteurs, on utilise les vias de conduction entre les différentes couches et les conducteurs sérigraphiés sur les différentes couches pour faire ces liaisons; de toutes façons ces vias sont nécessaires pour relier par des conducteurs du substrat des plages situées près de la puce d'interconnexion (au dessous du substrat) B des plages conductrices situées près des puces du dessus. Les conducteurs sérigraphiés du substrat sont tous indépendants les uns des autres, c'est-B-dire qu'une plage susceptible d'être. reliée par un fil à un plot d'une puce est reliée par le substrat à une et une seule plage correspondante à proximité immédiate de la puce d'interconnexion 36.
- des conducteurs sérigraphiés du substrat s'étendent également, éventuellement à travers les différentes couches sérigraphiées du substrat, entre les broches extérieures du boitler (hors broches d'alimentation) et des plages conductrices situées près de la puce d'interconnexlon et susceptibles de recevoir un fil soudé relié å cette puce. Dans l'exemple représenté, les broches extérieures sont au nombre de 44 dont quatre broches d'alimentation.
- les conducteurs d'alimentation 300 sont reliés directement aux broches d'alimentation correspondantes, en principe sans passer par la puce d'interconnexion.
Compte-tenu du grand nombre de plots d'entrée/sortie de la puce d'interconnexion (280 au maximum), on a prévu que les plages conductrices d'lnterconnexion s'étendent tout autour de la puce sur deux niveaux de couche sérigraphiés, la puce étant placée dans une cuvette en gradins selon une technologie bien connue de montage de circuits à grand nombre de plots.
La puce d'interconnexion a pour rôle de mettre en contact, d'une manière personnallsée pour chaque application du boîtier, les plots de chaque puce avec des plots d'autres puces et/ou avec les broches extérieures. Par exemple, une broche d'entrée du boîtier sera reliée à un plot d'entrée sur. une première puce et un plot d'entrée sur une deuxième puce; un plot de sortie de la premlère puce sera relié à un plot d'entrée d'une troisième puce; et un plot de sortie de la troisième puce pourra être relié à une broche de sortie du boîtier. Les connexions entre toutes les puces et les broches extérieures du boitier sont ainsi établies les unes après les autres à travers la puce d'interconnexion.
La puce comprend de préférence deux niveaux de métallisation avec des contacts entre ces deux niveaux pour permettre de réaliser toutes les interconnexions désirées.
La puce d'interconnexion est de préférence réalisée à partir d'un substrat isolant ou un substrat de silicium recouvert d'une couche isolante. Sur ce substrat on dépose une première couche de métal (aluminium déplié par évaporation) et on la grave selon un motif de colonnes parallèles. La moitié des colonnes (colonnes C1, C2, C3, C4, C5, C6 . .) sont reliées à des plots d'entrée/sortie de la puce (P1, P2, P3, P4, P5, P6. .
l'autre moitié (C'1, C'2, C'3, C'4 ...)</RTI
Puis on dépose une autre couche isolante et ont la perce d'ouvertures à des endroits destinés à un contact des colonnes du premier niveaux avec des lignes d'un réseau de conducteurs qui va ensuite être dépose.
On dépose une couche de métal du deuxième niveau et on la grave pour définir le réseau de lignes. La moitié des lignes (L1, L2 .) sont connectées à des plots d'entrée/sortie (P'1,
P'2, . .), l'autre moitié (L3, L4, .) sert uniquement à effectuer des Interconnexions intermédiaires.
La figure 5 représente les réseaux superposés du premier et du deuxième niveau. Les ouvertures percées dans la couche isolante pour permettre un contact entre les lignes et les colonnes sont représentées par des croix et sont disposées de la manière suivante il y a un contact entre chaque ligne reliée à un plot et une colonne respective non reliée à un plot: il nty a pas d'autre contact entre cette ligne et les autres colonnes; ainsi la ligne L1 est reliée uniquement à la colonne C'1; et la ligne L2 est reliée uniquement à la colonne C'2.
il y a de plus un contact entre chaque ligne non rattachée à un plot (L3, L4 .) et toutes les colonnes croisées par cette ligne, qu'elles soient rattachées à un plot ou non. Et ce contact est disposé latéralement (ou sur une zone de ligne suffisamment large) pour qu'il soit possible de séparer complètement (par gravure chimique ou par laser) la zone du contact du reste de la ligne. Cela veut dire que par gravure du métal du deuxième niveau on peut sélectionner des liaisons entre la ligne non rattachée à un plot et certaines colonnes rattachées ou non à un plot, sans couper cette ligne qui continuera A s étendre sur toute la largeur du réseau.
Ainsi, le plot P'1 au bout de la ligne L1 pourra être raccordé à la ligne L3 par l'intermédiaire de la colonne C'1, et on sélectionnera un contact entre la ligne L3 et une ou plusieurs colonnes en Isolant les autres contacts de la ligne Li. Dans l'exemple représenté a la figure 6, on a gravé le deuxième niveau de métallisation en laissant un contact entre la ligne L3 et les colonnes C1, C'1 et CS, et en Isolant de la ligne L3 tous les autres contacts qui existaient auparavant, sans cependant couper la ligne L3. De cette manière on a réalisé un contact entre les plots P1, P'1 et P6. De la même manière, on a réalisé un contact entre les plots P'2 et P2 uniquement en isolant tous les contacts entre la ligne LA et les colonnes sauf la colonne C2 et la colonne C'2 qui restent connectées å la ligne LA.
Avec cette structure, il devient possible de fabriquer et stocker une puce d'interconnexion universelle, non personnalisée, ayant pour réseau d'interconnexion le motif de la figure 5. La personnalisation consistera en une sélection des contacts à établir entre plots de la puce, puis une gravure correspondante du deuxième niveau de métallisation uniquement, pour isoler certains contacts entre les colonnes et les lignes non rattachées à des plots. Enfin, il ne reste plus qu'à passiver la puce et dénuder les plots des deux niveaux de métallisation pour terminer la puce d'interconnexion avant de la mettre en place dans le boitier avec les puces de circuit-intégré correspondant à l'application pour laquelle la puce d'lnterconnexion a été personnalisée.

Claims (15)

REVENDICATIONS
1. Circuit électronique incorporant plusieurs puces de circuit-intégré (22, 24, 26, 28, 32, 34) rapportées sur un substrat (10), caractérisé en ce qu il comporte, rapportée dans une région centrale (37) du substrat, une puce spécifique (36) d'interconnexlons en couche mince à haute denslté, les puces de circuit-intégré et la puce dtinterconnexion étant reliées directement A des conducteurs formés sur le substrat.
2. Circuit électronique selon la revendication 1, caractérisé en ce que le substrat est un substrat céramique multlcouche comportant des conducteurs sérigraphiés (30).
3. Circuit électronique selon l'une des revendications 1 et 2, caractérisé en ce qu'il est enfermé dans un boitier comportant des broches de connexion extérieures (12) et en ce c;ue la majeure partie des interconnexions entre puces, ou entre puces et broches extérieures du boîtier, passe à travers la puce d'interconnexions (36).
4. Circuit électronique selon la revendication 3, caractérisé en ce que le substrat porte des conducteurs d'alimentation en énergie (300) et des conducteurs de cheminement de signaux (310), et en ce que les interconnexlons destinées à l'alimentation en énergie des puces sont les seules ou pratiquement les seules qui ne passent pas. à travers la puce d'interconnexion (36).
5. Circuit électronique selon la revendication 4, caractérisé en ce que les interconnexions d'alimentation en énergie des puces sont réalisées directement d'une part par des conducteurs d'alimentation (300) formés sur le substrat de céramique, ces conducteurs rejoignant des broches d'alimentation extérieure (12) du boîtier, et d'autre part par des fils de liaison reliant les plots d'alimentation des puces à ces conducteurs d'alimentation.
6. Circuit électronique selon l'une des revendications 1 à 5, caractérisé en ce que chaque puce de circuit-intégré ainsi que la puce d'interconnexion est entourée de plages conductrices de connexion permettant la soudure d'un fil de liaison entre un plot de la puce et cette plage, et en ce que à chaque plage de connexion située à proximité d'une puce de circuit-intégré correspond une plage respective située à proximité de la puce d'interconnexion .
7. Circuit électronique selon la revendication 6, caractérisé en ce que de plus des conducteurs formés sur et/ou dans le substrat relient des plages conductrices situées à proximité de la puce d'interconnexion et des broches extérieures d'entrée/sortie du circuit électronique.
8. Circuit électronique selon l'une des revendications 1 à 7, caractérisé en ce que la puce d'interconnexîon comporte un nombre de plots d'entrée/sortie égal à la somme des nombres de plots maximaux, plots d'alimentation en énergie non comprls, des différentes puces de circuit-intégré pouvant être portées par le substrat, somme à laquelle on ajoute le nombre de broches extérieures d'accès au circuit électronique.
9. Circuit électronique selon l'une des revendications 6 et 7, caractérisé en ce que, abstraction faite des conducteurs, plots et broches d'alimentation en énergie, chaque plage conductrice de connexion située près d'une puce de circult-intégré est reliée par un conducteur formé sur le substrat à une et une seule plage conductrice de connexion située près de le puce d'interconnexion, et en ce que chaque broche de connexion extérieure du boîtier est également reliée par un conducteur du substrat à une et une seule plage conductrice située près de la puce d'interconnexion.
10. Circuit électronique selon l'une des revendications 6 à 9, caractérisé en ce que les conducteurs du substrat qui sont réservés aux alimentations s'étendent à la périphérie du substrat tout autour des puces, et de préférence autour des plages conductrices destlnées à la soudure de fils entre les plots de la puce et les conducteurs de cheminement de signaux du substrat.
11. Circuit électronique selon la revendication 10, caractérisé en ce que des fils de liaison s'étendent entre les plots d'alimentation des puces et les conducteurs périphériques d'alimentation.
12. Circuit électronique selon l'une des revendicatlons 1 å 11, caractérisé en ce que les Interconnexions conductrices déflnies sur le substrat ne dépendent pas de l'application considérée pour le boîtier, seules les Interconnexions définies par la puce d'interconnexion servant à définir une application s volonté.
13. Circuit électronique selon l'une des revendications 1 à 12, caractérisé en ce que la puce d'interconnexion comporte des plots d'entrée/sortie (P1, P2 .) et un double niveau d'interconnexions (C1, C2, ., L1, L2, .) entre ces plots, et en ce qu'elle est agencée de manière que des interconnexions entre les différentes plots de la puce répartis sur les deux niveaux, puissent être effectuées à volonté par une simple gravure du deuxième niveau.
14. Circuit électronique selon la revendication 13, caractérIsé en ce que le premier niveau comporte un réseau de colonnes dont certaines (cul, C2, . ) sont reliées à des plots (P1, P2, .) et certaines (C'1, C'2, .) servent d'interconnexions intermédiaires, en ce que le deuxième niveau comporte un réseau de lignes dont certaines (L1, L2) sont reliées à des plots (P'1, P'2) et d'autres (L3, L4) servent uniquement à des connexions intermédiaires, avec des contacts entre ces dernières lignes et les colonnes du premier réseau, les contacts entre une telle ligne et les colonnes pouvant être séparés de la ligne sans interrompre la continuité de la llgne.
15. Circuit électronique selon la revendication 14, caractérisé en ce que des contacts sont systématiquement formés entre chaque ligne de connexion intermédiaire (L3, LA) et toutes les colonnes (C1, C2, ., C'1, C'2, ..) du premier réseau, certains de ces contacts étant ensuite, lors d'une personnalisation de l'application, séparés de la ligne sans interrompre la continuité de celle-ci, et en ce que en outre un contact est formé systématiquement entre chaque ligne (L1, L2) raccordée à un plot et une colonne de connexion Intermédiaire respective (C'1, C'2).
FR8907090A 1989-05-30 1989-05-30 Circuit electronique a plusieurs puces, en boitier ceramique avec puce d'interconnexion Expired - Fee Related FR2647961B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR8907090A FR2647961B1 (fr) 1989-05-30 1989-05-30 Circuit electronique a plusieurs puces, en boitier ceramique avec puce d'interconnexion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8907090A FR2647961B1 (fr) 1989-05-30 1989-05-30 Circuit electronique a plusieurs puces, en boitier ceramique avec puce d'interconnexion

Publications (2)

Publication Number Publication Date
FR2647961A1 true FR2647961A1 (fr) 1990-12-07
FR2647961B1 FR2647961B1 (fr) 1994-04-08

Family

ID=9382162

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8907090A Expired - Fee Related FR2647961B1 (fr) 1989-05-30 1989-05-30 Circuit electronique a plusieurs puces, en boitier ceramique avec puce d'interconnexion

Country Status (1)

Country Link
FR (1) FR2647961B1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0662245A1 (fr) * 1992-09-16 1995-07-12 CLAYTON, James E. Module multipuce de faible epaisseur

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2144907A (en) * 1983-08-09 1985-03-13 Standard Telephones Cables Ltd Mounting integrated circuit devices
EP0257119A1 (fr) * 1986-08-22 1988-03-02 Ibm Deutschland Gmbh Système intégré de conducteurs pour circuits intégrés à très grande échelle
EP0268111A2 (fr) * 1986-11-17 1988-05-25 International Business Machines Corporation Procédé pour effectuer une modification technique des interconnexions entre plusieurs circuits intégrés en utilisant des pièces intermédiaires
EP0282396A1 (fr) * 1987-03-03 1988-09-14 Thomson Composants Militaires Et Spatiaux Structure de circuit hybride complexe et procédé de fabrication

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2144907A (en) * 1983-08-09 1985-03-13 Standard Telephones Cables Ltd Mounting integrated circuit devices
EP0257119A1 (fr) * 1986-08-22 1988-03-02 Ibm Deutschland Gmbh Système intégré de conducteurs pour circuits intégrés à très grande échelle
EP0268111A2 (fr) * 1986-11-17 1988-05-25 International Business Machines Corporation Procédé pour effectuer une modification technique des interconnexions entre plusieurs circuits intégrés en utilisant des pièces intermédiaires
EP0282396A1 (fr) * 1987-03-03 1988-09-14 Thomson Composants Militaires Et Spatiaux Structure de circuit hybride complexe et procédé de fabrication

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 21, no. 10, mars 1979, New York (US) C.G. METREAUD et al.: "Ceramic cap and I/O pin retainer for multichip module packages", p. 4026-4027 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0662245A1 (fr) * 1992-09-16 1995-07-12 CLAYTON, James E. Module multipuce de faible epaisseur
EP0662245A4 (fr) * 1992-09-16 1995-10-04 James E Clayton Module multipuce de faible epaisseur.

Also Published As

Publication number Publication date
FR2647961B1 (fr) 1994-04-08

Similar Documents

Publication Publication Date Title
KR100364635B1 (ko) 칩-레벨에 형성된 칩 선택용 패드를 포함하는 칩-레벨3차원 멀티-칩 패키지 및 그 제조 방법
EP0583201B1 (fr) Module multi-puces à trois dimensions
US5883435A (en) Personalization structure for semiconductor devices
EP0923130B1 (fr) Circuit électronique, notamment pour un dispositif médical implantable actif tel qu&#39;un stimulateur ou défibrillateur cardiaque, et son procédé de réalisation
KR100414839B1 (ko) 적층형 반도체 장치
US20100244276A1 (en) Three-dimensional electronics package
US20070035033A1 (en) Stackable tier structure comprising high density feedthrough
EP0682365A1 (fr) Interconnexion en trois dimensions de boîtiers de composants électroniques utilisant des circuits imprimés
US20080174023A1 (en) Chip having side pad, method of fabricating the same and package using the same
KR20100047880A (ko) 후처리 패드 연장부를 갖는 재구성 와이퍼 스택 패키징화
EP2614523A1 (fr) Puce semi-conductrice avec interconnexions verticales redondantes à travers le silicium
EP0627765A1 (fr) Dispositif semiconducteur incluant un élément semiconducteur du type &#34;FLIP-CHIP&#34;
FR2482818A1 (fr) Circuit integre ceramique multicouche et son procede de fabrication
EP0325068B1 (fr) Structure microélectronique hybride modulaire à haute densité d&#39;intégration
US20050093151A1 (en) Semiconductor circuit with multiple contact sizes
JP2007150154A (ja) 半導体装置
CN102239555A (zh) 包含降低金属柱应力之组构的半导体器件
FR2645681A1 (fr) Dispositif d&#39;interconnexion verticale de pastilles de circuits integres et son procede de fabrication
US20080142945A1 (en) Semiconductor package with redistribution layer of semiconductor chip directly contacted with substrate and method of fabricating the same
KR100789571B1 (ko) 반도체 소자 및 그 제조방법
US5541814A (en) Personalizable multi-chip carrier including removable fuses
FR2647961A1 (fr) Circuit electronique a plusieurs puces, en boitier ceramique avec puce d&#39;interconnexion
EP0128799A1 (fr) Procédé de réalisation d&#39;un circuit hybride, et circuit hybride obtenu par ce procédé
US20040238215A1 (en) Circuit board and fabricating process thereof
EP0282396A1 (fr) Structure de circuit hybride complexe et procédé de fabrication

Legal Events

Date Code Title Description
CL Concession to grant licences
ST Notification of lapse