FR2630859A1 - Boitier ceramique multicouches a plusieurs puces de circuit-integre - Google Patents

Boitier ceramique multicouches a plusieurs puces de circuit-integre Download PDF

Info

Publication number
FR2630859A1
FR2630859A1 FR8805590A FR8805590A FR2630859A1 FR 2630859 A1 FR2630859 A1 FR 2630859A1 FR 8805590 A FR8805590 A FR 8805590A FR 8805590 A FR8805590 A FR 8805590A FR 2630859 A1 FR2630859 A1 FR 2630859A1
Authority
FR
France
Prior art keywords
cavities
housing
multilayer ceramic
microchips
situated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8805590A
Other languages
English (en)
Other versions
FR2630859B1 (fr
Inventor
Henri-Clement Mabboux
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Composants Militaires et Spatiaux
Original Assignee
Thomson Composants Militaires et Spatiaux
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Composants Militaires et Spatiaux filed Critical Thomson Composants Militaires et Spatiaux
Priority to FR8805590A priority Critical patent/FR2630859B1/fr
Publication of FR2630859A1 publication Critical patent/FR2630859A1/fr
Application granted granted Critical
Publication of FR2630859B1 publication Critical patent/FR2630859B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

L'invention concerne les boîtiers d'encapsulation de circuits-intégrés. Pour améliorer les caractéristiques de dissipation thermique des boîtiers céramique multicouches contenant plusieurs puces de circuit-intégré (par exemple un microprocesseur, plusieurs puces de mémoire et des circuits périphériques d'accès série ou parallèle), l'invention propose que les puces soient logées dans des cavités situées sur les deux faces du boîtier, les cavités 14, 16 situées sur une face n'étant pas en regard des cavités 18 situées sur l'autre face (disposition en quinconce).

Description

BOTTIE# CERAMIQUE MULTICOUCHES
A PLUSIEURS PUCES DE CIRCUIT-INTEGRE
L'invention concerne les boîtiers dtencapsulation de circuitsintégrés, et plus précisément les boîtiers céramiques multicouches, c'est-A-dire des boîtiers comportant plusieurs couches conductrices métalliques séparées par des couches diélectriques en matériau résistant à des températures élevées.
Ces boîtiers sont utilisés pour des composants complexes devant résister å des conditions d'environnement sévères.
Les circuits électroniques qu'on cherche å intégrer dans un composant unique sont aujourd'hui de pulls en plus complexes. On essaye d'intégrer, dans un boîtier unique de quelques centimètres de côté des systèmes très complexes de traitement de données, par exemple un microordinateur remplissant toutes les fonctions habituelles des microordinateurs, et comprenant donc par exemple un microprocesseur, une mémoire morte de programmes, des mémoires vives de travail, et des interfRees d'entrée/sortie pour la connexion avec des périphériques.
Plutôt que d'intégrer sur une seule puce de circuit-intégré ces différents circults, ce qui aboutirait A une . puce de très grande dimension donc A des rendements de fabrication très faibles et A un coût global élevé, on a dejå proposé de réaliser une puce pour chacun des composants principaux, et un boîtier céramique multicouche A plusieurs cavités pour loger l'ensemble de ces puces.
Par exemple, le brevet GB 2 083 285 décrit un boîtier céramique multicouche A quatre cavités, destine A loger quatre puces de mémoire vive pour former un composant unique ayant une capacité de mémoire quatre fois superiell re A ce que donnerait un.
boîtier ne comprenant que l'une des puces de ménioire.
L'avantage de l'utilisation d'un boîtier unique réside dans la diminution du poids et du volume des composants, ce qui est particulièrement appréciable pour des équipements embarqués (aéronautiques ou spatiaux) et plus généralement chaque fois que l'on cherche une miniaturisation (équipements portables, etc.).
D'autre part, avec un boîtier unique on augmente les vitesses de transfert de données entre les différents éléments de circuit puisque les éléments sont plus proches les uns des autres et que les inductances et capacités de connexions sont donc réduites; on augmente donc la vitesse de traitement global des infor.ma- tions, ce qui est souvent recherché.
Mais, lorsqu'on cherche å réduire l'encombrement des circuits, on se heurte au problème de 1R dissipation thermique car la chaleur engendrée par les courants électriques circulant dans les circuits est concentrée dans un tres petit volume et tend A faire monter la température des composants d'une manière inacceptable.
Selon l'invention, on propose de monter plusieurs puces de cfrcuit-intégré dans un boîtier comprenant un groupe de cavités formées dans la surface supérieure du boîtier et un groupe de cavités formées dans la surface inferiellre du boîtier, avec une puce dans chaque cavité, les cavités de la surface supérieure étant espacées les unes des autres et~ placées en quinconce par rapport aux cavités de la surface inférieure, c'est-A-dire que les cavités de la surface supérieure sont espacées les unes des autres, de même que les cavités de la surface inférieure, et les cavités situées d'un côté sont en vis-fr-vis d'intervalles entre des cavités situées de l'autre côté.
Dans l'exemple qui sera en décrit en détail, -le boîtier est carré; il y a une cavité centrale et des cavités aux quatre coins d'un côté du boîtier; et il y a quatre cavités situées approximativement chacune au milieu d'un côté du carré de l'autre côté.
Grâce à cette disposition, on évite une accumulation de chaleur trop jnportante qui se produit par exemple dans des boîtiers tels que celui du brevet anglais précité où les cavités du dessus sont exactement en regard des cavités du dessous.
D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels
- la figure 1 représente, en perspective vue de dessus et en perspective vue de dessous, un boîtier selon l'invention;
- la figure 2 représente une vue de dessus plane du boîtier;
- la figure 3 représente une coupe transversale du boîtier monté sur une carte de circuit imprimé pourvue de moyens pour améliorer la dissipation thermique.
Le boîtier de la figure 1 est vu en perspective, en vue de dessus sur la partie supérieure de la figure, et en vue de dessous sur la partie inférieure.
Dans l'exemple représenté, il s'agit d'un boîtier carré 10 destiné au montage en surface sur une plaque de. circuit imprimé, les connexions extérieures 12 du boîtier présentant une partie verticale le long de la hauteur du boîtier, et, à chaque extrémité une partie horizontale repliée perpendiculairement à la partie verticale, l'une des extrémités étant soudée à la surface supérieure du boîtier et l'autre étant repliée dans le plan de la face inférieure du boîtier et étant destinée à être soudée au circuit imprimé.
Le boîtier est un boîtier de céramique multicouche, réalisé par un empilement de couches isolantes portant des conducteurs imprimés par sérigraphie ou photogravure. Par exemple, le boîtier est réalisé par un empilement de feuilles d'alumine crue portant des conducteurs de tungstène sérigraphiés, ces feuilles étant ensuite cuites ensemble à haute température (cdcuisson).
Le choix de la matière constitutive du boîtier est dicté par les caractéristiques de conduction thermique de cette ma tière; l'alumine est un bon conducteur thermique, isolant électrique.
Les conducteurs imprimés d'une couche peuvent être reliés électriquement aux conducteurs imprimés des autres couches par des passages ou vias conducteurs traversant localement les cou ches isolantes. Tous ces conducteurs servent d'interconnexion pour relier les différentes puces entre elles et pour les relier aux connexions extérieures 12.
Les conducteurs de connexion internes sérigraphiés ne sont pas visibles sur la figure 1.
A. la surface supérieure du boitier on a prévu des cavités destinées à contenir en principe chacune une puce de circuit-intégré. Dans l'exemple décrit, il y a cinq cavités : une cavité centrale 14 destinée a contenir par exemple un microprocesseur et une cavité 16 à chacun des quatre coins du boîtier qui a une forme carrée. Les cavités 16 peuvent contenir chacune par exemple une mémoire.
Les cavités sont réalisées lors de l'empilement des couches
Isolantes imprimées : les feuilles d'alumine sont percées d'ouvertures dont l'empilement définit la forme et la position des cavités. Les cavités ont une forme cIassiq#ie de cuvette à gradins, les gradins correspondant aux différentes couches isolantes et portant des extrémités de conducteurs imprimés qui sont reliées (par exemple par des fils d'or ou d'aluminium) aux puces de circuit-intégré (non représentées) qui seront logées dans ces cavités.
De la même façon, des cavités 18 sont formées à la surface inférieure du boîtier. Ces cavités sont situées, dans l'exemple représenté, le long des bords du boîtier, chacune au milieu d'un bord respectif. Les cavités 18 peuvent contenir chacune un circuit périphérique de microprocesseur, par exemple un circuit d'interface série ou parallèle.
Par conséquent, conformément à la présente invention, les cavités de la face supérieure sont espacées les unes des autres et les cavités de la face inférieure sont situées en quinconce par rapport å celles de la face supérieure: les cavités 18 situées au milieu des bords du boîtier ne sont pas situées au dessous des cavités 16 qui sont dans les coins, et ne sont pas non plus situées au dessous de-la cavité centrale 14.
Sur la figure 2, on volt clairement cette disposition en quinconce: les cavités 14 et 16 de la face supérieure sont dessi nées en traits pleins, et les cavités de la face inférieure sont dessinées en traits pointillés.
On peut prévoir que la face supérieure comporte un nombre de cavités différent de cinq et que la face inférieure comporte un nombre de cavités différent de quatre. On peut prévoir aussi que seules les puces consommant le plus de puissance sont agencées selon l'invention en quinconce entre la face supérieure et la face inférieure, et que d'autres puces. consommant moins de puissance et ne posant pas de problème crucial de dissipation thermique, sont disposées -en regard les unes des autres comme dans le brevet anglais précité.
Enfin, lorsqu'on dit que les cavités ne sont pas en regard les unes des autres, cela veut dire qu'eUes sont centrées à des endroits qui sont décalés les uns par rapport aux autres, mais cela ne veut pas dire qu'il n'y ait obligatoirement aucun recouvre ment entre les cavités; l'essentiel est que les puces de circuit-inté gré. placées en principe au centre de leur cavité respective ne soient pas en regard d'une puce placée de l'autre côté.
A la figure 3, on voit le boîtier selon l'invention, en coupe
transversale, monté sur une plaque de circuit imprimé 20 en verre époxy percé de trous 22 au dessous du boîtier; ces trous sont remplis d'une substance conductrice de la chaleur et ils constituent donc des puits thermiques par lesquels la chaleur engendrée par les puces peut être mieux évacuée à travers la carte imprimée.
Des puces semiconductrices 26, 28 ont été représentées dans les cavités du boîtier.
On peut remarquer sur la figure 1 que les cavités sont fermées par un capot de protection électrostatique 24.
Un dissipateur thermique convectif 30, å ailettes, est fixé sur la surface supérieure du boîtier pour améliorer la dissipation
thermique par le haut.
On aboutit ainsi à un montage de composant particulièrement efficace du point de vue de la complexité des circuits qu'on peut intégrer dans un seul boîtier, du point de vue de l'optimisation des coûts de fabrication, et du point de vue de la dissipation thermique donc de la fiabilité du composant.

Claims (3)

REVENDICATIONS
1. Boîtier d'encapsulation pour circuits-intégrés, compre nant un groupe de cavités (14, 16) formées dans la surface supérieure du boîtier et un groupe de cavités (18) formées dans la surface inférieure du boîtier, avec une puce dans chaque cavité, les cavités de la surface supérieure étant espacées les unes des autres et placées en quinconce par rapport aux cavités de la surface inférieure.
2. Boîtier selon la revendication 1, caractérisé en ce qu'il comprend d'un côté une cavité centrale (14) et des cavités (16) aux quatre coins du boîtier, et, de l'autre côté, quatre cavités situées approximativement chacune au milieu d'un côté du boîtier.
3. Boîtier selon l'une des revendications 1 et 2, caractéri- sé en ce qu'il est réalisé sous forme de boîtier céramique multicouche.
FR8805590A 1988-04-27 1988-04-27 Boitier ceramique multicouches a plusieurs puces de circuit-integre Expired - Lifetime FR2630859B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR8805590A FR2630859B1 (fr) 1988-04-27 1988-04-27 Boitier ceramique multicouches a plusieurs puces de circuit-integre

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8805590A FR2630859B1 (fr) 1988-04-27 1988-04-27 Boitier ceramique multicouches a plusieurs puces de circuit-integre

Publications (2)

Publication Number Publication Date
FR2630859A1 true FR2630859A1 (fr) 1989-11-03
FR2630859B1 FR2630859B1 (fr) 1990-07-13

Family

ID=9365731

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8805590A Expired - Lifetime FR2630859B1 (fr) 1988-04-27 1988-04-27 Boitier ceramique multicouches a plusieurs puces de circuit-integre

Country Status (1)

Country Link
FR (1) FR2630859B1 (fr)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0528367A1 (fr) * 1991-08-13 1993-02-24 Fujitsu Limited Module tridimensionnel à plusieurs puces
US5285107A (en) * 1989-04-20 1994-02-08 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
EP0661747A1 (fr) * 1993-12-29 1995-07-05 Nec Corporation Boîtier pour semi-conducteurs
US5642262A (en) * 1995-02-23 1997-06-24 Altera Corporation High-density programmable logic device in a multi-chip module package with improved interconnect scheme
US5744862A (en) * 1996-03-29 1998-04-28 Mitsubishi Denki Kabushiki Kaisha Reduced thickness semiconductor device with IC packages mounted in openings on substrate
EP1187137A1 (fr) * 2000-09-12 2002-03-13 Infineon Technologies AG Dispositif MRAM modulaire

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 21, no. 10, mars 1979, pages 4023-4024, New York, US; B.MARTIN et al.: "Hermetic hybrid module" *
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 21, no. 10, mars 1979, pages 4026-4027, New York, US; C.G.METREAUD et al.: "Ceramic CAP and I/O pin retainer for multichip module packages" *
NAVY TECHNICAL DISCLOSURE BULLETIN, vol. 12, no. 4, juin 1986, pages 85-89, Navy Tech. Cat. No. 5260, Arlington, Va., US; G.D.KASSOTAKIS: "High power VLSI packaging technique" *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285107A (en) * 1989-04-20 1994-02-08 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
EP0528367A1 (fr) * 1991-08-13 1993-02-24 Fujitsu Limited Module tridimensionnel à plusieurs puces
US5297006A (en) * 1991-08-13 1994-03-22 Fujitsu Limited Three-dimensional multi-chip module
EP0661747A1 (fr) * 1993-12-29 1995-07-05 Nec Corporation Boîtier pour semi-conducteurs
US5589711A (en) * 1993-12-29 1996-12-31 Nec Corporation Semiconductor package
US5642262A (en) * 1995-02-23 1997-06-24 Altera Corporation High-density programmable logic device in a multi-chip module package with improved interconnect scheme
US6642064B1 (en) 1995-02-23 2003-11-04 Altera Corporation Method of making a high density programmable logic device in a multichip module package
US5744862A (en) * 1996-03-29 1998-04-28 Mitsubishi Denki Kabushiki Kaisha Reduced thickness semiconductor device with IC packages mounted in openings on substrate
EP1187137A1 (fr) * 2000-09-12 2002-03-13 Infineon Technologies AG Dispositif MRAM modulaire
US6545900B2 (en) 2000-09-12 2003-04-08 Infineon Technologies, Ag MRAM module configuration

Also Published As

Publication number Publication date
FR2630859B1 (fr) 1990-07-13

Similar Documents

Publication Publication Date Title
US5943213A (en) Three-dimensional electronic module
US5869896A (en) Packaged electronic module and integral sensor array
CN103620773B (zh) 两个或多个晶元的多晶元背面堆叠
CN103370784B (zh) 同时的晶圆结合及互连接合
FR2809231A1 (fr) Module de dispositif a semi-conducteur
EP0565391A1 (fr) Procédé et dispositif d'encapsulation en trois dimensions de pastilles semi-conductrices
FR2596607A1 (fr) Procede de montage d'un circuit integre sur une carte de circuits imprimes, boitier de circuit integre en resultant et ruban porteur de circuits integres pour la mise en oeuvre du procede
FR2694840A1 (fr) Module multi-puces à trois dimensions.
FR2629666A1 (fr) Carte a circuit integre comportant des modules de circuit destines au montage de composants electroniques
EP0424262B1 (fr) Electronique portable connectable à puces
CN103329264A (zh) 带有复数个具有分段式贯通硅通路的堆叠有源芯片的微电子组件
KR102037114B1 (ko) Tsv 없는 저 ｃｔｅ 인터포저 구조물 및 방법
US5432681A (en) Density improvement for planar hybrid wafer scale integration
FR2688630A1 (fr) Procede et dispositif d'interconnexion en trois dimensions de boitiers de composants electroniques.
EP0593330A1 (fr) Procédé d'interconnexion 3D de boîtiers de composants électroniques, et composant 3D en résultant
EP0226480B1 (fr) Procédé de fabrication d'un microboîtier, microboîtier à contacts effleurants, et application aux cartes contenant des composants
FR2812453A1 (fr) Procede de blindage et/ou de decouplage repartis pour un dispositif electronique a interconnexion en trois dimensions , dispositif ainsi obtenu et procede d'obtention de celui- ci
FR2630859A1 (fr) Boitier ceramique multicouches a plusieurs puces de circuit-integre
EP0233674A1 (fr) Connecteur pour bus informatique
CA2287095A1 (fr) Module de composants superposes dans un meme boitier
FR2476389A1 (fr) Boitier de circuits electroniques a pastilles semi-conductrices alignees et superposees
FR3060847A1 (fr) Module electronique de puissance comprenant une face d'echange thermique
FR2511544A1 (fr) Module electronique pour carte de transactions automatiques et carte equipee d'un tel module
US10178786B2 (en) Circuit packages including modules that include at least one integrated circuit
FR2518813A1 (fr) Support d'interconnexion d'un boitier de circuit integre sur un circuit imprime et systeme d'interconnexion utilisant un tel support

Legal Events

Date Code Title Description
CL Concession to grant licences